--- /srv/rebuilderd/tmp/rebuilderdm0l3wb/inputs/qemu-system-ppc_10.2.0+ds-2_armhf.deb
+++ /srv/rebuilderd/tmp/rebuilderdm0l3wb/out/qemu-system-ppc_10.2.0+ds-2_armhf.deb
├── file list
│ @@ -1,3 +1,3 @@
│  -rw-r--r--   0        0        0        4 2026-01-14 15:22:29.000000 debian-binary
│  -rw-r--r--   0        0        0     1416 2026-01-14 15:22:29.000000 control.tar.xz
│ --rw-r--r--   0        0        0  3387052 2026-01-14 15:22:29.000000 data.tar.xz
│ +-rw-r--r--   0        0        0  3386268 2026-01-14 15:22:29.000000 data.tar.xz
├── control.tar.xz
│ ├── control.tar
│ │ ├── ./md5sums
│ │ │ ├── ./md5sums
│ │ │ │┄ Files differ
├── data.tar.xz
│ ├── data.tar
│ │ ├── ./usr/bin/qemu-system-ppc
│ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied.
│ │ │ ├── readelf --wide --notes {}
│ │ │ │ @@ -1,8 +1,8 @@
│ │ │ │  
│ │ │ │  Displaying notes found in: .note.gnu.build-id
│ │ │ │    Owner                Data size 	Description
│ │ │ │ -  GNU                  0x00000014	NT_GNU_BUILD_ID (unique build ID bitstring)	    Build ID: dc8ed4ae36236213aa066cd195a2d120df433191
│ │ │ │ +  GNU                  0x00000014	NT_GNU_BUILD_ID (unique build ID bitstring)	    Build ID: 8fed6197ad8dcce5c52b1be9391c1b5ad09bed06
│ │ │ │  
│ │ │ │  Displaying notes found in: .note.ABI-tag
│ │ │ │    Owner                Data size 	Description
│ │ │ │    GNU                  0x00000010	NT_GNU_ABI_TAG (ABI version tag)	    OS: Linux, ABI: 3.2.0
│ │ │ ├── strings --all --bytes=8 {}
│ │ │ │ @@ -29430,20 +29430,23 @@
│ │ │ │  #m!"`! F
│ │ │ │  +m!"`!(F
│ │ │ │  P0!"`!`F
│ │ │ │  #1F(F "H
│ │ │ │  `%1F(FzD
│ │ │ │  0%1F(FzD
│ │ │ │  jJ1F(FzD
│ │ │ │ -JF!F@F #
│ │ │ │ -H(1F(FzD
│ │ │ │ -($1F(FzD
│ │ │ │ -gJ1F(FzD
│ │ │ │ -ZJ1F(FzD
│ │ │ │ -lIvHxD}X
│ │ │ │ +JF1F@F #
│ │ │ │ +X(1F(FzD
│ │ │ │ +D(1F(FzD
│ │ │ │ +,(1F(FzD
│ │ │ │ +p$1F(FzD
│ │ │ │ +4$1F(FzD
│ │ │ │ +BJ1F(FzD
│ │ │ │ +5J1F(FzD
│ │ │ │ +jIvHxD}X
│ │ │ │  #C1FzD(F[
│ │ │ │  8FBFIF?#
│ │ │ │  p?8hyD	hBF[X
│ │ │ │  yD	h-hJF[X
│ │ │ │  #C1FzD(F[
│ │ │ │  D1F(FzD#C
│ │ │ │  D1F(FzD#C
│ │ │ │ @@ -29462,32 +29465,32 @@
│ │ │ │  D1F(FzD#C
│ │ │ │  D1F(FzD#C
│ │ │ │  D1F(FzD#C
│ │ │ │  D1F(FzD#C
│ │ │ │  p?yD	hZX
│ │ │ │  p?yD	hZX
│ │ │ │  uJbIzD;h
│ │ │ │ -PJ<IzD;h
│ │ │ │ +QJ<IzD;h
│ │ │ │  p?JFyD	h[X
│ │ │ │  p?JFyD	h[X
│ │ │ │  p?8hyD	hJF[X
│ │ │ │  p?8hyD	hJF[X
│ │ │ │  #JF)F(FE
│ │ │ │  8J1F(FzD
│ │ │ │   J1F(FzD
│ │ │ │ -*nCFyD	h6
│ │ │ │ +*nCFyD	h$
│ │ │ │  pOyD	h*nCFaX
│ │ │ │  ,cFbF1F(F
│ │ │ │  *J1F(FzD
│ │ │ │  |J1F(FzD
│ │ │ │  yJ1F(FzD
│ │ │ │  AJ1F(FzD
│ │ │ │  #-L(F~D|D
│ │ │ │  #!L(F~D|D
│ │ │ │ -@J1F(FzD
│ │ │ │ +?J1F(FzD
│ │ │ │  hJ1F(FzD
│ │ │ │  2J1F(FzD
│ │ │ │  )J1F(FzD
│ │ │ │  p?yD	hZX
│ │ │ │  PJ1F(FzD
│ │ │ │  3J1F(FzD
│ │ │ │  p?yD	hZX
│ │ │ │ @@ -29509,24 +29512,24 @@
│ │ │ │  (&1F(FzD
│ │ │ │  d%1F(FzD
│ │ │ │  D%1F(FzD
│ │ │ │  ;hyD	h2FAX
│ │ │ │  uJ1F(FzD
│ │ │ │  PJ1F(FzD
│ │ │ │  DJ1F(FzD
│ │ │ │ -TJ1F(FzD
│ │ │ │ -OJ1F(FzD
│ │ │ │ -EJ1F(FzD
│ │ │ │ +UJ1F(FzD
│ │ │ │ +PJ1F(FzD
│ │ │ │ +FJ1F(FzD
│ │ │ │  `$1F(FzD
│ │ │ │  p?yD	hZX
│ │ │ │  ~J1F(FzD
│ │ │ │  p?8hyD	h
│ │ │ │  +m!"`!(F
│ │ │ │  #)F(F?"A
│ │ │ │ -]J1F(FzD
│ │ │ │ +`J1F(FzD
│ │ │ │  +m!"`!(F
│ │ │ │  p?8hyD	hJF[X
│ │ │ │  +m!"`!(F
│ │ │ │  XJNIzD;h
│ │ │ │  0&1F(FzD
│ │ │ │  d%1F(FzD
│ │ │ │  4%1F(FzD
│ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {}
│ │ │ │ @@ -1207020,16 +1207020,16 @@
│ │ │ │  	bx	lr
│ │ │ │  	lsls	r2, r1, #5
│ │ │ │  	ubfx	r3, r1, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	ubfx	ip, r1, #16, #5
│ │ │ │  	orrs	r3, r2
│ │ │ │  	ubfx	r1, r1, #11, #5
│ │ │ │ -	strd	r3, ip, [r0]
│ │ │ │ -	str	r1, [r0, #8]
│ │ │ │ +	str	r3, [r0, #0]
│ │ │ │ +	strd	ip, r1, [r0, #4]
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	lsls	r2, r1, #5
│ │ │ │ @@ -1207046,164 +1207046,169 @@
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	nop
│ │ │ │ +	lsls	r3, r1, #5
│ │ │ │  	lsls	r2, r1, #4
│ │ │ │ +	ubfx	ip, r1, #21, #5
│ │ │ │ +	and.w	r3, r3, #32
│ │ │ │  	push	{lr}
│ │ │ │ -	mov.w	ip, r1, lsl #5
│ │ │ │ +	orr.w	ip, ip, r3
│ │ │ │  	ubfx	lr, r1, #11, #5
│ │ │ │  	lsls	r3, r1, #3
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │ -	and.w	ip, ip, #32
│ │ │ │  	orr.w	r2, r2, lr
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	lr, r1, #10, #1
│ │ │ │ -	str	r2, [r0, #8]
│ │ │ │ -	ubfx	r2, r1, #21, #5
│ │ │ │  	ubfx	r1, r1, #16, #5
│ │ │ │ -	orr.w	r2, r2, ip
│ │ │ │  	orrs	r3, r1
│ │ │ │ +	str	r2, [r0, #8]
│ │ │ │  	strb.w	lr, [r0, #12]
│ │ │ │ -	strd	r2, r3, [r0]
│ │ │ │ +	strd	ip, r3, [r0]
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{pc}
│ │ │ │ +	nop
│ │ │ │  	lsls	r3, r1, #4
│ │ │ │ -	ubfx	ip, r1, #11, #5
│ │ │ │ +	mov.w	ip, #255	@ 0xff
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │ +	str.w	ip, [r0, #12]
│ │ │ │ +	ubfx	ip, r1, #23, #3
│ │ │ │ +	ubfx	r1, r1, #11, #5
│ │ │ │  	movs	r2, #15
│ │ │ │ -	orr.w	r3, r3, ip
│ │ │ │ -	ubfx	r1, r1, #23, #3
│ │ │ │ -	mov.w	ip, #255	@ 0xff
│ │ │ │ +	orrs	r3, r1
│ │ │ │  	str	r2, [r0, #20]
│ │ │ │ -	strd	r3, r1, [r0, #4]
│ │ │ │ -	strd	ip, r2, [r0, #12]
│ │ │ │ +	str	r3, [r0, #4]
│ │ │ │ +	str	r2, [r0, #16]
│ │ │ │ +	str.w	ip, [r0, #8]
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │ -	lsls	r2, r1, #4
│ │ │ │ +	nop
│ │ │ │ +	lsls	r3, r1, #5
│ │ │ │ +	ubfx	ip, r1, #21, #5
│ │ │ │ +	and.w	r3, r3, #32
│ │ │ │  	push	{lr}
│ │ │ │ -	mov.w	ip, r1, lsl #5
│ │ │ │ +	lsls	r2, r1, #4
│ │ │ │ +	orr.w	ip, ip, r3
│ │ │ │  	lsls	r3, r1, #3
│ │ │ │  	ubfx	lr, r1, #11, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │ -	and.w	ip, ip, #32
│ │ │ │ -	orr.w	r2, r2, lr
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │ -	str	r2, [r0, #8]
│ │ │ │ -	ubfx	r2, r1, #21, #5
│ │ │ │  	ubfx	r1, r1, #16, #5
│ │ │ │ -	orr.w	r2, r2, ip
│ │ │ │ +	orr.w	r2, r2, lr
│ │ │ │  	orrs	r3, r1
│ │ │ │ -	strd	r2, r3, [r0]
│ │ │ │ +	str.w	ip, [r0]
│ │ │ │ +	strd	r3, r2, [r0, #4]
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{pc}
│ │ │ │ +	push	{lr}
│ │ │ │ +	mov.w	lr, r1, lsl #5
│ │ │ │  	lsls	r2, r1, #3
│ │ │ │ -	ubfx	r3, r1, #16, #5
│ │ │ │ +	ubfx	r3, r1, #21, #5
│ │ │ │ +	and.w	lr, lr, #32
│ │ │ │ +	orr.w	r3, r3, lr
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │ -	and.w	ip, r1, #64	@ 0x40
│ │ │ │ +	str	r3, [r0, #0]
│ │ │ │ +	ubfx	r3, r1, #16, #5
│ │ │ │  	orrs	r2, r3
│ │ │ │  	lsls	r3, r1, #4
│ │ │ │ -	eor.w	r2, ip, r2
│ │ │ │ -	strb	r2, [r0, #8]
│ │ │ │ -	lsls	r2, r1, #5
│ │ │ │ -	ubfx	ip, r1, #11, #5
│ │ │ │ +	and.w	ip, r1, #64	@ 0x40
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │ -	ubfx	r1, r1, #21, #5
│ │ │ │ -	and.w	r2, r2, #32
│ │ │ │ -	orr.w	r3, r3, ip
│ │ │ │ -	orrs	r1, r2
│ │ │ │ -	strd	r1, r3, [r0]
│ │ │ │ +	ubfx	r1, r1, #11, #5
│ │ │ │ +	eor.w	ip, ip, r2
│ │ │ │ +	orrs	r3, r1
│ │ │ │ +	strb.w	ip, [r0, #8]
│ │ │ │ +	str	r3, [r0, #4]
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │ -	bx	lr
│ │ │ │ -	nop
│ │ │ │ -	push	{lr}
│ │ │ │ +	pop	{pc}
│ │ │ │ +	mov.w	ip, r1, lsl #5
│ │ │ │  	lsls	r3, r1, #4
│ │ │ │ -	lsls	r2, r1, #5
│ │ │ │ -	ubfx	lr, r1, #11, #5
│ │ │ │ -	ubfx	ip, r1, #16, #4
│ │ │ │ +	ubfx	r2, r1, #21, #5
│ │ │ │ +	and.w	ip, ip, #32
│ │ │ │ +	orr.w	r2, r2, ip
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │ -	and.w	r2, r2, #32
│ │ │ │ -	ubfx	r1, r1, #21, #5
│ │ │ │ -	orr.w	r3, r3, lr
│ │ │ │ -	orrs	r1, r2
│ │ │ │ -	strb.w	ip, [r0, #8]
│ │ │ │ +	ubfx	ip, r1, #11, #5
│ │ │ │ +	str	r2, [r0, #0]
│ │ │ │ +	ubfx	r1, r1, #16, #4
│ │ │ │ +	orr.w	r3, r3, ip
│ │ │ │ +	strb	r1, [r0, #8]
│ │ │ │  	str	r3, [r0, #4]
│ │ │ │ -	str	r1, [r0, #0]
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │ -	pop	{pc}
│ │ │ │ +	bx	lr
│ │ │ │  	nop
│ │ │ │ +	mov.w	ip, r1, lsl #5
│ │ │ │  	lsls	r3, r1, #4
│ │ │ │ -	lsls	r2, r1, #5
│ │ │ │ -	ubfx	ip, r1, #11, #5
│ │ │ │ +	ubfx	r2, r1, #21, #5
│ │ │ │ +	and.w	ip, ip, #32
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │ -	ubfx	r1, r1, #21, #5
│ │ │ │ -	and.w	r2, r2, #32
│ │ │ │ -	orr.w	r3, r3, ip
│ │ │ │ -	orrs	r1, r2
│ │ │ │ -	strd	r1, r3, [r0]
│ │ │ │ +	ubfx	r1, r1, #11, #5
│ │ │ │ +	orr.w	r2, r2, ip
│ │ │ │ +	orrs	r3, r1
│ │ │ │ +	strd	r2, r3, [r0]
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │ -	ubfx	r3, r1, #21, #5
│ │ │ │ -	and.w	ip, r1, #1
│ │ │ │ -	ubfx	r2, r1, #11, #5
│ │ │ │ -	str	r3, [r0, #0]
│ │ │ │ -	strb.w	ip, [r0, #16]
│ │ │ │ -	ubfx	r3, r1, #6, #5
│ │ │ │ -	ubfx	r1, r1, #16, #5
│ │ │ │ -	strd	r2, r3, [r0, #8]
│ │ │ │ -	str	r1, [r0, #4]
│ │ │ │ +	nop
│ │ │ │ +	and.w	r3, r1, #1
│ │ │ │ +	ubfx	ip, r1, #6, #5
│ │ │ │ +	ubfx	r2, r1, #16, #5
│ │ │ │ +	strb	r3, [r0, #16]
│ │ │ │ +	str.w	ip, [r0, #12]
│ │ │ │ +	ubfx	r3, r1, #11, #5
│ │ │ │ +	ubfx	r1, r1, #21, #5
│ │ │ │ +	strd	r2, r3, [r0, #4]
│ │ │ │ +	str	r1, [r0, #0]
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	nop
│ │ │ │  	and.w	r0, r0, #524288	@ 0x80000
│ │ │ │ -	cbnz	r0, 55f99e <spr_noaccess@@Base+0x97ce>
│ │ │ │ +	cbnz	r0, 55f9aa <spr_noaccess@@Base+0x97da>
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrd	r4, r0, [r2]
│ │ │ │  	mov	r8, r3
│ │ │ │  	ldr	r3, [r2, #8]
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r2, [pc, #256]	@ (55fabc <spr_noaccess@@Base+0x98ec>)
│ │ │ │ +	ldr	r2, [pc, #256]	@ (55fac8 <spr_noaccess@@Base+0x98f8>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr.w	r1, [r2, r0, lsl #2]
│ │ │ │  	ldr.w	r5, [r2, r4, lsl #2]
│ │ │ │  	ldr.w	r6, [r2, r3, lsl #2]
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │ @@ -1207213,15 +1207218,15 @@
│ │ │ │  	mov	r0, r7
│ │ │ │  	mov	r9, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	cmp.w	r8, #0
│ │ │ │ -	beq.n	55fa76 <spr_noaccess@@Base+0x98a6>
│ │ │ │ +	beq.n	55fa82 <spr_noaccess@@Base+0x98b2>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r6, r0
│ │ │ │  	mov	r1, r8
│ │ │ │  	mov.w	r3, #2147483648	@ 0x80000000
│ │ │ │ @@ -1207291,21 +1207296,21 @@
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │ -	strb	r6, [r2, #26]
│ │ │ │ +	strb	r2, [r1, #26]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │ -	ldr	r4, [pc, #96]	@ (55fb30 <spr_noaccess@@Base+0x9960>)
│ │ │ │ +	ldr	r4, [pc, #96]	@ (55fb3c <spr_noaccess@@Base+0x996c>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r1, r0
│ │ │ │  	movw	r2, #65535	@ 0xffff
│ │ │ │  	movt	r2, #8179	@ 0x1ff3
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr.w	r0, [r4, #160]	@ 0xa0
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │ @@ -1207331,15 +1207336,15 @@
│ │ │ │  	bl	4cbf04 <tcg_gen_extract_i32@@Base>
│ │ │ │  	ldr.w	r0, [r4, #172]	@ 0xac
│ │ │ │  	mov	r1, r5
│ │ │ │  	movs	r3, #1
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	movs	r2, #29
│ │ │ │  	b.w	4cbf04 <tcg_gen_extract_i32@@Base>
│ │ │ │ -	strb	r4, [r6, #21]
│ │ │ │ +	strb	r0, [r5, #21]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	bx	lr
│ │ │ │  	nop
│ │ │ │  	bx	lr
│ │ │ │  	nop
│ │ │ │  	bx	lr
│ │ │ │  	nop
│ │ │ │ @@ -1207352,35 +1207357,35 @@
│ │ │ │  	bx	lr
│ │ │ │  	nop
│ │ │ │  	b.w	558c68 <spr_noaccess@@Base+0x2a98>
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │ -	ldr	r3, [pc, #96]	@ (55fbc4 <spr_noaccess@@Base+0x99f4>)
│ │ │ │ +	ldr	r3, [pc, #96]	@ (55fbd0 <spr_noaccess@@Base+0x9a00>)
│ │ │ │  	sub	sp, #8
│ │ │ │  	mov	r6, r0
│ │ │ │  	mov	r5, r1
│ │ │ │  	add	r3, pc
│ │ │ │  	mov	r1, r2
│ │ │ │ -	ldr	r4, [pc, #88]	@ (55fbc8 <spr_noaccess@@Base+0x99f8>)
│ │ │ │ +	ldr	r4, [pc, #88]	@ (55fbd4 <spr_noaccess@@Base+0x9a04>)
│ │ │ │  	ldr.w	r0, [r3, #184]	@ 0xb8
│ │ │ │  	add	r4, pc
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #60]	@ (55fbc0 <spr_noaccess@@Base+0x99f0>)
│ │ │ │ +	ldr	r3, [pc, #60]	@ (55fbcc <spr_noaccess@@Base+0x99fc>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #68]	@ (55fbcc <spr_noaccess@@Base+0x99fc>)
│ │ │ │ +	ldr	r1, [pc, #68]	@ (55fbd8 <spr_noaccess@@Base+0x9a08>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	adds	r1, #228	@ 0xe4
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │ -	ldr	r2, [pc, #60]	@ (55fbd0 <spr_noaccess@@Base+0x9a00>)
│ │ │ │ +	ldr	r2, [pc, #60]	@ (55fbdc <spr_noaccess@@Base+0x9a0c>)
│ │ │ │  	add	r0, r3
│ │ │ │  	ldr	r4, [r4, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	ldr	r4, [r4, #0]
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	add	r3, r4
│ │ │ │ @@ -1207392,40 +1207397,40 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	nop
│ │ │ │ -	ldcl	0, cr0, [r4], #288	@ 0x120
│ │ │ │ -	strb	r6, [r4, #19]
│ │ │ │ +	stcl	0, cr0, [r8], #288	@ 0x120
│ │ │ │ +	strb	r2, [r3, #19]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	add	r5, sp, #864	@ 0x360
│ │ │ │ +	add	r5, sp, #816	@ 0x330
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	add	r1, pc, #848	@ (adr r1, 55ff20 <spr_noaccess@@Base+0x9d50>)
│ │ │ │ +	add	r1, pc, #800	@ (adr r1, 55fefc <spr_noaccess@@Base+0x9d2c>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r1, r3, #31
│ │ │ │ -	bpl.n	55fc3c <spr_noaccess@@Base+0x9a6c>
│ │ │ │ +	bpl.n	55fc48 <spr_noaccess@@Base+0x9a78>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	55fc7e <spr_noaccess@@Base+0x9aae>
│ │ │ │ +	beq.n	55fc8a <spr_noaccess@@Base+0x9aba>
│ │ │ │  	ubfx	r1, r3, #21, #5
│ │ │ │  	ubfx	r2, r3, #16, #5
│ │ │ │  	cmp	r1, r2
│ │ │ │ -	beq.n	55fc8c <spr_noaccess@@Base+0x9abc>
│ │ │ │ -	ldr	r2, [pc, #220]	@ (55fce0 <spr_noaccess@@Base+0x9b10>)
│ │ │ │ +	beq.n	55fc98 <spr_noaccess@@Base+0x9ac8>
│ │ │ │ +	ldr	r2, [pc, #220]	@ (55fcec <spr_noaccess@@Base+0x9b1c>)
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	add.w	r3, r2, r3, lsl #2
│ │ │ │  	ldr.w	r0, [r2, r1, lsl #2]
│ │ │ │  	ldr.w	r1, [r3, #188]	@ 0xbc
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ @@ -1207435,16 +1207440,16 @@
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	add.w	r0, r2, r0, lsl #2
│ │ │ │  	ldr.w	r1, [r2, r3, lsl #2]
│ │ │ │  	ldr.w	r0, [r0, #188]	@ 0xbc
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	cbz	r2, 55fc7e <spr_noaccess@@Base+0x9aae>
│ │ │ │ -	ldr	r2, [pc, #164]	@ (55fce4 <spr_noaccess@@Base+0x9b14>)
│ │ │ │ +	cbz	r2, 55fc8a <spr_noaccess@@Base+0x9aba>
│ │ │ │ +	ldr	r2, [pc, #164]	@ (55fcf0 <spr_noaccess@@Base+0x9b20>)
│ │ │ │  	ubfx	r1, r3, #11, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	ldr.w	r0, [r2, r3, lsl #2]
│ │ │ │  	ldr.w	r1, [r2, r1, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ @@ -1207460,18 +1207465,18 @@
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │ -	b.n	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.n	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │ -	ldr	r3, [pc, #80]	@ (55fce8 <spr_noaccess@@Base+0x9b18>)
│ │ │ │ +	ldr	r3, [pc, #80]	@ (55fcf4 <spr_noaccess@@Base+0x9b24>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │ @@ -1207487,33 +1207492,33 @@
│ │ │ │  	mov	r1, r5
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	add.w	r3, r3, r2, lsl #2
│ │ │ │  	ldr.w	r0, [r3, #188]	@ 0xbc
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	strb	r2, [r1, #17]
│ │ │ │ +	strb	r6, [r7, #16]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	strb	r0, [r1, #16]
│ │ │ │ +	strb	r4, [r7, #15]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	strb	r4, [r6, #14]
│ │ │ │ +	strb	r0, [r5, #14]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	push	{r4, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #8
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r1, r3, #31
│ │ │ │ -	bpl.n	55fd48 <spr_noaccess@@Base+0x9b78>
│ │ │ │ +	bpl.n	55fd54 <spr_noaccess@@Base+0x9b84>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	55fd8e <spr_noaccess@@Base+0x9bbe>
│ │ │ │ -	ldr	r2, [pc, #140]	@ (55fd9c <spr_noaccess@@Base+0x9bcc>)
│ │ │ │ +	beq.n	55fd9a <spr_noaccess@@Base+0x9bca>
│ │ │ │ +	ldr	r2, [pc, #140]	@ (55fda8 <spr_noaccess@@Base+0x9bd8>)
│ │ │ │  	ubfx	r0, r3, #21, #5
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	add.w	r0, r2, r0, lsl #2
│ │ │ │  	ldr.w	r1, [r2, r3, lsl #2]
│ │ │ │  	ldr.w	r0, [r0, #188]	@ 0xbc
│ │ │ │ @@ -1207523,16 +1207528,16 @@
│ │ │ │  	ubfx	r1, r3, #11, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr.w	r1, [r2, r1, lsl #2]
│ │ │ │  	ldr.w	r0, [r2, r3, lsl #2]
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	cbz	r2, 55fd8e <spr_noaccess@@Base+0x9bbe>
│ │ │ │ -	ldr	r2, [pc, #84]	@ (55fda0 <spr_noaccess@@Base+0x9bd0>)
│ │ │ │ +	cbz	r2, 55fd9a <spr_noaccess@@Base+0x9bca>
│ │ │ │ +	ldr	r2, [pc, #84]	@ (55fdac <spr_noaccess@@Base+0x9bdc>)
│ │ │ │  	ubfx	r1, r3, #11, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	add.w	r1, r2, r1, lsl #2
│ │ │ │  	ldr.w	r0, [r2, r3, lsl #2]
│ │ │ │  	ldr.w	r1, [r1, #188]	@ 0xbc
│ │ │ │ @@ -1207549,44 +1207554,44 @@
│ │ │ │  	ldmia.w	sp!, {r4, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, lr}
│ │ │ │ -	b.n	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strb	r2, [r7, #12]
│ │ │ │ +	b.n	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strb	r6, [r5, #12]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	strb	r4, [r7, #11]
│ │ │ │ +	strb	r0, [r6, #11]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #16
│ │ │ │  	lsls	r3, r2, #31
│ │ │ │ -	bpl.n	55fe12 <spr_noaccess@@Base+0x9c42>
│ │ │ │ -	ldr	r1, [pc, #256]	@ (55fec0 <spr_noaccess@@Base+0x9cf0>)
│ │ │ │ +	bpl.n	55fe1e <spr_noaccess@@Base+0x9c4e>
│ │ │ │ +	ldr	r1, [pc, #256]	@ (55fecc <spr_noaccess@@Base+0x9cfc>)
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [pc, #264]	@ (55fecc <spr_noaccess@@Base+0x9cfc>)
│ │ │ │ +	ldr	r0, [pc, #264]	@ (55fed8 <spr_noaccess@@Base+0x9d08>)
│ │ │ │  	ubfx	r3, r2, #16, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │  	ubfx	r4, r2, #21, #5
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	ldr.w	r3, [r0, r3, lsl #2]
│ │ │ │  	ldr.w	r4, [r0, r4, lsl #2]
│ │ │ │  	add	r3, r1
│ │ │ │  	ldr.w	r0, [r0, r2, lsl #2]
│ │ │ │  	adds	r2, r1, r4
│ │ │ │  	adds	r4, r1, r0
│ │ │ │ -	ldr	r0, [pc, #228]	@ (55fed0 <spr_noaccess@@Base+0x9d00>)
│ │ │ │ +	ldr	r0, [pc, #228]	@ (55fedc <spr_noaccess@@Base+0x9d0c>)
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #624	@ 0x270
│ │ │ │  	ldr.w	r0, [r0, #624]	@ 0x270
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │  	add	sp, #16
│ │ │ │  	movs	r0, #0
│ │ │ │ @@ -1207595,26 +1207600,26 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	55feb2 <spr_noaccess@@Base+0x9ce2>
│ │ │ │ +	beq.n	55febe <spr_noaccess@@Base+0x9cee>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r5, [pc, #176]	@ (55fed4 <spr_noaccess@@Base+0x9d04>)
│ │ │ │ +	ldr	r5, [pc, #176]	@ (55fee0 <spr_noaccess@@Base+0x9d10>)
│ │ │ │  	ldrh.w	r3, [r4, #86]	@ 0x56
│ │ │ │  	mov	r6, r0
│ │ │ │  	add	r5, pc
│ │ │ │ -	ldr	r7, [pc, #172]	@ (55fed8 <spr_noaccess@@Base+0x9d08>)
│ │ │ │ +	ldr	r7, [pc, #172]	@ (55fee4 <spr_noaccess@@Base+0x9d14>)
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │  	add	r7, pc
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #136]	@ (55fec4 <spr_noaccess@@Base+0x9cf4>)
│ │ │ │ +	ldr	r3, [pc, #136]	@ (55fed0 <spr_noaccess@@Base+0x9d00>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add.w	r1, r7, #756	@ 0x2f4
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r0, [r7, #756]	@ 0x2f4
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	mov	r8, r1
│ │ │ │ @@ -1207629,15 +1207634,15 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldrh.w	r3, [r4, #86]	@ 0x56
│ │ │ │  	mov	r0, r6
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │  	add.w	r3, r5, r3, lsl #2
│ │ │ │  	ldr.w	r1, [r3, #188]	@ 0xbc
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #68]	@ (55fec8 <spr_noaccess@@Base+0x9cf8>)
│ │ │ │ +	ldr	r3, [pc, #68]	@ (55fed4 <spr_noaccess@@Base+0x9d04>)
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	mov	r1, r8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r0, [r7, #756]	@ 0x2f4
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	add	r3, r6
│ │ │ │ @@ -1207651,39 +1207656,39 @@
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.n	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.n	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -			@ <UNDEFINED> instruction: 0xeab40048
│ │ │ │ -	bics.w	r0, r8, r8, lsl #1
│ │ │ │ -	ldrd	r0, r0, [r6, #288]!	@ 0x120
│ │ │ │ -	strb	r4, [r0, #10]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xeaa80048
│ │ │ │ +	bic.w	r0, ip, r8, lsl #1
│ │ │ │ +	strd	r0, r0, [sl, #288]!	@ 0x120
│ │ │ │ +	strb	r0, [r7, #9]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	ldr	r7, [sp, #464]	@ 0x1d0
│ │ │ │ +	ldr	r7, [sp, #416]	@ 0x1a0
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	strb	r0, [r5, #8]
│ │ │ │ +	strb	r4, [r3, #8]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	ldr	r7, [sp, #192]	@ 0xc0
│ │ │ │ +	ldr	r7, [sp, #144]	@ 0x90
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r3, r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	lsls	r1, r3, #31
│ │ │ │ -	bpl.n	55ff38 <spr_noaccess@@Base+0x9d68>
│ │ │ │ +	bpl.n	55ff44 <spr_noaccess@@Base+0x9d74>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	55ff78 <spr_noaccess@@Base+0x9da8>
│ │ │ │ -	ldr	r5, [pc, #136]	@ (55ff84 <spr_noaccess@@Base+0x9db4>)
│ │ │ │ +	beq.n	55ff84 <spr_noaccess@@Base+0x9db4>
│ │ │ │ +	ldr	r5, [pc, #136]	@ (55ff90 <spr_noaccess@@Base+0x9dc0>)
│ │ │ │  	ubfx	r2, r3, #16, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r0, [r5, r3, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ @@ -1207692,16 +1207697,16 @@
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add.w	r1, r5, r1, lsl #2
│ │ │ │  	add.w	r5, r5, r3, lsl #2
│ │ │ │  	ldr.w	r1, [r1, #188]	@ 0xbc
│ │ │ │  	ldr.w	r0, [r5, #188]	@ 0xbc
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, lr}
│ │ │ │  	b.w	4ca700 <tcg_gen_ori_i32@@Base>
│ │ │ │ -	cbz	r2, 55ff78 <spr_noaccess@@Base+0x9da8>
│ │ │ │ -	ldr	r5, [pc, #76]	@ (55ff88 <spr_noaccess@@Base+0x9db8>)
│ │ │ │ +	cbz	r2, 55ff84 <spr_noaccess@@Base+0x9db4>
│ │ │ │ +	ldr	r5, [pc, #76]	@ (55ff94 <spr_noaccess@@Base+0x9dc4>)
│ │ │ │  	ubfx	r2, r3, #16, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r0, [r5, r3, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ @@ -1207714,31 +1207719,31 @@
│ │ │ │  	ldr.w	r0, [r5, #188]	@ 0xbc
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, lr}
│ │ │ │  	b.w	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	mov	r0, r4
│ │ │ │  	movs	r1, #32
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, lr}
│ │ │ │ -	b.n	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strb	r4, [r1, #5]
│ │ │ │ +	b.n	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strb	r0, [r0, #5]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	strb	r4, [r1, #4]
│ │ │ │ +	strb	r0, [r0, #4]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	push	{r3, r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	lsls	r1, r3, #31
│ │ │ │ -	bpl.n	55ffec <spr_noaccess@@Base+0x9e1c>
│ │ │ │ +	bpl.n	55fff8 <spr_noaccess@@Base+0x9e28>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	560030 <spr_noaccess@@Base+0x9e60>
│ │ │ │ -	ldr	r5, [pc, #144]	@ (56003c <spr_noaccess@@Base+0x9e6c>)
│ │ │ │ +	beq.n	56003c <spr_noaccess@@Base+0x9e6c>
│ │ │ │ +	ldr	r5, [pc, #144]	@ (560048 <spr_noaccess@@Base+0x9e78>)
│ │ │ │  	ubfx	r2, r3, #16, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	mov.w	r2, #2147483648	@ 0x80000000
│ │ │ │  	ldr.w	r0, [r5, r3, lsl #2]
│ │ │ │  	bl	4ca700 <tcg_gen_ori_i32@@Base>
│ │ │ │ @@ -1207748,16 +1207753,16 @@
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add.w	r1, r5, r1, lsl #2
│ │ │ │  	add.w	r5, r5, r3, lsl #2
│ │ │ │  	ldr.w	r1, [r1, #188]	@ 0xbc
│ │ │ │  	ldr.w	r0, [r5, #188]	@ 0xbc
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, lr}
│ │ │ │  	b.w	4ca700 <tcg_gen_ori_i32@@Base>
│ │ │ │ -	cbz	r2, 560030 <spr_noaccess@@Base+0x9e60>
│ │ │ │ -	ldr	r5, [pc, #80]	@ (560040 <spr_noaccess@@Base+0x9e70>)
│ │ │ │ +	cbz	r2, 56003c <spr_noaccess@@Base+0x9e6c>
│ │ │ │ +	ldr	r5, [pc, #80]	@ (56004c <spr_noaccess@@Base+0x9e7c>)
│ │ │ │  	ubfx	r2, r3, #16, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	mvn.w	r2, #2147483648	@ 0x80000000
│ │ │ │  	ldr.w	r0, [r5, r3, lsl #2]
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │ @@ -1207771,32 +1207776,32 @@
│ │ │ │  	ldr.w	r0, [r5, #188]	@ 0xbc
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, lr}
│ │ │ │  	b.w	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	mov	r0, r4
│ │ │ │  	movs	r1, #32
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, lr}
│ │ │ │ -	b.n	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strb	r4, [r3, #2]
│ │ │ │ +	b.n	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strb	r0, [r2, #2]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	strb	r0, [r3, #1]
│ │ │ │ +	strb	r4, [r1, #1]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	ands.w	r2, r1, #1
│ │ │ │ -	beq.n	56012c <spr_noaccess@@Base+0x9f5c>
│ │ │ │ +	beq.n	560138 <spr_noaccess@@Base+0x9f68>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	560256 <spr_noaccess@@Base+0xa086>
│ │ │ │ +	beq.w	560262 <spr_noaccess@@Base+0xa092>
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │ -	ldr	r5, [pc, #500]	@ (560264 <spr_noaccess@@Base+0xa094>)
│ │ │ │ +	ldr	r5, [pc, #500]	@ (560270 <spr_noaccess@@Base+0xa0a0>)
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │  	ldrh.w	r3, [r4, #86]	@ 0x56
│ │ │ │ @@ -1207848,19 +1207853,19 @@
│ │ │ │  	ldr.w	r0, [r3, #128]	@ 0x80
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r3, r7
│ │ │ │  	movs	r0, #2
│ │ │ │ -	b.n	5601f6 <spr_noaccess@@Base+0xa026>
│ │ │ │ +	b.n	560202 <spr_noaccess@@Base+0xa032>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	560256 <spr_noaccess@@Base+0xa086>
│ │ │ │ +	beq.w	560262 <spr_noaccess@@Base+0xa092>
│ │ │ │  	mov	sl, r2
│ │ │ │ -	ldr	r5, [pc, #304]	@ (560268 <spr_noaccess@@Base+0xa098>)
│ │ │ │ +	ldr	r5, [pc, #304]	@ (560274 <spr_noaccess@@Base+0xa0a4>)
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │ @@ -1207945,33 +1207950,33 @@
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	b.w	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	mov	r0, r4
│ │ │ │  	movs	r1, #32
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │ -	b.n	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.n	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldr	r4, [r1, #124]	@ 0x7c
│ │ │ │ +	ldr	r0, [r0, #124]	@ 0x7c
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	ldr	r0, [r0, #112]	@ 0x70
│ │ │ │ +	ldr	r4, [r6, #108]	@ 0x6c
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	ands.w	r2, r1, #1
│ │ │ │ -	beq.n	560354 <spr_noaccess@@Base+0xa184>
│ │ │ │ +	beq.n	560360 <spr_noaccess@@Base+0xa190>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	56047e <spr_noaccess@@Base+0xa2ae>
│ │ │ │ +	beq.w	56048a <spr_noaccess@@Base+0xa2ba>
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │ -	ldr	r5, [pc, #500]	@ (56048c <spr_noaccess@@Base+0xa2bc>)
│ │ │ │ +	ldr	r5, [pc, #500]	@ (560498 <spr_noaccess@@Base+0xa2c8>)
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │  	ldrh.w	r3, [r4, #86]	@ 0x56
│ │ │ │ @@ -1208023,19 +1208028,19 @@
│ │ │ │  	ldr.w	r0, [r3, #128]	@ 0x80
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r3, r7
│ │ │ │  	movs	r0, #6
│ │ │ │ -	b.n	56041e <spr_noaccess@@Base+0xa24e>
│ │ │ │ +	b.n	56042a <spr_noaccess@@Base+0xa25a>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	56047e <spr_noaccess@@Base+0xa2ae>
│ │ │ │ +	beq.w	56048a <spr_noaccess@@Base+0xa2ba>
│ │ │ │  	mov	sl, r2
│ │ │ │ -	ldr	r5, [pc, #304]	@ (560490 <spr_noaccess@@Base+0xa2c0>)
│ │ │ │ +	ldr	r5, [pc, #304]	@ (56049c <spr_noaccess@@Base+0xa2cc>)
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │ @@ -1208120,47 +1208125,47 @@
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	b.w	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	mov	r0, r4
│ │ │ │  	movs	r1, #32
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r4, [r4, #88]	@ 0x58
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r0, [r3, #88]	@ 0x58
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	ldr	r0, [r3, #76]	@ 0x4c
│ │ │ │ +	ldr	r4, [r1, #76]	@ 0x4c
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	lsls	r1, r3, #31
│ │ │ │ -	bpl.n	5604de <spr_noaccess@@Base+0xa30e>
│ │ │ │ +	bpl.n	5604ea <spr_noaccess@@Base+0xa31a>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	560554 <spr_noaccess@@Base+0xa384>
│ │ │ │ -	ldr	r5, [pc, #176]	@ (560564 <spr_noaccess@@Base+0xa394>)
│ │ │ │ +	beq.n	560560 <spr_noaccess@@Base+0xa390>
│ │ │ │ +	ldr	r5, [pc, #176]	@ (560570 <spr_noaccess@@Base+0xa3a0>)
│ │ │ │  	lsrs	r6, r3, #16
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	lsls	r1, r6, #27
│ │ │ │  	ldr.w	r0, [r5, r3, lsl #2]
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	lsls	r1, r6, #27
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add.w	r5, r5, r3, lsl #2
│ │ │ │  	ldr.w	r0, [r5, #188]	@ 0xbc
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	cbz	r2, 560554 <spr_noaccess@@Base+0xa384>
│ │ │ │ +	cbz	r2, 560560 <spr_noaccess@@Base+0xa390>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r5, [pc, #128]	@ (560568 <spr_noaccess@@Base+0xa398>)
│ │ │ │ +	ldr	r5, [pc, #128]	@ (560574 <spr_noaccess@@Base+0xa3a4>)
│ │ │ │  	ldrh.w	r3, [r4, #86]	@ 0x56
│ │ │ │  	mov	r6, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │ @@ -1208191,48 +1208196,48 @@
│ │ │ │  	ldr.w	r0, [r5, #188]	@ 0xbc
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	mov	r0, r4
│ │ │ │  	movs	r1, #32
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldr	r6, [r2, #56]	@ 0x38
│ │ │ │ +	ldr	r2, [r1, #56]	@ 0x38
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	ldr	r4, [r4, #52]	@ 0x34
│ │ │ │ +	ldr	r0, [r3, #52]	@ 0x34
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldr	r5, [r0, #84]	@ 0x54
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	lsls	r2, r5, #31
│ │ │ │ -	bpl.n	5605ba <spr_noaccess@@Base+0xa3ea>
│ │ │ │ +	bpl.n	5605c6 <spr_noaccess@@Base+0xa3f6>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	560672 <spr_noaccess@@Base+0xa4a2>
│ │ │ │ -	ldr	r6, [pc, #240]	@ (560680 <spr_noaccess@@Base+0xa4b0>)
│ │ │ │ +	beq.n	56067e <spr_noaccess@@Base+0xa4ae>
│ │ │ │ +	ldr	r6, [pc, #240]	@ (56068c <spr_noaccess@@Base+0xa4bc>)
│ │ │ │  	ubfx	r3, r5, #21, #5
│ │ │ │  	sbfx	r1, r5, #16, #5
│ │ │ │  	add	r6, pc
│ │ │ │  	ldr.w	r0, [r6, r3, lsl #2]
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	sbfx	r1, r5, #16, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add.w	r6, r6, r3, lsl #2
│ │ │ │  	ldr.w	r0, [r6, #188]	@ 0xbc
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	560672 <spr_noaccess@@Base+0xa4a2>
│ │ │ │ +	beq.n	56067e <spr_noaccess@@Base+0xa4ae>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r5, [pc, #192]	@ (560684 <spr_noaccess@@Base+0xa4b4>)
│ │ │ │ +	ldr	r5, [pc, #192]	@ (560690 <spr_noaccess@@Base+0xa4c0>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrh.w	r3, [r4, #86]	@ 0x56
│ │ │ │  	add	r5, pc
│ │ │ │  	mov	r7, r0
│ │ │ │  	mov	r0, r6
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │ @@ -1208285,32 +1208290,32 @@
│ │ │ │  	ldr.w	r0, [r5, #188]	@ 0xbc
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	mov	r0, r4
│ │ │ │  	movs	r1, #32
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r2, [r7, #40]	@ 0x28
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r6, [r5, #40]	@ 0x28
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	ldr	r2, [r0, #40]	@ 0x28
│ │ │ │ +	ldr	r6, [r6, #36]	@ 0x24
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	lsls	r2, r2, #31
│ │ │ │ -	bpl.n	560704 <spr_noaccess@@Base+0xa534>
│ │ │ │ +	bpl.n	560710 <spr_noaccess@@Base+0xa540>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	56077a <spr_noaccess@@Base+0xa5aa>
│ │ │ │ +	beq.n	560786 <spr_noaccess@@Base+0xa5b6>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r5, [pc, #220]	@ (560788 <spr_noaccess@@Base+0xa5b8>)
│ │ │ │ +	ldr	r5, [pc, #220]	@ (560794 <spr_noaccess@@Base+0xa5c4>)
│ │ │ │  	ldrh.w	r3, [r4, #86]	@ 0x56
│ │ │ │  	mov	r6, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │ @@ -1208330,18 +1208335,18 @@
│ │ │ │  	ldr.w	r1, [r3, #188]	@ 0xbc
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r6
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	bl	4cae54 <tcg_gen_sari_i32@@Base>
│ │ │ │ -	b.n	560762 <spr_noaccess@@Base+0xa592>
│ │ │ │ -	cbz	r3, 56077a <spr_noaccess@@Base+0xa5aa>
│ │ │ │ +	b.n	56076e <spr_noaccess@@Base+0xa59e>
│ │ │ │ +	cbz	r3, 560786 <spr_noaccess@@Base+0xa5b6>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r5, [pc, #128]	@ (56078c <spr_noaccess@@Base+0xa5bc>)
│ │ │ │ +	ldr	r5, [pc, #128]	@ (560798 <spr_noaccess@@Base+0xa5c8>)
│ │ │ │  	ldrh.w	r3, [r4, #86]	@ 0x56
│ │ │ │  	mov	r6, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │ @@ -1208372,31 +1208377,31 @@
│ │ │ │  	ldr.w	r0, [r5, #188]	@ 0xbc
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	mov	r0, r4
│ │ │ │  	movs	r1, #32
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r6, [r3, #24]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r2, [r2, #24]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	ldr	r6, [r7, #16]
│ │ │ │ +	ldr	r2, [r6, #16]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	push	{r3, r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	mov	r5, r0
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	lsls	r1, r3, #31
│ │ │ │ -	bpl.n	5607fc <spr_noaccess@@Base+0xa62c>
│ │ │ │ +	bpl.n	560808 <spr_noaccess@@Base+0xa638>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56084c <spr_noaccess@@Base+0xa67c>
│ │ │ │ -	ldr	r4, [pc, #172]	@ (56085c <spr_noaccess@@Base+0xa68c>)
│ │ │ │ +	beq.n	560858 <spr_noaccess@@Base+0xa688>
│ │ │ │ +	ldr	r4, [pc, #172]	@ (560868 <spr_noaccess@@Base+0xa698>)
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	ubfx	r1, r3, #16, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr.w	r0, [r4, r3, lsl #2]
│ │ │ │  	ldr.w	r2, [r4, r2, lsl #2]
│ │ │ │  	ldr.w	r1, [r4, r1, lsl #2]
│ │ │ │ @@ -1208409,16 +1208414,16 @@
│ │ │ │  	add.w	r1, r4, r1, lsl #2
│ │ │ │  	add.w	r4, r4, r3, lsl #2
│ │ │ │  	ldr.w	r2, [r2, #188]	@ 0xbc
│ │ │ │  	ldr.w	r0, [r4, #188]	@ 0xbc
│ │ │ │  	ldr.w	r1, [r1, #188]	@ 0xbc
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, lr}
│ │ │ │  	b.w	4cb970 <tcg_gen_eqv_i32@@Base>
│ │ │ │ -	cbz	r2, 56084c <spr_noaccess@@Base+0xa67c>
│ │ │ │ -	ldr	r4, [pc, #96]	@ (560860 <spr_noaccess@@Base+0xa690>)
│ │ │ │ +	cbz	r2, 560858 <spr_noaccess@@Base+0xa688>
│ │ │ │ +	ldr	r4, [pc, #96]	@ (56086c <spr_noaccess@@Base+0xa69c>)
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	ubfx	r1, r3, #16, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr.w	r0, [r4, r3, lsl #2]
│ │ │ │  	ldr.w	r2, [r4, r2, lsl #2]
│ │ │ │  	ldr.w	r1, [r4, r1, lsl #2]
│ │ │ │ @@ -1208435,32 +1208440,32 @@
│ │ │ │  	ldr.w	r1, [r1, #188]	@ 0xbc
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, lr}
│ │ │ │  	b.w	4cba58 <tcg_gen_nor_i32@@Base>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	mov	r0, r5
│ │ │ │  	movs	r1, #32
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldr	r4, [r2, #8]
│ │ │ │ +	ldr	r0, [r1, #8]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	ldr	r4, [r0, #4]
│ │ │ │ +	ldr	r0, [r7, #0]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	push	{r3, r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	mov	r5, r0
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	lsls	r1, r3, #31
│ │ │ │ -	bpl.n	5608d0 <spr_noaccess@@Base+0xa700>
│ │ │ │ +	bpl.n	5608dc <spr_noaccess@@Base+0xa70c>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	560920 <spr_noaccess@@Base+0xa750>
│ │ │ │ -	ldr	r4, [pc, #172]	@ (560930 <spr_noaccess@@Base+0xa760>)
│ │ │ │ +	beq.n	56092c <spr_noaccess@@Base+0xa75c>
│ │ │ │ +	ldr	r4, [pc, #172]	@ (56093c <spr_noaccess@@Base+0xa76c>)
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	ubfx	r1, r3, #16, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr.w	r0, [r4, r3, lsl #2]
│ │ │ │  	ldr.w	r2, [r4, r2, lsl #2]
│ │ │ │  	ldr.w	r1, [r4, r1, lsl #2]
│ │ │ │ @@ -1208473,16 +1208478,16 @@
│ │ │ │  	add.w	r1, r4, r1, lsl #2
│ │ │ │  	add.w	r4, r4, r3, lsl #2
│ │ │ │  	ldr.w	r2, [r2, #188]	@ 0xbc
│ │ │ │  	ldr.w	r0, [r4, #188]	@ 0xbc
│ │ │ │  	ldr.w	r1, [r1, #188]	@ 0xbc
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	cbz	r2, 560920 <spr_noaccess@@Base+0xa750>
│ │ │ │ -	ldr	r4, [pc, #96]	@ (560934 <spr_noaccess@@Base+0xa764>)
│ │ │ │ +	cbz	r2, 56092c <spr_noaccess@@Base+0xa75c>
│ │ │ │ +	ldr	r4, [pc, #96]	@ (560940 <spr_noaccess@@Base+0xa770>)
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	ubfx	r1, r3, #16, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr.w	r0, [r4, r3, lsl #2]
│ │ │ │  	ldr.w	r2, [r4, r2, lsl #2]
│ │ │ │  	ldr.w	r1, [r4, r1, lsl #2]
│ │ │ │ @@ -1208499,43 +1208504,43 @@
│ │ │ │  	ldr.w	r1, [r1, #188]	@ 0xbc
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, lr}
│ │ │ │  	b.w	4ca7a8 <tcg_gen_xor_i32@@Base>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	mov	r0, r5
│ │ │ │  	movs	r1, #32
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	str	r0, [r0, #124]	@ 0x7c
│ │ │ │ +	str	r4, [r6, #120]	@ 0x78
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	str	r0, [r6, #116]	@ 0x74
│ │ │ │ +	str	r4, [r4, #116]	@ 0x74
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #8
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #31
│ │ │ │ -	bpl.n	5609f2 <spr_noaccess@@Base+0xa822>
│ │ │ │ +	bpl.n	5609fe <spr_noaccess@@Base+0xa82e>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	560a78 <spr_noaccess@@Base+0xa8a8>
│ │ │ │ +	beq.w	560a84 <spr_noaccess@@Base+0xa8b4>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r5, [pc, #300]	@ (560a90 <spr_noaccess@@Base+0xa8c0>)
│ │ │ │ +	ldr	r5, [pc, #300]	@ (560a9c <spr_noaccess@@Base+0xa8cc>)
│ │ │ │  	ldrh.w	r3, [r4, #86]	@ 0x56
│ │ │ │  	mov	r6, r0
│ │ │ │  	add	r5, pc
│ │ │ │ -	ldr	r7, [pc, #296]	@ (560a94 <spr_noaccess@@Base+0xa8c4>)
│ │ │ │ +	ldr	r7, [pc, #296]	@ (560aa0 <spr_noaccess@@Base+0xa8d0>)
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │  	add	r7, pc
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #268]	@ (560a88 <spr_noaccess@@Base+0xa8b8>)
│ │ │ │ +	ldr	r3, [pc, #268]	@ (560a94 <spr_noaccess@@Base+0xa8c4>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add.w	r1, r7, #888	@ 0x378
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r0, [r7, #888]	@ 0x378
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	mov	r8, r1
│ │ │ │ @@ -1208550,15 +1208555,15 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldrh.w	r3, [r4, #86]	@ 0x56
│ │ │ │  	mov	r0, r6
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │  	add.w	r3, r5, r3, lsl #2
│ │ │ │  	ldr.w	r1, [r3, #188]	@ 0xbc
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #200]	@ (560a8c <spr_noaccess@@Base+0xa8bc>)
│ │ │ │ +	ldr	r3, [pc, #200]	@ (560a98 <spr_noaccess@@Base+0xa8c8>)
│ │ │ │  	ldr	r2, [sp, #4]
│ │ │ │  	mov	r1, r8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r0, [r7, #888]	@ 0x378
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	add	r3, r6
│ │ │ │ @@ -1208569,17 +1208574,17 @@
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add.w	r5, r5, r3, lsl #2
│ │ │ │  	ldr.w	r0, [r5, #188]	@ 0xbc
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	560a78 <spr_noaccess@@Base+0xa8a8>
│ │ │ │ +	beq.n	560a84 <spr_noaccess@@Base+0xa8b4>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r6, [pc, #156]	@ (560a98 <spr_noaccess@@Base+0xa8c8>)
│ │ │ │ +	ldr	r6, [pc, #156]	@ (560aa4 <spr_noaccess@@Base+0xa8d4>)
│ │ │ │  	ldrh.w	r3, [r4, #86]	@ 0x56
│ │ │ │  	mov	r5, r0
│ │ │ │  	add	r6, pc
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │  	ldr.w	r1, [r6, r3, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov.w	r2, #32768	@ 0x8000
│ │ │ │ @@ -1208616,38 +1208621,38 @@
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	udf	#248	@ 0xf8
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	udf	#236	@ 0xec
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	udf	#182	@ 0xb6
│ │ │ │ +	udf	#170	@ 0xaa
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	str	r0, [r5, #108]	@ 0x6c
│ │ │ │ +	str	r4, [r3, #108]	@ 0x6c
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	str	r3, [sp, #960]	@ 0x3c0
│ │ │ │ +	str	r3, [sp, #912]	@ 0x390
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	str	r6, [r1, #100]	@ 0x64
│ │ │ │ +	str	r2, [r0, #100]	@ 0x64
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	lsls	r2, r2, #31
│ │ │ │ -	bpl.n	560b0c <spr_noaccess@@Base+0xa93c>
│ │ │ │ +	bpl.n	560b18 <spr_noaccess@@Base+0xa948>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	560b76 <spr_noaccess@@Base+0xa9a6>
│ │ │ │ +	beq.n	560b82 <spr_noaccess@@Base+0xa9b2>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r5, [pc, #196]	@ (560b84 <spr_noaccess@@Base+0xa9b4>)
│ │ │ │ +	ldr	r5, [pc, #196]	@ (560b90 <spr_noaccess@@Base+0xa9c0>)
│ │ │ │  	ldrh.w	r3, [r4, #86]	@ 0x56
│ │ │ │  	mov	r6, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov	r1, r6
│ │ │ │ @@ -1208663,18 +1208668,18 @@
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │  	add.w	r3, r5, r3, lsl #2
│ │ │ │  	ldr.w	r1, [r3, #188]	@ 0xbc
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4ccb24 <tcg_gen_ext16s_i32@@Base>
│ │ │ │ -	b.n	560b5e <spr_noaccess@@Base+0xa98e>
│ │ │ │ -	cbz	r3, 560b76 <spr_noaccess@@Base+0xa9a6>
│ │ │ │ +	b.n	560b6a <spr_noaccess@@Base+0xa99a>
│ │ │ │ +	cbz	r3, 560b82 <spr_noaccess@@Base+0xa9b2>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r5, [pc, #116]	@ (560b88 <spr_noaccess@@Base+0xa9b8>)
│ │ │ │ +	ldr	r5, [pc, #116]	@ (560b94 <spr_noaccess@@Base+0xa9c4>)
│ │ │ │  	ldrh.w	r3, [r4, #86]	@ 0x56
│ │ │ │  	mov	r6, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov	r1, r6
│ │ │ │ @@ -1208701,32 +1208706,32 @@
│ │ │ │  	ldr.w	r0, [r5, #188]	@ 0xbc
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	mov	r0, r4
│ │ │ │  	movs	r1, #32
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	str	r2, [r1, #88]	@ 0x58
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	str	r6, [r7, #84]	@ 0x54
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	str	r6, [r6, #80]	@ 0x50
│ │ │ │ +	str	r2, [r5, #80]	@ 0x50
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	lsls	r2, r2, #31
│ │ │ │ -	bpl.n	560bfc <spr_noaccess@@Base+0xaa2c>
│ │ │ │ +	bpl.n	560c08 <spr_noaccess@@Base+0xaa38>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	560c66 <spr_noaccess@@Base+0xaa96>
│ │ │ │ +	beq.n	560c72 <spr_noaccess@@Base+0xaaa2>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r5, [pc, #196]	@ (560c74 <spr_noaccess@@Base+0xaaa4>)
│ │ │ │ +	ldr	r5, [pc, #196]	@ (560c80 <spr_noaccess@@Base+0xaab0>)
│ │ │ │  	ldrh.w	r3, [r4, #86]	@ 0x56
│ │ │ │  	mov	r6, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov	r1, r6
│ │ │ │ @@ -1208742,18 +1208747,18 @@
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │  	add.w	r3, r5, r3, lsl #2
│ │ │ │  	ldr.w	r1, [r3, #188]	@ 0xbc
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4ca640 <tcg_gen_neg_i32@@Base>
│ │ │ │ -	b.n	560c4e <spr_noaccess@@Base+0xaa7e>
│ │ │ │ -	cbz	r3, 560c66 <spr_noaccess@@Base+0xaa96>
│ │ │ │ +	b.n	560c5a <spr_noaccess@@Base+0xaa8a>
│ │ │ │ +	cbz	r3, 560c72 <spr_noaccess@@Base+0xaaa2>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r5, [pc, #116]	@ (560c78 <spr_noaccess@@Base+0xaaa8>)
│ │ │ │ +	ldr	r5, [pc, #116]	@ (560c84 <spr_noaccess@@Base+0xaab4>)
│ │ │ │  	ldrh.w	r3, [r4, #86]	@ 0x56
│ │ │ │  	mov	r6, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov	r1, r6
│ │ │ │ @@ -1208780,22 +1208785,22 @@
│ │ │ │  	ldr.w	r0, [r5, #188]	@ 0xbc
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	mov	r0, r4
│ │ │ │  	movs	r1, #32
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	str	r2, [r3, #72]	@ 0x48
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	str	r6, [r1, #72]	@ 0x48
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	str	r6, [r0, #68]	@ 0x44
│ │ │ │ +	str	r2, [r7, #64]	@ 0x40
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	mov	r3, r0
│ │ │ │ -	cbz	r2, 560ce2 <spr_noaccess@@Base+0xab12>
│ │ │ │ +	cbz	r2, 560cee <spr_noaccess@@Base+0xab1e>
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldr	r2, [r3, #84]	@ 0x54
│ │ │ │  	mov.w	lr, #4294967295	@ 0xffffffff
│ │ │ │  	mov	r0, r1
│ │ │ │ @@ -1208820,18 +1208825,18 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	cbz	r2, 560d42 <spr_noaccess@@Base+0xab72>
│ │ │ │ +	cbz	r2, 560d4e <spr_noaccess@@Base+0xab7e>
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │  	movs	r3, #16
│ │ │ │ @@ -1208853,18 +1208858,18 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	cbz	r2, 560da2 <spr_noaccess@@Base+0xabd2>
│ │ │ │ +	cbz	r2, 560dae <spr_noaccess@@Base+0xabde>
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │  	movs	r3, #16
│ │ │ │ @@ -1208886,18 +1208891,18 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	cbz	r2, 560e02 <spr_noaccess@@Base+0xac32>
│ │ │ │ +	cbz	r2, 560e0e <spr_noaccess@@Base+0xac3e>
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │  	movs	r3, #16
│ │ │ │ @@ -1208919,35 +1208924,35 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	and.w	r3, r3, #16777216	@ 0x1000000
│ │ │ │ -	cbz	r3, 560e72 <spr_noaccess@@Base+0xaca2>
│ │ │ │ +	cbz	r3, 560e7e <spr_noaccess@@Base+0xacae>
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #12
│ │ │ │ -	cbz	r3, 560e80 <spr_noaccess@@Base+0xacb0>
│ │ │ │ +	cbz	r3, 560e8c <spr_noaccess@@Base+0xacbc>
│ │ │ │  	ldrd	r3, ip, [r1, #4]
│ │ │ │  	negs	r2, r2
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	addw	ip, ip, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r3, #2634	@ 0xa4a
│ │ │ │  	and.w	r3, r2, #28
│ │ │ │  	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │  	mov.w	r2, ip, lsl #4
│ │ │ │ -	ldr.w	ip, [pc, #64]	@ 560e8c <spr_noaccess@@Base+0xacbc>
│ │ │ │ +	ldr.w	ip, [pc, #64]	@ 560e98 <spr_noaccess@@Base+0xacc8>
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	add	ip, pc
│ │ │ │  	add	ip, r3
│ │ │ │  	movs	r3, #16
│ │ │ │  	strd	r3, ip, [sp]
│ │ │ │  	bl	4deb40 <tcg_gen_gvec_3@@Base>
│ │ │ │ @@ -1208963,38 +1208968,38 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	560e5e <spr_noaccess@@Base+0xac8e>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	560e6a <spr_noaccess@@Base+0xac9a>
│ │ │ │  	nop
│ │ │ │ -	ldr	r4, [r3, #28]
│ │ │ │ +	ldr	r0, [r2, #28]
│ │ │ │  	lsls	r5, r0, #1
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	and.w	r3, r3, #524288	@ 0x80000
│ │ │ │ -	cbz	r3, 560efc <spr_noaccess@@Base+0xad2c>
│ │ │ │ +	cbz	r3, 560f08 <spr_noaccess@@Base+0xad38>
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #12
│ │ │ │ -	cbz	r3, 560f0a <spr_noaccess@@Base+0xad3a>
│ │ │ │ +	cbz	r3, 560f16 <spr_noaccess@@Base+0xad46>
│ │ │ │  	ldrd	r3, ip, [r1, #4]
│ │ │ │  	rsb	r2, r2, #2
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	addw	ip, ip, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r3, #2634	@ 0xa4a
│ │ │ │  	and.w	r3, r2, #28
│ │ │ │  	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │  	mov.w	r2, ip, lsl #4
│ │ │ │ -	ldr.w	ip, [pc, #68]	@ 560f14 <spr_noaccess@@Base+0xad44>
│ │ │ │ +	ldr.w	ip, [pc, #68]	@ 560f20 <spr_noaccess@@Base+0xad50>
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	add	ip, pc
│ │ │ │  	add.w	ip, ip, #56	@ 0x38
│ │ │ │  	add	ip, r3
│ │ │ │  	movs	r3, #16
│ │ │ │  	strd	r3, ip, [sp]
│ │ │ │ @@ -1209011,37 +1209016,37 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	560ee8 <spr_noaccess@@Base+0xad18>
│ │ │ │ -	ldr	r6, [r2, #20]
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	560ef4 <spr_noaccess@@Base+0xad24>
│ │ │ │ +	ldr	r2, [r1, #20]
│ │ │ │  	lsls	r5, r0, #1
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	and.w	r3, r3, #524288	@ 0x80000
│ │ │ │ -	cbz	r3, 560f84 <spr_noaccess@@Base+0xadb4>
│ │ │ │ +	cbz	r3, 560f90 <spr_noaccess@@Base+0xadc0>
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #12
│ │ │ │ -	cbz	r3, 560f92 <spr_noaccess@@Base+0xadc2>
│ │ │ │ +	cbz	r3, 560f9e <spr_noaccess@@Base+0xadce>
│ │ │ │  	ldrd	r3, ip, [r1, #4]
│ │ │ │  	rsb	r2, r2, #2
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	addw	ip, ip, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r3, #2634	@ 0xa4a
│ │ │ │  	and.w	r3, r2, #28
│ │ │ │  	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │  	mov.w	r2, ip, lsl #4
│ │ │ │ -	ldr.w	ip, [pc, #68]	@ 560f9c <spr_noaccess@@Base+0xadcc>
│ │ │ │ +	ldr.w	ip, [pc, #68]	@ 560fa8 <spr_noaccess@@Base+0xadd8>
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	add	ip, pc
│ │ │ │  	add.w	ip, ip, #112	@ 0x70
│ │ │ │  	add	ip, r3
│ │ │ │  	movs	r3, #16
│ │ │ │  	strd	r3, ip, [sp]
│ │ │ │ @@ -1209058,37 +1209063,37 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	560f70 <spr_noaccess@@Base+0xada0>
│ │ │ │ -	ldr	r6, [r1, #12]
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	560f7c <spr_noaccess@@Base+0xadac>
│ │ │ │ +	ldr	r2, [r0, #12]
│ │ │ │  	lsls	r5, r0, #1
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	and.w	r3, r3, #2
│ │ │ │ -	cbz	r3, 56100c <spr_noaccess@@Base+0xae3c>
│ │ │ │ +	cbz	r3, 561018 <spr_noaccess@@Base+0xae48>
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #12
│ │ │ │ -	cbz	r3, 56101a <spr_noaccess@@Base+0xae4a>
│ │ │ │ +	cbz	r3, 561026 <spr_noaccess@@Base+0xae56>
│ │ │ │  	ldrd	r3, ip, [r1, #4]
│ │ │ │  	rsb	r2, r2, #2
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	addw	ip, ip, #2602	@ 0xa2a
│ │ │ │  	addw	r1, r3, #2602	@ 0xa2a
│ │ │ │  	and.w	r3, r2, #28
│ │ │ │  	addw	r0, r0, #2602	@ 0xa2a
│ │ │ │  	mov.w	r2, ip, lsl #4
│ │ │ │ -	ldr.w	ip, [pc, #68]	@ 561024 <spr_noaccess@@Base+0xae54>
│ │ │ │ +	ldr.w	ip, [pc, #68]	@ 561030 <spr_noaccess@@Base+0xae60>
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	add	ip, pc
│ │ │ │  	add.w	ip, ip, #168	@ 0xa8
│ │ │ │  	add	ip, r3
│ │ │ │  	movs	r3, #16
│ │ │ │  	strd	r3, ip, [sp]
│ │ │ │ @@ -1209105,28 +1209110,28 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	560ff8 <spr_noaccess@@Base+0xae28>
│ │ │ │ -	ldr	r6, [r0, #4]
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	561004 <spr_noaccess@@Base+0xae34>
│ │ │ │ +	ldr	r2, [r7, #0]
│ │ │ │  	lsls	r5, r0, #1
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	and.w	r3, r3, #1048576	@ 0x100000
│ │ │ │ -	cbz	r3, 561084 <spr_noaccess@@Base+0xaeb4>
│ │ │ │ +	cbz	r3, 561090 <spr_noaccess@@Base+0xaec0>
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	cbz	r3, 561092 <spr_noaccess@@Base+0xaec2>
│ │ │ │ +	cbz	r3, 56109e <spr_noaccess@@Base+0xaece>
│ │ │ │  	ldrd	r1, r0, [r1]
│ │ │ │  	movs	r3, #8
│ │ │ │  	mov.w	lr, #16
│ │ │ │  	strd	lr, lr, [sp, #8]
│ │ │ │  	lsls	r3, r2
│ │ │ │  	addw	ip, r0, #2634	@ 0xa4a
│ │ │ │  	subs	r3, #1
│ │ │ │ @@ -1209149,29 +1209154,29 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	561074 <spr_noaccess@@Base+0xaea4>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	561080 <spr_noaccess@@Base+0xaeb0>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	and.w	r3, r3, #524288	@ 0x80000
│ │ │ │ -	cbz	r3, 56110a <spr_noaccess@@Base+0xaf3a>
│ │ │ │ +	cbz	r3, 561116 <spr_noaccess@@Base+0xaf46>
│ │ │ │  	stmdb	sp!, {fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #16
│ │ │ │ -	cbz	r3, 561118 <spr_noaccess@@Base+0xaf48>
│ │ │ │ +	cbz	r3, 561124 <spr_noaccess@@Base+0xaf54>
│ │ │ │  	ldrd	r0, r3, [r1]
│ │ │ │  	rsb	r2, r2, #2
│ │ │ │ -	ldr.w	ip, [pc, #92]	@ 561124 <spr_noaccess@@Base+0xaf54>
│ │ │ │ +	ldr.w	ip, [pc, #92]	@ 561130 <spr_noaccess@@Base+0xaf60>
│ │ │ │  	and.w	r2, r2, #28
│ │ │ │  	addw	r1, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │  	add	ip, pc
│ │ │ │  	movs	r3, #16
│ │ │ │  	add.w	ip, ip, #224	@ 0xe0
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │ @@ -1209194,32 +1209199,32 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	5610f4 <spr_noaccess@@Base+0xaf24>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	561100 <spr_noaccess@@Base+0xaf30>
│ │ │ │  	nop
│ │ │ │ -	str	r6, [r2, #116]	@ 0x74
│ │ │ │ +	str	r2, [r1, #116]	@ 0x74
│ │ │ │  	lsls	r5, r0, #1
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	and.w	r3, r3, #524288	@ 0x80000
│ │ │ │ -	cbz	r3, 56118a <spr_noaccess@@Base+0xafba>
│ │ │ │ +	cbz	r3, 561196 <spr_noaccess@@Base+0xafc6>
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #12
│ │ │ │ -	cbz	r3, 561198 <spr_noaccess@@Base+0xafc8>
│ │ │ │ +	cbz	r3, 5611a4 <spr_noaccess@@Base+0xafd4>
│ │ │ │  	ldrd	r0, r3, [r1]
│ │ │ │  	subs	r2, #2
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 5611a4 <spr_noaccess@@Base+0xafd4>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 5611b0 <spr_noaccess@@Base+0xafe0>
│ │ │ │  	addw	r1, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r3, #28
│ │ │ │  	add	ip, pc
│ │ │ │  	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │  	add.w	ip, ip, #280	@ 0x118
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ @@ -1209240,29 +1209245,29 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	561176 <spr_noaccess@@Base+0xafa6>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	561182 <spr_noaccess@@Base+0xafb2>
│ │ │ │  	nop
│ │ │ │ -	str	r4, [r2, #108]	@ 0x6c
│ │ │ │ +	str	r0, [r1, #108]	@ 0x6c
│ │ │ │  	lsls	r5, r0, #1
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	and.w	r3, r3, #524288	@ 0x80000
│ │ │ │ -	cbz	r3, 5611fc <spr_noaccess@@Base+0xb02c>
│ │ │ │ +	cbz	r3, 561208 <spr_noaccess@@Base+0xb038>
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #12
│ │ │ │ -	cbz	r3, 56120a <spr_noaccess@@Base+0xb03a>
│ │ │ │ +	cbz	r3, 561216 <spr_noaccess@@Base+0xb046>
│ │ │ │  	ldrd	r1, r3, [r1]
│ │ │ │  	mov	r0, r2
│ │ │ │  	mov.w	ip, #16
│ │ │ │  	str.w	ip, [sp]
│ │ │ │  	addw	r2, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	mov	r3, ip
│ │ │ │ @@ -1209281,55 +1209286,55 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	5611e8 <spr_noaccess@@Base+0xb018>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	5611f4 <spr_noaccess@@Base+0xb024>
│ │ │ │  	push	{r3, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4088]	@ 0xff8
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	and.w	r3, r3, #1048576	@ 0x100000
│ │ │ │ -	cbz	r3, 561240 <spr_noaccess@@Base+0xb070>
│ │ │ │ +	cbz	r3, 56124c <spr_noaccess@@Base+0xb07c>
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │ -	cbz	r3, 56124e <spr_noaccess@@Base+0xb07e>
│ │ │ │ +	cbz	r3, 56125a <spr_noaccess@@Base+0xb08a>
│ │ │ │  	movs	r0, #1
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r3, pc}
│ │ │ │  	mov	r0, r3
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r3, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	561232 <spr_noaccess@@Base+0xb062>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	56123e <spr_noaccess@@Base+0xb06e>
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r5, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #20
│ │ │ │  	ldrd	ip, r4, [sp, #32]
│ │ │ │ -	cbz	r5, 5612ba <spr_noaccess@@Base+0xb0ea>
│ │ │ │ +	cbz	r5, 5612c6 <spr_noaccess@@Base+0xb0f6>
│ │ │ │  	addw	r5, ip, #2602	@ 0xa2a
│ │ │ │  	addw	ip, r2, #2602	@ 0xa2a
│ │ │ │  	addw	r0, r1, #2602	@ 0xa2a
│ │ │ │  	addw	lr, r3, #2602	@ 0xa2a
│ │ │ │  	mov.w	r1, ip, lsl #4
│ │ │ │ -	ldr.w	ip, [pc, #64]	@ 5612c8 <spr_noaccess@@Base+0xb0f8>
│ │ │ │ +	ldr.w	ip, [pc, #64]	@ 5612d4 <spr_noaccess@@Base+0xb104>
│ │ │ │  	lsls	r3, r5, #4
│ │ │ │  	movs	r5, #28
│ │ │ │  	add	ip, pc
│ │ │ │  	mov.w	r2, lr, lsl #4
│ │ │ │  	add.w	ip, ip, #364	@ 0x16c
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	mla	r4, r5, r4, ip
│ │ │ │ @@ -1209344,28 +1209349,28 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	str	r6, [r3, #88]	@ 0x58
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	str	r2, [r2, #88]	@ 0x58
│ │ │ │  	lsls	r5, r0, #1
│ │ │ │  	push	{r4, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │ -	ldr.w	ip, [pc, #160]	@ 56137c <spr_noaccess@@Base+0xb1ac>
│ │ │ │ +	ldr.w	ip, [pc, #160]	@ 561388 <spr_noaccess@@Base+0xb1b8>
│ │ │ │  	mov	r4, r3
│ │ │ │ -	ldr	r3, [pc, #156]	@ (561380 <spr_noaccess@@Base+0xb1b0>)
│ │ │ │ +	ldr	r3, [pc, #156]	@ (56138c <spr_noaccess@@Base+0xb1bc>)
│ │ │ │  	sub	sp, #40	@ 0x28
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr.w	r3, [ip, r3]
│ │ │ │ -	ldr.w	ip, [pc, #152]	@ 561384 <spr_noaccess@@Base+0xb1b4>
│ │ │ │ +	ldr.w	ip, [pc, #152]	@ 561390 <spr_noaccess@@Base+0xb1c0>
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	str	r3, [sp, #36]	@ 0x24
│ │ │ │  	mov.w	r3, #0
│ │ │ │  	add	ip, pc
│ │ │ │  	add.w	r3, ip, #28
│ │ │ │  	str	r3, [sp, #24]
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ @@ -1209377,123 +1209382,123 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	str	r3, [sp, #32]
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	strb.w	r4, [sp, #32]
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	cmp.w	ip, #0
│ │ │ │ -	beq.n	56136a <spr_noaccess@@Base+0xb19a>
│ │ │ │ +	beq.n	561376 <spr_noaccess@@Base+0xb1a6>
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │ -	cbz	r3, 56136e <spr_noaccess@@Base+0xb19e>
│ │ │ │ +	cbz	r3, 56137a <spr_noaccess@@Base+0xb1aa>
│ │ │ │  	addw	ip, r2, #2602	@ 0xa2a
│ │ │ │  	addw	r0, r1, #2602	@ 0xa2a
│ │ │ │  	movs	r3, #16
│ │ │ │  	mov.w	r1, ip, lsl #4
│ │ │ │  	mov	r2, r3
│ │ │ │  	add.w	ip, sp, #8
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	str.w	ip, [sp]
│ │ │ │  	bl	4de2c8 <tcg_gen_gvec_2@@Base>
│ │ │ │  	movs	r0, #1
│ │ │ │ -	ldr	r2, [pc, #60]	@ (561388 <spr_noaccess@@Base+0xb1b8>)
│ │ │ │ -	ldr	r3, [pc, #52]	@ (561380 <spr_noaccess@@Base+0xb1b0>)
│ │ │ │ +	ldr	r2, [pc, #60]	@ (561394 <spr_noaccess@@Base+0xb1c4>)
│ │ │ │ +	ldr	r3, [pc, #52]	@ (56138c <spr_noaccess@@Base+0xb1bc>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	ldr	r2, [r3, #0]
│ │ │ │  	ldr	r3, [sp, #36]	@ 0x24
│ │ │ │  	eors	r2, r3
│ │ │ │  	mov.w	r3, #0
│ │ │ │ -	bne.n	561378 <spr_noaccess@@Base+0xb1a8>
│ │ │ │ +	bne.n	561384 <spr_noaccess@@Base+0xb1b4>
│ │ │ │  	add	sp, #40	@ 0x28
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, pc}
│ │ │ │  	mov	r0, ip
│ │ │ │ -	b.n	561348 <spr_noaccess@@Base+0xb178>
│ │ │ │ +	b.n	561354 <spr_noaccess@@Base+0xb184>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	561346 <spr_noaccess@@Base+0xb176>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	561352 <spr_noaccess@@Base+0xb182>
│ │ │ │  	blx	2596c8 <__stack_chk_fail@plt>
│ │ │ │ -	str	r6, [sp, #416]	@ 0x1a0
│ │ │ │ +	str	r6, [sp, #368]	@ 0x170
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	bics	r4, r1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r6, r4
│ │ │ │ +	movs	r2, r3
│ │ │ │  	movs	r7, r6
│ │ │ │ -	str	r6, [sp, #0]
│ │ │ │ +	str	r5, [sp, #976]	@ 0x3d0
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	sub	sp, #44	@ 0x2c
│ │ │ │ -	ldr.w	lr, [pc, #140]	@ 56142c <spr_noaccess@@Base+0xb25c>
│ │ │ │ +	ldr.w	lr, [pc, #140]	@ 561438 <spr_noaccess@@Base+0xb268>
│ │ │ │  	add	lr, pc
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │ -	ldr	r3, [pc, #136]	@ (561430 <spr_noaccess@@Base+0xb260>)
│ │ │ │ +	ldr	r3, [pc, #136]	@ (56143c <spr_noaccess@@Base+0xb26c>)
│ │ │ │  	ldr.w	r3, [lr, r3]
│ │ │ │  	ldrb.w	lr, [r0, #109]	@ 0x6d
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	str	r3, [sp, #36]	@ 0x24
│ │ │ │  	mov.w	r3, #0
│ │ │ │  	ldr	r3, [sp, #48]	@ 0x30
│ │ │ │  	str	r3, [sp, #8]
│ │ │ │  	movs	r3, #0
│ │ │ │  	str	r3, [sp, #32]
│ │ │ │  	strd	r3, r3, [sp, #16]
│ │ │ │  	strb.w	r2, [sp, #32]
│ │ │ │  	strd	r3, r3, [sp, #24]
│ │ │ │  	cmp.w	lr, #0
│ │ │ │ -	beq.n	56141e <spr_noaccess@@Base+0xb24e>
│ │ │ │ +	beq.n	56142a <spr_noaccess@@Base+0xb25a>
│ │ │ │  	ldrd	r3, r2, [r1, #4]
│ │ │ │  	add.w	ip, sp, #8
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │  	movs	r3, #16
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	strd	r3, ip, [sp]
│ │ │ │  	bl	4deb40 <tcg_gen_gvec_3@@Base>
│ │ │ │ -	ldr	r2, [pc, #60]	@ (561434 <spr_noaccess@@Base+0xb264>)
│ │ │ │ -	ldr	r3, [pc, #52]	@ (561430 <spr_noaccess@@Base+0xb260>)
│ │ │ │ +	ldr	r2, [pc, #60]	@ (561440 <spr_noaccess@@Base+0xb270>)
│ │ │ │ +	ldr	r3, [pc, #52]	@ (56143c <spr_noaccess@@Base+0xb26c>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	ldr	r2, [r3, #0]
│ │ │ │  	ldr	r3, [sp, #36]	@ 0x24
│ │ │ │  	eors	r2, r3
│ │ │ │  	mov.w	r3, #0
│ │ │ │ -	bne.n	561428 <spr_noaccess@@Base+0xb258>
│ │ │ │ +	bne.n	561434 <spr_noaccess@@Base+0xb264>
│ │ │ │  	add	sp, #44	@ 0x2c
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	5613f6 <spr_noaccess@@Base+0xb226>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	561402 <spr_noaccess@@Base+0xb232>
│ │ │ │  	blx	2596c8 <__stack_chk_fail@plt>
│ │ │ │ -	str	r5, [sp, #688]	@ 0x2b0
│ │ │ │ +	str	r5, [sp, #640]	@ 0x280
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	bics	r4, r1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r5, [sp, #328]	@ 0x148
│ │ │ │ +	str	r5, [sp, #280]	@ 0x118
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	ldrb.w	ip, [r0, #109]	@ 0x6d
│ │ │ │  	cmp.w	ip, #0
│ │ │ │ -	beq.n	561490 <spr_noaccess@@Base+0xb2c0>
│ │ │ │ +	beq.n	56149c <spr_noaccess@@Base+0xb2cc>
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrd	r3, ip, [r1, #4]
│ │ │ │  	sub	sp, #20
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ @@ -1209514,206 +1209519,206 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldr.w	r3, [r0, #128]	@ 0x80
│ │ │ │  	mov	r4, r0
│ │ │ │  	bic.w	r6, r2, #3
│ │ │ │ -	cbnz	r3, 5614bc <spr_noaccess@@Base+0xb2ec>
│ │ │ │ +	cbnz	r3, 5614c8 <spr_noaccess@@Base+0xb2f8>
│ │ │ │  	mov	r5, r1
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ee584 <translator_use_goto_tb@@Base>
│ │ │ │ -	cbnz	r0, 5614d8 <spr_noaccess@@Base+0xb308>
│ │ │ │ -	ldr	r3, [pc, #68]	@ (561504 <spr_noaccess@@Base+0xb334>)
│ │ │ │ +	cbnz	r0, 5614e4 <spr_noaccess@@Base+0xb314>
│ │ │ │ +	ldr	r3, [pc, #68]	@ (561510 <spr_noaccess@@Base+0xb340>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #184]	@ 0xb8
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr.w	r3, [r4, #128]	@ 0x80
│ │ │ │ -	cbnz	r3, 5614f8 <spr_noaccess@@Base+0xb328>
│ │ │ │ +	cbnz	r3, 561504 <spr_noaccess@@Base+0xb334>
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	4d1d3c <tcg_gen_lookup_and_goto_ptr@@Base>
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4d1d14 <tcg_gen_goto_tb@@Base>
│ │ │ │ -	ldr	r3, [pc, #40]	@ (561508 <spr_noaccess@@Base+0xb338>)
│ │ │ │ +	ldr	r3, [pc, #40]	@ (561514 <spr_noaccess@@Base+0xb344>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #184]	@ 0xb8
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r0, [r4, #0]
│ │ │ │  	mov	r1, r5
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	4d1cf0 <tcg_gen_exit_tb@@Base>
│ │ │ │  	mov	r0, r4
│ │ │ │  	movs	r1, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	55f17c <spr_noaccess@@Base+0x8fac>
│ │ │ │ -	ldrh	r0, [r2, r6]
│ │ │ │ +	ldrh	r4, [r0, r6]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	ldrh	r6, [r5, r5]
│ │ │ │ +	ldrh	r2, [r4, r5]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	mov	r6, r1
│ │ │ │ -	ldr	r2, [pc, #492]	@ (561710 <spr_noaccess@@Base+0xb540>)
│ │ │ │ +	ldr	r2, [pc, #492]	@ (56171c <spr_noaccess@@Base+0xb54c>)
│ │ │ │  	subs	r1, #1
│ │ │ │  	cmp	r1, #2
│ │ │ │  	sub	sp, #8
│ │ │ │  	add	r2, pc
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov.w	r4, r3, lsr #21
│ │ │ │  	it	hi
│ │ │ │  	movhi.w	r9, #0
│ │ │ │ -	bls.w	561664 <spr_noaccess@@Base+0xb494>
│ │ │ │ +	bls.w	561670 <spr_noaccess@@Base+0xb4a0>
│ │ │ │  	lsls	r2, r3, #31
│ │ │ │ -	bmi.w	561654 <spr_noaccess@@Base+0xb484>
│ │ │ │ +	bmi.w	561660 <spr_noaccess@@Base+0xb490>
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │  	ands.w	r3, r4, #4
│ │ │ │  	mov	r8, r0
│ │ │ │  	mov	sl, r3
│ │ │ │ -	beq.n	5615a0 <spr_noaccess@@Base+0xb3d0>
│ │ │ │ +	beq.n	5615ac <spr_noaccess@@Base+0xb3dc>
│ │ │ │  	lsls	r2, r4, #27
│ │ │ │ -	bpl.n	5615ee <spr_noaccess@@Base+0xb41e>
│ │ │ │ +	bpl.n	5615fa <spr_noaccess@@Base+0xb42a>
│ │ │ │  	cmp	r6, #0
│ │ │ │ -	bne.n	561634 <spr_noaccess@@Base+0xb464>
│ │ │ │ +	bne.n	561640 <spr_noaccess@@Base+0xb470>
│ │ │ │  	ldr	r3, [r5, #84]	@ 0x54
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	sxth	r2, r3
│ │ │ │  	lsls	r3, r3, #30
│ │ │ │  	bic.w	r2, r2, #3
│ │ │ │  	itt	pl
│ │ │ │  	ldrpl	r3, [r5, #80]	@ 0x50
│ │ │ │  	addpl	r2, r2, r3
│ │ │ │ -	bl	561498 <spr_noaccess@@Base+0xb2c8>
│ │ │ │ +	bl	5614a4 <spr_noaccess@@Base+0xb2d4>
│ │ │ │  	and.w	r4, r4, #20
│ │ │ │  	cmp	r4, #20
│ │ │ │ -	beq.n	561586 <spr_noaccess@@Base+0xb3b6>
│ │ │ │ +	beq.n	561592 <spr_noaccess@@Base+0xb3c2>
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr	r2, [r5, #8]
│ │ │ │  	movs	r1, #1
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	561498 <spr_noaccess@@Base+0xb2c8>
│ │ │ │ +	bl	5614a4 <spr_noaccess@@Base+0xb2d4>
│ │ │ │  	movs	r3, #2
│ │ │ │  	str	r3, [r5, #12]
│ │ │ │  	add	sp, #8
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, pc}
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	cmp	r6, #2
│ │ │ │  	mov	r7, r0
│ │ │ │ -	bne.n	561698 <spr_noaccess@@Base+0xb4c8>
│ │ │ │ +	bne.n	5616a4 <spr_noaccess@@Base+0xb4d4>
│ │ │ │  	ldr.w	r3, [r5, #140]	@ 0x8c
│ │ │ │  	lsls	r3, r3, #18
│ │ │ │ -	bpl.w	5616fe <spr_noaccess@@Base+0xb52e>
│ │ │ │ -	ldr	r3, [pc, #348]	@ (561714 <spr_noaccess@@Base+0xb544>)
│ │ │ │ +	bpl.w	56170a <spr_noaccess@@Base+0xb53a>
│ │ │ │ +	ldr	r3, [pc, #348]	@ (561720 <spr_noaccess@@Base+0xb550>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #320]	@ 0x140
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ands.w	r2, r4, #2
│ │ │ │  	itttt	ne
│ │ │ │  	movne	r2, sl
│ │ │ │  	movne	r1, r7
│ │ │ │  	movne	r3, r8
│ │ │ │  	movne	r0, #9
│ │ │ │  	ittt	eq
│ │ │ │  	moveq	r1, r7
│ │ │ │  	moveq	r3, r8
│ │ │ │  	moveq	r0, #8
│ │ │ │  	bl	4caf68 <tcg_gen_brcondi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #316]	@ (561718 <spr_noaccess@@Base+0xb548>)
│ │ │ │ +	ldr	r3, [pc, #316]	@ (561724 <spr_noaccess@@Base+0xb554>)
│ │ │ │  	movs	r2, #1
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #320]	@ 0x140
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca5c4 <tcg_gen_subi_i32@@Base>
│ │ │ │  	lsls	r1, r4, #27
│ │ │ │ -	bmi.n	561634 <spr_noaccess@@Base+0xb464>
│ │ │ │ +	bmi.n	561640 <spr_noaccess@@Base+0xb470>
│ │ │ │  	ldr	r3, [r5, #84]	@ 0x54
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	ubfx	r2, r3, #16, #2
│ │ │ │  	movs	r3, #8
│ │ │ │  	asr.w	r2, r3, r2
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #4]
│ │ │ │ -	ldr	r1, [pc, #276]	@ (56171c <spr_noaccess@@Base+0xb54c>)
│ │ │ │ +	ldr	r1, [pc, #276]	@ (561728 <spr_noaccess@@Base+0xb558>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #0]
│ │ │ │  	ubfx	r3, r3, #18, #3
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r3, r1, r3, lsl #2
│ │ │ │  	ldr.w	r1, [r3, #128]	@ 0x80
│ │ │ │  	ands.w	r3, r4, #8
│ │ │ │  	mov	sl, r3
│ │ │ │ -	beq.n	561686 <spr_noaccess@@Base+0xb4b6>
│ │ │ │ +	beq.n	561692 <spr_noaccess@@Base+0xb4c2>
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │  	mov	r3, r8
│ │ │ │  	mov	r1, r7
│ │ │ │  	movs	r0, #8
│ │ │ │  	movs	r2, #0
│ │ │ │  	bl	4caf68 <tcg_gen_brcondi_i32@@Base>
│ │ │ │  	cmp	r6, #0
│ │ │ │ -	beq.n	561556 <spr_noaccess@@Base+0xb386>
│ │ │ │ -	ldr	r3, [pc, #232]	@ (561720 <spr_noaccess@@Base+0xb550>)
│ │ │ │ +	beq.n	561562 <spr_noaccess@@Base+0xb392>
│ │ │ │ +	ldr	r3, [pc, #232]	@ (56172c <spr_noaccess@@Base+0xb55c>)
│ │ │ │  	mov	r1, r9
│ │ │ │  	mvn.w	r2, #3
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #184]	@ 0xb8
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │  	ldr.w	r3, [r5, #128]	@ 0x80
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	5616f4 <spr_noaccess@@Base+0xb524>
│ │ │ │ +	bne.n	561700 <spr_noaccess@@Base+0xb530>
│ │ │ │  	bl	4d1d3c <tcg_gen_lookup_and_goto_ptr@@Base>
│ │ │ │ -	b.n	56156e <spr_noaccess@@Base+0xb39e>
│ │ │ │ -	ldr	r3, [pc, #204]	@ (561724 <spr_noaccess@@Base+0xb554>)
│ │ │ │ +	b.n	56157a <spr_noaccess@@Base+0xb3aa>
│ │ │ │ +	ldr	r3, [pc, #204]	@ (561730 <spr_noaccess@@Base+0xb560>)
│ │ │ │  	ldr	r1, [r5, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #324]	@ 0x144
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	561540 <spr_noaccess@@Base+0xb370>
│ │ │ │ +	b.n	56154c <spr_noaccess@@Base+0xb37c>
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r2, [sp, #0]
│ │ │ │  	mov	r9, r0
│ │ │ │  	cmp	r6, #2
│ │ │ │ -	beq.n	5616e4 <spr_noaccess@@Base+0xb514>
│ │ │ │ +	beq.n	5616f0 <spr_noaccess@@Base+0xb520>
│ │ │ │  	cmp	r6, #3
│ │ │ │ -	beq.n	5616d2 <spr_noaccess@@Base+0xb502>
│ │ │ │ -	ldr	r3, [pc, #176]	@ (561728 <spr_noaccess@@Base+0xb558>)
│ │ │ │ +	beq.n	5616de <spr_noaccess@@Base+0xb50e>
│ │ │ │ +	ldr	r3, [pc, #176]	@ (561734 <spr_noaccess@@Base+0xb564>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #324]	@ 0x144
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r3, [r5, #84]	@ 0x54
│ │ │ │ -	b.n	56153a <spr_noaccess@@Base+0xb36a>
│ │ │ │ +	b.n	561546 <spr_noaccess@@Base+0xb376>
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │  	mov	r3, r8
│ │ │ │  	mov	r2, sl
│ │ │ │  	mov	r1, r7
│ │ │ │  	movs	r0, #9
│ │ │ │  	bl	4caf68 <tcg_gen_brcondi_i32@@Base>
│ │ │ │ -	b.n	561552 <spr_noaccess@@Base+0xb382>
│ │ │ │ -	ldr	r3, [pc, #144]	@ (56172c <spr_noaccess@@Base+0xb55c>)
│ │ │ │ +	b.n	56155e <spr_noaccess@@Base+0xb38e>
│ │ │ │ +	ldr	r3, [pc, #144]	@ (561738 <spr_noaccess@@Base+0xb568>)
│ │ │ │  	movs	r2, #1
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	ldr.w	r1, [r3, #320]	@ 0x140
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca5c4 <tcg_gen_subi_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #0]
│ │ │ │ @@ -1209727,67 +1209732,67 @@
│ │ │ │  	movne	r3, r8
│ │ │ │  	movne	r0, #9
│ │ │ │  	ittt	eq
│ │ │ │  	moveq	r1, r7
│ │ │ │  	moveq	r3, r8
│ │ │ │  	moveq	r0, #8
│ │ │ │  	bl	4caf68 <tcg_gen_brcondi_i32@@Base>
│ │ │ │ -	b.n	56154e <spr_noaccess@@Base+0xb37e>
│ │ │ │ -	ldr	r3, [pc, #92]	@ (561730 <spr_noaccess@@Base+0xb560>)
│ │ │ │ +	b.n	56155a <spr_noaccess@@Base+0xb38a>
│ │ │ │ +	ldr	r3, [pc, #92]	@ (56173c <spr_noaccess@@Base+0xb56c>)
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	movw	r2, #3924	@ 0xf54
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4cd210 <tcg_gen_ld_i32@@Base>
│ │ │ │  	ldr	r3, [r5, #84]	@ 0x54
│ │ │ │ -	b.n	56153a <spr_noaccess@@Base+0xb36a>
│ │ │ │ -	ldr	r3, [pc, #76]	@ (561734 <spr_noaccess@@Base+0xb564>)
│ │ │ │ +	b.n	561546 <spr_noaccess@@Base+0xb376>
│ │ │ │ +	ldr	r3, [pc, #76]	@ (561740 <spr_noaccess@@Base+0xb570>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #320]	@ 0x140
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r3, [r5, #84]	@ 0x54
│ │ │ │ -	b.n	56153a <spr_noaccess@@Base+0xb36a>
│ │ │ │ +	b.n	561546 <spr_noaccess@@Base+0xb376>
│ │ │ │  	movs	r1, #0
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	55f17c <spr_noaccess@@Base+0x8fac>
│ │ │ │ -	b.n	56156e <spr_noaccess@@Base+0xb39e>
│ │ │ │ +	b.n	56157a <spr_noaccess@@Base+0xb3aa>
│ │ │ │  	ldr	r3, [r5, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	str	r4, [sp, #144]	@ 0x90
│ │ │ │ +	str	r4, [sp, #96]	@ 0x60
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldrh	r2, [r3, r2]
│ │ │ │ +	ldrh	r6, [r1, r2]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	ldrh	r2, [r6, r1]
│ │ │ │ +	ldrh	r6, [r4, r1]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	ldrh	r2, [r0, r1]
│ │ │ │ +	ldrh	r6, [r6, r0]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	ldrh	r4, [r2, r0]
│ │ │ │ +	ldrh	r0, [r1, r0]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	ldr	r0, [r7, r7]
│ │ │ │ +	ldr	r4, [r5, r7]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	ldr	r0, [r3, r7]
│ │ │ │ +	ldr	r4, [r1, r7]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	ldr	r4, [r6, r6]
│ │ │ │ +	ldr	r0, [r5, r6]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r2, [r5, r5]
│ │ │ │ +	ldr	r6, [r3, r5]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	movs	r1, #3
│ │ │ │ -	b.n	56150c <spr_noaccess@@Base+0xb33c>
│ │ │ │ +	b.n	561518 <spr_noaccess@@Base+0xb348>
│ │ │ │  	movs	r1, #1
│ │ │ │ -	b.n	56150c <spr_noaccess@@Base+0xb33c>
│ │ │ │ +	b.n	561518 <spr_noaccess@@Base+0xb348>
│ │ │ │  	movs	r1, #2
│ │ │ │ -	b.n	56150c <spr_noaccess@@Base+0xb33c>
│ │ │ │ +	b.n	561518 <spr_noaccess@@Base+0xb348>
│ │ │ │  	movs	r1, #0
│ │ │ │ -	b.n	56150c <spr_noaccess@@Base+0xb33c>
│ │ │ │ +	b.n	561518 <spr_noaccess@@Base+0xb348>
│ │ │ │  	push	{r4, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #8
│ │ │ │  	mov	r4, r0
│ │ │ │ @@ -1209797,89 +1209802,89 @@
│ │ │ │  	eor.w	r2, r2, #33554432	@ 0x2000000
│ │ │ │  	it	pl
│ │ │ │  	ldrpl	r1, [r0, #80]	@ 0x50
│ │ │ │  	add.w	r2, r2, #4261412864	@ 0xfe000000
│ │ │ │  	it	pl
│ │ │ │  	addpl	r2, r2, r1
│ │ │ │  	lsls	r3, r3, #31
│ │ │ │ -	bmi.n	56179a <spr_noaccess@@Base+0xb5ca>
│ │ │ │ +	bmi.n	5617a6 <spr_noaccess@@Base+0xb5d6>
│ │ │ │  	movs	r1, #0
│ │ │ │  	mov	r0, r4
│ │ │ │ -	bl	561498 <spr_noaccess@@Base+0xb2c8>
│ │ │ │ +	bl	5614a4 <spr_noaccess@@Base+0xb2d4>
│ │ │ │  	movs	r3, #2
│ │ │ │  	str	r3, [r4, #12]
│ │ │ │  	add	sp, #8
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, pc}
│ │ │ │ -	ldr	r3, [pc, #20]	@ (5617b0 <spr_noaccess@@Base+0xb5e0>)
│ │ │ │ +	ldr	r3, [pc, #20]	@ (5617bc <spr_noaccess@@Base+0xb5ec>)
│ │ │ │  	ldr	r1, [r0, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	ldr.w	r0, [r3, #324]	@ 0x144
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r2, [sp, #4]
│ │ │ │ -	b.n	56177a <spr_noaccess@@Base+0xb5aa>
│ │ │ │ +	b.n	561786 <spr_noaccess@@Base+0xb5b6>
│ │ │ │  	nop
│ │ │ │ -	ldr	r2, [r6, r2]
│ │ │ │ +	ldr	r6, [r4, r2]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │ -	cbz	r2, 5617be <spr_noaccess@@Base+0xb5ee>
│ │ │ │ +	cbz	r2, 5617ca <spr_noaccess@@Base+0xb5fa>
│ │ │ │  	b.w	5593b4 <spr_noaccess@@Base+0x31e4>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r2, [pc, #176]	@ (561890 <spr_noaccess@@Base+0xb6c0>)
│ │ │ │ +	ldr	r2, [pc, #176]	@ (56189c <spr_noaccess@@Base+0xb6cc>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r2, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	561850 <spr_noaccess@@Base+0xb680>
│ │ │ │ +	beq.n	56185c <spr_noaccess@@Base+0xb68c>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	ubfx	r0, r3, #21, #5
│ │ │ │  	subs	r1, r0, #1
│ │ │ │  	cmp	r0, #29
│ │ │ │  	it	ne
│ │ │ │  	cmpne	r1, #1
│ │ │ │ -	bls.n	56185e <spr_noaccess@@Base+0xb68e>
│ │ │ │ -	ldr	r3, [pc, #156]	@ (561894 <spr_noaccess@@Base+0xb6c4>)
│ │ │ │ +	bls.n	56186a <spr_noaccess@@Base+0xb69a>
│ │ │ │ +	ldr	r3, [pc, #156]	@ (5618a0 <spr_noaccess@@Base+0xb6d0>)
│ │ │ │  	rsb	r0, r0, #31
│ │ │ │  	mrc	15, 0, r5, cr13, cr0, {3}
│ │ │ │  	uxtb	r0, r0
│ │ │ │  	ldr	r6, [r2, r3]
│ │ │ │  	ldr	r7, [r6, #0]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #124]	@ (561888 <spr_noaccess@@Base+0xb6b8>)
│ │ │ │ -	ldr	r1, [pc, #136]	@ (561898 <spr_noaccess@@Base+0xb6c8>)
│ │ │ │ +	ldr	r2, [pc, #124]	@ (561894 <spr_noaccess@@Base+0xb6c4>)
│ │ │ │ +	ldr	r1, [pc, #136]	@ (5618a4 <spr_noaccess@@Base+0xb6d4>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #1020	@ 0x3fc
│ │ │ │  	ldr	r3, [r5, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	add	r3, r7
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	lsls	r3, r3, #31
│ │ │ │ -	bmi.n	561868 <spr_noaccess@@Base+0xb698>
│ │ │ │ -	ldr	r2, [pc, #92]	@ (56188c <spr_noaccess@@Base+0xb6bc>)
│ │ │ │ -	ldr	r1, [pc, #104]	@ (56189c <spr_noaccess@@Base+0xb6cc>)
│ │ │ │ +	bmi.n	561874 <spr_noaccess@@Base+0xb6a4>
│ │ │ │ +	ldr	r2, [pc, #92]	@ (561898 <spr_noaccess@@Base+0xb6c8>)
│ │ │ │ +	ldr	r1, [pc, #104]	@ (5618a8 <spr_noaccess@@Base+0xb6d8>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r6, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #1152	@ 0x480
│ │ │ │  	ldr	r2, [r5, r2]
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ @@ -1209888,50 +1209893,50 @@
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r1, [pc, #52]	@ (561894 <spr_noaccess@@Base+0xb6c4>)
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r1, [pc, #52]	@ (5618a0 <spr_noaccess@@Base+0xb6d0>)
│ │ │ │  	mrc	15, 0, r5, cr13, cr0, {3}
│ │ │ │  	ldr	r6, [r2, r1]
│ │ │ │ -	b.n	56182a <spr_noaccess@@Base+0xb65a>
│ │ │ │ -	ldr	r4, [pc, #52]	@ (5618a0 <spr_noaccess@@Base+0xb6d0>)
│ │ │ │ +	b.n	561836 <spr_noaccess@@Base+0xb666>
│ │ │ │ +	ldr	r4, [pc, #52]	@ (5618ac <spr_noaccess@@Base+0xb6dc>)
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr.w	r1, [r4, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r4, #132]	@ 0x84
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r4, #132]	@ 0x84
│ │ │ │  	movs	r2, #28
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.n	56182e <spr_noaccess@@Base+0xb65e>
│ │ │ │ +	b.n	56183a <spr_noaccess@@Base+0xb66a>
│ │ │ │  	nop
│ │ │ │ -	beq.n	561968 <spr_noaccess@@Base+0xb798>
│ │ │ │ +	beq.n	56195c <spr_noaccess@@Base+0xb78c>
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	beq.n	561924 <spr_noaccess@@Base+0xb754>
│ │ │ │ +	beq.n	561918 <spr_noaccess@@Base+0xb748>
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	str	r1, [sp, #432]	@ 0x1b0
│ │ │ │ +	str	r1, [sp, #384]	@ 0x180
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strh	r6, [r1, #42]	@ 0x2a
│ │ │ │ +	strh	r2, [r0, #42]	@ 0x2a
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	strh	r0, [r5, #40]	@ 0x28
│ │ │ │ +	strh	r4, [r3, #40]	@ 0x28
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	ldrsb	r6, [r4, r7]
│ │ │ │ +	ldrsb	r2, [r3, r7]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r5, [pc, #108]	@ (561924 <spr_noaccess@@Base+0xb754>)
│ │ │ │ +	ldr	r5, [pc, #108]	@ (561930 <spr_noaccess@@Base+0xb760>)
│ │ │ │  	add	r5, pc
│ │ │ │  	ldrd	r6, r7, [sp, #40]	@ 0x28
│ │ │ │  	strd	r2, r0, [sp, #8]
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r0, r7
│ │ │ │ @@ -1209944,20 +1209949,20 @@
│ │ │ │  	mvns	r3, r3
│ │ │ │  	mvns	r2, r2
│ │ │ │  	bl	4cde30 <tcg_gen_andi_i64@@Base>
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4cd9e4 <tcg_gen_or_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #52]	@ (561920 <spr_noaccess@@Base+0xb750>)
│ │ │ │ +	ldr	r3, [pc, #52]	@ (56192c <spr_noaccess@@Base+0xb75c>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #52]	@ (561928 <spr_noaccess@@Base+0xb758>)
│ │ │ │ +	ldr	r1, [pc, #52]	@ (561934 <spr_noaccess@@Base+0xb764>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │ -	ldr	r0, [pc, #52]	@ (56192c <spr_noaccess@@Base+0xb75c>)
│ │ │ │ +	ldr	r0, [pc, #52]	@ (561938 <spr_noaccess@@Base+0xb768>)
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	ldr	r1, [r5, r1]
│ │ │ │  	adds	r2, r7, r3
│ │ │ │  	add	r4, r3
│ │ │ │  	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1209966,21 +1209971,21 @@
│ │ │ │  	addw	r1, r0, #1284	@ 0x504
│ │ │ │  	ldr.w	r0, [r0, #1284]	@ 0x504
│ │ │ │  	add	r3, r4
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	nop
│ │ │ │ -	ldmia	r7, {r1, r3, r7}
│ │ │ │ +	ldmia	r7!, {r1, r2, r3, r4, r5, r6}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	str	r0, [sp, #600]	@ 0x258
│ │ │ │ +	str	r0, [sp, #552]	@ 0x228
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strh	r0, [r5, #34]	@ 0x22
│ │ │ │ +	strh	r4, [r3, #34]	@ 0x22
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	mov	r5, r1
│ │ │ │  	cmp	r0, #2
│ │ │ │ @@ -1210027,22 +1210032,22 @@
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	mov	r9, r0
│ │ │ │  	sub	sp, #8
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r7, [pc, #228]	@ (561aac <spr_noaccess@@Base+0xb8dc>)
│ │ │ │ +	ldr	r7, [pc, #228]	@ (561ab8 <spr_noaccess@@Base+0xb8e8>)
│ │ │ │  	ldrb.w	r3, [r9, #108]	@ 0x6c
│ │ │ │  	add	r7, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	561a96 <spr_noaccess@@Base+0xb8c6>
│ │ │ │ +	beq.n	561aa2 <spr_noaccess@@Base+0xb8d2>
│ │ │ │  	ldr.w	r5, [r9, #84]	@ 0x54
│ │ │ │  	mov	r4, r0
│ │ │ │ -	ldr	r6, [pc, #212]	@ (561ab0 <spr_noaccess@@Base+0xb8e0>)
│ │ │ │ +	ldr	r6, [pc, #212]	@ (561abc <spr_noaccess@@Base+0xb8ec>)
│ │ │ │  	mov	r0, sl
│ │ │ │  	mvn.w	r5, r5, lsr #18
│ │ │ │  	add	r6, pc
│ │ │ │  	and.w	r5, r5, #7
│ │ │ │  	mov.w	r8, r5, lsl #2
│ │ │ │  	ldr.w	r1, [r6, #328]	@ 0x148
│ │ │ │  	mov	r2, r8
│ │ │ │ @@ -1210072,26 +1210077,26 @@
│ │ │ │  	mov	r0, r4
│ │ │ │  	mov.w	r3, #4294967295	@ 0xffffffff
│ │ │ │  	mvns	r2, r2
│ │ │ │  	bl	4cde30 <tcg_gen_andi_i64@@Base>
│ │ │ │  	movs	r0, #1
│ │ │ │  	lsls	r0, r5
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #84]	@ (561aa8 <spr_noaccess@@Base+0xb8d8>)
│ │ │ │ +	ldr	r3, [pc, #84]	@ (561ab4 <spr_noaccess@@Base+0xb8e4>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │ -	ldr	r2, [pc, #84]	@ (561ab4 <spr_noaccess@@Base+0xb8e4>)
│ │ │ │ +	ldr	r2, [pc, #84]	@ (561ac0 <spr_noaccess@@Base+0xb8f0>)
│ │ │ │  	add	r0, r3
│ │ │ │  	add	r4, r3
│ │ │ │  	ldr	r1, [r7, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │ -	ldr	r0, [pc, #76]	@ (561ab8 <spr_noaccess@@Base+0xb8e8>)
│ │ │ │ +	ldr	r0, [pc, #76]	@ (561ac4 <spr_noaccess@@Base+0xb8f4>)
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r4, [r1, #0]
│ │ │ │  	addw	r1, r0, #1284	@ 0x504
│ │ │ │  	add	r3, r4
│ │ │ │  	ldr.w	r0, [r0, #1284]	@ 0x504
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ @@ -1210104,41 +1210109,41 @@
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, pc}
│ │ │ │  	ldr.w	r2, [r9, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │  	mov	r0, r9
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldmia	r6!, {r2, r5}
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldmia	r6!, {r3, r4}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldrh	r0, [r0, #60]	@ 0x3c
│ │ │ │ +	ldrh	r4, [r6, #58]	@ 0x3a
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldrsb	r0, [r6, r1]
│ │ │ │ +	ldrsb	r4, [r4, r1]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strh	r2, [r6, #22]
│ │ │ │ +	strh	r6, [r4, #22]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r5, [pc, #240]	@ (561bc4 <spr_noaccess@@Base+0xb9f4>)
│ │ │ │ +	ldr	r5, [pc, #240]	@ (561bd0 <spr_noaccess@@Base+0xba00>)
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	561b7a <spr_noaccess@@Base+0xb9aa>
│ │ │ │ +	beq.n	561b86 <spr_noaccess@@Base+0xb9b6>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	ldrb.w	r2, [r0, #144]	@ 0x90
│ │ │ │  	eor.w	r2, r2, #32
│ │ │ │  	ubfx	ip, r3, #16, #1
│ │ │ │  	ands.w	r2, ip, r2, lsr #5
│ │ │ │ -	bne.n	561b88 <spr_noaccess@@Base+0xb9b8>
│ │ │ │ +	bne.n	561b94 <spr_noaccess@@Base+0xb9c4>
│ │ │ │  	ubfx	r4, r3, #23, #3
│ │ │ │  	mov	r7, r0
│ │ │ │  	rsb	r4, r4, ip, lsl #3
│ │ │ │  	ubfx	r3, r3, #12, #4
│ │ │ │  	adds	r4, #7
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	lsls	r0, r4, #2
│ │ │ │ @@ -1210150,37 +1210155,37 @@
│ │ │ │  	orr.w	r1, ip, r1
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	movs	r0, #1
│ │ │ │  	lsls	r0, r4
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #156]	@ (561bc8 <spr_noaccess@@Base+0xb9f8>)
│ │ │ │ -	ldr	r1, [pc, #156]	@ (561bcc <spr_noaccess@@Base+0xb9fc>)
│ │ │ │ +	ldr	r3, [pc, #156]	@ (561bd4 <spr_noaccess@@Base+0xba04>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (561bd8 <spr_noaccess@@Base+0xba08>)
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r5, [r5, r3]
│ │ │ │  	addw	r1, r1, #1284	@ 0x504
│ │ │ │ -	ldr	r3, [pc, #128]	@ (561bbc <spr_noaccess@@Base+0xb9ec>)
│ │ │ │ +	ldr	r3, [pc, #128]	@ (561bc8 <spr_noaccess@@Base+0xb9f8>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r4, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	adds	r0, r6, r3
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	ldr	r0, [r5, #0]
│ │ │ │  	add	r3, r0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	ldr	r3, [r7, #84]	@ 0x54
│ │ │ │  	lsls	r3, r3, #31
│ │ │ │ -	bmi.n	561b98 <spr_noaccess@@Base+0xb9c8>
│ │ │ │ -	ldr	r2, [pc, #100]	@ (561bc0 <spr_noaccess@@Base+0xb9f0>)
│ │ │ │ -	ldr	r1, [pc, #116]	@ (561bd0 <spr_noaccess@@Base+0xba00>)
│ │ │ │ +	bmi.n	561ba4 <spr_noaccess@@Base+0xb9d4>
│ │ │ │ +	ldr	r2, [pc, #100]	@ (561bcc <spr_noaccess@@Base+0xb9fc>)
│ │ │ │ +	ldr	r1, [pc, #116]	@ (561bdc <spr_noaccess@@Base+0xba0c>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r5, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #1152	@ 0x480
│ │ │ │  	ldr	r2, [r4, r2]
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ @@ -1210189,192 +1210194,192 @@
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	ldr	r3, [pc, #56]	@ (561bd4 <spr_noaccess@@Base+0xba04>)
│ │ │ │ +	ldr	r3, [pc, #56]	@ (561be0 <spr_noaccess@@Base+0xba10>)
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	movs	r2, #28
│ │ │ │  	ldr.w	r1, [r3, #132]	@ 0x84
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.n	561b58 <spr_noaccess@@Base+0xb988>
│ │ │ │ +	b.n	561b64 <spr_noaccess@@Base+0xb994>
│ │ │ │  	nop
│ │ │ │ -	ldmia	r5!, {r1, r6}
│ │ │ │ +	ldmia	r5, {r1, r2, r4, r5}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldmia	r5, {r5}
│ │ │ │ +	ldmia	r5!, {r2, r4}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldrh	r2, [r7, #50]	@ 0x32
│ │ │ │ +	ldrh	r6, [r5, #50]	@ 0x32
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strh	r0, [r6, #16]
│ │ │ │ +	strh	r4, [r4, #16]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	strh	r6, [r7, #14]
│ │ │ │ +	strh	r2, [r6, #14]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	strb	r6, [r6, r2]
│ │ │ │ +	strb	r2, [r5, r2]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	ldrb.w	r2, [r0, #112]	@ 0x70
│ │ │ │ -	cbz	r2, 561bec <spr_noaccess@@Base+0xba1c>
│ │ │ │ -	ldr	r3, [pc, #24]	@ (561bf8 <spr_noaccess@@Base+0xba28>)
│ │ │ │ +	cbz	r2, 561bf8 <spr_noaccess@@Base+0xba28>
│ │ │ │ +	ldr	r3, [pc, #24]	@ (561c04 <spr_noaccess@@Base+0xba34>)
│ │ │ │  	movs	r1, #0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #128]	@ 0x80
│ │ │ │  	b.w	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #5
│ │ │ │  	movs	r1, #95	@ 0x5f
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	strb	r6, [r5, r1]
│ │ │ │ +	strb	r2, [r4, r1]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	ldrb.w	r2, [r0, #112]	@ 0x70
│ │ │ │ -	cbz	r2, 561c10 <spr_noaccess@@Base+0xba40>
│ │ │ │ -	ldr	r3, [pc, #24]	@ (561c1c <spr_noaccess@@Base+0xba4c>)
│ │ │ │ +	cbz	r2, 561c1c <spr_noaccess@@Base+0xba4c>
│ │ │ │ +	ldr	r3, [pc, #24]	@ (561c28 <spr_noaccess@@Base+0xba58>)
│ │ │ │  	movs	r1, #0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #128]	@ 0x80
│ │ │ │  	b.w	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #5
│ │ │ │  	movs	r1, #95	@ 0x5f
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	strb	r2, [r1, r1]
│ │ │ │ +	strb	r6, [r7, r0]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	ldrb.w	r2, [r0, #112]	@ 0x70
│ │ │ │ -	cbz	r2, 561c34 <spr_noaccess@@Base+0xba64>
│ │ │ │ -	ldr	r3, [pc, #24]	@ (561c40 <spr_noaccess@@Base+0xba70>)
│ │ │ │ +	cbz	r2, 561c40 <spr_noaccess@@Base+0xba70>
│ │ │ │ +	ldr	r3, [pc, #24]	@ (561c4c <spr_noaccess@@Base+0xba7c>)
│ │ │ │  	movs	r1, #0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #128]	@ 0x80
│ │ │ │  	b.w	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #5
│ │ │ │  	movs	r1, #95	@ 0x5f
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	strb	r6, [r4, r0]
│ │ │ │ +	strb	r2, [r3, r0]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	ldrb.w	r2, [r0, #112]	@ 0x70
│ │ │ │ -	cbz	r2, 561c58 <spr_noaccess@@Base+0xba88>
│ │ │ │ -	ldr	r3, [pc, #24]	@ (561c64 <spr_noaccess@@Base+0xba94>)
│ │ │ │ +	cbz	r2, 561c64 <spr_noaccess@@Base+0xba94>
│ │ │ │ +	ldr	r3, [pc, #24]	@ (561c70 <spr_noaccess@@Base+0xbaa0>)
│ │ │ │  	movs	r1, #0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #128]	@ 0x80
│ │ │ │  	b.w	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #5
│ │ │ │  	movs	r1, #95	@ 0x5f
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	strb	r2, [r0, r0]
│ │ │ │ +	strh	r6, [r6, r7]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	ldrb.w	r2, [r0, #112]	@ 0x70
│ │ │ │ -	cbz	r2, 561c7c <spr_noaccess@@Base+0xbaac>
│ │ │ │ -	ldr	r3, [pc, #24]	@ (561c88 <spr_noaccess@@Base+0xbab8>)
│ │ │ │ +	cbz	r2, 561c88 <spr_noaccess@@Base+0xbab8>
│ │ │ │ +	ldr	r3, [pc, #24]	@ (561c94 <spr_noaccess@@Base+0xbac4>)
│ │ │ │  	movs	r1, #0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #128]	@ 0x80
│ │ │ │  	b.w	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #5
│ │ │ │  	movs	r1, #95	@ 0x5f
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	strh	r6, [r3, r7]
│ │ │ │ +	strh	r2, [r2, r7]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	ldrb.w	r2, [r0, #112]	@ 0x70
│ │ │ │ -	cbz	r2, 561ca0 <spr_noaccess@@Base+0xbad0>
│ │ │ │ -	ldr	r3, [pc, #24]	@ (561cac <spr_noaccess@@Base+0xbadc>)
│ │ │ │ +	cbz	r2, 561cac <spr_noaccess@@Base+0xbadc>
│ │ │ │ +	ldr	r3, [pc, #24]	@ (561cb8 <spr_noaccess@@Base+0xbae8>)
│ │ │ │  	movs	r1, #0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #128]	@ 0x80
│ │ │ │  	b.w	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #5
│ │ │ │  	movs	r1, #95	@ 0x5f
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	strh	r2, [r7, r6]
│ │ │ │ +	strh	r6, [r5, r6]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	ldrb.w	r2, [r0, #112]	@ 0x70
│ │ │ │ -	cbz	r2, 561cc4 <spr_noaccess@@Base+0xbaf4>
│ │ │ │ -	ldr	r3, [pc, #24]	@ (561cd0 <spr_noaccess@@Base+0xbb00>)
│ │ │ │ +	cbz	r2, 561cd0 <spr_noaccess@@Base+0xbb00>
│ │ │ │ +	ldr	r3, [pc, #24]	@ (561cdc <spr_noaccess@@Base+0xbb0c>)
│ │ │ │  	movs	r1, #0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #128]	@ 0x80
│ │ │ │  	b.w	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #5
│ │ │ │  	movs	r1, #95	@ 0x5f
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	strh	r6, [r2, r6]
│ │ │ │ +	strh	r2, [r1, r6]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │ -	cbz	r2, 561cde <spr_noaccess@@Base+0xbb0e>
│ │ │ │ +	cbz	r2, 561cea <spr_noaccess@@Base+0xbb1a>
│ │ │ │  	b.w	5593b4 <spr_noaccess@@Base+0x31e4>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │ -	cbz	r2, 561cf2 <spr_noaccess@@Base+0xbb22>
│ │ │ │ +	cbz	r2, 561cfe <spr_noaccess@@Base+0xbb2e>
│ │ │ │  	b.w	5593b4 <spr_noaccess@@Base+0x31e4>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │ -	cbz	r2, 561d06 <spr_noaccess@@Base+0xbb36>
│ │ │ │ +	cbz	r2, 561d12 <spr_noaccess@@Base+0xbb42>
│ │ │ │  	b.w	5593b4 <spr_noaccess@@Base+0x31e4>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │  	ldrb.w	r2, [r0, #112]	@ 0x70
│ │ │ │ -	cbz	r2, 561d2e <spr_noaccess@@Base+0xbb5e>
│ │ │ │ +	cbz	r2, 561d3a <spr_noaccess@@Base+0xbb6a>
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	movs	r1, #8
│ │ │ │ -	ldr	r3, [pc, #28]	@ (561d38 <spr_noaccess@@Base+0xbb68>)
│ │ │ │ +	ldr	r3, [pc, #28]	@ (561d44 <spr_noaccess@@Base+0xbb74>)
│ │ │ │  	ubfx	r2, r2, #23, #3
│ │ │ │  	add	r3, pc
│ │ │ │  	add.w	r3, r3, r2, lsl #2
│ │ │ │  	ldr.w	r0, [r3, #128]	@ 0x80
│ │ │ │  	b.w	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #5
│ │ │ │  	movs	r1, #95	@ 0x5f
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	strh	r0, [r6, r4]
│ │ │ │ +	strh	r4, [r4, r4]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	ldrb.w	r2, [r0, #112]	@ 0x70
│ │ │ │ -	ldr.w	ip, [pc, #64]	@ 561d84 <spr_noaccess@@Base+0xbbb4>
│ │ │ │ +	ldr.w	ip, [pc, #64]	@ 561d90 <spr_noaccess@@Base+0xbbc0>
│ │ │ │  	add	ip, pc
│ │ │ │ -	cbz	r2, 561d74 <spr_noaccess@@Base+0xbba4>
│ │ │ │ -	ldr	r0, [pc, #60]	@ (561d88 <spr_noaccess@@Base+0xbbb8>)
│ │ │ │ +	cbz	r2, 561d80 <spr_noaccess@@Base+0xbbb0>
│ │ │ │ +	ldr	r0, [pc, #60]	@ (561d94 <spr_noaccess@@Base+0xbbc4>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	push	{r4}
│ │ │ │ -	ldr	r3, [pc, #44]	@ (561d80 <spr_noaccess@@Base+0xbbb0>)
│ │ │ │ -	ldr	r1, [pc, #56]	@ (561d8c <spr_noaccess@@Base+0xbbbc>)
│ │ │ │ +	ldr	r3, [pc, #44]	@ (561d8c <spr_noaccess@@Base+0xbbbc>)
│ │ │ │ +	ldr	r1, [pc, #56]	@ (561d98 <spr_noaccess@@Base+0xbbc8>)
│ │ │ │  	ldr.w	r4, [ip, r0]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #1416	@ 0x588
│ │ │ │  	ldr.w	ip, [r2, r3]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1210384,21 +1210389,21 @@
│ │ │ │  	add	r3, ip
│ │ │ │  	b.w	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #5
│ │ │ │  	movs	r1, #95	@ 0x5f
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	ldmia	r3!, {r2, r5}
│ │ │ │ +	ldmia	r3, {r3, r4}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldrh	r0, [r1, #32]
│ │ │ │ +	ldrh	r4, [r7, #30]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strh	r4, [r0, #0]
│ │ │ │ +	ldrb	r0, [r7, #31]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr.w	r8, [sp, #32]
│ │ │ │  	mov	r4, r0
│ │ │ │ @@ -1210497,20 +1210502,20 @@
│ │ │ │  	b.w	4e2044 <tcg_gen_or_vec@@Base>
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r5, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #8
│ │ │ │ -	ldr	r3, [pc, #132]	@ (561f34 <spr_noaccess@@Base+0xbd64>)
│ │ │ │ +	ldr	r3, [pc, #132]	@ (561f40 <spr_noaccess@@Base+0xbd70>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │ -	cbnz	r5, 561ebc <spr_noaccess@@Base+0xbcec>
│ │ │ │ +	cbnz	r5, 561ec8 <spr_noaccess@@Base+0xbcf8>
│ │ │ │  	ldrb.w	r2, [r0, #92]	@ 0x5c
│ │ │ │ -	cbnz	r2, 561edc <spr_noaccess@@Base+0xbd0c>
│ │ │ │ +	cbnz	r2, 561ee8 <spr_noaccess@@Base+0xbd18>
│ │ │ │  	movs	r0, #63	@ 0x3f
│ │ │ │  	bl	4ca358 <tcg_gen_mb@@Base>
│ │ │ │  	movs	r3, #4
│ │ │ │  	str	r3, [r4, #12]
│ │ │ │  	add	sp, #8
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │ @@ -1210519,65 +1210524,65 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (561f38 <spr_noaccess@@Base+0xbd68>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (561f44 <spr_noaccess@@Base+0xbd74>)
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr	r3, [sp, #4]
│ │ │ │  	ldr	r6, [r3, r2]
│ │ │ │  	mov.w	r2, #660	@ 0x294
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4cd210 <tcg_gen_ld_i32@@Base>
│ │ │ │  	mov	r3, r7
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r1, r8
│ │ │ │  	movs	r0, #8
│ │ │ │  	bl	4caf68 <tcg_gen_brcondi_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #40]	@ (561f30 <spr_noaccess@@Base+0xbd60>)
│ │ │ │ +	ldr	r1, [pc, #40]	@ (561f3c <spr_noaccess@@Base+0xbd6c>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r6, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	mov	r2, r5
│ │ │ │  	ldr	r1, [r0, r1]
│ │ │ │ -	ldr	r0, [pc, #36]	@ (561f3c <spr_noaccess@@Base+0xbd6c>)
│ │ │ │ +	ldr	r0, [pc, #36]	@ (561f48 <spr_noaccess@@Base+0xbd78>)
│ │ │ │  	add	r3, r1
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #1548	@ 0x60c
│ │ │ │  	ldr.w	r0, [r0, #1548]	@ 0x60c
│ │ │ │  	bl	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │ -	b.n	561ebc <spr_noaccess@@Base+0xbcec>
│ │ │ │ -	ldmia	r1, {r1, r2, r3, r5, r6}
│ │ │ │ +	b.n	561ec8 <spr_noaccess@@Base+0xbcf8>
│ │ │ │ +	ldmia	r1, {r1, r5, r6}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldrh	r2, [r3, #20]
│ │ │ │ +	ldrh	r6, [r1, #20]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrb	r6, [r0, #25]
│ │ │ │ +	ldrb	r2, [r7, #24]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r1, [pc, #188]	@ (562014 <spr_noaccess@@Base+0xbe44>)
│ │ │ │ +	ldr	r1, [pc, #188]	@ (562020 <spr_noaccess@@Base+0xbe50>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	561fda <spr_noaccess@@Base+0xbe0a>
│ │ │ │ -	ldr	r2, [pc, #184]	@ (562018 <spr_noaccess@@Base+0xbe48>)
│ │ │ │ +	beq.n	561fe6 <spr_noaccess@@Base+0xbe16>
│ │ │ │ +	ldr	r2, [pc, #184]	@ (562024 <spr_noaccess@@Base+0xbe54>)
│ │ │ │  	mrc	15, 0, r7, cr13, cr0, {3}
│ │ │ │ -	ldr	r3, [pc, #164]	@ (56200c <spr_noaccess@@Base+0xbe3c>)
│ │ │ │ -	ldr	r6, [pc, #180]	@ (56201c <spr_noaccess@@Base+0xbe4c>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (562018 <spr_noaccess@@Base+0xbe48>)
│ │ │ │ +	ldr	r6, [pc, #180]	@ (562028 <spr_noaccess@@Base+0xbe58>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r4, [r0, #84]	@ 0x54
│ │ │ │  	ldr	r1, [r1, r2]
│ │ │ │  	add	r6, pc
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	ldr	r2, [r7, r3]
│ │ │ │ @@ -1210586,86 +1210591,86 @@
│ │ │ │  	add.w	r1, r6, #1680	@ 0x690
│ │ │ │  	ldr.w	r0, [r6, #1680]	@ 0x690
│ │ │ │  	add	r3, r2
│ │ │ │  	movs	r2, #0
│ │ │ │  	bl	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	subs	r3, r4, #1
│ │ │ │  	cmp	r3, #1
│ │ │ │ -	bls.n	561fc0 <spr_noaccess@@Base+0xbdf0>
│ │ │ │ +	bls.n	561fcc <spr_noaccess@@Base+0xbdfc>
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	rsb	r4, r4, #31
│ │ │ │  	uxtb	r0, r4
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #108]	@ (562010 <spr_noaccess@@Base+0xbe40>)
│ │ │ │ +	ldr	r2, [pc, #108]	@ (56201c <spr_noaccess@@Base+0xbe4c>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r7, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	add	r3, r1
│ │ │ │  	addw	r1, r6, #1812	@ 0x714
│ │ │ │  	ldr.w	r0, [r6, #1812]	@ 0x714
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │  	ldr	r3, [r5, #84]	@ 0x54
│ │ │ │  	lsls	r3, r3, #31
│ │ │ │ -	bmi.n	561fe8 <spr_noaccess@@Base+0xbe18>
│ │ │ │ +	bmi.n	561ff4 <spr_noaccess@@Base+0xbe24>
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r4, [pc, #52]	@ (562020 <spr_noaccess@@Base+0xbe50>)
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r4, [pc, #52]	@ (56202c <spr_noaccess@@Base+0xbe5c>)
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr.w	r1, [r4, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r4, #132]	@ 0x84
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r4, #132]	@ 0x84
│ │ │ │  	movs	r2, #28
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	ldmia	r1!, {r2, r4}
│ │ │ │ +	ldmia	r1!, {r3}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldmia	r0!, {r1, r2, r4, r6, r7}
│ │ │ │ +	ldmia	r0!, {r1, r3, r6, r7}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldrh	r4, [r6, #14]
│ │ │ │ +	ldrh	r0, [r5, #14]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrb	r0, [r6, #23]
│ │ │ │ +	ldrb	r4, [r4, #23]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	str	r6, [r4, r1]
│ │ │ │ +	str	r2, [r3, r1]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	stmdb	sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	ands.w	r2, r1, #1
│ │ │ │ -	beq.n	562130 <spr_noaccess@@Base+0xbf60>
│ │ │ │ +	beq.n	56213c <spr_noaccess@@Base+0xbf6c>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	562250 <spr_noaccess@@Base+0xc080>
│ │ │ │ +	beq.w	56225c <spr_noaccess@@Base+0xc08c>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r5, [pc, #528]	@ (562260 <spr_noaccess@@Base+0xc090>)
│ │ │ │ +	ldr	r5, [pc, #528]	@ (56226c <spr_noaccess@@Base+0xc09c>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrh.w	r3, [r4, #86]	@ 0x56
│ │ │ │  	add	r5, pc
│ │ │ │  	mov	r7, r0
│ │ │ │  	mov	r0, r6
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │ @@ -1210734,19 +1210739,19 @@
│ │ │ │  	movs	r2, #32
│ │ │ │  	movs	r0, #3
│ │ │ │  	bl	4caf68 <tcg_gen_brcondi_i32@@Base>
│ │ │ │  	mov	r2, r9
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4cae08 <tcg_gen_sar_i32@@Base>
│ │ │ │ -	b.n	56221e <spr_noaccess@@Base+0xc04e>
│ │ │ │ +	b.n	56222a <spr_noaccess@@Base+0xc05a>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	562250 <spr_noaccess@@Base+0xc080>
│ │ │ │ +	beq.w	56225c <spr_noaccess@@Base+0xc08c>
│ │ │ │  	mov	fp, r2
│ │ │ │ -	ldr	r5, [pc, #296]	@ (562264 <spr_noaccess@@Base+0xc094>)
│ │ │ │ +	ldr	r5, [pc, #296]	@ (562270 <spr_noaccess@@Base+0xc0a0>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrh.w	r3, [r4, #86]	@ 0x56
│ │ │ │  	add	r5, pc
│ │ │ │  	mov	r7, r0
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │ @@ -1210836,48 +1210841,48 @@
│ │ │ │  	ldr.w	r0, [r5, #188]	@ 0xbc
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	mov	r0, r4
│ │ │ │  	movs	r1, #32
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldr	r7, [pc, #992]	@ (562644 <spr_noaccess@@Base+0xc474>)
│ │ │ │ +	ldr	r7, [pc, #944]	@ (562620 <spr_noaccess@@Base+0xc450>)
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	ldr	r7, [pc, #32]	@ (562288 <spr_noaccess@@Base+0xc0b8>)
│ │ │ │ +	ldr	r6, [pc, #1008]	@ (562664 <spr_noaccess@@Base+0xc494>)
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4032]	@ 0xfc0
│ │ │ │ -	ldr	r3, [pc, #872]	@ (5625e4 <spr_noaccess@@Base+0xc414>)
│ │ │ │ +	ldr	r3, [pc, #872]	@ (5625f0 <spr_noaccess@@Base+0xc420>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldr	r7, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r5, [r0, #104]	@ 0x68
│ │ │ │  	mov	r8, r3
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrh.w	r1, [r4, #86]	@ 0x56
│ │ │ │  	ubfx	r7, r7, #11, #5
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ands.w	r1, r1, #31
│ │ │ │ -	bne.n	5622f0 <spr_noaccess@@Base+0xc120>
│ │ │ │ +	bne.n	5622fc <spr_noaccess@@Base+0xc12c>
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	orr.w	r6, r5, #226	@ 0xe2
│ │ │ │ -	ldr	r2, [pc, #832]	@ (5625e8 <spr_noaccess@@Base+0xc418>)
│ │ │ │ +	ldr	r2, [pc, #832]	@ (5625f4 <spr_noaccess@@Base+0xc424>)
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	cmp	r7, #24
│ │ │ │ -	bhi.n	5622fe <spr_noaccess@@Base+0xc12e>
│ │ │ │ +	bhi.n	56230a <spr_noaccess@@Base+0xc13a>
│ │ │ │  	tbh	[pc, r7, lsl #1]
│ │ │ │  	movs	r1, r5
│ │ │ │  	lsls	r3, r0, #1
│ │ │ │  	lsls	r5, r3, #1
│ │ │ │  	lsls	r7, r6, #1
│ │ │ │  	lsls	r1, r2, #2
│ │ │ │  	lsls	r3, r5, #2
│ │ │ │ @@ -1210896,27 +1210901,27 @@
│ │ │ │  	movs	r0, r4
│ │ │ │  	movs	r0, r4
│ │ │ │  	movs	r0, r4
│ │ │ │  	movs	r0, r4
│ │ │ │  	movs	r0, r4
│ │ │ │  	movs	r0, r4
│ │ │ │  	lsls	r1, r7, #3
│ │ │ │ -	ldr	r3, [pc, #760]	@ (5625ec <spr_noaccess@@Base+0xc41c>)
│ │ │ │ +	ldr	r3, [pc, #760]	@ (5625f8 <spr_noaccess@@Base+0xc428>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	56229e <spr_noaccess@@Base+0xc0ce>
│ │ │ │ +	b.n	5622aa <spr_noaccess@@Base+0xc0da>
│ │ │ │  	ldr	r3, [r4, #80]	@ 0x50
│ │ │ │  	movs	r2, #32
│ │ │ │  	movs	r1, #2
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	ldr	r1, [pc, #668]	@ (5625b0 <spr_noaccess@@Base+0xc3e0>)
│ │ │ │ +	ldr	r1, [pc, #668]	@ (5625bc <spr_noaccess@@Base+0xc3ec>)
│ │ │ │  	ldr	r3, [r4, #96]	@ 0x60
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │  	ldr	r4, [sp, #8]
│ │ │ │ @@ -1210929,15 +1210934,15 @@
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │ -	ldr	r1, [pc, #620]	@ (5625b4 <spr_noaccess@@Base+0xc3e4>)
│ │ │ │ +	ldr	r1, [pc, #620]	@ (5625c0 <spr_noaccess@@Base+0xc3f0>)
│ │ │ │  	ldr	r3, [r4, #96]	@ 0x60
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │  	ldr	r4, [sp, #8]
│ │ │ │ @@ -1210950,15 +1210955,15 @@
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │ -	ldr	r1, [pc, #572]	@ (5625b8 <spr_noaccess@@Base+0xc3e8>)
│ │ │ │ +	ldr	r1, [pc, #572]	@ (5625c4 <spr_noaccess@@Base+0xc3f4>)
│ │ │ │  	ldr	r3, [r4, #96]	@ 0x60
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │  	ldr	r4, [sp, #8]
│ │ │ │ @@ -1210971,15 +1210976,15 @@
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │ -	ldr	r1, [pc, #524]	@ (5625bc <spr_noaccess@@Base+0xc3ec>)
│ │ │ │ +	ldr	r1, [pc, #524]	@ (5625c8 <spr_noaccess@@Base+0xc3f8>)
│ │ │ │  	ldr	r3, [r4, #96]	@ 0x60
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │  	ldr	r4, [sp, #8]
│ │ │ │ @@ -1210992,15 +1210997,15 @@
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │ -	ldr	r1, [pc, #476]	@ (5625c0 <spr_noaccess@@Base+0xc3f0>)
│ │ │ │ +	ldr	r1, [pc, #476]	@ (5625cc <spr_noaccess@@Base+0xc3fc>)
│ │ │ │  	ldr	r3, [r4, #96]	@ 0x60
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │  	ldr	r4, [sp, #8]
│ │ │ │ @@ -1211013,15 +1211018,15 @@
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │ -	ldr	r1, [pc, #428]	@ (5625c4 <spr_noaccess@@Base+0xc3f4>)
│ │ │ │ +	ldr	r1, [pc, #428]	@ (5625d0 <spr_noaccess@@Base+0xc400>)
│ │ │ │  	ldr	r3, [r4, #96]	@ 0x60
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │  	ldr	r4, [sp, #8]
│ │ │ │ @@ -1211034,15 +1211039,15 @@
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │ -	ldr	r1, [pc, #380]	@ (5625c8 <spr_noaccess@@Base+0xc3f8>)
│ │ │ │ +	ldr	r1, [pc, #380]	@ (5625d4 <spr_noaccess@@Base+0xc404>)
│ │ │ │  	ldr	r3, [r4, #96]	@ 0x60
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │  	ldr	r4, [sp, #8]
│ │ │ │ @@ -1211055,15 +1211060,15 @@
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │ -	ldr	r1, [pc, #332]	@ (5625cc <spr_noaccess@@Base+0xc3fc>)
│ │ │ │ +	ldr	r1, [pc, #332]	@ (5625d8 <spr_noaccess@@Base+0xc408>)
│ │ │ │  	ldr	r3, [r4, #96]	@ 0x60
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │  	ldr	r4, [sp, #8]
│ │ │ │ @@ -1211079,18 +1211084,18 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	ldr	r3, [r3, #20]
│ │ │ │  	ands.w	r7, r3, #32768	@ 0x8000
│ │ │ │ -	beq.n	5624e8 <spr_noaccess@@Base+0xc318>
│ │ │ │ -	ldr	r1, [pc, #308]	@ (5625f0 <spr_noaccess@@Base+0xc420>)
│ │ │ │ -	ldr	r3, [pc, #308]	@ (5625f4 <spr_noaccess@@Base+0xc424>)
│ │ │ │ -	ldr	r2, [pc, #272]	@ (5625d0 <spr_noaccess@@Base+0xc400>)
│ │ │ │ +	beq.n	5624f4 <spr_noaccess@@Base+0xc324>
│ │ │ │ +	ldr	r1, [pc, #308]	@ (5625fc <spr_noaccess@@Base+0xc42c>)
│ │ │ │ +	ldr	r3, [pc, #308]	@ (562600 <spr_noaccess@@Base+0xc430>)
│ │ │ │ +	ldr	r2, [pc, #272]	@ (5625dc <spr_noaccess@@Base+0xc40c>)
│ │ │ │  	ldr.w	r1, [r8, r1]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	r3, [r8, r3]
│ │ │ │  	str	r3, [sp, #8]
│ │ │ │  	ldr	r3, [r1, #0]
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ @@ -1211098,25 +1211103,25 @@
│ │ │ │  	ldr	r1, [sp, #8]
│ │ │ │  	add	r3, r2
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	bl	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	movs	r3, #2
│ │ │ │  	str	r3, [r4, #12]
│ │ │ │ -	b.n	56232e <spr_noaccess@@Base+0xc15e>
│ │ │ │ +	b.n	56233a <spr_noaccess@@Base+0xc16a>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #204]	@ (5625d4 <spr_noaccess@@Base+0xc404>)
│ │ │ │ +	ldr	r3, [pc, #204]	@ (5625e0 <spr_noaccess@@Base+0xc410>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	mov	fp, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	and.w	r5, r5, #7
│ │ │ │ @@ -1211129,15 +1211134,15 @@
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	bl	4d612c <tcg_gen_qemu_ld_i32_chk@@Base>
│ │ │ │  	movs	r2, #1
│ │ │ │  	ldr	r1, [sp, #8]
│ │ │ │  	mov	r0, fp
│ │ │ │  	lsls	r2, r5
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #156]	@ (5625d8 <spr_noaccess@@Base+0xc408>)
│ │ │ │ +	ldr	r3, [pc, #156]	@ (5625e4 <spr_noaccess@@Base+0xc414>)
│ │ │ │  	ldr	r5, [sp, #16]
│ │ │ │  	mov	r0, r8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	str.w	fp, [sp, #16]
│ │ │ │  	ldr	r1, [r5, r3]
│ │ │ │  	mov	r3, r6
│ │ │ │ @@ -1211158,130 +1211163,130 @@
│ │ │ │  	mov	r2, fp
│ │ │ │  	mov	r1, r9
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	movs	r0, #8
│ │ │ │  	mov	r3, r8
│ │ │ │  	str.w	r8, [sp, #4]
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #92]	@ (5625dc <spr_noaccess@@Base+0xc40c>)
│ │ │ │ +	ldr	r3, [pc, #92]	@ (5625e8 <spr_noaccess@@Base+0xc418>)
│ │ │ │  	mov	r0, sl
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r5, r3]
│ │ │ │  	ldr	r3, [sp, #8]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	add	r1, r3
│ │ │ │  	mov	r3, r6
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	bl	4d6130 <tcg_gen_qemu_st_i32_chk@@Base>
│ │ │ │ -	ldr	r1, [pc, #72]	@ (5625e0 <spr_noaccess@@Base+0xc410>)
│ │ │ │ +	ldr	r1, [pc, #72]	@ (5625ec <spr_noaccess@@Base+0xc41c>)
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	mov	r3, r6
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r4, [sp, #16]
│ │ │ │  	mov	r0, r9
│ │ │ │  	ldr	r1, [r5, r1]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	add	r1, r4
│ │ │ │  	bl	4d6130 <tcg_gen_qemu_st_i32_chk@@Base>
│ │ │ │ -	b.n	56232e <spr_noaccess@@Base+0xc15e>
│ │ │ │ +	b.n	56233a <spr_noaccess@@Base+0xc16a>
│ │ │ │  	nop
│ │ │ │ -	stmia	r5!, {r2, r5, r6}
│ │ │ │ +	stmia	r5!, {r3, r4, r6}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stmia	r5!, {r4, r5}
│ │ │ │ +	stmia	r5!, {r2, r5}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stmia	r4!, {r2, r3, r4, r5, r6, r7}
│ │ │ │ +	stmia	r4!, {r4, r5, r6, r7}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stmia	r4!, {r3, r6, r7}
│ │ │ │ +	stmia	r4!, {r2, r3, r4, r5, r7}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stmia	r4!, {r2, r4, r7}
│ │ │ │ +	stmia	r4!, {r3, r7}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stmia	r4!, {r5, r6}
│ │ │ │ +	stmia	r4!, {r2, r4, r6}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stmia	r4!, {r2, r3, r5}
│ │ │ │ +	stmia	r4!, {r5}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stmia	r3!, {r3, r4, r5, r6, r7}
│ │ │ │ +	stmia	r3!, {r2, r3, r5, r6, r7}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stmia	r3!, {r3, r4, r5, r7}
│ │ │ │ +	stmia	r3!, {r2, r3, r5, r7}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stmia	r3!, {r4, r5, r6}
│ │ │ │ +	stmia	r3!, {r2, r5, r6}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stmia	r3!, {r1, r2, r3, r4, r5}
│ │ │ │ +	stmia	r3!, {r1, r4, r5}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stmia	r2!, {r2, r3, r4, r5, r6, r7}
│ │ │ │ +	stmia	r2!, {r4, r5, r6, r7}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stmia	r2!, {r1, r5, r6, r7}
│ │ │ │ +	stmia	r2!, {r1, r2, r4, r6, r7}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	strh	r4, [r1, #54]	@ 0x36
│ │ │ │ +	strh	r0, [r0, #54]	@ 0x36
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldr	r5, [pc, #664]	@ (562884 <spr_noaccess@@Base+0xc6b4>)
│ │ │ │ +	ldr	r5, [pc, #616]	@ (562860 <spr_noaccess@@Base+0xc690>)
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	ldr	r5, [pc, #376]	@ (562768 <spr_noaccess@@Base+0xc598>)
│ │ │ │ +	ldr	r5, [pc, #328]	@ (562744 <spr_noaccess@@Base+0xc574>)
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	str	r4, [r4, r6]
│ │ │ │  	movs	r0, r0
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	tst.w	r2, #2031616	@ 0x1f0000
│ │ │ │ -	beq.n	56260e <spr_noaccess@@Base+0xc43e>
│ │ │ │ +	beq.n	56261a <spr_noaccess@@Base+0xc44a>
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	tst.w	r2, #2031616	@ 0x1f0000
│ │ │ │ -	beq.n	56262e <spr_noaccess@@Base+0xc45e>
│ │ │ │ +	beq.n	56263a <spr_noaccess@@Base+0xc46a>
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │ -	ldr	r3, [pc, #772]	@ (562950 <spr_noaccess@@Base+0xc780>)
│ │ │ │ +	ldr	r3, [pc, #772]	@ (56295c <spr_noaccess@@Base+0xc78c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	sub	sp, #20
│ │ │ │  	ldr	r6, [r0, #84]	@ 0x54
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r7, [r0, #104]	@ 0x68
│ │ │ │  	mov	r8, r3
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r1, [r4, #84]	@ 0x54
│ │ │ │  	ubfx	r6, r6, #11, #5
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r5, r1, #21, #5
│ │ │ │  	ubfx	r1, r1, #16, #5
│ │ │ │ -	cbnz	r1, 5626cc <spr_noaccess@@Base+0xc4fc>
│ │ │ │ +	cbnz	r1, 5626d8 <spr_noaccess@@Base+0xc508>
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #736]	@ (562954 <spr_noaccess@@Base+0xc784>)
│ │ │ │ +	ldr	r3, [pc, #736]	@ (562960 <spr_noaccess@@Base+0xc790>)
│ │ │ │  	adds	r2, r5, #1
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	orr.w	r7, r7, #226	@ 0xe2
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r2, [r3, r2, lsl #2]
│ │ │ │  	ldr.w	r3, [r3, r5, lsl #2]
│ │ │ │  	mov	fp, r2
│ │ │ │  	mov	sl, r3
│ │ │ │  	cmp	r6, #28
│ │ │ │ -	bhi.n	5626da <spr_noaccess@@Base+0xc50a>
│ │ │ │ +	bhi.n	5626e6 <spr_noaccess@@Base+0xc516>
│ │ │ │  	tbh	[pc, r6, lsl #1]
│ │ │ │  	movs	r5, r5
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │  	lsls	r7, r4, #1
│ │ │ │  	lsls	r7, r6, #1
│ │ │ │  	lsls	r7, r0, #2
│ │ │ │ @@ -1211304,27 +1211309,27 @@
│ │ │ │  	movs	r4, r4
│ │ │ │  	movs	r4, r4
│ │ │ │  	lsls	r5, r5, #3
│ │ │ │  	lsls	r3, r7, #3
│ │ │ │  	movs	r4, r4
│ │ │ │  	movs	r4, r4
│ │ │ │  	lsls	r3, r0, #4
│ │ │ │ -	ldr	r3, [pc, #648]	@ (562958 <spr_noaccess@@Base+0xc788>)
│ │ │ │ +	ldr	r3, [pc, #648]	@ (562964 <spr_noaccess@@Base+0xc794>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	562670 <spr_noaccess@@Base+0xc4a0>
│ │ │ │ +	b.n	56267c <spr_noaccess@@Base+0xc4ac>
│ │ │ │  	ldr	r3, [r4, #80]	@ 0x50
│ │ │ │  	movs	r2, #32
│ │ │ │  	movs	r1, #2
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	ldr	r1, [pc, #560]	@ (562920 <spr_noaccess@@Base+0xc750>)
│ │ │ │ +	ldr	r1, [pc, #560]	@ (56292c <spr_noaccess@@Base+0xc75c>)
│ │ │ │  	mov	r0, sl
│ │ │ │  	ldr	r3, [r4, #96]	@ 0x60
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │  	ldr	r4, [sp, #8]
│ │ │ │ @@ -1211337,133 +1211342,133 @@
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │ -	ldr	r1, [pc, #512]	@ (562924 <spr_noaccess@@Base+0xc754>)
│ │ │ │ +	ldr	r1, [pc, #512]	@ (562930 <spr_noaccess@@Base+0xc760>)
│ │ │ │  	mov	r0, sl
│ │ │ │  	ldr	r3, [r4, #96]	@ 0x60
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │  	ldr	r4, [sp, #8]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	adds	r1, r4, r1
│ │ │ │  	movs	r4, #0
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │  	bl	4d6e30 <tcg_gen_atomic_fetch_xor_i32_chk@@Base>
│ │ │ │ -	b.n	56270a <spr_noaccess@@Base+0xc53a>
│ │ │ │ -	ldr	r1, [pc, #484]	@ (562928 <spr_noaccess@@Base+0xc758>)
│ │ │ │ +	b.n	562716 <spr_noaccess@@Base+0xc546>
│ │ │ │ +	ldr	r1, [pc, #484]	@ (562934 <spr_noaccess@@Base+0xc764>)
│ │ │ │  	mov	r0, sl
│ │ │ │  	ldr	r3, [r4, #96]	@ 0x60
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │  	ldr	r4, [sp, #8]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	adds	r1, r4, r1
│ │ │ │  	movs	r4, #0
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │  	bl	4d6cc8 <tcg_gen_atomic_fetch_or_i32_chk@@Base>
│ │ │ │ -	b.n	56270a <spr_noaccess@@Base+0xc53a>
│ │ │ │ -	ldr	r1, [pc, #456]	@ (56292c <spr_noaccess@@Base+0xc75c>)
│ │ │ │ +	b.n	562716 <spr_noaccess@@Base+0xc546>
│ │ │ │ +	ldr	r1, [pc, #456]	@ (562938 <spr_noaccess@@Base+0xc768>)
│ │ │ │  	mov	r0, sl
│ │ │ │  	ldr	r3, [r4, #96]	@ 0x60
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │  	ldr	r4, [sp, #8]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	adds	r1, r4, r1
│ │ │ │  	movs	r4, #0
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │  	bl	4d6b60 <tcg_gen_atomic_fetch_and_i32_chk@@Base>
│ │ │ │ -	b.n	56270a <spr_noaccess@@Base+0xc53a>
│ │ │ │ -	ldr	r1, [pc, #428]	@ (562930 <spr_noaccess@@Base+0xc760>)
│ │ │ │ +	b.n	562716 <spr_noaccess@@Base+0xc546>
│ │ │ │ +	ldr	r1, [pc, #428]	@ (56293c <spr_noaccess@@Base+0xc76c>)
│ │ │ │  	mov	r0, sl
│ │ │ │  	ldr	r3, [r4, #96]	@ 0x60
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │  	ldr	r4, [sp, #8]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	adds	r1, r4, r1
│ │ │ │  	movs	r4, #0
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │  	bl	4d7270 <tcg_gen_atomic_fetch_umax_i32_chk@@Base>
│ │ │ │ -	b.n	56270a <spr_noaccess@@Base+0xc53a>
│ │ │ │ -	ldr	r1, [pc, #400]	@ (562934 <spr_noaccess@@Base+0xc764>)
│ │ │ │ +	b.n	562716 <spr_noaccess@@Base+0xc546>
│ │ │ │ +	ldr	r1, [pc, #400]	@ (562940 <spr_noaccess@@Base+0xc770>)
│ │ │ │  	mov	r0, sl
│ │ │ │  	ldr	r3, [r4, #96]	@ 0x60
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │  	ldr	r4, [sp, #8]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	adds	r1, r4, r1
│ │ │ │  	movs	r4, #0
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │  	bl	4d7160 <tcg_gen_atomic_fetch_smax_i32_chk@@Base>
│ │ │ │ -	b.n	56270a <spr_noaccess@@Base+0xc53a>
│ │ │ │ -	ldr	r1, [pc, #372]	@ (562938 <spr_noaccess@@Base+0xc768>)
│ │ │ │ +	b.n	562716 <spr_noaccess@@Base+0xc546>
│ │ │ │ +	ldr	r1, [pc, #372]	@ (562944 <spr_noaccess@@Base+0xc774>)
│ │ │ │  	mov	r0, sl
│ │ │ │  	ldr	r3, [r4, #96]	@ 0x60
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │  	ldr	r4, [sp, #8]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	adds	r1, r4, r1
│ │ │ │  	movs	r4, #0
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │  	bl	4d7050 <tcg_gen_atomic_fetch_umin_i32_chk@@Base>
│ │ │ │ -	b.n	56270a <spr_noaccess@@Base+0xc53a>
│ │ │ │ -	ldr	r1, [pc, #344]	@ (56293c <spr_noaccess@@Base+0xc76c>)
│ │ │ │ +	b.n	562716 <spr_noaccess@@Base+0xc546>
│ │ │ │ +	ldr	r1, [pc, #344]	@ (562948 <spr_noaccess@@Base+0xc778>)
│ │ │ │  	mov	r0, sl
│ │ │ │  	ldr	r3, [r4, #96]	@ 0x60
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │  	ldr	r4, [sp, #8]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	adds	r1, r4, r1
│ │ │ │  	movs	r4, #0
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │  	bl	4d6f40 <tcg_gen_atomic_fetch_smin_i32_chk@@Base>
│ │ │ │ -	b.n	56270a <spr_noaccess@@Base+0xc53a>
│ │ │ │ -	ldr	r1, [pc, #316]	@ (562940 <spr_noaccess@@Base+0xc770>)
│ │ │ │ +	b.n	562716 <spr_noaccess@@Base+0xc546>
│ │ │ │ +	ldr	r1, [pc, #316]	@ (56294c <spr_noaccess@@Base+0xc77c>)
│ │ │ │  	mov	r0, sl
│ │ │ │  	ldr	r3, [r4, #96]	@ 0x60
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │  	ldr	r4, [sp, #8]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	adds	r1, r4, r1
│ │ │ │  	movs	r4, #0
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │  	bl	4d7c00 <tcg_gen_atomic_xchg_i32_chk@@Base>
│ │ │ │ -	b.n	56270a <spr_noaccess@@Base+0xc53a>
│ │ │ │ +	b.n	562716 <spr_noaccess@@Base+0xc546>
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	ldr	r3, [r3, #20]
│ │ │ │  	ands.w	r6, r3, #32768	@ 0x8000
│ │ │ │ -	beq.n	5628a6 <spr_noaccess@@Base+0xc6d6>
│ │ │ │ -	ldr	r1, [pc, #304]	@ (56295c <spr_noaccess@@Base+0xc78c>)
│ │ │ │ -	ldr	r3, [pc, #304]	@ (562960 <spr_noaccess@@Base+0xc790>)
│ │ │ │ -	ldr	r2, [pc, #276]	@ (562944 <spr_noaccess@@Base+0xc774>)
│ │ │ │ +	beq.n	5628b2 <spr_noaccess@@Base+0xc6e2>
│ │ │ │ +	ldr	r1, [pc, #304]	@ (562968 <spr_noaccess@@Base+0xc798>)
│ │ │ │ +	ldr	r3, [pc, #304]	@ (56296c <spr_noaccess@@Base+0xc79c>)
│ │ │ │ +	ldr	r2, [pc, #276]	@ (562950 <spr_noaccess@@Base+0xc780>)
│ │ │ │  	ldr.w	r1, [r8, r1]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	r3, [r8, r3]
│ │ │ │  	str	r3, [sp, #8]
│ │ │ │  	ldr	r3, [r1, #0]
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ @@ -1211484,40 +1211489,40 @@
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	ldr	r3, [r3, #20]
│ │ │ │  	lsls	r1, r3, #16
│ │ │ │  	it	pl
│ │ │ │  	movpl	r5, #1
│ │ │ │ -	bmi.n	56282a <spr_noaccess@@Base+0xc65a>
│ │ │ │ +	bmi.n	562836 <spr_noaccess@@Base+0xc666>
│ │ │ │  	movs	r3, #9
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r4
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	bl	55d730 <spr_noaccess@@Base+0x7560>
│ │ │ │ -	b.n	56270a <spr_noaccess@@Base+0xc53a>
│ │ │ │ +	b.n	562716 <spr_noaccess@@Base+0xc546>
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	ldr	r3, [r3, #20]
│ │ │ │  	lsls	r2, r3, #16
│ │ │ │  	itt	pl
│ │ │ │  	movpl	r5, #1
│ │ │ │  	movpl	r3, #8
│ │ │ │ -	bpl.n	56287a <spr_noaccess@@Base+0xc6aa>
│ │ │ │ -	b.n	56282a <spr_noaccess@@Base+0xc65a>
│ │ │ │ +	bpl.n	562886 <spr_noaccess@@Base+0xc6b6>
│ │ │ │ +	b.n	562836 <spr_noaccess@@Base+0xc666>
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	ldr	r3, [r3, #20]
│ │ │ │  	lsls	r3, r3, #16
│ │ │ │ -	bmi.n	56282a <spr_noaccess@@Base+0xc65a>
│ │ │ │ +	bmi.n	562836 <spr_noaccess@@Base+0xc666>
│ │ │ │  	mov.w	r5, #4294967295	@ 0xffffffff
│ │ │ │ -	b.n	562878 <spr_noaccess@@Base+0xc6a8>
│ │ │ │ +	b.n	562884 <spr_noaccess@@Base+0xc6b4>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #148]	@ (562948 <spr_noaccess@@Base+0xc778>)
│ │ │ │ +	ldr	r3, [pc, #148]	@ (562954 <spr_noaccess@@Base+0xc784>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	mov	r8, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	mov	r0, r9
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	adds	r5, #2
│ │ │ │ @@ -1211528,25 +1211533,25 @@
│ │ │ │  	add	r1, r3
│ │ │ │  	mov	r3, r7
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	bl	4d612c <tcg_gen_qemu_ld_i32_chk@@Base>
│ │ │ │  	mov	r1, fp
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #132]	@ (562964 <spr_noaccess@@Base+0xc794>)
│ │ │ │ +	ldr	r3, [pc, #132]	@ (562970 <spr_noaccess@@Base+0xc7a0>)
│ │ │ │  	str.w	r9, [sp, #4]
│ │ │ │  	mov	r2, r9
│ │ │ │  	add	r3, pc
│ │ │ │  	mov	r1, r8
│ │ │ │  	movs	r0, #9
│ │ │ │  	ldr.w	r3, [r3, r5, lsl #2]
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	mov	r3, r8
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #80]	@ (56294c <spr_noaccess@@Base+0xc77c>)
│ │ │ │ +	ldr	r1, [pc, #80]	@ (562958 <spr_noaccess@@Base+0xc788>)
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	mov	r0, r8
│ │ │ │  	ldr	r4, [sp, #12]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	mov	r3, r7
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │ @@ -1211555,77 +1211560,77 @@
│ │ │ │  	add	r1, r4
│ │ │ │  	bl	4d6130 <tcg_gen_qemu_st_i32_chk@@Base>
│ │ │ │  	mov	r1, r9
│ │ │ │  	mov	r0, sl
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	stmia	r1!, {r1, r2, r7}
│ │ │ │ +	stmia	r1!, {r1, r3, r4, r5, r6}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stmia	r1!, {r1, r4, r6}
│ │ │ │ +	stmia	r1!, {r1, r2, r6}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stmia	r1!, {r1, r4, r5}
│ │ │ │ +	stmia	r1!, {r1, r2, r5}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stmia	r1!, {r1, r4}
│ │ │ │ +	stmia	r1!, {r1, r2}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stmia	r0!, {r1, r4, r5, r6, r7}
│ │ │ │ +	stmia	r0!, {r1, r2, r5, r6, r7}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stmia	r0!, {r1, r4, r6, r7}
│ │ │ │ +	stmia	r0!, {r1, r2, r6, r7}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stmia	r0!, {r1, r4, r5, r7}
│ │ │ │ +	stmia	r0!, {r1, r2, r5, r7}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stmia	r0!, {r1, r4, r7}
│ │ │ │ +	stmia	r0!, {r1, r2, r7}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stmia	r0!, {r1, r4, r5, r6}
│ │ │ │ +	stmia	r0!, {r1, r2, r5, r6}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stmia	r0!, {r3, r6}
│ │ │ │ +	stmia	r0!, {r2, r3, r4, r5}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	itt	gt
│ │ │ │ -	lslgt	r0, r1, #1
│ │ │ │ -	itt	vc	@ unpredictable <IT:gt>
│ │ │ │ -	lslvc	r0, r1, #1
│ │ │ │ -	strhvc	r4, [r7, #22]
│ │ │ │ +	it	lt
│ │ │ │ +	lsllt	r0, r1, #1
│ │ │ │ +	nop	{7}
│ │ │ │ +	lsls	r0, r1, #1
│ │ │ │ +	strh	r0, [r6, #22]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldr	r1, [pc, #848]	@ (562ca8 <spr_noaccess@@Base+0xcad8>)
│ │ │ │ +	ldr	r1, [pc, #800]	@ (562c84 <spr_noaccess@@Base+0xcab4>)
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	ldr	r1, [pc, #520]	@ (562b64 <spr_noaccess@@Base+0xc994>)
│ │ │ │ +	ldr	r1, [pc, #472]	@ (562b40 <spr_noaccess@@Base+0xc970>)
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	str	r4, [r4, r6]
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bx	sp
│ │ │ │ +	bx	fp
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	push	{r3, r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	mov	r6, r0
│ │ │ │ -	ldr	r4, [pc, #132]	@ (562a04 <spr_noaccess@@Base+0xc834>)
│ │ │ │ +	ldr	r4, [pc, #132]	@ (562a10 <spr_noaccess@@Base+0xc840>)
│ │ │ │  	add	r4, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5629f2 <spr_noaccess@@Base+0xc822>
│ │ │ │ +	beq.n	5629fe <spr_noaccess@@Base+0xc82e>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4cd448 <tcg_gen_movi_i64@@Base>
│ │ │ │  	ldr	r3, [r6, #84]	@ 0x54
│ │ │ │  	movw	r2, #42152	@ 0xa4a8
│ │ │ │  	mov	r0, r5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add.w	r2, r2, r3, lsl #4
│ │ │ │ -	ldr	r3, [pc, #100]	@ (562a08 <spr_noaccess@@Base+0xc838>)
│ │ │ │ +	ldr	r3, [pc, #100]	@ (562a14 <spr_noaccess@@Base+0xc844>)
│ │ │ │  	ldr	r4, [r4, r3]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #76]	@ (562a00 <spr_noaccess@@Base+0xc830>)
│ │ │ │ -	ldr	r1, [pc, #88]	@ (562a0c <spr_noaccess@@Base+0xc83c>)
│ │ │ │ +	ldr	r3, [pc, #76]	@ (562a0c <spr_noaccess@@Base+0xc83c>)
│ │ │ │ +	ldr	r1, [pc, #88]	@ (562a18 <spr_noaccess@@Base+0xc848>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	mov	r7, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #1944	@ 0x798
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │ @@ -1211644,50 +1211649,50 @@
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, r6, r7, lr}
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	bkpt	0x00c4
│ │ │ │ +	bkpt	0x00b8
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldrb	r6, [r1, #31]
│ │ │ │ +	ldrb	r2, [r0, #31]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strb	r2, [r4, #14]
│ │ │ │ +	strb	r6, [r2, #14]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	stmdb	sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │ -	ldr	r6, [pc, #208]	@ (562af4 <spr_noaccess@@Base+0xc924>)
│ │ │ │ +	ldr	r6, [pc, #208]	@ (562b00 <spr_noaccess@@Base+0xc930>)
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	add	r6, pc
│ │ │ │  	and.w	r3, r3, #65536	@ 0x10000
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	562ad2 <spr_noaccess@@Base+0xc902>
│ │ │ │ +	beq.n	562ade <spr_noaccess@@Base+0xc90e>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	mov	fp, r2
│ │ │ │  	mov	r5, r1
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	562ae2 <spr_noaccess@@Base+0xc912>
│ │ │ │ +	beq.n	562aee <spr_noaccess@@Base+0xc91e>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #176]	@ (562af8 <spr_noaccess@@Base+0xc928>)
│ │ │ │ +	ldr	r3, [pc, #176]	@ (562b04 <spr_noaccess@@Base+0xc934>)
│ │ │ │  	mrc	15, 0, r7, cr13, cr0, {3}
│ │ │ │ -	ldr	r4, [pc, #172]	@ (562afc <spr_noaccess@@Base+0xc92c>)
│ │ │ │ +	ldr	r4, [pc, #172]	@ (562b08 <spr_noaccess@@Base+0xc938>)
│ │ │ │  	mov	r8, r0
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr	r6, [r6, r3]
│ │ │ │  	add.w	r1, r4, #1680	@ 0x690
│ │ │ │ -	ldr	r3, [pc, #144]	@ (562aec <spr_noaccess@@Base+0xc91c>)
│ │ │ │ +	ldr	r3, [pc, #144]	@ (562af8 <spr_noaccess@@Base+0xc928>)
│ │ │ │  	ldr.w	r0, [r4, #1680]	@ 0x690
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r2, [r7, r3]
│ │ │ │  	ldr	r3, [r6, #0]
│ │ │ │  	add	r3, r2
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1211701,15 +1211706,15 @@
│ │ │ │  	mov	r0, r9
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	ldr	r2, [r5, #8]
│ │ │ │  	movw	r3, #41640	@ 0xa2a8
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	mov	r0, r8
│ │ │ │ -	ldr	r5, [pc, #92]	@ (562af0 <spr_noaccess@@Base+0xc920>)
│ │ │ │ +	ldr	r5, [pc, #92]	@ (562afc <spr_noaccess@@Base+0xc92c>)
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	ldr	r0, [r6, #0]
│ │ │ │  	mov	r3, sl
│ │ │ │  	mov	r2, r8
│ │ │ │  	mov	r1, r9
│ │ │ │  	blx	fp
│ │ │ │ @@ -1211733,84 +1211738,84 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	562abe <spr_noaccess@@Base+0xc8ee>
│ │ │ │ -	bkpt	0x001e
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	562aca <spr_noaccess@@Base+0xc8fa>
│ │ │ │ +	bkpt	0x0012
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	pop	{r1, r2, r4, r6, r7, pc}
│ │ │ │ +	pop	{r1, r3, r6, r7, pc}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldrb	r6, [r4, #28]
│ │ │ │ +	ldrb	r2, [r3, #28]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strb	r0, [r2, #12]
│ │ │ │ +	strb	r4, [r0, #12]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #108]	@ 0x6c
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r5, [pc, #256]	@ (562c18 <spr_noaccess@@Base+0xca48>)
│ │ │ │ +	ldr	r5, [pc, #256]	@ (562c24 <spr_noaccess@@Base+0xca54>)
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	562bd4 <spr_noaccess@@Base+0xca04>
│ │ │ │ +	beq.n	562be0 <spr_noaccess@@Base+0xca10>
│ │ │ │  	ldr.w	r2, [r0, #144]	@ 0x90
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	eor.w	r4, r2, #32
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	ubfx	r6, r1, #16, #1
│ │ │ │  	ands.w	r4, r6, r4, lsr #5
│ │ │ │ -	bne.n	562be2 <spr_noaccess@@Base+0xca12>
│ │ │ │ +	bne.n	562bee <spr_noaccess@@Base+0xca1e>
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r0, r1, #6
│ │ │ │ -	bpl.n	562bc2 <spr_noaccess@@Base+0xc9f2>
│ │ │ │ +	bpl.n	562bce <spr_noaccess@@Base+0xc9fe>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.n	562bb6 <spr_noaccess@@Base+0xc9e6>
│ │ │ │ +	bne.n	562bc2 <spr_noaccess@@Base+0xc9f2>
│ │ │ │  	movs	r0, #255	@ 0xff
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #208]	@ (562c1c <spr_noaccess@@Base+0xca4c>)
│ │ │ │ +	ldr	r3, [pc, #208]	@ (562c28 <spr_noaccess@@Base+0xca58>)
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	mrc	15, 0, r6, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	ldr	r5, [r5, r3]
│ │ │ │  	movw	r3, #41640	@ 0xa2a8
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #164]	@ (562c10 <spr_noaccess@@Base+0xca40>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (562c1c <spr_noaccess@@Base+0xca4c>)
│ │ │ │  	ldr	r0, [sp, #12]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │ -	ldr	r1, [pc, #172]	@ (562c20 <spr_noaccess@@Base+0xca50>)
│ │ │ │ +	ldr	r1, [pc, #172]	@ (562c2c <spr_noaccess@@Base+0xca5c>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r3, [r6, r3]
│ │ │ │  	addw	r1, r1, #1284	@ 0x504
│ │ │ │  	adds	r2, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	ldr	r2, [r5, #0]
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	add	r3, r2
│ │ │ │  	movs	r2, #0
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	lsls	r3, r3, #31
│ │ │ │ -	bmi.n	562bf2 <spr_noaccess@@Base+0xca22>
│ │ │ │ -	ldr	r2, [pc, #124]	@ (562c14 <spr_noaccess@@Base+0xca44>)
│ │ │ │ -	ldr	r1, [pc, #140]	@ (562c24 <spr_noaccess@@Base+0xca54>)
│ │ │ │ +	bmi.n	562bfe <spr_noaccess@@Base+0xca2e>
│ │ │ │ +	ldr	r2, [pc, #124]	@ (562c20 <spr_noaccess@@Base+0xca50>)
│ │ │ │ +	ldr	r1, [pc, #140]	@ (562c30 <spr_noaccess@@Base+0xca60>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r5, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #1152	@ 0x480
│ │ │ │  	ldr	r2, [r6, r2]
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ @@ -1211818,131 +1211823,131 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	movw	r0, #65535	@ 0xffff
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │ -	b.n	562b46 <spr_noaccess@@Base+0xc976>
│ │ │ │ +	b.n	562b52 <spr_noaccess@@Base+0xc982>
│ │ │ │  	ubfx	r1, r1, #17, #8
│ │ │ │  	lsls	r0, r6, #3
│ │ │ │  	lsl.w	r0, r1, r0
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │ -	b.n	562b46 <spr_noaccess@@Base+0xc976>
│ │ │ │ +	b.n	562b52 <spr_noaccess@@Base+0xc982>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	ldr	r4, [pc, #52]	@ (562c28 <spr_noaccess@@Base+0xca58>)
│ │ │ │ +	ldr	r4, [pc, #52]	@ (562c34 <spr_noaccess@@Base+0xca64>)
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr.w	r1, [r4, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r4, #132]	@ 0x84
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r4, #132]	@ 0x84
│ │ │ │  	movs	r2, #28
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.n	562b94 <spr_noaccess@@Base+0xc9c4>
│ │ │ │ -	pop	{r4, pc}
│ │ │ │ +	b.n	562ba0 <spr_noaccess@@Base+0xc9d0>
│ │ │ │ +	pop	{r2, pc}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	pop	{r2, r5, r6, r7}
│ │ │ │ +	pop	{r3, r4, r6, r7}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldrb	r6, [r6, #24]
│ │ │ │ +	ldrb	r2, [r5, #24]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strb	r6, [r5, #7]
│ │ │ │ +	strb	r2, [r4, #7]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	strb	r2, [r0, #7]
│ │ │ │ +	strb	r6, [r6, #6]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	add	r4, fp
│ │ │ │ +	add	r0, sl
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #8
│ │ │ │ -	ldr	r4, [pc, #88]	@ (562c98 <spr_noaccess@@Base+0xcac8>)
│ │ │ │ +	ldr	r4, [pc, #88]	@ (562ca4 <spr_noaccess@@Base+0xcad4>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	mov	r5, r2
│ │ │ │  	mov	sl, r1
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	ldr	r7, [sp, #40]	@ 0x28
│ │ │ │  	ldr.w	r8, [sp, #44]	@ 0x2c
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #68]	@ (562c9c <spr_noaccess@@Base+0xcacc>)
│ │ │ │ +	ldr	r1, [pc, #68]	@ (562ca8 <spr_noaccess@@Base+0xcad8>)
│ │ │ │  	addw	r2, r6, #2634	@ 0xa4a
│ │ │ │  	mov	r9, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r3, [r4, r1]
│ │ │ │  	mov	r6, r3
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r1, [sp, #4]
│ │ │ │  	movs	r2, #15
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │ -	cbnz	r5, 562c8a <spr_noaccess@@Base+0xcaba>
│ │ │ │ +	cbnz	r5, 562c96 <spr_noaccess@@Base+0xcac6>
│ │ │ │  	ldr	r0, [r6, #0]
│ │ │ │  	mov	r3, r4
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r1, r9
│ │ │ │  	mov	ip, r8
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	bx	ip
│ │ │ │  	rsb	r1, sl, #16
│ │ │ │  	mov	r2, r4
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4ca544 <tcg_gen_subfi_i32@@Base>
│ │ │ │ -	b.n	562c78 <spr_noaccess@@Base+0xcaa8>
│ │ │ │ -	ldrb	r6, [r0, #20]
│ │ │ │ +	b.n	562c84 <spr_noaccess@@Base+0xcab4>
│ │ │ │ +	ldrb	r2, [r7, #19]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr.w	r4, [r0, #144]	@ 0x90
│ │ │ │  	sub	sp, #20
│ │ │ │  	and.w	r4, r4, #1048576	@ 0x100000
│ │ │ │ -	cbz	r4, 562d08 <spr_noaccess@@Base+0xcb38>
│ │ │ │ +	cbz	r4, 562d14 <spr_noaccess@@Base+0xcb44>
│ │ │ │  	mov	r7, r3
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	mov	r6, r2
│ │ │ │  	mov	r4, r1
│ │ │ │ -	cbz	r3, 562d18 <spr_noaccess@@Base+0xcb48>
│ │ │ │ +	cbz	r3, 562d24 <spr_noaccess@@Base+0xcb54>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #88]	@ (562d24 <spr_noaccess@@Base+0xcb54>)
│ │ │ │ +	ldr	r3, [pc, #88]	@ (562d30 <spr_noaccess@@Base+0xcb60>)
│ │ │ │  	ldr	r2, [r4, #8]
│ │ │ │  	mov	r5, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	bl	4d1874 <tcg_gen_extu_i32_i64@@Base>
│ │ │ │  	ldr	r0, [r4, #4]
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r1, r6
│ │ │ │  	ldr.w	r3, [r3, r0, lsl #2]
│ │ │ │  	ldr	r0, [r4, #0]
│ │ │ │  	ldr	r4, [sp, #40]	@ 0x28
│ │ │ │  	strd	r5, r4, [sp]
│ │ │ │ -	bl	562c2c <spr_noaccess@@Base+0xca5c>
│ │ │ │ +	bl	562c38 <spr_noaccess@@Base+0xca68>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1211952,56 +1211957,56 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	562cf4 <spr_noaccess@@Base+0xcb24>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	562d00 <spr_noaccess@@Base+0xcb30>
│ │ │ │  	nop
│ │ │ │ -	bics	r0, r0
│ │ │ │ +	muls	r4, r6
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldr.w	r5, [r0, #144]	@ 0x90
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r4, [pc, #132]	@ (562dc4 <spr_noaccess@@Base+0xcbf4>)
│ │ │ │ +	ldr	r4, [pc, #132]	@ (562dd0 <spr_noaccess@@Base+0xcc00>)
│ │ │ │  	and.w	ip, r5, #1048576	@ 0x100000
│ │ │ │  	add	r4, pc
│ │ │ │  	cmp.w	ip, #0
│ │ │ │ -	beq.n	562da6 <spr_noaccess@@Base+0xcbd6>
│ │ │ │ +	beq.n	562db2 <spr_noaccess@@Base+0xcbe2>
│ │ │ │  	mov	r9, r3
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	mov	r8, r2
│ │ │ │ -	cbz	r3, 562db8 <spr_noaccess@@Base+0xcbe8>
│ │ │ │ -	ldr	r3, [pc, #112]	@ (562dc8 <spr_noaccess@@Base+0xcbf8>)
│ │ │ │ +	cbz	r3, 562dc4 <spr_noaccess@@Base+0xcbf4>
│ │ │ │ +	ldr	r3, [pc, #112]	@ (562dd4 <spr_noaccess@@Base+0xcc04>)
│ │ │ │  	ldr	r0, [r1, #4]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r5, [r1, #0]
│ │ │ │  	ldr	r6, [r1, #8]
│ │ │ │  	ldr.w	r3, [r3, r0, lsl #2]
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r1, [pc, #96]	@ (562dcc <spr_noaccess@@Base+0xcbfc>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (562dd8 <spr_noaccess@@Base+0xcc08>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [r4, r1]
│ │ │ │  	ldr	r1, [r2, #0]
│ │ │ │  	movw	r2, #42152	@ 0xa4a8
│ │ │ │  	add.w	r2, r2, r6, lsl #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	ldr	r4, [sp, #48]	@ 0x30
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r2, r9
│ │ │ │  	mov	r1, r8
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r7, r4, [sp]
│ │ │ │ -	bl	562c2c <spr_noaccess@@Base+0xca5c>
│ │ │ │ +	bl	562c38 <spr_noaccess@@Base+0xca68>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1212011,163 +1212016,163 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	562d90 <spr_noaccess@@Base+0xcbc0>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	562d9c <spr_noaccess@@Base+0xcbcc>
│ │ │ │  	nop
│ │ │ │ -	ldrb	r0, [r1, #16]
│ │ │ │ +	ldrb	r4, [r7, #15]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	cmn	r6, r6
│ │ │ │ +	cmn	r2, r5
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	push	{r3, r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	mov	r4, r0
│ │ │ │ -	ldr	r5, [pc, #136]	@ (562e6c <spr_noaccess@@Base+0xcc9c>)
│ │ │ │ +	ldr	r5, [pc, #136]	@ (562e78 <spr_noaccess@@Base+0xcca8>)
│ │ │ │  	lsls	r2, r1, #5
│ │ │ │  	ubfx	r1, r1, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	add	r5, pc
│ │ │ │  	orrs	r2, r1
│ │ │ │  	cmp	r2, #31
│ │ │ │ -	bhi.n	562e4c <spr_noaccess@@Base+0xcc7c>
│ │ │ │ +	bhi.n	562e58 <spr_noaccess@@Base+0xcc88>
│ │ │ │  	ldrb.w	r2, [r0, #108]	@ 0x6c
│ │ │ │ -	cbz	r2, 562e60 <spr_noaccess@@Base+0xcc90>
│ │ │ │ +	cbz	r2, 562e6c <spr_noaccess@@Base+0xcc9c>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │ -	ldr	r3, [pc, #100]	@ (562e70 <spr_noaccess@@Base+0xcca0>)
│ │ │ │ +	ldr	r3, [pc, #100]	@ (562e7c <spr_noaccess@@Base+0xccac>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	mov	r0, r7
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	bl	4d1874 <tcg_gen_extu_i32_i64@@Base>
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4ced74 <tcg_gen_ext32s_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #72]	@ (562e74 <spr_noaccess@@Base+0xcca4>)
│ │ │ │ +	ldr	r1, [pc, #72]	@ (562e80 <spr_noaccess@@Base+0xccb0>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	lsls	r3, r2, #5
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	orrs	r3, r2
│ │ │ │  	movw	r2, #41640	@ 0xa2a8
│ │ │ │  	add.w	r2, r2, r3, lsl #4
│ │ │ │  	ldr	r3, [r5, r1]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.n	562dfc <spr_noaccess@@Base+0xcc2c>
│ │ │ │ +	bne.n	562e08 <spr_noaccess@@Base+0xcc38>
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, r6, r7, lr}
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, r6, r7, lr}
│ │ │ │  	movs	r1, #7
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrb	r6, [r3, #13]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrb	r2, [r2, #13]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	tst	r4, r7
│ │ │ │ +	tst	r0, r6
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	push	{r3, r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	mov	r4, r0
│ │ │ │ -	ldr	r5, [pc, #136]	@ (562f14 <spr_noaccess@@Base+0xcd44>)
│ │ │ │ +	ldr	r5, [pc, #136]	@ (562f20 <spr_noaccess@@Base+0xcd50>)
│ │ │ │  	lsls	r2, r1, #5
│ │ │ │  	ubfx	r1, r1, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	add	r5, pc
│ │ │ │  	orrs	r2, r1
│ │ │ │  	cmp	r2, #31
│ │ │ │ -	bhi.n	562ef4 <spr_noaccess@@Base+0xcd24>
│ │ │ │ +	bhi.n	562f00 <spr_noaccess@@Base+0xcd30>
│ │ │ │  	ldrb.w	r2, [r0, #108]	@ 0x6c
│ │ │ │ -	cbz	r2, 562f08 <spr_noaccess@@Base+0xcd38>
│ │ │ │ +	cbz	r2, 562f14 <spr_noaccess@@Base+0xcd44>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │ -	ldr	r3, [pc, #100]	@ (562f18 <spr_noaccess@@Base+0xcd48>)
│ │ │ │ +	ldr	r3, [pc, #100]	@ (562f24 <spr_noaccess@@Base+0xcd54>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	mov	r0, r7
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	bl	4d1874 <tcg_gen_extu_i32_i64@@Base>
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4d04b8 <tcg_gen_ext32u_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #72]	@ (562f1c <spr_noaccess@@Base+0xcd4c>)
│ │ │ │ +	ldr	r1, [pc, #72]	@ (562f28 <spr_noaccess@@Base+0xcd58>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	lsls	r3, r2, #5
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	orrs	r3, r2
│ │ │ │  	movw	r2, #41640	@ 0xa2a8
│ │ │ │  	add.w	r2, r2, r3, lsl #4
│ │ │ │  	ldr	r3, [r5, r1]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.n	562ea4 <spr_noaccess@@Base+0xccd4>
│ │ │ │ +	bne.n	562eb0 <spr_noaccess@@Base+0xcce0>
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, r6, r7, lr}
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, r6, r7, lr}
│ │ │ │  	movs	r1, #7
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrb	r6, [r6, #10]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrb	r2, [r5, #10]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	sbcs	r4, r2
│ │ │ │ +	sbcs	r0, r1
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	push	{r3, r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	mov	r4, r0
│ │ │ │ -	ldr	r6, [pc, #136]	@ (562fbc <spr_noaccess@@Base+0xcdec>)
│ │ │ │ +	ldr	r6, [pc, #136]	@ (562fc8 <spr_noaccess@@Base+0xcdf8>)
│ │ │ │  	lsls	r3, r2, #5
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	add	r6, pc
│ │ │ │  	orrs	r3, r2
│ │ │ │  	cmp	r3, #31
│ │ │ │ -	bhi.n	562f9a <spr_noaccess@@Base+0xcdca>
│ │ │ │ +	bhi.n	562fa6 <spr_noaccess@@Base+0xcdd6>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │ -	cbz	r3, 562fae <spr_noaccess@@Base+0xcdde>
│ │ │ │ +	cbz	r3, 562fba <spr_noaccess@@Base+0xcdea>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #104]	@ (562fc0 <spr_noaccess@@Base+0xcdf0>)
│ │ │ │ +	ldr	r3, [pc, #104]	@ (562fcc <spr_noaccess@@Base+0xcdfc>)
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [r6, r3]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	lsls	r3, r2, #5
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │ @@ -1212175,50 +1212180,50 @@
│ │ │ │  	movw	r2, #41640	@ 0xa2a8
│ │ │ │  	add.w	r2, r2, r3, lsl #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4d04b8 <tcg_gen_ext32u_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │ -	ldr	r3, [pc, #60]	@ (562fc4 <spr_noaccess@@Base+0xcdf4>)
│ │ │ │ +	ldr	r3, [pc, #60]	@ (562fd0 <spr_noaccess@@Base+0xce00>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, r2, lsl #2]
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4d180c <tcg_gen_extrl_i64_i32@@Base>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	562f4c <spr_noaccess@@Base+0xcd7c>
│ │ │ │ +	bne.n	562f58 <spr_noaccess@@Base+0xcd88>
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, r6, r7, lr}
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, r6, r7, lr}
│ │ │ │  	movs	r1, #7
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldrb	r6, [r1, #8]
│ │ │ │ +	ldrb	r2, [r0, #8]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsrs	r4, r0
│ │ │ │ +	lsls	r0, r7
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4032]	@ 0xfc0
│ │ │ │ -	ldr	r2, [pc, #228]	@ (5630c0 <spr_noaccess@@Base+0xcef0>)
│ │ │ │ +	ldr	r2, [pc, #228]	@ (5630cc <spr_noaccess@@Base+0xcefc>)
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #228]	@ (5630c4 <spr_noaccess@@Base+0xcef4>)
│ │ │ │ +	ldr	r3, [pc, #228]	@ (5630d0 <spr_noaccess@@Base+0xcf00>)
│ │ │ │  	mov	r6, r1
│ │ │ │  	add	r2, pc
│ │ │ │  	mov	r5, r0
│ │ │ │ -	ldr	r7, [pc, #224]	@ (5630c8 <spr_noaccess@@Base+0xcef8>)
│ │ │ │ +	ldr	r7, [pc, #224]	@ (5630d4 <spr_noaccess@@Base+0xcf04>)
│ │ │ │  	add.w	r8, sp, #12
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	add	r7, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	mov.w	r3, #0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ @@ -1212236,95 +1212241,95 @@
│ │ │ │  	lsl.w	r0, r2, r0
│ │ │ │  	lsr.w	r3, r2, r3
│ │ │ │  	orrs	r3, r0
│ │ │ │  	lsls	r2, r1
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4dd628 <dup_const@@Base>
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #156]	@ (5630cc <spr_noaccess@@Base+0xcefc>)
│ │ │ │ +	ldr	r3, [pc, #156]	@ (5630d8 <spr_noaccess@@Base+0xcf08>)
│ │ │ │  	mov	fp, r0
│ │ │ │  	ldr.w	sl, [r7, r3]
│ │ │ │  	movs	r7, #0
│ │ │ │  	ldr	r2, [r5, #8]
│ │ │ │  	ldr.w	r9, [r8], #4
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr.w	r1, [sl]
│ │ │ │  	mov	r0, r9
│ │ │ │  	add.w	r2, r7, r2, lsl #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	ldrb	r3, [r5, #4]
│ │ │ │  	mov	r2, r9
│ │ │ │  	mov	r1, fp
│ │ │ │  	mov	r0, r9
│ │ │ │ -	cbz	r3, 5630a8 <spr_noaccess@@Base+0xced8>
│ │ │ │ +	cbz	r3, 5630b4 <spr_noaccess@@Base+0xcee4>
│ │ │ │  	bl	4cd974 <tcg_gen_and_i64@@Base>
│ │ │ │  	mov	r1, r9
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4cf71c <tcg_gen_ctpop_i64@@Base>
│ │ │ │ -	cbz	r7, 5630b8 <spr_noaccess@@Base+0xcee8>
│ │ │ │ +	cbz	r7, 5630c4 <spr_noaccess@@Base+0xcef4>
│ │ │ │  	ldr	r2, [sp, #4]
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4cd8fc <tcg_gen_add_i64@@Base>
│ │ │ │  	add.w	r2, r6, #24
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r4
│ │ │ │  	asrs	r3, r2, #31
│ │ │ │  	bl	4cdf18 <tcg_gen_shli_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (5630d0 <spr_noaccess@@Base+0xcf00>)
│ │ │ │ -	ldr	r3, [pc, #64]	@ (5630c4 <spr_noaccess@@Base+0xcef4>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (5630dc <spr_noaccess@@Base+0xcf0c>)
│ │ │ │ +	ldr	r3, [pc, #64]	@ (5630d0 <spr_noaccess@@Base+0xcf00>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	ldr	r2, [r3, #0]
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	eors	r2, r3
│ │ │ │  	mov.w	r3, #0
│ │ │ │ -	bne.n	5630bc <spr_noaccess@@Base+0xceec>
│ │ │ │ -	ldr	r3, [pc, #64]	@ (5630d4 <spr_noaccess@@Base+0xcf04>)
│ │ │ │ +	bne.n	5630c8 <spr_noaccess@@Base+0xcef8>
│ │ │ │ +	ldr	r3, [pc, #64]	@ (5630e0 <spr_noaccess@@Base+0xcf10>)
│ │ │ │  	mov	r1, r4
│ │ │ │  	ldr	r2, [r5, #0]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, r2, lsl #2]
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	4d180c <tcg_gen_extrl_i64_i32@@Base>
│ │ │ │  	bl	4cf0c4 <tcg_gen_andc_i64@@Base>
│ │ │ │  	mov	r1, r9
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4cf71c <tcg_gen_ctpop_i64@@Base>
│ │ │ │  	cmp	r7, #0
│ │ │ │ -	bne.n	563066 <spr_noaccess@@Base+0xce96>
│ │ │ │ +	bne.n	563072 <spr_noaccess@@Base+0xcea2>
│ │ │ │  	movs	r7, #8
│ │ │ │ -	b.n	563036 <spr_noaccess@@Base+0xce66>
│ │ │ │ +	b.n	563042 <spr_noaccess@@Base+0xce72>
│ │ │ │  	blx	2596c8 <__stack_chk_fail@plt>
│ │ │ │ -	ldrb	r4, [r5, #5]
│ │ │ │ +	ldrb	r0, [r4, #5]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	bics	r4, r1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrb	r0, [r4, #5]
│ │ │ │ +	ldrb	r4, [r2, #5]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrb	r2, [r1, #3]
│ │ │ │ +	ldrb	r6, [r7, #2]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	subs	r7, #184	@ 0xb8
│ │ │ │ +	subs	r7, #172	@ 0xac
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │ -	ldr.w	r8, [pc, #188]	@ 5631a8 <spr_noaccess@@Base+0xcfd8>
│ │ │ │ +	ldr.w	r8, [pc, #188]	@ 5631b4 <spr_noaccess@@Base+0xcfe4>
│ │ │ │  	sub	sp, #8
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #168]	@ (5631ac <spr_noaccess@@Base+0xcfdc>)
│ │ │ │ +	ldr	r3, [pc, #168]	@ (5631b8 <spr_noaccess@@Base+0xcfe8>)
│ │ │ │  	add	r8, pc
│ │ │ │  	lsls	r7, r7, #4
│ │ │ │  	mov	r6, r0
│ │ │ │  	add.w	r2, r7, #41984	@ 0xa400
│ │ │ │  	mov	r0, r5
│ │ │ │  	adds	r2, #168	@ 0xa8
│ │ │ │  	ldr.w	r8, [r8, r3]
│ │ │ │ @@ -1212370,42 +1212375,42 @@
│ │ │ │  	mov	r0, r4
│ │ │ │  	movs	r2, #3
│ │ │ │  	bl	4cdf18 <tcg_gen_shli_i64@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	mov	r2, r6
│ │ │ │  	bl	4cd9e4 <tcg_gen_or_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #28]	@ (5631b0 <spr_noaccess@@Base+0xcfe0>)
│ │ │ │ +	ldr	r3, [pc, #28]	@ (5631bc <spr_noaccess@@Base+0xcfec>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #152]	@ 0x98
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	4d180c <tcg_gen_extrl_i64_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	ldrb	r2, [r1, #1]
│ │ │ │ +	ldrb	r6, [r7, #0]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r6, #186	@ 0xba
│ │ │ │ +	subs	r6, #174	@ 0xae
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	and.w	r3, r3, #524288	@ 0x80000
│ │ │ │ -	cbz	r3, 563224 <spr_noaccess@@Base+0xd054>
│ │ │ │ +	cbz	r3, 563230 <spr_noaccess@@Base+0xd060>
│ │ │ │  	push	{r4, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #8
│ │ │ │  	mov	lr, r2
│ │ │ │  	mov	r4, r1
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	56324c <spr_noaccess@@Base+0xd07c>
│ │ │ │ -	ldr	r3, [pc, #124]	@ (563258 <spr_noaccess@@Base+0xd088>)
│ │ │ │ +	beq.n	563258 <spr_noaccess@@Base+0xd088>
│ │ │ │ +	ldr	r3, [pc, #124]	@ (563264 <spr_noaccess@@Base+0xd094>)
│ │ │ │  	mov.w	ip, #28
│ │ │ │  	ldrd	r1, r2, [r1, #4]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r0, [r4, #0]
│ │ │ │  	add.w	r3, r3, #476	@ 0x1dc
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │ @@ -1212415,15 +1212420,15 @@
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r3, #16
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	bl	4deb40 <tcg_gen_gvec_3@@Base>
│ │ │ │  	ldrb	r3, [r4, #12]
│ │ │ │ -	cbnz	r3, 563232 <spr_noaccess@@Base+0xd062>
│ │ │ │ +	cbnz	r3, 56323e <spr_noaccess@@Base+0xd06e>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #8
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1212431,37 +1212436,37 @@
│ │ │ │  	mov	r0, r3
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	ldr	r0, [r4, #0]
│ │ │ │ -	bl	5630d8 <spr_noaccess@@Base+0xcf08>
│ │ │ │ +	bl	5630e4 <spr_noaccess@@Base+0xcf14>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #8
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	563210 <spr_noaccess@@Base+0xd040>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	56321c <spr_noaccess@@Base+0xd04c>
│ │ │ │  	nop
│ │ │ │ -	mov	r0, r9
│ │ │ │ +	mov	r4, r7
│ │ │ │  	lsls	r5, r0, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r4, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	cbz	r4, 5632c4 <spr_noaccess@@Base+0xd0f4>
│ │ │ │ +	cbz	r4, 5632d0 <spr_noaccess@@Base+0xd100>
│ │ │ │  	mov	r4, r1
│ │ │ │  	mov	r0, r2
│ │ │ │  	ldr	r2, [r1, #0]
│ │ │ │  	mov	r1, r3
│ │ │ │  	ldr	r5, [r4, #8]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r3, [r4, #4]
│ │ │ │ @@ -1212471,52 +1212476,52 @@
│ │ │ │  	mov.w	ip, ip, lsl #4
│ │ │ │  	str.w	ip, [sp]
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	mov.w	ip, #16
│ │ │ │  	strd	ip, ip, [sp, #4]
│ │ │ │  	bl	4e1248 <tcg_gen_gvec_cmp@@Base>
│ │ │ │  	ldrb	r3, [r4, #12]
│ │ │ │ -	cbnz	r3, 5632ba <spr_noaccess@@Base+0xd0ea>
│ │ │ │ +	cbnz	r3, 5632c6 <spr_noaccess@@Base+0xd0f6>
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	ldr	r0, [r4, #0]
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │ -	b.n	5630d8 <spr_noaccess@@Base+0xcf08>
│ │ │ │ +	b.n	5630e4 <spr_noaccess@@Base+0xcf14>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #8
│ │ │ │ -	ldr	r5, [pc, #148]	@ (563380 <spr_noaccess@@Base+0xd1b0>)
│ │ │ │ +	ldr	r5, [pc, #148]	@ (56338c <spr_noaccess@@Base+0xd1bc>)
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	563372 <spr_noaccess@@Base+0xd1a2>
│ │ │ │ +	beq.n	56337e <spr_noaccess@@Base+0xd1ae>
│ │ │ │  	ldr	r4, [r0, #84]	@ 0x54
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #120]	@ (563384 <spr_noaccess@@Base+0xd1b4>)
│ │ │ │ +	ldr	r3, [pc, #120]	@ (563390 <spr_noaccess@@Base+0xd1c0>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	movw	r9, #42152	@ 0xa4a8
│ │ │ │  	movw	r8, #42144	@ 0xa4a0
│ │ │ │  	ldr	r5, [r5, r3]
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ @@ -1212548,38 +1212553,38 @@
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strb	r0, [r4, #25]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strb	r4, [r2, #25]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #8
│ │ │ │ -	ldr	r5, [pc, #148]	@ (563434 <spr_noaccess@@Base+0xd264>)
│ │ │ │ +	ldr	r5, [pc, #148]	@ (563440 <spr_noaccess@@Base+0xd270>)
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	563426 <spr_noaccess@@Base+0xd256>
│ │ │ │ +	beq.n	563432 <spr_noaccess@@Base+0xd262>
│ │ │ │  	ldr	r4, [r0, #84]	@ 0x54
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #120]	@ (563438 <spr_noaccess@@Base+0xd268>)
│ │ │ │ +	ldr	r3, [pc, #120]	@ (563444 <spr_noaccess@@Base+0xd274>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	movw	r9, #42152	@ 0xa4a8
│ │ │ │  	movw	r8, #42144	@ 0xa4a0
│ │ │ │  	ldr	r5, [r5, r3]
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ @@ -1212611,38 +1212616,38 @@
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strb	r4, [r5, #22]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strb	r0, [r4, #22]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #8
│ │ │ │ -	ldr	r5, [pc, #148]	@ (5634e8 <spr_noaccess@@Base+0xd318>)
│ │ │ │ +	ldr	r5, [pc, #148]	@ (5634f4 <spr_noaccess@@Base+0xd324>)
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5634da <spr_noaccess@@Base+0xd30a>
│ │ │ │ +	beq.n	5634e6 <spr_noaccess@@Base+0xd316>
│ │ │ │  	ldr	r4, [r0, #84]	@ 0x54
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #120]	@ (5634ec <spr_noaccess@@Base+0xd31c>)
│ │ │ │ +	ldr	r3, [pc, #120]	@ (5634f8 <spr_noaccess@@Base+0xd328>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	movw	r9, #42152	@ 0xa4a8
│ │ │ │  	movw	r8, #42144	@ 0xa4a0
│ │ │ │  	ldr	r5, [r5, r3]
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ @@ -1212674,34 +1212679,34 @@
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strb	r0, [r7, #19]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strb	r4, [r5, #19]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r5, [pc, #160]	@ (5635a8 <spr_noaccess@@Base+0xd3d8>)
│ │ │ │ +	ldr	r5, [pc, #160]	@ (5635b4 <spr_noaccess@@Base+0xd3e4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	56359a <spr_noaccess@@Base+0xd3ca>
│ │ │ │ +	beq.n	5635a6 <spr_noaccess@@Base+0xd3d6>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #144]	@ (5635ac <spr_noaccess@@Base+0xd3dc>)
│ │ │ │ +	ldr	r2, [pc, #144]	@ (5635b8 <spr_noaccess@@Base+0xd3e8>)
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr	r1, [r5, r2]
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │ @@ -1212743,34 +1212748,34 @@
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strb	r4, [r0, #17]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strb	r0, [r7, #16]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r5, [pc, #160]	@ (563668 <spr_noaccess@@Base+0xd498>)
│ │ │ │ +	ldr	r5, [pc, #160]	@ (563674 <spr_noaccess@@Base+0xd4a4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	56365a <spr_noaccess@@Base+0xd48a>
│ │ │ │ +	beq.n	563666 <spr_noaccess@@Base+0xd496>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #144]	@ (56366c <spr_noaccess@@Base+0xd49c>)
│ │ │ │ +	ldr	r2, [pc, #144]	@ (563678 <spr_noaccess@@Base+0xd4a8>)
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr	r1, [r5, r2]
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │ @@ -1212812,34 +1212817,34 @@
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strb	r4, [r0, #14]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strb	r0, [r7, #13]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r5, [pc, #160]	@ (563728 <spr_noaccess@@Base+0xd558>)
│ │ │ │ +	ldr	r5, [pc, #160]	@ (563734 <spr_noaccess@@Base+0xd564>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	56371a <spr_noaccess@@Base+0xd54a>
│ │ │ │ +	beq.n	563726 <spr_noaccess@@Base+0xd556>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #144]	@ (56372c <spr_noaccess@@Base+0xd55c>)
│ │ │ │ +	ldr	r2, [pc, #144]	@ (563738 <spr_noaccess@@Base+0xd568>)
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr	r1, [r5, r2]
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │ @@ -1212881,49 +1212886,49 @@
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strb	r4, [r0, #11]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strb	r0, [r7, #10]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #8
│ │ │ │ -	ldr	r5, [pc, #180]	@ (5637fc <spr_noaccess@@Base+0xd62c>)
│ │ │ │ +	ldr	r5, [pc, #180]	@ (563808 <spr_noaccess@@Base+0xd638>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	5637e8 <spr_noaccess@@Base+0xd618>
│ │ │ │ +	beq.n	5637f4 <spr_noaccess@@Base+0xd624>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #164]	@ (563800 <spr_noaccess@@Base+0xd630>)
│ │ │ │ +	ldr	r2, [pc, #164]	@ (56380c <spr_noaccess@@Base+0xd63c>)
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	movw	r6, #41640	@ 0xa2a8
│ │ │ │  	mov	r7, r0
│ │ │ │  	mov	r0, r8
│ │ │ │  	ldr	r5, [r5, r2]
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	orrs	r2, r3
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	add.w	r2, r6, r2, lsl #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #120]	@ (5637f8 <spr_noaccess@@Base+0xd628>)
│ │ │ │ +	ldr	r3, [pc, #120]	@ (563804 <spr_noaccess@@Base+0xd634>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #124]	@ (563804 <spr_noaccess@@Base+0xd634>)
│ │ │ │ +	ldr	r1, [pc, #124]	@ (563810 <spr_noaccess@@Base+0xd640>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #2208	@ 0x8a0
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	add.w	r3, r2, r8
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │ @@ -1212955,54 +1212960,54 @@
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	sub	sp, #472	@ 0x1d8
│ │ │ │ +	sub	sp, #424	@ 0x1a8
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	strb	r2, [r0, #8]
│ │ │ │ +	strb	r6, [r6, #7]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r6, [r2, #92]	@ 0x5c
│ │ │ │ +	str	r2, [r1, #92]	@ 0x5c
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #8
│ │ │ │ -	ldr	r5, [pc, #180]	@ (5638d4 <spr_noaccess@@Base+0xd704>)
│ │ │ │ +	ldr	r5, [pc, #180]	@ (5638e0 <spr_noaccess@@Base+0xd710>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	5638c0 <spr_noaccess@@Base+0xd6f0>
│ │ │ │ +	beq.n	5638cc <spr_noaccess@@Base+0xd6fc>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #164]	@ (5638d8 <spr_noaccess@@Base+0xd708>)
│ │ │ │ +	ldr	r2, [pc, #164]	@ (5638e4 <spr_noaccess@@Base+0xd714>)
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	movw	r6, #41640	@ 0xa2a8
│ │ │ │  	mov	r7, r0
│ │ │ │  	mov	r0, r8
│ │ │ │  	ldr	r5, [r5, r2]
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	orrs	r2, r3
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	add.w	r2, r6, r2, lsl #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #120]	@ (5638d0 <spr_noaccess@@Base+0xd700>)
│ │ │ │ +	ldr	r3, [pc, #120]	@ (5638dc <spr_noaccess@@Base+0xd70c>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #124]	@ (5638dc <spr_noaccess@@Base+0xd70c>)
│ │ │ │ +	ldr	r1, [pc, #124]	@ (5638e8 <spr_noaccess@@Base+0xd718>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	addw	r1, r1, #2340	@ 0x924
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	add.w	r3, r2, r8
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │ @@ -1213034,37 +1213039,37 @@
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	add	sp, #120	@ 0x78
│ │ │ │ +	add	sp, #72	@ 0x48
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	strb	r2, [r5, #4]
│ │ │ │ +	strb	r6, [r3, #4]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r6, [r7, #76]	@ 0x4c
│ │ │ │ +	str	r2, [r6, #76]	@ 0x4c
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r5, [pc, #108]	@ (563960 <spr_noaccess@@Base+0xd790>)
│ │ │ │ +	ldr	r5, [pc, #108]	@ (56396c <spr_noaccess@@Base+0xd79c>)
│ │ │ │  	mov	fp, r1
│ │ │ │  	mov	sl, r2
│ │ │ │  	mov	r9, r3
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldr	r6, [sp, #48]	@ 0x30
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #96]	@ (563964 <spr_noaccess@@Base+0xd794>)
│ │ │ │ +	ldr	r3, [pc, #96]	@ (563970 <spr_noaccess@@Base+0xd7a0>)
│ │ │ │  	add	r5, pc
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	mov	r8, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r4, [r5, r3]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1213091,15 +1213096,15 @@
│ │ │ │  	mov	r2, r7
│ │ │ │  	ldr	r0, [r4, #0]
│ │ │ │  	mov	r1, r8
│ │ │ │  	mov	ip, r6
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	bx	ip
│ │ │ │ -	strb	r0, [r1, #1]
│ │ │ │ +	strb	r4, [r7, #0]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ @@ -1213116,26 +1213121,26 @@
│ │ │ │  	nop
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	mov	r4, r0
│ │ │ │ -	ldr	r5, [pc, #176]	@ (563a54 <spr_noaccess@@Base+0xd884>)
│ │ │ │ +	ldr	r5, [pc, #176]	@ (563a60 <spr_noaccess@@Base+0xd890>)
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	563a46 <spr_noaccess@@Base+0xd876>
│ │ │ │ +	beq.n	563a52 <spr_noaccess@@Base+0xd882>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #148]	@ (563a58 <spr_noaccess@@Base+0xd888>)
│ │ │ │ +	ldr	r2, [pc, #148]	@ (563a64 <spr_noaccess@@Base+0xd894>)
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	movw	r7, #41640	@ 0xa2a8
│ │ │ │  	mov	sl, r0
│ │ │ │  	mov	r0, r9
│ │ │ │  	ldr	r5, [r5, r2]
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │ @@ -1213178,38 +1213183,38 @@
│ │ │ │  	orrs	r2, r3
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldr	r0, [r5, #120]	@ 0x78
│ │ │ │ +	ldr	r4, [r3, #120]	@ 0x78
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r3, r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	mov	r4, r0
│ │ │ │ -	ldr	r5, [pc, #188]	@ (563b30 <spr_noaccess@@Base+0xd960>)
│ │ │ │ +	ldr	r5, [pc, #188]	@ (563b3c <spr_noaccess@@Base+0xd96c>)
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	563b24 <spr_noaccess@@Base+0xd954>
│ │ │ │ +	beq.n	563b30 <spr_noaccess@@Base+0xd960>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #160]	@ (563b34 <spr_noaccess@@Base+0xd964>)
│ │ │ │ +	ldr	r2, [pc, #160]	@ (563b40 <spr_noaccess@@Base+0xd970>)
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r8, r0
│ │ │ │  	mov	r0, r9
│ │ │ │  	ldr	r5, [r5, r2]
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │ @@ -1213254,25 +1213259,25 @@
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r0, [r3, #108]	@ 0x6c
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r4, [r1, #108]	@ 0x6c
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	mov	r3, r0
│ │ │ │ -	ldr	r1, [pc, #156]	@ (563bdc <spr_noaccess@@Base+0xda0c>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (563be8 <spr_noaccess@@Base+0xda18>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	563bd0 <spr_noaccess@@Base+0xda00>
│ │ │ │ +	beq.n	563bdc <spr_noaccess@@Base+0xda0c>
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #28
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │ @@ -1213283,26 +1213288,26 @@
│ │ │ │  	ldr	r3, [r3, #84]	@ 0x54
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #100]	@ (563be0 <spr_noaccess@@Base+0xda10>)
│ │ │ │ +	ldr	r3, [pc, #100]	@ (563bec <spr_noaccess@@Base+0xda1c>)
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r4, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #72]	@ (563bd8 <spr_noaccess@@Base+0xda08>)
│ │ │ │ +	ldr	r2, [pc, #72]	@ (563be4 <spr_noaccess@@Base+0xda14>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #76]	@ 563be4 <spr_noaccess@@Base+0xda14>
│ │ │ │ +	ldr.w	ip, [pc, #76]	@ 563bf0 <spr_noaccess@@Base+0xda20>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #12]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r4, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1213319,29 +1213324,29 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	add	r4, sp, #912	@ 0x390
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	add	r4, sp, #864	@ 0x360
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldr	r4, [r1, #96]	@ 0x60
│ │ │ │ +	ldr	r0, [r0, #96]	@ 0x60
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r2, [r0, #28]
│ │ │ │ +	str	r6, [r6, #24]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	mov	r3, r0
│ │ │ │ -	ldr	r1, [pc, #156]	@ (563c8c <spr_noaccess@@Base+0xdabc>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (563c98 <spr_noaccess@@Base+0xdac8>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	563c80 <spr_noaccess@@Base+0xdab0>
│ │ │ │ +	beq.n	563c8c <spr_noaccess@@Base+0xdabc>
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #28
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │ @@ -1213352,26 +1213357,26 @@
│ │ │ │  	ldr	r3, [r3, #84]	@ 0x54
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #100]	@ (563c90 <spr_noaccess@@Base+0xdac0>)
│ │ │ │ +	ldr	r3, [pc, #100]	@ (563c9c <spr_noaccess@@Base+0xdacc>)
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r4, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #72]	@ (563c88 <spr_noaccess@@Base+0xdab8>)
│ │ │ │ +	ldr	r2, [pc, #72]	@ (563c94 <spr_noaccess@@Base+0xdac4>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #76]	@ 563c94 <spr_noaccess@@Base+0xdac4>
│ │ │ │ +	ldr.w	ip, [pc, #76]	@ 563ca0 <spr_noaccess@@Base+0xdad0>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #12]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r4, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1213388,29 +1213393,29 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	add	r4, sp, #208	@ 0xd0
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	add	r4, sp, #160	@ 0xa0
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldr	r4, [r3, #84]	@ 0x54
│ │ │ │ +	ldr	r0, [r2, #84]	@ 0x54
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r2, [r2, #16]
│ │ │ │ +	str	r6, [r0, #16]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	mov	r3, r0
│ │ │ │ -	ldr	r1, [pc, #156]	@ (563d3c <spr_noaccess@@Base+0xdb6c>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (563d48 <spr_noaccess@@Base+0xdb78>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	563d30 <spr_noaccess@@Base+0xdb60>
│ │ │ │ +	beq.n	563d3c <spr_noaccess@@Base+0xdb6c>
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #28
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │ @@ -1213421,26 +1213426,26 @@
│ │ │ │  	ldr	r3, [r3, #84]	@ 0x54
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #100]	@ (563d40 <spr_noaccess@@Base+0xdb70>)
│ │ │ │ +	ldr	r3, [pc, #100]	@ (563d4c <spr_noaccess@@Base+0xdb7c>)
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r4, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #72]	@ (563d38 <spr_noaccess@@Base+0xdb68>)
│ │ │ │ +	ldr	r2, [pc, #72]	@ (563d44 <spr_noaccess@@Base+0xdb74>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #76]	@ 563d44 <spr_noaccess@@Base+0xdb74>
│ │ │ │ +	ldr.w	ip, [pc, #76]	@ 563d50 <spr_noaccess@@Base+0xdb80>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #12]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r4, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1213457,41 +1213462,41 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	add	r3, sp, #528	@ 0x210
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	add	r3, sp, #480	@ 0x1e0
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldr	r4, [r5, #72]	@ 0x48
│ │ │ │ +	ldr	r0, [r4, #72]	@ 0x48
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r2, [r4, #4]
│ │ │ │ +	str	r6, [r2, #4]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	mov	r4, r0
│ │ │ │ -	ldr	r5, [pc, #188]	@ (563e1c <spr_noaccess@@Base+0xdc4c>)
│ │ │ │ +	ldr	r5, [pc, #188]	@ (563e28 <spr_noaccess@@Base+0xdc58>)
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	563e0e <spr_noaccess@@Base+0xdc3e>
│ │ │ │ +	beq.n	563e1a <spr_noaccess@@Base+0xdc4a>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #160]	@ (563e20 <spr_noaccess@@Base+0xdc50>)
│ │ │ │ +	ldr	r2, [pc, #160]	@ (563e2c <spr_noaccess@@Base+0xdc5c>)
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	movw	r8, #41640	@ 0xa2a8
│ │ │ │  	mov	r7, r0
│ │ │ │  	mov	r0, sl
│ │ │ │  	ldr	r5, [r5, r2]
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │ @@ -1213539,38 +1213544,38 @@
│ │ │ │  	orrs	r2, r3
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldr	r4, [r5, #60]	@ 0x3c
│ │ │ │ +	ldr	r0, [r4, #60]	@ 0x3c
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	mov	r4, r0
│ │ │ │ -	ldr	r5, [pc, #200]	@ (563f04 <spr_noaccess@@Base+0xdd34>)
│ │ │ │ +	ldr	r5, [pc, #200]	@ (563f10 <spr_noaccess@@Base+0xdd40>)
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	563ef8 <spr_noaccess@@Base+0xdd28>
│ │ │ │ +	beq.n	563f04 <spr_noaccess@@Base+0xdd34>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #172]	@ (563f08 <spr_noaccess@@Base+0xdd38>)
│ │ │ │ +	ldr	r2, [pc, #172]	@ (563f14 <spr_noaccess@@Base+0xdd44>)
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r9, r0
│ │ │ │  	mov	r0, r8
│ │ │ │  	ldr	r5, [r5, r2]
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │ @@ -1213619,39 +1213624,39 @@
│ │ │ │  	orrs	r2, r4
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r0, [r2, #48]	@ 0x30
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r4, [r0, #48]	@ 0x30
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r6, [pc, #200]	@ (563fec <spr_noaccess@@Base+0xde1c>)
│ │ │ │ +	ldr	r6, [pc, #200]	@ (563ff8 <spr_noaccess@@Base+0xde28>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	add	r6, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	563fdc <spr_noaccess@@Base+0xde0c>
│ │ │ │ +	beq.n	563fe8 <spr_noaccess@@Base+0xde18>
│ │ │ │  	ldr.w	r9, [r0, #84]	@ 0x54
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #168]	@ (563ff0 <spr_noaccess@@Base+0xde20>)
│ │ │ │ +	ldr	r3, [pc, #168]	@ (563ffc <spr_noaccess@@Base+0xde2c>)
│ │ │ │  	mov	fp, r0
│ │ │ │  	movw	r7, #42152	@ 0xa4a8
│ │ │ │  	mov	r0, r4
│ │ │ │  	movw	sl, #42144	@ 0xa4a0
│ │ │ │  	ldr	r6, [r6, r3]
│ │ │ │  	ubfx	r3, r9, #11, #5
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ @@ -1213701,35 +1213706,35 @@
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldr	r6, [r4, #32]
│ │ │ │ +	ldr	r2, [r3, #32]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r5, [pc, #108]	@ (564078 <spr_noaccess@@Base+0xdea8>)
│ │ │ │ +	ldr	r5, [pc, #108]	@ (564084 <spr_noaccess@@Base+0xdeb4>)
│ │ │ │  	add	r5, pc
│ │ │ │ -	cbz	r3, 56406a <spr_noaccess@@Base+0xde9a>
│ │ │ │ +	cbz	r3, 564076 <spr_noaccess@@Base+0xdea6>
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	mov	r4, r1
│ │ │ │  	ldr	r2, [r1, #4]
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #96]	@ (56407c <spr_noaccess@@Base+0xdeac>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (564088 <spr_noaccess@@Base+0xdeb8>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #0]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r5, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1213755,31 +1213760,31 @@
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	bx	r3
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r2, [r0, #20]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r6, [r6, #16]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r3, r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │ -	ldr	r6, [pc, #236]	@ (564180 <spr_noaccess@@Base+0xdfb0>)
│ │ │ │ +	ldr	r6, [pc, #236]	@ (56418c <spr_noaccess@@Base+0xdfbc>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #220]	@ (564184 <spr_noaccess@@Base+0xdfb4>)
│ │ │ │ +	ldr	r3, [pc, #220]	@ (564190 <spr_noaccess@@Base+0xdfc0>)
│ │ │ │  	add	r6, pc
│ │ │ │  	ldr	r2, [r5, #4]
│ │ │ │  	movw	r8, #42152	@ 0xa4a8
│ │ │ │  	mov	r9, r0
│ │ │ │  	mov	r0, r7
│ │ │ │  	ldr	r6, [r6, r3]
│ │ │ │  	add.w	r2, r8, r2, lsl #4
│ │ │ │ @@ -1213830,108 +1213835,108 @@
│ │ │ │  	ldr	r2, [r5, #0]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	mov	r0, r4
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldrb	r3, [r5, #12]
│ │ │ │ -	cbnz	r3, 564154 <spr_noaccess@@Base+0xdf84>
│ │ │ │ +	cbnz	r3, 564160 <spr_noaccess@@Base+0xdf90>
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, r6, r7, r8, r9, pc}
│ │ │ │ -	ldr	r5, [pc, #48]	@ (564188 <spr_noaccess@@Base+0xdfb8>)
│ │ │ │ +	ldr	r5, [pc, #48]	@ (564194 <spr_noaccess@@Base+0xdfc4>)
│ │ │ │  	mov	r1, r4
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r0, [r5, #152]	@ 0x98
│ │ │ │  	bl	4d180c <tcg_gen_extrl_i64_i32@@Base>
│ │ │ │  	ldr.w	r1, [r5, #152]	@ 0x98
│ │ │ │  	movs	r2, #10
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │  	ldr.w	r1, [r5, #152]	@ 0x98
│ │ │ │  	movs	r2, #2
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov	r0, r1
│ │ │ │  	b.w	4ca7f4 <tcg_gen_xori_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	ldr	r6, [r4, #8]
│ │ │ │ +	ldr	r2, [r3, #8]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r6, #248	@ 0xf8
│ │ │ │ +	cmp	r6, #236	@ 0xec
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r3, [pc, #228]	@ (564284 <spr_noaccess@@Base+0xe0b4>)
│ │ │ │ +	ldr	r3, [pc, #228]	@ (564290 <spr_noaccess@@Base+0xe0c0>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	add	r3, pc
│ │ │ │  	lsls	r1, r1, #31
│ │ │ │ -	bpl.n	5641fc <spr_noaccess@@Base+0xe02c>
│ │ │ │ +	bpl.n	564208 <spr_noaccess@@Base+0xe038>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56426c <spr_noaccess@@Base+0xe09c>
│ │ │ │ +	beq.n	564278 <spr_noaccess@@Base+0xe0a8>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r5, [pc, #200]	@ (564288 <spr_noaccess@@Base+0xe0b8>)
│ │ │ │ +	ldr	r5, [pc, #200]	@ (564294 <spr_noaccess@@Base+0xe0c4>)
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #184]	@ (56428c <spr_noaccess@@Base+0xe0bc>)
│ │ │ │ +	ldr	r2, [pc, #184]	@ (564298 <spr_noaccess@@Base+0xe0c8>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, ip, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #180]	@ (564290 <spr_noaccess@@Base+0xe0c0>)
│ │ │ │ +	ldr	r1, [pc, #180]	@ (56429c <spr_noaccess@@Base+0xe0cc>)
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	add	r1, pc
│ │ │ │ -	ldr	r2, [pc, #152]	@ (56427c <spr_noaccess@@Base+0xe0ac>)
│ │ │ │ +	ldr	r2, [pc, #152]	@ (564288 <spr_noaccess@@Base+0xe0b8>)
│ │ │ │  	addw	r1, r1, #2868	@ 0xb34
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r2, [ip, r2]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r6
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ -	b.n	56424a <spr_noaccess@@Base+0xe07a>
│ │ │ │ +	b.n	564256 <spr_noaccess@@Base+0xe086>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56426c <spr_noaccess@@Base+0xe09c>
│ │ │ │ +	beq.n	564278 <spr_noaccess@@Base+0xe0a8>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r5, [pc, #132]	@ (564294 <spr_noaccess@@Base+0xe0c4>)
│ │ │ │ +	ldr	r5, [pc, #132]	@ (5642a0 <spr_noaccess@@Base+0xe0d0>)
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #104]	@ (56428c <spr_noaccess@@Base+0xe0bc>)
│ │ │ │ +	ldr	r2, [pc, #104]	@ (564298 <spr_noaccess@@Base+0xe0c8>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, ip, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #108]	@ (564298 <spr_noaccess@@Base+0xe0c8>)
│ │ │ │ +	ldr	r1, [pc, #108]	@ (5642a4 <spr_noaccess@@Base+0xe0d4>)
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	add	r1, pc
│ │ │ │ -	ldr	r2, [pc, #76]	@ (564280 <spr_noaccess@@Base+0xe0b0>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (56428c <spr_noaccess@@Base+0xe0bc>)
│ │ │ │  	addw	r1, r1, #3000	@ 0xbb8
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r2, [ip, r2]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │ @@ -1213949,96 +1213954,96 @@
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	add	r6, pc, #600	@ (adr r6, 5644d8 <spr_noaccess@@Base+0xe308>)
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	add	r6, pc, #552	@ (adr r6, 5644b4 <spr_noaccess@@Base+0xe2e4>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	add	r6, pc, #280	@ (adr r6, 56439c <spr_noaccess@@Base+0xe1cc>)
│ │ │ │ +	add	r6, pc, #232	@ (adr r6, 564378 <spr_noaccess@@Base+0xe1a8>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	str	r6, [r4, #120]	@ 0x78
│ │ │ │ +	str	r2, [r3, #120]	@ 0x78
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	cmp	r6, #138	@ 0x8a
│ │ │ │ +	cmp	r6, #126	@ 0x7e
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrh	r2, [r0, r6]
│ │ │ │ +	ldrh	r6, [r6, r5]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	cmp	r6, #58	@ 0x3a
│ │ │ │ +	cmp	r6, #46	@ 0x2e
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	ldrh	r2, [r6, r4]
│ │ │ │ +	ldrh	r6, [r4, r4]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r3, [pc, #228]	@ (564394 <spr_noaccess@@Base+0xe1c4>)
│ │ │ │ +	ldr	r3, [pc, #228]	@ (5643a0 <spr_noaccess@@Base+0xe1d0>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	add	r3, pc
│ │ │ │  	lsls	r1, r1, #31
│ │ │ │ -	bpl.n	56430c <spr_noaccess@@Base+0xe13c>
│ │ │ │ +	bpl.n	564318 <spr_noaccess@@Base+0xe148>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56437c <spr_noaccess@@Base+0xe1ac>
│ │ │ │ +	beq.n	564388 <spr_noaccess@@Base+0xe1b8>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r5, [pc, #200]	@ (564398 <spr_noaccess@@Base+0xe1c8>)
│ │ │ │ +	ldr	r5, [pc, #200]	@ (5643a4 <spr_noaccess@@Base+0xe1d4>)
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #184]	@ (56439c <spr_noaccess@@Base+0xe1cc>)
│ │ │ │ +	ldr	r2, [pc, #184]	@ (5643a8 <spr_noaccess@@Base+0xe1d8>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, ip, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #180]	@ (5643a0 <spr_noaccess@@Base+0xe1d0>)
│ │ │ │ +	ldr	r1, [pc, #180]	@ (5643ac <spr_noaccess@@Base+0xe1dc>)
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	add	r1, pc
│ │ │ │ -	ldr	r2, [pc, #152]	@ (56438c <spr_noaccess@@Base+0xe1bc>)
│ │ │ │ +	ldr	r2, [pc, #152]	@ (564398 <spr_noaccess@@Base+0xe1c8>)
│ │ │ │  	addw	r1, r1, #3132	@ 0xc3c
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r2, [ip, r2]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r6
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ -	b.n	56435a <spr_noaccess@@Base+0xe18a>
│ │ │ │ +	b.n	564366 <spr_noaccess@@Base+0xe196>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56437c <spr_noaccess@@Base+0xe1ac>
│ │ │ │ +	beq.n	564388 <spr_noaccess@@Base+0xe1b8>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r5, [pc, #132]	@ (5643a4 <spr_noaccess@@Base+0xe1d4>)
│ │ │ │ +	ldr	r5, [pc, #132]	@ (5643b0 <spr_noaccess@@Base+0xe1e0>)
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #104]	@ (56439c <spr_noaccess@@Base+0xe1cc>)
│ │ │ │ +	ldr	r2, [pc, #104]	@ (5643a8 <spr_noaccess@@Base+0xe1d8>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, ip, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #108]	@ (5643a8 <spr_noaccess@@Base+0xe1d8>)
│ │ │ │ +	ldr	r1, [pc, #108]	@ (5643b4 <spr_noaccess@@Base+0xe1e4>)
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	add	r1, pc
│ │ │ │ -	ldr	r2, [pc, #76]	@ (564390 <spr_noaccess@@Base+0xe1c0>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (56439c <spr_noaccess@@Base+0xe1cc>)
│ │ │ │  	add.w	r1, r1, #3264	@ 0xcc0
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r2, [ip, r2]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │ @@ -1214056,46 +1214061,46 @@
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	add	r5, pc, #536	@ (adr r5, 5645a8 <spr_noaccess@@Base+0xe3d8>)
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	add	r5, pc, #488	@ (adr r5, 564584 <spr_noaccess@@Base+0xe3b4>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	add	r5, pc, #216	@ (adr r5, 56446c <spr_noaccess@@Base+0xe29c>)
│ │ │ │ +	add	r5, pc, #168	@ (adr r5, 564448 <spr_noaccess@@Base+0xe278>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	str	r6, [r2, #104]	@ 0x68
│ │ │ │ +	str	r2, [r1, #104]	@ 0x68
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	cmp	r5, #122	@ 0x7a
│ │ │ │ +	cmp	r5, #110	@ 0x6e
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrh	r2, [r6, r1]
│ │ │ │ +	ldrh	r6, [r4, r1]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	cmp	r5, #42	@ 0x2a
│ │ │ │ +	cmp	r5, #30
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	ldrh	r2, [r4, r0]
│ │ │ │ +	ldrh	r6, [r2, r0]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r4, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #8
│ │ │ │ -	ldr	r3, [pc, #112]	@ (564434 <spr_noaccess@@Base+0xe264>)
│ │ │ │ +	ldr	r3, [pc, #112]	@ (564440 <spr_noaccess@@Base+0xe270>)
│ │ │ │  	add	r3, pc
│ │ │ │ -	cbz	r4, 564426 <spr_noaccess@@Base+0xe256>
│ │ │ │ +	cbz	r4, 564432 <spr_noaccess@@Base+0xe262>
│ │ │ │  	ldr	r5, [r1, #0]
│ │ │ │  	mov	r8, r2
│ │ │ │  	mov	r4, r1
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #96]	@ (564438 <spr_noaccess@@Base+0xe268>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (564444 <spr_noaccess@@Base+0xe274>)
│ │ │ │  	ldr	r3, [sp, #4]
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1214123,38 +1214128,38 @@
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	bx	ip
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	str	r0, [r1, #88]	@ 0x58
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	str	r4, [r7, #84]	@ 0x54
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #8
│ │ │ │ -	ldr	r6, [pc, #216]	@ (56452c <spr_noaccess@@Base+0xe35c>)
│ │ │ │ +	ldr	r6, [pc, #216]	@ (564538 <spr_noaccess@@Base+0xe368>)
│ │ │ │  	add	r6, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56451e <spr_noaccess@@Base+0xe34e>
│ │ │ │ +	beq.n	56452a <spr_noaccess@@Base+0xe35a>
│ │ │ │  	ldr	r5, [r0, #84]	@ 0x54
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #188]	@ (564530 <spr_noaccess@@Base+0xe360>)
│ │ │ │ +	ldr	r3, [pc, #188]	@ (56453c <spr_noaccess@@Base+0xe36c>)
│ │ │ │  	ubfx	r2, r5, #11, #5
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	mov	sl, r0
│ │ │ │  	mov	r0, r4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r7, [r6, r3]
│ │ │ │  	ubfx	r6, r5, #16, #5
│ │ │ │ @@ -1214214,44 +1214219,44 @@
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	str	r0, [r7, #76]	@ 0x4c
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	str	r4, [r5, #76]	@ 0x4c
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldr.w	r4, [r0, #144]	@ 0x90
│ │ │ │  	mov	r5, r3
│ │ │ │ -	ldr	r3, [pc, #192]	@ (56460c <spr_noaccess@@Base+0xe43c>)
│ │ │ │ +	ldr	r3, [pc, #192]	@ (564618 <spr_noaccess@@Base+0xe448>)
│ │ │ │  	sub	sp, #12
│ │ │ │  	and.w	r4, r4, #1048576	@ 0x100000
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r4, #0
│ │ │ │ -	beq.n	5645f0 <spr_noaccess@@Base+0xe420>
│ │ │ │ +	beq.n	5645fc <spr_noaccess@@Base+0xe42c>
│ │ │ │  	mov	fp, r2
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	mov	r7, r5
│ │ │ │  	mov	r5, r1
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	564602 <spr_noaccess@@Base+0xe432>
│ │ │ │ +	beq.n	56460e <spr_noaccess@@Base+0xe43e>
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #148]	@ (564610 <spr_noaccess@@Base+0xe440>)
│ │ │ │ +	ldr	r2, [pc, #148]	@ (56461c <spr_noaccess@@Base+0xe44c>)
│ │ │ │  	mov	sl, r0
│ │ │ │  	ldr	r3, [sp, #4]
│ │ │ │  	movs	r4, #0
│ │ │ │  	ldr	r6, [r3, r2]
│ │ │ │  	ldr	r2, [r5, #4]
│ │ │ │  	mov	r0, r9
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │ @@ -1214277,54 +1214282,54 @@
│ │ │ │  	blx	r7
│ │ │ │  	ldr	r2, [r5, #0]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	mov	r0, sl
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	add.w	r2, r4, r2, lsl #4
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	cbz	r4, 5645ec <spr_noaccess@@Base+0xe41c>
│ │ │ │ +	cbz	r4, 5645f8 <spr_noaccess@@Base+0xe428>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	movs	r4, #8
│ │ │ │ -	b.n	564582 <spr_noaccess@@Base+0xe3b2>
│ │ │ │ +	b.n	56458e <spr_noaccess@@Base+0xe3be>
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	5645d6 <spr_noaccess@@Base+0xe406>
│ │ │ │ -	str	r2, [r7, #60]	@ 0x3c
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	5645e2 <spr_noaccess@@Base+0xe412>
│ │ │ │ +	str	r6, [r5, #60]	@ 0x3c
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r3, r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	mov	r4, r0
│ │ │ │ -	ldr	r6, [pc, #200]	@ (5646f4 <spr_noaccess@@Base+0xe524>)
│ │ │ │ +	ldr	r6, [pc, #200]	@ (564700 <spr_noaccess@@Base+0xe530>)
│ │ │ │  	add	r6, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	5646e8 <spr_noaccess@@Base+0xe518>
│ │ │ │ +	beq.n	5646f4 <spr_noaccess@@Base+0xe524>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #184]	@ (5646f8 <spr_noaccess@@Base+0xe528>)
│ │ │ │ +	ldr	r2, [pc, #184]	@ (564704 <spr_noaccess@@Base+0xe534>)
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	movw	r7, #41640	@ 0xa2a8
│ │ │ │  	mov	r9, r0
│ │ │ │  	mov	r0, r5
│ │ │ │  	ldr	r6, [r6, r2]
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │ @@ -1214380,33 +1214385,33 @@
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	str	r0, [r4, #48]	@ 0x30
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	str	r4, [r2, #48]	@ 0x30
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │ -	ldr	r6, [pc, #260]	@ (564814 <spr_noaccess@@Base+0xe644>)
│ │ │ │ +	ldr	r6, [pc, #260]	@ (564820 <spr_noaccess@@Base+0xe650>)
│ │ │ │  	sub	sp, #8
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	sl, r1
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #240]	@ (564818 <spr_noaccess@@Base+0xe648>)
│ │ │ │ +	ldr	r3, [pc, #240]	@ (564824 <spr_noaccess@@Base+0xe654>)
│ │ │ │  	add	r6, pc
│ │ │ │  	ldr	r2, [r5, #4]
│ │ │ │  	mov	r8, r0
│ │ │ │  	mov	r0, r7
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	movw	r9, #42152	@ 0xa4a8
│ │ │ │  	ldr	r6, [r6, r3]
│ │ │ │ @@ -1214463,24 +1214468,24 @@
│ │ │ │  	ldr	r2, [r5, #0]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	mov	r0, r4
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldrb	r3, [r5, #12]
│ │ │ │ -	cbnz	r3, 5647e6 <spr_noaccess@@Base+0xe616>
│ │ │ │ +	cbnz	r3, 5647f2 <spr_noaccess@@Base+0xe622>
│ │ │ │  	add	sp, #8
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, pc}
│ │ │ │ -	ldr	r5, [pc, #52]	@ (56481c <spr_noaccess@@Base+0xe64c>)
│ │ │ │ +	ldr	r5, [pc, #52]	@ (564828 <spr_noaccess@@Base+0xe658>)
│ │ │ │  	mov	r1, r4
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r0, [r5, #152]	@ 0x98
│ │ │ │  	bl	4d180c <tcg_gen_extrl_i64_i32@@Base>
│ │ │ │  	ldr.w	r1, [r5, #152]	@ 0x98
│ │ │ │  	movs	r2, #10
│ │ │ │  	mov	r0, r1
│ │ │ │ @@ -1214488,38 +1214493,38 @@
│ │ │ │  	ldr.w	r1, [r5, #152]	@ 0x98
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	b.w	4ca7f4 <tcg_gen_xori_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	str	r6, [r4, #32]
│ │ │ │ +	str	r2, [r3, #32]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r0, #102	@ 0x66
│ │ │ │ +	cmp	r0, #90	@ 0x5a
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	mov	r4, r0
│ │ │ │ -	ldr	r6, [pc, #212]	@ (56490c <spr_noaccess@@Base+0xe73c>)
│ │ │ │ +	ldr	r6, [pc, #212]	@ (564918 <spr_noaccess@@Base+0xe748>)
│ │ │ │  	add	r6, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	5648fe <spr_noaccess@@Base+0xe72e>
│ │ │ │ +	beq.n	56490a <spr_noaccess@@Base+0xe73a>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #184]	@ (564910 <spr_noaccess@@Base+0xe740>)
│ │ │ │ +	ldr	r2, [pc, #184]	@ (56491c <spr_noaccess@@Base+0xe74c>)
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	movw	r9, #41640	@ 0xa2a8
│ │ │ │  	mov	r8, r0
│ │ │ │  	mov	r0, sl
│ │ │ │  	ldr	r6, [r6, r2]
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │ @@ -1214577,37 +1214582,37 @@
│ │ │ │  	orrs	r2, r3
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	str	r4, [r2, #16]
│ │ │ │ +	str	r0, [r1, #16]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #164]	@ (5649d0 <spr_noaccess@@Base+0xe800>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (5649dc <spr_noaccess@@Base+0xe80c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5649be <spr_noaccess@@Base+0xe7ee>
│ │ │ │ +	beq.n	5649ca <spr_noaccess@@Base+0xe7fa>
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #144]	@ (5649d4 <spr_noaccess@@Base+0xe804>)
│ │ │ │ +	ldr	r1, [pc, #144]	@ (5649e0 <spr_noaccess@@Base+0xe810>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1214619,19 +1214624,19 @@
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r0, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r4, [pc, #96]	@ (5649d8 <spr_noaccess@@Base+0xe808>)
│ │ │ │ +	ldr	r4, [pc, #96]	@ (5649e4 <spr_noaccess@@Base+0xe814>)
│ │ │ │  	ubfx	r0, r0, #11, #5
│ │ │ │  	add	r4, pc
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #72]	@ (5649cc <spr_noaccess@@Base+0xe7fc>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (5649d8 <spr_noaccess@@Base+0xe808>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	addw	r1, r4, #3396	@ 0xd44
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │ @@ -1214649,40 +1214654,40 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r6, [sp, #960]	@ 0x3c0
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r6, [sp, #912]	@ 0x390
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	str	r0, [r4, #0]
│ │ │ │ +	str	r4, [r2, #0]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strh	r4, [r4, r7]
│ │ │ │ +	strh	r0, [r3, r7]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #164]	@ (564a98 <spr_noaccess@@Base+0xe8c8>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (564aa4 <spr_noaccess@@Base+0xe8d4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	564a86 <spr_noaccess@@Base+0xe8b6>
│ │ │ │ +	beq.n	564a92 <spr_noaccess@@Base+0xe8c2>
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #144]	@ (564a9c <spr_noaccess@@Base+0xe8cc>)
│ │ │ │ +	ldr	r1, [pc, #144]	@ (564aa8 <spr_noaccess@@Base+0xe8d8>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1214694,19 +1214699,19 @@
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r0, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r4, [pc, #96]	@ (564aa0 <spr_noaccess@@Base+0xe8d0>)
│ │ │ │ +	ldr	r4, [pc, #96]	@ (564aac <spr_noaccess@@Base+0xe8dc>)
│ │ │ │  	ubfx	r0, r0, #11, #5
│ │ │ │  	add	r4, pc
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #72]	@ (564a94 <spr_noaccess@@Base+0xe8c4>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (564aa0 <spr_noaccess@@Base+0xe8d0>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	addw	r1, r4, #3528	@ 0xdc8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │ @@ -1214724,40 +1214729,40 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r6, [sp, #160]	@ 0xa0
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r6, [sp, #112]	@ 0x70
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldrsh	r0, [r3, r5]
│ │ │ │ +	ldrsh	r4, [r1, r5]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strh	r4, [r3, r4]
│ │ │ │ +	strh	r0, [r2, r4]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #168]	@ (564b64 <spr_noaccess@@Base+0xe994>)
│ │ │ │ +	ldr	r3, [pc, #168]	@ (564b70 <spr_noaccess@@Base+0xe9a0>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	564b50 <spr_noaccess@@Base+0xe980>
│ │ │ │ +	beq.n	564b5c <spr_noaccess@@Base+0xe98c>
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #148]	@ (564b68 <spr_noaccess@@Base+0xe998>)
│ │ │ │ +	ldr	r1, [pc, #148]	@ (564b74 <spr_noaccess@@Base+0xe9a4>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1214769,30 +1214774,30 @@
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldrb.w	r0, [r4, #85]	@ 0x55
│ │ │ │ -	ldr	r4, [pc, #100]	@ (564b6c <spr_noaccess@@Base+0xe99c>)
│ │ │ │ +	ldr	r4, [pc, #100]	@ (564b78 <spr_noaccess@@Base+0xe9a8>)
│ │ │ │  	ubfx	r0, r0, #1, #1
│ │ │ │  	add	r4, pc
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #76]	@ (564b60 <spr_noaccess@@Base+0xe990>)
│ │ │ │ +	ldr	r3, [pc, #76]	@ (564b6c <spr_noaccess@@Base+0xe99c>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	adds	r1, r7, r2
│ │ │ │  	adds	r3, r6, r2
│ │ │ │  	ldr.w	r0, [r4, #152]	@ 0x98
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │ -	ldr	r1, [pc, #64]	@ (564b70 <spr_noaccess@@Base+0xe9a0>)
│ │ │ │ +	ldr	r1, [pc, #64]	@ (564b7c <spr_noaccess@@Base+0xe9ac>)
│ │ │ │  	add	r2, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	addw	r1, r1, #3660	@ 0xe4c
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r0, #0
│ │ │ │ @@ -1214802,43 +1214807,43 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldr	r5, [sp, #400]	@ 0x190
│ │ │ │ +	ldr	r5, [sp, #352]	@ 0x160
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldrsh	r0, [r2, r2]
│ │ │ │ +	ldrsh	r4, [r0, r2]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r5, #68	@ 0x44
│ │ │ │ +	movs	r5, #56	@ 0x38
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	strh	r0, [r6, r0]
│ │ │ │ +	strh	r4, [r4, r0]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #168]	@ (564c34 <spr_noaccess@@Base+0xea64>)
│ │ │ │ +	ldr	r3, [pc, #168]	@ (564c40 <spr_noaccess@@Base+0xea70>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	564c20 <spr_noaccess@@Base+0xea50>
│ │ │ │ +	beq.n	564c2c <spr_noaccess@@Base+0xea5c>
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #148]	@ (564c38 <spr_noaccess@@Base+0xea68>)
│ │ │ │ +	ldr	r1, [pc, #148]	@ (564c44 <spr_noaccess@@Base+0xea74>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1214850,30 +1214855,30 @@
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldrb.w	r0, [r4, #85]	@ 0x55
│ │ │ │ -	ldr	r4, [pc, #100]	@ (564c3c <spr_noaccess@@Base+0xea6c>)
│ │ │ │ +	ldr	r4, [pc, #100]	@ (564c48 <spr_noaccess@@Base+0xea78>)
│ │ │ │  	ubfx	r0, r0, #1, #1
│ │ │ │  	add	r4, pc
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #76]	@ (564c30 <spr_noaccess@@Base+0xea60>)
│ │ │ │ +	ldr	r3, [pc, #76]	@ (564c3c <spr_noaccess@@Base+0xea6c>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	adds	r1, r7, r2
│ │ │ │  	adds	r3, r6, r2
│ │ │ │  	ldr.w	r0, [r4, #152]	@ 0x98
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │ -	ldr	r1, [pc, #64]	@ (564c40 <spr_noaccess@@Base+0xea70>)
│ │ │ │ +	ldr	r1, [pc, #64]	@ (564c4c <spr_noaccess@@Base+0xea7c>)
│ │ │ │  	add	r2, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #3792	@ 0xed0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r0, #0
│ │ │ │ @@ -1214883,43 +1214888,43 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldr	r4, [sp, #592]	@ 0x250
│ │ │ │ +	ldr	r4, [sp, #544]	@ 0x220
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldrb	r0, [r0, r7]
│ │ │ │ +	ldrb	r4, [r6, r6]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r4, #116	@ 0x74
│ │ │ │ +	movs	r4, #104	@ 0x68
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	str	r0, [r4, r5]
│ │ │ │ +	str	r4, [r2, r5]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #168]	@ (564d04 <spr_noaccess@@Base+0xeb34>)
│ │ │ │ +	ldr	r3, [pc, #168]	@ (564d10 <spr_noaccess@@Base+0xeb40>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	564cf0 <spr_noaccess@@Base+0xeb20>
│ │ │ │ +	beq.n	564cfc <spr_noaccess@@Base+0xeb2c>
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #148]	@ (564d08 <spr_noaccess@@Base+0xeb38>)
│ │ │ │ +	ldr	r1, [pc, #148]	@ (564d14 <spr_noaccess@@Base+0xeb44>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1214931,30 +1214936,30 @@
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldrb.w	r0, [r4, #85]	@ 0x55
│ │ │ │ -	ldr	r4, [pc, #100]	@ (564d0c <spr_noaccess@@Base+0xeb3c>)
│ │ │ │ +	ldr	r4, [pc, #100]	@ (564d18 <spr_noaccess@@Base+0xeb48>)
│ │ │ │  	ubfx	r0, r0, #1, #1
│ │ │ │  	add	r4, pc
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #76]	@ (564d00 <spr_noaccess@@Base+0xeb30>)
│ │ │ │ +	ldr	r3, [pc, #76]	@ (564d0c <spr_noaccess@@Base+0xeb3c>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	adds	r1, r7, r2
│ │ │ │  	adds	r3, r6, r2
│ │ │ │  	ldr.w	r0, [r4, #152]	@ 0x98
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │ -	ldr	r1, [pc, #64]	@ (564d10 <spr_noaccess@@Base+0xeb40>)
│ │ │ │ +	ldr	r1, [pc, #64]	@ (564d1c <spr_noaccess@@Base+0xeb4c>)
│ │ │ │  	add	r2, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	addw	r1, r1, #3924	@ 0xf54
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r0, #0
│ │ │ │ @@ -1214964,43 +1214969,43 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldr	r3, [sp, #784]	@ 0x310
│ │ │ │ +	ldr	r3, [sp, #736]	@ 0x2e0
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldrb	r0, [r6, r3]
│ │ │ │ +	ldrb	r4, [r4, r3]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r3, #164	@ 0xa4
│ │ │ │ +	movs	r3, #152	@ 0x98
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	str	r0, [r2, r2]
│ │ │ │ +	str	r4, [r0, r2]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #168]	@ (564dd4 <spr_noaccess@@Base+0xec04>)
│ │ │ │ +	ldr	r3, [pc, #168]	@ (564de0 <spr_noaccess@@Base+0xec10>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	564dc0 <spr_noaccess@@Base+0xebf0>
│ │ │ │ +	beq.n	564dcc <spr_noaccess@@Base+0xebfc>
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #148]	@ (564dd8 <spr_noaccess@@Base+0xec08>)
│ │ │ │ +	ldr	r1, [pc, #148]	@ (564de4 <spr_noaccess@@Base+0xec14>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1215012,30 +1215017,30 @@
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldrb.w	r0, [r4, #85]	@ 0x55
│ │ │ │ -	ldr	r4, [pc, #100]	@ (564ddc <spr_noaccess@@Base+0xec0c>)
│ │ │ │ +	ldr	r4, [pc, #100]	@ (564de8 <spr_noaccess@@Base+0xec18>)
│ │ │ │  	ubfx	r0, r0, #1, #1
│ │ │ │  	add	r4, pc
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #76]	@ (564dd0 <spr_noaccess@@Base+0xec00>)
│ │ │ │ +	ldr	r3, [pc, #76]	@ (564ddc <spr_noaccess@@Base+0xec0c>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	adds	r1, r7, r2
│ │ │ │  	adds	r3, r6, r2
│ │ │ │  	ldr.w	r0, [r4, #152]	@ 0x98
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │ -	ldr	r1, [pc, #64]	@ (564de0 <spr_noaccess@@Base+0xec10>)
│ │ │ │ +	ldr	r1, [pc, #64]	@ (564dec <spr_noaccess@@Base+0xec1c>)
│ │ │ │  	add	r2, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	addw	r1, r1, #4056	@ 0xfd8
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r0, #0
│ │ │ │ @@ -1215045,43 +1215050,43 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldr	r2, [sp, #976]	@ 0x3d0
│ │ │ │ +	ldr	r2, [sp, #928]	@ 0x3a0
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldrb	r0, [r4, r0]
│ │ │ │ +	ldrb	r4, [r2, r0]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r2, #212	@ 0xd4
│ │ │ │ +	movs	r2, #200	@ 0xc8
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	ldr	r7, [pc, #768]	@ (5650e4 <spr_noaccess@@Base+0xef14>)
│ │ │ │ +	ldr	r7, [pc, #720]	@ (5650c0 <spr_noaccess@@Base+0xeef0>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #164]	@ (564ea0 <spr_noaccess@@Base+0xecd0>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (564eac <spr_noaccess@@Base+0xecdc>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	564e8e <spr_noaccess@@Base+0xecbe>
│ │ │ │ +	beq.n	564e9a <spr_noaccess@@Base+0xecca>
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #144]	@ (564ea4 <spr_noaccess@@Base+0xecd4>)
│ │ │ │ +	ldr	r1, [pc, #144]	@ (564eb0 <spr_noaccess@@Base+0xece0>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1215093,30 +1215098,30 @@
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldrb.w	r0, [r4, #85]	@ 0x55
│ │ │ │ -	ldr	r4, [pc, #96]	@ (564ea8 <spr_noaccess@@Base+0xecd8>)
│ │ │ │ +	ldr	r4, [pc, #96]	@ (564eb4 <spr_noaccess@@Base+0xece4>)
│ │ │ │  	ubfx	r0, r0, #1, #1
│ │ │ │  	add	r4, pc
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #72]	@ (564e9c <spr_noaccess@@Base+0xeccc>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (564ea8 <spr_noaccess@@Base+0xecd8>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	adds	r1, r7, r2
│ │ │ │  	adds	r3, r6, r2
│ │ │ │  	ldr.w	r0, [r4, #152]	@ 0x98
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │ -	ldr	r1, [pc, #60]	@ (564eac <spr_noaccess@@Base+0xecdc>)
│ │ │ │ +	ldr	r1, [pc, #60]	@ (564eb8 <spr_noaccess@@Base+0xece8>)
│ │ │ │  	add	r2, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	subs	r1, #156	@ 0x9c
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r0, #0
│ │ │ │ @@ -1215126,42 +1215131,42 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r2, [sp, #144]	@ 0x90
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r2, [sp, #96]	@ 0x60
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldrh	r0, [r2, r5]
│ │ │ │ +	ldrh	r4, [r0, r5]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r2, #4
│ │ │ │ +	movs	r1, #248	@ 0xf8
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	ldrsh	r0, [r5, r7]
│ │ │ │ +	ldrsh	r4, [r3, r7]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #164]	@ (564f6c <spr_noaccess@@Base+0xed9c>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (564f78 <spr_noaccess@@Base+0xeda8>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	564f5a <spr_noaccess@@Base+0xed8a>
│ │ │ │ +	beq.n	564f66 <spr_noaccess@@Base+0xed96>
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #144]	@ (564f70 <spr_noaccess@@Base+0xeda0>)
│ │ │ │ +	ldr	r1, [pc, #144]	@ (564f7c <spr_noaccess@@Base+0xedac>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1215173,30 +1215178,30 @@
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldrb.w	r0, [r4, #85]	@ 0x55
│ │ │ │ -	ldr	r4, [pc, #96]	@ (564f74 <spr_noaccess@@Base+0xeda4>)
│ │ │ │ +	ldr	r4, [pc, #96]	@ (564f80 <spr_noaccess@@Base+0xedb0>)
│ │ │ │  	ubfx	r0, r0, #1, #1
│ │ │ │  	add	r4, pc
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #72]	@ (564f68 <spr_noaccess@@Base+0xed98>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (564f74 <spr_noaccess@@Base+0xeda4>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	adds	r1, r7, r2
│ │ │ │  	adds	r3, r6, r2
│ │ │ │  	ldr.w	r0, [r4, #152]	@ 0x98
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │ -	ldr	r1, [pc, #60]	@ (564f78 <spr_noaccess@@Base+0xeda8>)
│ │ │ │ +	ldr	r1, [pc, #60]	@ (564f84 <spr_noaccess@@Base+0xedb4>)
│ │ │ │  	add	r2, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	subs	r1, #24
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r0, #0
│ │ │ │ @@ -1215206,45 +1215211,45 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r1, [sp, #352]	@ 0x160
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r1, [sp, #304]	@ 0x130
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldrh	r4, [r0, r2]
│ │ │ │ +	ldrh	r0, [r7, r1]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r1, #56	@ 0x38
│ │ │ │ +	movs	r1, #44	@ 0x2c
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │ -	ldrsh	r4, [r3, r4]
│ │ │ │ +	ldrsh	r0, [r2, r4]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (56503c <spr_noaccess@@Base+0xee6c>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (565048 <spr_noaccess@@Base+0xee78>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56502a <spr_noaccess@@Base+0xee5a>
│ │ │ │ +	beq.n	565036 <spr_noaccess@@Base+0xee66>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (565040 <spr_noaccess@@Base+0xee70>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (56504c <spr_noaccess@@Base+0xee7c>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1215256,17 +1215261,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (565038 <spr_noaccess@@Base+0xee68>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (565044 <spr_noaccess@@Base+0xee74>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 565044 <spr_noaccess@@Base+0xee74>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 565050 <spr_noaccess@@Base+0xee80>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1215285,43 +1215290,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r0, [sp, #552]	@ 0x228
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r0, [sp, #504]	@ 0x1f8
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldr	r0, [r7, r6]
│ │ │ │ +	ldr	r4, [r5, r6]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrsh	r0, [r4, r1]
│ │ │ │ +	ldrsh	r4, [r2, r1]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (565108 <spr_noaccess@@Base+0xef38>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (565114 <spr_noaccess@@Base+0xef44>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5650f6 <spr_noaccess@@Base+0xef26>
│ │ │ │ +	beq.n	565102 <spr_noaccess@@Base+0xef32>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (56510c <spr_noaccess@@Base+0xef3c>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (565118 <spr_noaccess@@Base+0xef48>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1215333,17 +1215338,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (565104 <spr_noaccess@@Base+0xef34>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (565110 <spr_noaccess@@Base+0xef40>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 565110 <spr_noaccess@@Base+0xef40>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 56511c <spr_noaccess@@Base+0xef4c>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1215362,43 +1215367,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	str	r7, [sp, #760]	@ 0x2f8
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	str	r7, [sp, #712]	@ 0x2c8
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldr	r4, [r5, r3]
│ │ │ │ +	ldr	r0, [r4, r3]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrb	r4, [r2, r6]
│ │ │ │ +	ldrb	r0, [r1, r6]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (5651d4 <spr_noaccess@@Base+0xf004>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (5651e0 <spr_noaccess@@Base+0xf010>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5651c2 <spr_noaccess@@Base+0xeff2>
│ │ │ │ +	beq.n	5651ce <spr_noaccess@@Base+0xeffe>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (5651d8 <spr_noaccess@@Base+0xf008>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (5651e4 <spr_noaccess@@Base+0xf014>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1215410,17 +1215415,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (5651d0 <spr_noaccess@@Base+0xf000>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (5651dc <spr_noaccess@@Base+0xf00c>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 5651dc <spr_noaccess@@Base+0xf00c>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 5651e8 <spr_noaccess@@Base+0xf018>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1215439,43 +1215444,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	str	r6, [sp, #968]	@ 0x3c8
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	str	r6, [sp, #920]	@ 0x398
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldr	r0, [r4, r0]
│ │ │ │ +	ldr	r4, [r2, r0]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrb	r0, [r1, r3]
│ │ │ │ +	ldrb	r4, [r7, r2]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (5652a0 <spr_noaccess@@Base+0xf0d0>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (5652ac <spr_noaccess@@Base+0xf0dc>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56528e <spr_noaccess@@Base+0xf0be>
│ │ │ │ +	beq.n	56529a <spr_noaccess@@Base+0xf0ca>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (5652a4 <spr_noaccess@@Base+0xf0d4>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (5652b0 <spr_noaccess@@Base+0xf0e0>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1215487,17 +1215492,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (56529c <spr_noaccess@@Base+0xf0cc>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (5652a8 <spr_noaccess@@Base+0xf0d8>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 5652a8 <spr_noaccess@@Base+0xf0d8>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 5652b4 <spr_noaccess@@Base+0xf0e4>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1215516,43 +1215521,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	str	r6, [sp, #152]	@ 0x98
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	str	r6, [sp, #104]	@ 0x68
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldrsb	r4, [r2, r5]
│ │ │ │ +	ldrsb	r0, [r1, r5]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrh	r4, [r7, r7]
│ │ │ │ +	ldrh	r0, [r6, r7]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (56536c <spr_noaccess@@Base+0xf19c>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (565378 <spr_noaccess@@Base+0xf1a8>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56535a <spr_noaccess@@Base+0xf18a>
│ │ │ │ +	beq.n	565366 <spr_noaccess@@Base+0xf196>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (565370 <spr_noaccess@@Base+0xf1a0>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (56537c <spr_noaccess@@Base+0xf1ac>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1215564,17 +1215569,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (565368 <spr_noaccess@@Base+0xf198>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (565374 <spr_noaccess@@Base+0xf1a4>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 565374 <spr_noaccess@@Base+0xf1a4>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 565380 <spr_noaccess@@Base+0xf1b0>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1215593,43 +1215598,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	str	r5, [sp, #360]	@ 0x168
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	str	r5, [sp, #312]	@ 0x138
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldrsb	r0, [r1, r2]
│ │ │ │ +	ldrsb	r4, [r7, r1]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrh	r0, [r6, r4]
│ │ │ │ +	ldrh	r4, [r4, r4]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (565438 <spr_noaccess@@Base+0xf268>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (565444 <spr_noaccess@@Base+0xf274>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	565426 <spr_noaccess@@Base+0xf256>
│ │ │ │ +	beq.n	565432 <spr_noaccess@@Base+0xf262>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (56543c <spr_noaccess@@Base+0xf26c>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (565448 <spr_noaccess@@Base+0xf278>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1215641,17 +1215646,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (565434 <spr_noaccess@@Base+0xf264>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (565440 <spr_noaccess@@Base+0xf270>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 565440 <spr_noaccess@@Base+0xf270>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 56544c <spr_noaccess@@Base+0xf27c>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1215670,43 +1215675,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	str	r4, [sp, #568]	@ 0x238
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	str	r4, [sp, #520]	@ 0x208
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	strb	r4, [r7, r6]
│ │ │ │ +	strb	r0, [r6, r6]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrh	r4, [r4, r1]
│ │ │ │ +	ldrh	r0, [r3, r1]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (565504 <spr_noaccess@@Base+0xf334>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (565510 <spr_noaccess@@Base+0xf340>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5654f2 <spr_noaccess@@Base+0xf322>
│ │ │ │ +	beq.n	5654fe <spr_noaccess@@Base+0xf32e>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (565508 <spr_noaccess@@Base+0xf338>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (565514 <spr_noaccess@@Base+0xf344>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1215718,17 +1215723,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (565500 <spr_noaccess@@Base+0xf330>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (56550c <spr_noaccess@@Base+0xf33c>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 56550c <spr_noaccess@@Base+0xf33c>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 565518 <spr_noaccess@@Base+0xf348>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1215747,43 +1215752,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	str	r3, [sp, #776]	@ 0x308
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	str	r3, [sp, #728]	@ 0x2d8
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	strb	r0, [r6, r3]
│ │ │ │ +	strb	r4, [r4, r3]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r0, [r3, r6]
│ │ │ │ +	ldr	r4, [r1, r6]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (5655d0 <spr_noaccess@@Base+0xf400>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (5655dc <spr_noaccess@@Base+0xf40c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5655be <spr_noaccess@@Base+0xf3ee>
│ │ │ │ +	beq.n	5655ca <spr_noaccess@@Base+0xf3fa>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (5655d4 <spr_noaccess@@Base+0xf404>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (5655e0 <spr_noaccess@@Base+0xf410>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1215795,17 +1215800,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (5655cc <spr_noaccess@@Base+0xf3fc>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (5655d8 <spr_noaccess@@Base+0xf408>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 5655d8 <spr_noaccess@@Base+0xf408>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 5655e4 <spr_noaccess@@Base+0xf414>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1215824,43 +1215829,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	str	r2, [sp, #984]	@ 0x3d8
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	str	r2, [sp, #936]	@ 0x3a8
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	strb	r4, [r4, r0]
│ │ │ │ +	strb	r0, [r3, r0]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r4, [r1, r3]
│ │ │ │ +	ldr	r0, [r0, r3]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (56569c <spr_noaccess@@Base+0xf4cc>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (5656a8 <spr_noaccess@@Base+0xf4d8>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56568a <spr_noaccess@@Base+0xf4ba>
│ │ │ │ +	beq.n	565696 <spr_noaccess@@Base+0xf4c6>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (5656a0 <spr_noaccess@@Base+0xf4d0>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (5656ac <spr_noaccess@@Base+0xf4dc>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1215872,17 +1215877,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (565698 <spr_noaccess@@Base+0xf4c8>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (5656a4 <spr_noaccess@@Base+0xf4d4>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 5656a4 <spr_noaccess@@Base+0xf4d4>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 5656b0 <spr_noaccess@@Base+0xf4e0>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1215901,43 +1215906,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	str	r2, [sp, #168]	@ 0xa8
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	str	r2, [sp, #120]	@ 0x78
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	strh	r0, [r3, r5]
│ │ │ │ +	strh	r4, [r1, r5]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r0, [r0, r0]
│ │ │ │ +	ldrsb	r4, [r6, r7]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (565768 <spr_noaccess@@Base+0xf598>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (565774 <spr_noaccess@@Base+0xf5a4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	565756 <spr_noaccess@@Base+0xf586>
│ │ │ │ +	beq.n	565762 <spr_noaccess@@Base+0xf592>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (56576c <spr_noaccess@@Base+0xf59c>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (565778 <spr_noaccess@@Base+0xf5a8>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1215949,17 +1215954,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (565764 <spr_noaccess@@Base+0xf594>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (565770 <spr_noaccess@@Base+0xf5a0>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 565770 <spr_noaccess@@Base+0xf5a0>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 56577c <spr_noaccess@@Base+0xf5ac>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1215978,43 +1215983,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	str	r1, [sp, #376]	@ 0x178
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	str	r1, [sp, #328]	@ 0x148
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	strh	r4, [r1, r2]
│ │ │ │ +	strh	r0, [r0, r2]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrsb	r4, [r6, r4]
│ │ │ │ +	ldrsb	r0, [r5, r4]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (565834 <spr_noaccess@@Base+0xf664>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (565840 <spr_noaccess@@Base+0xf670>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	565822 <spr_noaccess@@Base+0xf652>
│ │ │ │ +	beq.n	56582e <spr_noaccess@@Base+0xf65e>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (565838 <spr_noaccess@@Base+0xf668>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (565844 <spr_noaccess@@Base+0xf674>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1216026,17 +1216031,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (565830 <spr_noaccess@@Base+0xf660>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (56583c <spr_noaccess@@Base+0xf66c>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 56583c <spr_noaccess@@Base+0xf66c>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 565848 <spr_noaccess@@Base+0xf678>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1216055,43 +1216060,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	str	r0, [sp, #584]	@ 0x248
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	str	r0, [sp, #536]	@ 0x218
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	str	r0, [r0, r7]
│ │ │ │ +	str	r4, [r6, r6]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrsb	r0, [r5, r1]
│ │ │ │ +	ldrsb	r4, [r3, r1]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (565900 <spr_noaccess@@Base+0xf730>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (56590c <spr_noaccess@@Base+0xf73c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5658ee <spr_noaccess@@Base+0xf71e>
│ │ │ │ +	beq.n	5658fa <spr_noaccess@@Base+0xf72a>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (565904 <spr_noaccess@@Base+0xf734>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (565910 <spr_noaccess@@Base+0xf740>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1216103,17 +1216108,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (5658fc <spr_noaccess@@Base+0xf72c>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (565908 <spr_noaccess@@Base+0xf738>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 565908 <spr_noaccess@@Base+0xf738>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 565914 <spr_noaccess@@Base+0xf744>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1216132,43 +1216137,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrh	r6, [r0, #62]	@ 0x3e
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrh	r2, [r7, #60]	@ 0x3c
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	str	r4, [r6, r3]
│ │ │ │ +	str	r0, [r5, r3]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strb	r4, [r3, r6]
│ │ │ │ +	strb	r0, [r2, r6]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (5659cc <spr_noaccess@@Base+0xf7fc>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (5659d8 <spr_noaccess@@Base+0xf808>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5659ba <spr_noaccess@@Base+0xf7ea>
│ │ │ │ +	beq.n	5659c6 <spr_noaccess@@Base+0xf7f6>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (5659d0 <spr_noaccess@@Base+0xf800>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (5659dc <spr_noaccess@@Base+0xf80c>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1216180,17 +1216185,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (5659c8 <spr_noaccess@@Base+0xf7f8>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (5659d4 <spr_noaccess@@Base+0xf804>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 5659d4 <spr_noaccess@@Base+0xf804>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 5659e0 <spr_noaccess@@Base+0xf810>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1216209,43 +1216214,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrh	r2, [r7, #54]	@ 0x36
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrh	r6, [r5, #54]	@ 0x36
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	str	r0, [r5, r0]
│ │ │ │ +	str	r4, [r3, r0]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strb	r0, [r2, r3]
│ │ │ │ +	strb	r4, [r0, r3]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (565a98 <spr_noaccess@@Base+0xf8c8>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (565aa4 <spr_noaccess@@Base+0xf8d4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	565a86 <spr_noaccess@@Base+0xf8b6>
│ │ │ │ +	beq.n	565a92 <spr_noaccess@@Base+0xf8c2>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (565a9c <spr_noaccess@@Base+0xf8cc>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (565aa8 <spr_noaccess@@Base+0xf8d8>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1216257,17 +1216262,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (565a94 <spr_noaccess@@Base+0xf8c4>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (565aa0 <spr_noaccess@@Base+0xf8d0>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 565aa0 <spr_noaccess@@Base+0xf8d0>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 565aac <spr_noaccess@@Base+0xf8dc>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1216286,43 +1216291,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrh	r6, [r5, #48]	@ 0x30
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrh	r2, [r4, #48]	@ 0x30
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldr	r7, [pc, #368]	@ (565c0c <spr_noaccess@@Base+0xfa3c>)
│ │ │ │ +	ldr	r7, [pc, #320]	@ (565be8 <spr_noaccess@@Base+0xfa18>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strb	r4, [r0, r0]
│ │ │ │ +	strh	r0, [r7, r7]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (565b64 <spr_noaccess@@Base+0xf994>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (565b70 <spr_noaccess@@Base+0xf9a0>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	565b52 <spr_noaccess@@Base+0xf982>
│ │ │ │ +	beq.n	565b5e <spr_noaccess@@Base+0xf98e>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (565b68 <spr_noaccess@@Base+0xf998>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (565b74 <spr_noaccess@@Base+0xf9a4>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1216334,17 +1216339,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (565b60 <spr_noaccess@@Base+0xf990>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (565b6c <spr_noaccess@@Base+0xf99c>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 565b6c <spr_noaccess@@Base+0xf99c>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 565b78 <spr_noaccess@@Base+0xf9a8>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1216363,43 +1216368,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrh	r2, [r4, #42]	@ 0x2a
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrh	r6, [r2, #42]	@ 0x2a
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldr	r6, [pc, #576]	@ (565da8 <spr_noaccess@@Base+0xfbd8>)
│ │ │ │ +	ldr	r6, [pc, #528]	@ (565d84 <spr_noaccess@@Base+0xfbb4>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strh	r0, [r7, r4]
│ │ │ │ +	strh	r4, [r5, r4]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (565c30 <spr_noaccess@@Base+0xfa60>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (565c3c <spr_noaccess@@Base+0xfa6c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	565c1e <spr_noaccess@@Base+0xfa4e>
│ │ │ │ +	beq.n	565c2a <spr_noaccess@@Base+0xfa5a>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (565c34 <spr_noaccess@@Base+0xfa64>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (565c40 <spr_noaccess@@Base+0xfa70>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1216411,17 +1216416,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (565c2c <spr_noaccess@@Base+0xfa5c>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (565c38 <spr_noaccess@@Base+0xfa68>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 565c38 <spr_noaccess@@Base+0xfa68>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 565c44 <spr_noaccess@@Base+0xfa74>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1216440,43 +1216445,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrh	r6, [r2, #36]	@ 0x24
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrh	r2, [r1, #36]	@ 0x24
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldr	r5, [pc, #784]	@ (565f44 <spr_noaccess@@Base+0xfd74>)
│ │ │ │ +	ldr	r5, [pc, #736]	@ (565f20 <spr_noaccess@@Base+0xfd50>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strh	r4, [r5, r1]
│ │ │ │ +	strh	r0, [r4, r1]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (565cfc <spr_noaccess@@Base+0xfb2c>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (565d08 <spr_noaccess@@Base+0xfb38>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	565cea <spr_noaccess@@Base+0xfb1a>
│ │ │ │ +	beq.n	565cf6 <spr_noaccess@@Base+0xfb26>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (565d00 <spr_noaccess@@Base+0xfb30>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (565d0c <spr_noaccess@@Base+0xfb3c>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1216488,17 +1216493,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (565cf8 <spr_noaccess@@Base+0xfb28>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (565d04 <spr_noaccess@@Base+0xfb34>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 565d04 <spr_noaccess@@Base+0xfb34>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 565d10 <spr_noaccess@@Base+0xfb40>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1216517,43 +1216522,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrh	r2, [r1, #30]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrh	r6, [r7, #28]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldr	r4, [pc, #992]	@ (5660e0 <spr_noaccess@@Base+0xff10>)
│ │ │ │ +	ldr	r4, [pc, #944]	@ (5660bc <spr_noaccess@@Base+0xfeec>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r0, [r4, r6]
│ │ │ │ +	str	r4, [r2, r6]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (565dc8 <spr_noaccess@@Base+0xfbf8>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (565dd4 <spr_noaccess@@Base+0xfc04>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	565db6 <spr_noaccess@@Base+0xfbe6>
│ │ │ │ +	beq.n	565dc2 <spr_noaccess@@Base+0xfbf2>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (565dcc <spr_noaccess@@Base+0xfbfc>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (565dd8 <spr_noaccess@@Base+0xfc08>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1216565,17 +1216570,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (565dc4 <spr_noaccess@@Base+0xfbf4>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (565dd0 <spr_noaccess@@Base+0xfc00>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 565dd0 <spr_noaccess@@Base+0xfc00>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 565ddc <spr_noaccess@@Base+0xfc0c>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1216594,43 +1216599,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrh	r6, [r7, #22]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrh	r2, [r6, #22]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldr	r4, [pc, #176]	@ (565e7c <spr_noaccess@@Base+0xfcac>)
│ │ │ │ +	ldr	r4, [pc, #128]	@ (565e58 <spr_noaccess@@Base+0xfc88>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r4, [r2, r3]
│ │ │ │ +	str	r0, [r1, r3]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (565e94 <spr_noaccess@@Base+0xfcc4>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (565ea0 <spr_noaccess@@Base+0xfcd0>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	565e82 <spr_noaccess@@Base+0xfcb2>
│ │ │ │ +	beq.n	565e8e <spr_noaccess@@Base+0xfcbe>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (565e98 <spr_noaccess@@Base+0xfcc8>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (565ea4 <spr_noaccess@@Base+0xfcd4>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1216642,17 +1216647,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (565e90 <spr_noaccess@@Base+0xfcc0>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (565e9c <spr_noaccess@@Base+0xfccc>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 565e9c <spr_noaccess@@Base+0xfccc>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 565ea8 <spr_noaccess@@Base+0xfcd8>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1216671,43 +1216676,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrh	r2, [r6, #16]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrh	r6, [r4, #16]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldr	r3, [pc, #384]	@ (566018 <spr_noaccess@@Base+0xfe48>)
│ │ │ │ +	ldr	r3, [pc, #336]	@ (565ff4 <spr_noaccess@@Base+0xfe24>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r0, [r1, r0]
│ │ │ │ +	ldr	r7, [pc, #1008]	@ (56629c <spr_noaccess@@Base+0x100cc>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (565f60 <spr_noaccess@@Base+0xfd90>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (565f6c <spr_noaccess@@Base+0xfd9c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	565f4e <spr_noaccess@@Base+0xfd7e>
│ │ │ │ +	beq.n	565f5a <spr_noaccess@@Base+0xfd8a>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (565f64 <spr_noaccess@@Base+0xfd94>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (565f70 <spr_noaccess@@Base+0xfda0>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1216719,17 +1216724,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (565f5c <spr_noaccess@@Base+0xfd8c>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (565f68 <spr_noaccess@@Base+0xfd98>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 565f68 <spr_noaccess@@Base+0xfd98>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 565f74 <spr_noaccess@@Base+0xfda4>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1216748,43 +1216753,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrh	r6, [r4, #10]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrh	r2, [r3, #10]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldr	r2, [pc, #592]	@ (5661b4 <spr_noaccess@@Base+0xffe4>)
│ │ │ │ +	ldr	r2, [pc, #544]	@ (566190 <spr_noaccess@@Base+0xffc0>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r7, [pc, #240]	@ (56605c <spr_noaccess@@Base+0xfe8c>)
│ │ │ │ +	ldr	r7, [pc, #192]	@ (566038 <spr_noaccess@@Base+0xfe68>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (56602c <spr_noaccess@@Base+0xfe5c>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (566038 <spr_noaccess@@Base+0xfe68>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56601a <spr_noaccess@@Base+0xfe4a>
│ │ │ │ +	beq.n	566026 <spr_noaccess@@Base+0xfe56>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (566030 <spr_noaccess@@Base+0xfe60>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (56603c <spr_noaccess@@Base+0xfe6c>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1216796,17 +1216801,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (566028 <spr_noaccess@@Base+0xfe58>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (566034 <spr_noaccess@@Base+0xfe64>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 566034 <spr_noaccess@@Base+0xfe64>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 566040 <spr_noaccess@@Base+0xfe70>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1216825,43 +1216830,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrh	r2, [r3, #4]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrh	r6, [r1, #4]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldr	r1, [pc, #800]	@ (566350 <spr_noaccess@@Base+0x10180>)
│ │ │ │ +	ldr	r1, [pc, #752]	@ (56632c <spr_noaccess@@Base+0x1015c>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r6, [pc, #448]	@ (5661f8 <spr_noaccess@@Base+0x10028>)
│ │ │ │ +	ldr	r6, [pc, #400]	@ (5661d4 <spr_noaccess@@Base+0x10004>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (5660f8 <spr_noaccess@@Base+0xff28>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (566104 <spr_noaccess@@Base+0xff34>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5660e6 <spr_noaccess@@Base+0xff16>
│ │ │ │ +	beq.n	5660f2 <spr_noaccess@@Base+0xff22>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (5660fc <spr_noaccess@@Base+0xff2c>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (566108 <spr_noaccess@@Base+0xff38>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1216873,17 +1216878,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (5660f4 <spr_noaccess@@Base+0xff24>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (566100 <spr_noaccess@@Base+0xff30>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 566100 <spr_noaccess@@Base+0xff30>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 56610c <spr_noaccess@@Base+0xff3c>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1216902,43 +1216907,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strh	r6, [r1, #62]	@ 0x3e
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strh	r2, [r0, #62]	@ 0x3e
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldr	r0, [pc, #1008]	@ (5664ec <spr_noaccess@@Base+0x1031c>)
│ │ │ │ +	ldr	r0, [pc, #960]	@ (5664c8 <spr_noaccess@@Base+0x102f8>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r5, [pc, #656]	@ (566394 <spr_noaccess@@Base+0x101c4>)
│ │ │ │ +	ldr	r5, [pc, #608]	@ (566370 <spr_noaccess@@Base+0x101a0>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (5661c4 <spr_noaccess@@Base+0xfff4>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (5661d0 <spr_noaccess@@Base+0x10000>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5661b2 <spr_noaccess@@Base+0xffe2>
│ │ │ │ +	beq.n	5661be <spr_noaccess@@Base+0xffee>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (5661c8 <spr_noaccess@@Base+0xfff8>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (5661d4 <spr_noaccess@@Base+0x10004>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1216950,17 +1216955,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (5661c0 <spr_noaccess@@Base+0xfff0>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (5661cc <spr_noaccess@@Base+0xfffc>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 5661cc <spr_noaccess@@Base+0xfffc>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 5661d8 <spr_noaccess@@Base+0x10008>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1216979,43 +1216984,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strh	r2, [r0, #56]	@ 0x38
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strh	r6, [r6, #54]	@ 0x36
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldr	r0, [pc, #192]	@ (566288 <spr_noaccess@@Base+0x100b8>)
│ │ │ │ +	ldr	r0, [pc, #144]	@ (566264 <spr_noaccess@@Base+0x10094>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r4, [pc, #864]	@ (566530 <spr_noaccess@@Base+0x10360>)
│ │ │ │ +	ldr	r4, [pc, #816]	@ (56650c <spr_noaccess@@Base+0x1033c>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (566290 <spr_noaccess@@Base+0x100c0>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (56629c <spr_noaccess@@Base+0x100cc>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56627e <spr_noaccess@@Base+0x100ae>
│ │ │ │ +	beq.n	56628a <spr_noaccess@@Base+0x100ba>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (566294 <spr_noaccess@@Base+0x100c4>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (5662a0 <spr_noaccess@@Base+0x100d0>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1217027,17 +1217032,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (56628c <spr_noaccess@@Base+0x100bc>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (566298 <spr_noaccess@@Base+0x100c8>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 566298 <spr_noaccess@@Base+0x100c8>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 5662a4 <spr_noaccess@@Base+0x100d4>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1217056,43 +1217061,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strh	r6, [r6, #48]	@ 0x30
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strh	r2, [r5, #48]	@ 0x30
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	bxns	ip
│ │ │ │ +	bx	fp
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r4, [pc, #48]	@ (5662cc <spr_noaccess@@Base+0x100fc>)
│ │ │ │ +	ldr	r4, [pc, #0]	@ (5662a8 <spr_noaccess@@Base+0x100d8>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (56635c <spr_noaccess@@Base+0x1018c>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (566368 <spr_noaccess@@Base+0x10198>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56634a <spr_noaccess@@Base+0x1017a>
│ │ │ │ +	beq.n	566356 <spr_noaccess@@Base+0x10186>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (566360 <spr_noaccess@@Base+0x10190>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (56636c <spr_noaccess@@Base+0x1019c>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1217104,17 +1217109,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (566358 <spr_noaccess@@Base+0x10188>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (566364 <spr_noaccess@@Base+0x10194>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 566364 <spr_noaccess@@Base+0x10194>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 566370 <spr_noaccess@@Base+0x101a0>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1217133,43 +1217138,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strh	r2, [r5, #42]	@ 0x2a
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strh	r6, [r3, #42]	@ 0x2a
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	mov	r8, r3
│ │ │ │ +	mov	ip, r1
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r3, [pc, #256]	@ (566468 <spr_noaccess@@Base+0x10298>)
│ │ │ │ +	ldr	r3, [pc, #208]	@ (566444 <spr_noaccess@@Base+0x10274>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (566428 <spr_noaccess@@Base+0x10258>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (566434 <spr_noaccess@@Base+0x10264>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	566416 <spr_noaccess@@Base+0x10246>
│ │ │ │ +	beq.n	566422 <spr_noaccess@@Base+0x10252>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (56642c <spr_noaccess@@Base+0x1025c>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (566438 <spr_noaccess@@Base+0x10268>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1217181,17 +1217186,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (566424 <spr_noaccess@@Base+0x10254>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (566430 <spr_noaccess@@Base+0x10260>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 566430 <spr_noaccess@@Base+0x10260>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 56643c <spr_noaccess@@Base+0x1026c>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1217210,43 +1217215,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strh	r6, [r3, #36]	@ 0x24
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strh	r2, [r2, #36]	@ 0x24
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	cmp	ip, r9
│ │ │ │ +	cmp	r8, r8
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r2, [pc, #464]	@ (566604 <spr_noaccess@@Base+0x10434>)
│ │ │ │ +	ldr	r2, [pc, #416]	@ (5665e0 <spr_noaccess@@Base+0x10410>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (5664f4 <spr_noaccess@@Base+0x10324>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (566500 <spr_noaccess@@Base+0x10330>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5664e2 <spr_noaccess@@Base+0x10312>
│ │ │ │ +	beq.n	5664ee <spr_noaccess@@Base+0x1031e>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (5664f8 <spr_noaccess@@Base+0x10328>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (566504 <spr_noaccess@@Base+0x10334>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1217258,17 +1217263,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (5664f0 <spr_noaccess@@Base+0x10320>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (5664fc <spr_noaccess@@Base+0x1032c>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 5664fc <spr_noaccess@@Base+0x1032c>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 566508 <spr_noaccess@@Base+0x10338>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1217287,43 +1217292,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strh	r2, [r2, #30]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strh	r6, [r0, #30]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	cmp	r0, r0
│ │ │ │ +	add	ip, lr
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r1, [pc, #672]	@ (5667a0 <spr_noaccess@@Base+0x105d0>)
│ │ │ │ +	ldr	r1, [pc, #624]	@ (56677c <spr_noaccess@@Base+0x105ac>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (5665c0 <spr_noaccess@@Base+0x103f0>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (5665cc <spr_noaccess@@Base+0x103fc>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5665ae <spr_noaccess@@Base+0x103de>
│ │ │ │ +	beq.n	5665ba <spr_noaccess@@Base+0x103ea>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (5665c4 <spr_noaccess@@Base+0x103f4>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (5665d0 <spr_noaccess@@Base+0x10400>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1217335,17 +1217340,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (5665bc <spr_noaccess@@Base+0x103ec>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (5665c8 <spr_noaccess@@Base+0x103f8>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 5665c8 <spr_noaccess@@Base+0x103f8>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 5665d4 <spr_noaccess@@Base+0x10404>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1217364,43 +1217369,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strh	r6, [r0, #24]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strh	r2, [r7, #22]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	add	r4, r6
│ │ │ │ +	add	r0, r5
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r0, [pc, #880]	@ (56693c <spr_noaccess@@Base+0x1076c>)
│ │ │ │ +	ldr	r0, [pc, #832]	@ (566918 <spr_noaccess@@Base+0x10748>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (56668c <spr_noaccess@@Base+0x104bc>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (566698 <spr_noaccess@@Base+0x104c8>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56667a <spr_noaccess@@Base+0x104aa>
│ │ │ │ +	beq.n	566686 <spr_noaccess@@Base+0x104b6>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (566690 <spr_noaccess@@Base+0x104c0>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (56669c <spr_noaccess@@Base+0x104cc>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1217412,17 +1217417,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (566688 <spr_noaccess@@Base+0x104b8>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (566694 <spr_noaccess@@Base+0x104c4>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 566694 <spr_noaccess@@Base+0x104c4>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 5666a0 <spr_noaccess@@Base+0x104d0>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1217441,43 +1217446,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strh	r2, [r7, #16]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strh	r6, [r5, #16]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	muls	r0, r5
│ │ │ │ +	muls	r4, r3
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r0, [pc, #64]	@ (5666d8 <spr_noaccess@@Base+0x10508>)
│ │ │ │ +	ldr	r0, [pc, #16]	@ (5666b4 <spr_noaccess@@Base+0x104e4>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (566758 <spr_noaccess@@Base+0x10588>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (566764 <spr_noaccess@@Base+0x10594>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	566746 <spr_noaccess@@Base+0x10576>
│ │ │ │ +	beq.n	566752 <spr_noaccess@@Base+0x10582>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (56675c <spr_noaccess@@Base+0x1058c>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (566768 <spr_noaccess@@Base+0x10598>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1217489,17 +1217494,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (566754 <spr_noaccess@@Base+0x10584>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (566760 <spr_noaccess@@Base+0x10590>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 566760 <spr_noaccess@@Base+0x10590>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 56676c <spr_noaccess@@Base+0x1059c>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1217518,43 +1217523,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strh	r6, [r5, #10]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strh	r2, [r4, #10]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	cmp	r4, r3
│ │ │ │ +	cmp	r0, r2
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bxns	r8
│ │ │ │ +	bx	r7
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (566824 <spr_noaccess@@Base+0x10654>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (566830 <spr_noaccess@@Base+0x10660>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	566812 <spr_noaccess@@Base+0x10642>
│ │ │ │ +	beq.n	56681e <spr_noaccess@@Base+0x1064e>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (566828 <spr_noaccess@@Base+0x10658>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (566834 <spr_noaccess@@Base+0x10664>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1217566,17 +1217571,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (566820 <spr_noaccess@@Base+0x10650>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (56682c <spr_noaccess@@Base+0x1065c>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 56682c <spr_noaccess@@Base+0x1065c>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 566838 <spr_noaccess@@Base+0x10668>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1217595,43 +1217600,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strh	r2, [r4, #4]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strh	r6, [r2, #4]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	rors	r0, r2
│ │ │ │ +	rors	r4, r0
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	mov	r0, pc
│ │ │ │ +	mov	r4, sp
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (5668f0 <spr_noaccess@@Base+0x10720>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (5668fc <spr_noaccess@@Base+0x1072c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5668de <spr_noaccess@@Base+0x1070e>
│ │ │ │ +	beq.n	5668ea <spr_noaccess@@Base+0x1071a>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (5668f4 <spr_noaccess@@Base+0x10724>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (566900 <spr_noaccess@@Base+0x10730>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1217643,17 +1217648,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (5668ec <spr_noaccess@@Base+0x1071c>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (5668f8 <spr_noaccess@@Base+0x10728>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 5668f8 <spr_noaccess@@Base+0x10728>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 566904 <spr_noaccess@@Base+0x10734>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1217672,43 +1217677,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrb	r6, [r2, #31]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrb	r2, [r1, #31]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	asrs	r4, r0
│ │ │ │ +	lsrs	r0, r7
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrsb	r4, [r4, r2]
│ │ │ │ +	ldrsb	r0, [r3, r2]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (5669bc <spr_noaccess@@Base+0x107ec>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (5669c8 <spr_noaccess@@Base+0x107f8>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5669aa <spr_noaccess@@Base+0x107da>
│ │ │ │ +	beq.n	5669b6 <spr_noaccess@@Base+0x107e6>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (5669c0 <spr_noaccess@@Base+0x107f0>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (5669cc <spr_noaccess@@Base+0x107fc>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1217720,17 +1217725,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (5669b8 <spr_noaccess@@Base+0x107e8>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (5669c4 <spr_noaccess@@Base+0x107f4>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 5669c4 <spr_noaccess@@Base+0x107f4>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 5669d0 <spr_noaccess@@Base+0x10800>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1217749,43 +1217754,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrb	r2, [r1, #28]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrb	r6, [r7, #27]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ands	r0, r7
│ │ │ │ +	ands	r4, r5
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strb	r0, [r3, r7]
│ │ │ │ +	strb	r4, [r1, r7]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (566a88 <spr_noaccess@@Base+0x108b8>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (566a94 <spr_noaccess@@Base+0x108c4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	566a76 <spr_noaccess@@Base+0x108a6>
│ │ │ │ +	beq.n	566a82 <spr_noaccess@@Base+0x108b2>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (566a8c <spr_noaccess@@Base+0x108bc>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (566a98 <spr_noaccess@@Base+0x108c8>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1217797,17 +1217802,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (566a84 <spr_noaccess@@Base+0x108b4>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (566a90 <spr_noaccess@@Base+0x108c0>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 566a90 <spr_noaccess@@Base+0x108c0>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 566a9c <spr_noaccess@@Base+0x108cc>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1217826,43 +1217831,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrb	r6, [r7, #24]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrb	r2, [r6, #24]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	subs	r7, #108	@ 0x6c
│ │ │ │ +	subs	r7, #96	@ 0x60
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strb	r4, [r1, r4]
│ │ │ │ +	strb	r0, [r0, r4]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (566b54 <spr_noaccess@@Base+0x10984>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (566b60 <spr_noaccess@@Base+0x10990>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	566b42 <spr_noaccess@@Base+0x10972>
│ │ │ │ +	beq.n	566b4e <spr_noaccess@@Base+0x1097e>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (566b58 <spr_noaccess@@Base+0x10988>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (566b64 <spr_noaccess@@Base+0x10994>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1217874,17 +1217879,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (566b50 <spr_noaccess@@Base+0x10980>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (566b5c <spr_noaccess@@Base+0x1098c>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 566b5c <spr_noaccess@@Base+0x1098c>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 566b68 <spr_noaccess@@Base+0x10998>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1217903,43 +1217908,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrb	r2, [r6, #21]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrb	r6, [r4, #21]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	subs	r6, #160	@ 0xa0
│ │ │ │ +	subs	r6, #148	@ 0x94
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strb	r0, [r0, r1]
│ │ │ │ +	strb	r4, [r6, r0]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (566c20 <spr_noaccess@@Base+0x10a50>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (566c2c <spr_noaccess@@Base+0x10a5c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	566c0e <spr_noaccess@@Base+0x10a3e>
│ │ │ │ +	beq.n	566c1a <spr_noaccess@@Base+0x10a4a>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (566c24 <spr_noaccess@@Base+0x10a54>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (566c30 <spr_noaccess@@Base+0x10a60>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1217951,17 +1217956,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (566c1c <spr_noaccess@@Base+0x10a4c>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (566c28 <spr_noaccess@@Base+0x10a58>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 566c28 <spr_noaccess@@Base+0x10a58>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 566c34 <spr_noaccess@@Base+0x10a64>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1217980,43 +1217985,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrb	r6, [r4, #18]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrb	r2, [r3, #18]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	subs	r5, #212	@ 0xd4
│ │ │ │ +	subs	r5, #200	@ 0xc8
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strh	r4, [r6, r5]
│ │ │ │ +	strh	r0, [r5, r5]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (566cec <spr_noaccess@@Base+0x10b1c>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (566cf8 <spr_noaccess@@Base+0x10b28>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	566cda <spr_noaccess@@Base+0x10b0a>
│ │ │ │ +	beq.n	566ce6 <spr_noaccess@@Base+0x10b16>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (566cf0 <spr_noaccess@@Base+0x10b20>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (566cfc <spr_noaccess@@Base+0x10b2c>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1218028,17 +1218033,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (566ce8 <spr_noaccess@@Base+0x10b18>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (566cf4 <spr_noaccess@@Base+0x10b24>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 566cf4 <spr_noaccess@@Base+0x10b24>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 566d00 <spr_noaccess@@Base+0x10b30>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1218057,43 +1218062,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrb	r2, [r3, #15]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrb	r6, [r1, #15]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	subs	r5, #8
│ │ │ │ +	subs	r4, #252	@ 0xfc
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strh	r0, [r5, r2]
│ │ │ │ +	strh	r4, [r3, r2]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (566db8 <spr_noaccess@@Base+0x10be8>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (566dc4 <spr_noaccess@@Base+0x10bf4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	566da6 <spr_noaccess@@Base+0x10bd6>
│ │ │ │ +	beq.n	566db2 <spr_noaccess@@Base+0x10be2>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (566dbc <spr_noaccess@@Base+0x10bec>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (566dc8 <spr_noaccess@@Base+0x10bf8>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1218105,17 +1218110,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (566db4 <spr_noaccess@@Base+0x10be4>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (566dc0 <spr_noaccess@@Base+0x10bf0>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 566dc0 <spr_noaccess@@Base+0x10bf0>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 566dcc <spr_noaccess@@Base+0x10bfc>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1218134,43 +1218139,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrb	r6, [r1, #12]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrb	r2, [r0, #12]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	subs	r4, #60	@ 0x3c
│ │ │ │ +	subs	r4, #48	@ 0x30
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r4, [r3, r7]
│ │ │ │ +	str	r0, [r2, r7]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (566e84 <spr_noaccess@@Base+0x10cb4>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (566e90 <spr_noaccess@@Base+0x10cc0>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	566e72 <spr_noaccess@@Base+0x10ca2>
│ │ │ │ +	beq.n	566e7e <spr_noaccess@@Base+0x10cae>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (566e88 <spr_noaccess@@Base+0x10cb8>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (566e94 <spr_noaccess@@Base+0x10cc4>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1218182,17 +1218187,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (566e80 <spr_noaccess@@Base+0x10cb0>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (566e8c <spr_noaccess@@Base+0x10cbc>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 566e8c <spr_noaccess@@Base+0x10cbc>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 566e98 <spr_noaccess@@Base+0x10cc8>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1218211,43 +1218216,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrb	r2, [r0, #9]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrb	r6, [r6, #8]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	subs	r3, #112	@ 0x70
│ │ │ │ +	subs	r3, #100	@ 0x64
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r0, [r2, r4]
│ │ │ │ +	str	r4, [r0, r4]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (566f50 <spr_noaccess@@Base+0x10d80>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (566f5c <spr_noaccess@@Base+0x10d8c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	566f3e <spr_noaccess@@Base+0x10d6e>
│ │ │ │ +	beq.n	566f4a <spr_noaccess@@Base+0x10d7a>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (566f54 <spr_noaccess@@Base+0x10d84>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (566f60 <spr_noaccess@@Base+0x10d90>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1218259,17 +1218264,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (566f4c <spr_noaccess@@Base+0x10d7c>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (566f58 <spr_noaccess@@Base+0x10d88>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 566f58 <spr_noaccess@@Base+0x10d88>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 566f64 <spr_noaccess@@Base+0x10d94>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1218288,43 +1218293,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrb	r6, [r6, #5]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrb	r2, [r5, #5]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	subs	r2, #164	@ 0xa4
│ │ │ │ +	subs	r2, #152	@ 0x98
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r4, [r0, r1]
│ │ │ │ +	str	r0, [r7, r0]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (56701c <spr_noaccess@@Base+0x10e4c>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (567028 <spr_noaccess@@Base+0x10e58>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56700a <spr_noaccess@@Base+0x10e3a>
│ │ │ │ +	beq.n	567016 <spr_noaccess@@Base+0x10e46>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (567020 <spr_noaccess@@Base+0x10e50>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (56702c <spr_noaccess@@Base+0x10e5c>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1218336,17 +1218341,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (567018 <spr_noaccess@@Base+0x10e48>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (567024 <spr_noaccess@@Base+0x10e54>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 567024 <spr_noaccess@@Base+0x10e54>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 567030 <spr_noaccess@@Base+0x10e60>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1218365,43 +1218370,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrb	r2, [r5, #2]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrb	r6, [r3, #2]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	subs	r1, #216	@ 0xd8
│ │ │ │ +	subs	r1, #204	@ 0xcc
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r7, [pc, #480]	@ (567208 <spr_noaccess@@Base+0x11038>)
│ │ │ │ +	ldr	r7, [pc, #432]	@ (5671e4 <spr_noaccess@@Base+0x11014>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (5670e8 <spr_noaccess@@Base+0x10f18>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (5670f4 <spr_noaccess@@Base+0x10f24>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5670d6 <spr_noaccess@@Base+0x10f06>
│ │ │ │ +	beq.n	5670e2 <spr_noaccess@@Base+0x10f12>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (5670ec <spr_noaccess@@Base+0x10f1c>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (5670f8 <spr_noaccess@@Base+0x10f28>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1218413,17 +1218418,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (5670e4 <spr_noaccess@@Base+0x10f14>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (5670f0 <spr_noaccess@@Base+0x10f20>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 5670f0 <spr_noaccess@@Base+0x10f20>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 5670fc <spr_noaccess@@Base+0x10f2c>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1218442,43 +1218447,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strb	r6, [r3, #31]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strb	r2, [r2, #31]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	subs	r1, #12
│ │ │ │ +	subs	r1, #0
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r6, [pc, #688]	@ (5673a4 <spr_noaccess@@Base+0x111d4>)
│ │ │ │ +	ldr	r6, [pc, #640]	@ (567380 <spr_noaccess@@Base+0x111b0>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (5671b4 <spr_noaccess@@Base+0x10fe4>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (5671c0 <spr_noaccess@@Base+0x10ff0>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5671a2 <spr_noaccess@@Base+0x10fd2>
│ │ │ │ +	beq.n	5671ae <spr_noaccess@@Base+0x10fde>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (5671b8 <spr_noaccess@@Base+0x10fe8>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (5671c4 <spr_noaccess@@Base+0x10ff4>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1218490,17 +1218495,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (5671b0 <spr_noaccess@@Base+0x10fe0>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (5671bc <spr_noaccess@@Base+0x10fec>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 5671bc <spr_noaccess@@Base+0x10fec>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 5671c8 <spr_noaccess@@Base+0x10ff8>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1218519,43 +1218524,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strb	r2, [r2, #28]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strb	r6, [r0, #28]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	subs	r0, #64	@ 0x40
│ │ │ │ +	subs	r0, #52	@ 0x34
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r5, [pc, #896]	@ (567540 <spr_noaccess@@Base+0x11370>)
│ │ │ │ +	ldr	r5, [pc, #848]	@ (56751c <spr_noaccess@@Base+0x1134c>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (567280 <spr_noaccess@@Base+0x110b0>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (56728c <spr_noaccess@@Base+0x110bc>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56726e <spr_noaccess@@Base+0x1109e>
│ │ │ │ +	beq.n	56727a <spr_noaccess@@Base+0x110aa>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (567284 <spr_noaccess@@Base+0x110b4>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (567290 <spr_noaccess@@Base+0x110c0>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1218567,17 +1218572,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (56727c <spr_noaccess@@Base+0x110ac>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (567288 <spr_noaccess@@Base+0x110b8>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 567288 <spr_noaccess@@Base+0x110b8>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 567294 <spr_noaccess@@Base+0x110c4>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1218596,43 +1218601,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strb	r6, [r0, #25]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strb	r2, [r7, #24]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	adds	r7, #116	@ 0x74
│ │ │ │ +	adds	r7, #104	@ 0x68
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r5, [pc, #80]	@ (5672dc <spr_noaccess@@Base+0x1110c>)
│ │ │ │ +	ldr	r5, [pc, #32]	@ (5672b8 <spr_noaccess@@Base+0x110e8>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (56734c <spr_noaccess@@Base+0x1117c>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (567358 <spr_noaccess@@Base+0x11188>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56733a <spr_noaccess@@Base+0x1116a>
│ │ │ │ +	beq.n	567346 <spr_noaccess@@Base+0x11176>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (567350 <spr_noaccess@@Base+0x11180>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (56735c <spr_noaccess@@Base+0x1118c>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1218644,17 +1218649,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (567348 <spr_noaccess@@Base+0x11178>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (567354 <spr_noaccess@@Base+0x11184>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 567354 <spr_noaccess@@Base+0x11184>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 567360 <spr_noaccess@@Base+0x11190>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1218673,43 +1218678,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strb	r2, [r7, #21]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strb	r6, [r5, #21]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	adds	r6, #168	@ 0xa8
│ │ │ │ +	adds	r6, #156	@ 0x9c
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r4, [pc, #288]	@ (567478 <spr_noaccess@@Base+0x112a8>)
│ │ │ │ +	ldr	r4, [pc, #240]	@ (567454 <spr_noaccess@@Base+0x11284>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (567418 <spr_noaccess@@Base+0x11248>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (567424 <spr_noaccess@@Base+0x11254>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	567406 <spr_noaccess@@Base+0x11236>
│ │ │ │ +	beq.n	567412 <spr_noaccess@@Base+0x11242>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (56741c <spr_noaccess@@Base+0x1124c>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (567428 <spr_noaccess@@Base+0x11258>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1218721,17 +1218726,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (567414 <spr_noaccess@@Base+0x11244>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (567420 <spr_noaccess@@Base+0x11250>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 567420 <spr_noaccess@@Base+0x11250>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 56742c <spr_noaccess@@Base+0x1125c>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1218750,43 +1218755,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strb	r6, [r5, #18]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strb	r2, [r4, #18]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	adds	r5, #220	@ 0xdc
│ │ │ │ +	adds	r5, #208	@ 0xd0
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r3, [pc, #496]	@ (567614 <spr_noaccess@@Base+0x11444>)
│ │ │ │ +	ldr	r3, [pc, #448]	@ (5675f0 <spr_noaccess@@Base+0x11420>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (5674e4 <spr_noaccess@@Base+0x11314>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (5674f0 <spr_noaccess@@Base+0x11320>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5674d2 <spr_noaccess@@Base+0x11302>
│ │ │ │ +	beq.n	5674de <spr_noaccess@@Base+0x1130e>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (5674e8 <spr_noaccess@@Base+0x11318>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (5674f4 <spr_noaccess@@Base+0x11324>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1218798,17 +1218803,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (5674e0 <spr_noaccess@@Base+0x11310>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (5674ec <spr_noaccess@@Base+0x1131c>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 5674ec <spr_noaccess@@Base+0x1131c>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 5674f8 <spr_noaccess@@Base+0x11328>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1218827,43 +1218832,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strb	r2, [r4, #15]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strb	r6, [r2, #15]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	adds	r5, #16
│ │ │ │ +	adds	r5, #4
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r2, [pc, #704]	@ (5677b0 <spr_noaccess@@Base+0x115e0>)
│ │ │ │ +	ldr	r2, [pc, #656]	@ (56778c <spr_noaccess@@Base+0x115bc>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (5675b0 <spr_noaccess@@Base+0x113e0>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (5675bc <spr_noaccess@@Base+0x113ec>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56759e <spr_noaccess@@Base+0x113ce>
│ │ │ │ +	beq.n	5675aa <spr_noaccess@@Base+0x113da>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (5675b4 <spr_noaccess@@Base+0x113e4>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (5675c0 <spr_noaccess@@Base+0x113f0>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1218875,17 +1218880,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (5675ac <spr_noaccess@@Base+0x113dc>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (5675b8 <spr_noaccess@@Base+0x113e8>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 5675b8 <spr_noaccess@@Base+0x113e8>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 5675c4 <spr_noaccess@@Base+0x113f4>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1218904,43 +1218909,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strb	r6, [r2, #12]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strb	r2, [r1, #12]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	adds	r4, #68	@ 0x44
│ │ │ │ +	adds	r4, #56	@ 0x38
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r1, [pc, #912]	@ (56794c <spr_noaccess@@Base+0x1177c>)
│ │ │ │ +	ldr	r1, [pc, #864]	@ (567928 <spr_noaccess@@Base+0x11758>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (56767c <spr_noaccess@@Base+0x114ac>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (567688 <spr_noaccess@@Base+0x114b8>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56766a <spr_noaccess@@Base+0x1149a>
│ │ │ │ +	beq.n	567676 <spr_noaccess@@Base+0x114a6>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (567680 <spr_noaccess@@Base+0x114b0>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (56768c <spr_noaccess@@Base+0x114bc>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1218952,17 +1218957,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (567678 <spr_noaccess@@Base+0x114a8>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (567684 <spr_noaccess@@Base+0x114b4>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 567684 <spr_noaccess@@Base+0x114b4>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 567690 <spr_noaccess@@Base+0x114c0>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1218981,43 +1218986,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strb	r2, [r1, #9]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strb	r6, [r7, #8]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	adds	r3, #120	@ 0x78
│ │ │ │ +	adds	r3, #108	@ 0x6c
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r1, [pc, #96]	@ (5676e8 <spr_noaccess@@Base+0x11518>)
│ │ │ │ +	ldr	r1, [pc, #48]	@ (5676c4 <spr_noaccess@@Base+0x114f4>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (567748 <spr_noaccess@@Base+0x11578>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (567754 <spr_noaccess@@Base+0x11584>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	567736 <spr_noaccess@@Base+0x11566>
│ │ │ │ +	beq.n	567742 <spr_noaccess@@Base+0x11572>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (56774c <spr_noaccess@@Base+0x1157c>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (567758 <spr_noaccess@@Base+0x11588>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1219029,17 +1219034,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (567744 <spr_noaccess@@Base+0x11574>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (567750 <spr_noaccess@@Base+0x11580>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 567750 <spr_noaccess@@Base+0x11580>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 56775c <spr_noaccess@@Base+0x1158c>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1219058,43 +1219063,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strb	r6, [r7, #5]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strb	r2, [r6, #5]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	adds	r2, #172	@ 0xac
│ │ │ │ +	adds	r2, #160	@ 0xa0
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r0, [pc, #304]	@ (567884 <spr_noaccess@@Base+0x116b4>)
│ │ │ │ +	ldr	r0, [pc, #256]	@ (567860 <spr_noaccess@@Base+0x11690>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (567814 <spr_noaccess@@Base+0x11644>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (567820 <spr_noaccess@@Base+0x11650>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	567802 <spr_noaccess@@Base+0x11632>
│ │ │ │ +	beq.n	56780e <spr_noaccess@@Base+0x1163e>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (567818 <spr_noaccess@@Base+0x11648>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (567824 <spr_noaccess@@Base+0x11654>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1219106,17 +1219111,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (567810 <spr_noaccess@@Base+0x11640>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (56781c <spr_noaccess@@Base+0x1164c>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 56781c <spr_noaccess@@Base+0x1164c>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 567828 <spr_noaccess@@Base+0x11658>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1219135,43 +1219140,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strb	r2, [r6, #2]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strb	r6, [r4, #2]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	adds	r1, #224	@ 0xe0
│ │ │ │ +	adds	r1, #212	@ 0xd4
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	blx	r0
│ │ │ │ +	bxns	lr
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (5678e0 <spr_noaccess@@Base+0x11710>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (5678ec <spr_noaccess@@Base+0x1171c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5678ce <spr_noaccess@@Base+0x116fe>
│ │ │ │ +	beq.n	5678da <spr_noaccess@@Base+0x1170a>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (5678e4 <spr_noaccess@@Base+0x11714>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (5678f0 <spr_noaccess@@Base+0x11720>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1219183,17 +1219188,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (5678dc <spr_noaccess@@Base+0x1170c>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (5678e8 <spr_noaccess@@Base+0x11718>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 5678e8 <spr_noaccess@@Base+0x11718>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 5678f4 <spr_noaccess@@Base+0x11724>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1219212,43 +1219217,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r6, [r4, #124]	@ 0x7c
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r2, [r3, #124]	@ 0x7c
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	adds	r1, #20
│ │ │ │ +	adds	r1, #8
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	mov	ip, r6
│ │ │ │ +	mov	r8, r5
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (5679ac <spr_noaccess@@Base+0x117dc>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (5679b8 <spr_noaccess@@Base+0x117e8>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56799a <spr_noaccess@@Base+0x117ca>
│ │ │ │ +	beq.n	5679a6 <spr_noaccess@@Base+0x117d6>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (5679b0 <spr_noaccess@@Base+0x117e0>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (5679bc <spr_noaccess@@Base+0x117ec>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1219260,17 +1219265,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (5679a8 <spr_noaccess@@Base+0x117d8>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (5679b4 <spr_noaccess@@Base+0x117e4>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 5679b4 <spr_noaccess@@Base+0x117e4>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 5679c0 <spr_noaccess@@Base+0x117f0>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1219289,43 +1219294,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r2, [r3, #112]	@ 0x70
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r6, [r1, #112]	@ 0x70
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	adds	r0, #72	@ 0x48
│ │ │ │ +	adds	r0, #60	@ 0x3c
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r8, sp
│ │ │ │ +	cmp	ip, fp
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (567a78 <spr_noaccess@@Base+0x118a8>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (567a84 <spr_noaccess@@Base+0x118b4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	567a66 <spr_noaccess@@Base+0x11896>
│ │ │ │ +	beq.n	567a72 <spr_noaccess@@Base+0x118a2>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (567a7c <spr_noaccess@@Base+0x118ac>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (567a88 <spr_noaccess@@Base+0x118b8>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1219337,17 +1219342,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (567a74 <spr_noaccess@@Base+0x118a4>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (567a80 <spr_noaccess@@Base+0x118b0>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 567a80 <spr_noaccess@@Base+0x118b0>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 567a8c <spr_noaccess@@Base+0x118bc>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1219366,43 +1219371,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r6, [r1, #100]	@ 0x64
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r2, [r0, #100]	@ 0x64
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	cmp	r7, #124	@ 0x7c
│ │ │ │ +	cmp	r7, #112	@ 0x70
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r4, r3
│ │ │ │ +	cmp	r0, r2
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (567b44 <spr_noaccess@@Base+0x11974>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (567b50 <spr_noaccess@@Base+0x11980>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	567b32 <spr_noaccess@@Base+0x11962>
│ │ │ │ +	beq.n	567b3e <spr_noaccess@@Base+0x1196e>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (567b48 <spr_noaccess@@Base+0x11978>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (567b54 <spr_noaccess@@Base+0x11984>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1219414,17 +1219419,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (567b40 <spr_noaccess@@Base+0x11970>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (567b4c <spr_noaccess@@Base+0x1197c>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 567b4c <spr_noaccess@@Base+0x1197c>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 567b58 <spr_noaccess@@Base+0x11988>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1219443,43 +1219448,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r2, [r0, #88]	@ 0x58
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r6, [r6, #84]	@ 0x54
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	cmp	r6, #176	@ 0xb0
│ │ │ │ +	cmp	r6, #164	@ 0xa4
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r0, sl
│ │ │ │ +	add	r4, r8
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (567c10 <spr_noaccess@@Base+0x11a40>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (567c1c <spr_noaccess@@Base+0x11a4c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	567bfe <spr_noaccess@@Base+0x11a2e>
│ │ │ │ +	beq.n	567c0a <spr_noaccess@@Base+0x11a3a>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (567c14 <spr_noaccess@@Base+0x11a44>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (567c20 <spr_noaccess@@Base+0x11a50>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1219491,17 +1219496,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (567c0c <spr_noaccess@@Base+0x11a3c>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (567c18 <spr_noaccess@@Base+0x11a48>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 567c18 <spr_noaccess@@Base+0x11a48>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 567c24 <spr_noaccess@@Base+0x11a54>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1219520,43 +1219525,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r6, [r6, #72]	@ 0x48
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r2, [r5, #72]	@ 0x48
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	cmp	r5, #228	@ 0xe4
│ │ │ │ +	cmp	r5, #216	@ 0xd8
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bics	r4, r0
│ │ │ │ +	muls	r0, r7
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (567cdc <spr_noaccess@@Base+0x11b0c>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (567ce8 <spr_noaccess@@Base+0x11b18>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	567cca <spr_noaccess@@Base+0x11afa>
│ │ │ │ +	beq.n	567cd6 <spr_noaccess@@Base+0x11b06>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (567ce0 <spr_noaccess@@Base+0x11b10>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (567cec <spr_noaccess@@Base+0x11b1c>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1219568,17 +1219573,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (567cd8 <spr_noaccess@@Base+0x11b08>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (567ce4 <spr_noaccess@@Base+0x11b14>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 567ce4 <spr_noaccess@@Base+0x11b14>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 567cf0 <spr_noaccess@@Base+0x11b20>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1219597,43 +1219602,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r2, [r5, #60]	@ 0x3c
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r6, [r3, #60]	@ 0x3c
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	cmp	r5, #24
│ │ │ │ +	cmp	r5, #12
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r0, r7
│ │ │ │ +	cmp	r4, r5
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (567da8 <spr_noaccess@@Base+0x11bd8>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (567db4 <spr_noaccess@@Base+0x11be4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	567d96 <spr_noaccess@@Base+0x11bc6>
│ │ │ │ +	beq.n	567da2 <spr_noaccess@@Base+0x11bd2>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (567dac <spr_noaccess@@Base+0x11bdc>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (567db8 <spr_noaccess@@Base+0x11be8>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1219645,17 +1219650,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (567da4 <spr_noaccess@@Base+0x11bd4>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (567db0 <spr_noaccess@@Base+0x11be0>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 567db0 <spr_noaccess@@Base+0x11be0>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 567dbc <spr_noaccess@@Base+0x11bec>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1219674,43 +1219679,43 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r6, [r3, #48]	@ 0x30
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r2, [r2, #48]	@ 0x30
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	cmp	r4, #76	@ 0x4c
│ │ │ │ +	cmp	r4, #64	@ 0x40
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	rors	r4, r5
│ │ │ │ +	rors	r0, r4
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #168]	@ (567e74 <spr_noaccess@@Base+0x11ca4>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (567e80 <spr_noaccess@@Base+0x11cb0>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	567e62 <spr_noaccess@@Base+0x11c92>
│ │ │ │ +	beq.n	567e6e <spr_noaccess@@Base+0x11c9e>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (567e78 <spr_noaccess@@Base+0x11ca8>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (567e84 <spr_noaccess@@Base+0x11cb4>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1219722,17 +1219727,17 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (567e70 <spr_noaccess@@Base+0x11ca0>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (567e7c <spr_noaccess@@Base+0x11cac>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 567e7c <spr_noaccess@@Base+0x11cac>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 567e88 <spr_noaccess@@Base+0x11cb8>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1219751,44 +1219756,44 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r2, [r2, #36]	@ 0x24
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r6, [r0, #36]	@ 0x24
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	cmp	r3, #128	@ 0x80
│ │ │ │ +	cmp	r3, #116	@ 0x74
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r0, r4
│ │ │ │ +	asrs	r4, r2
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #168]	@ (567f40 <spr_noaccess@@Base+0x11d70>)
│ │ │ │ +	ldr	r3, [pc, #168]	@ (567f4c <spr_noaccess@@Base+0x11d7c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	567f2e <spr_noaccess@@Base+0x11d5e>
│ │ │ │ +	beq.n	567f3a <spr_noaccess@@Base+0x11d6a>
│ │ │ │  	ldrh.w	r0, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	and.w	r0, r0, #31
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #136]	@ (567f44 <spr_noaccess@@Base+0x11d74>)
│ │ │ │ +	ldr	r1, [pc, #136]	@ (567f50 <spr_noaccess@@Base+0x11d80>)
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1219797,26 +1219802,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (567f3c <spr_noaccess@@Base+0x11d6c>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (567f48 <spr_noaccess@@Base+0x11d78>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	ip, [r5]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r7, r3
│ │ │ │ -	ldr	r0, [pc, #64]	@ (567f48 <spr_noaccess@@Base+0x11d78>)
│ │ │ │ +	ldr	r0, [pc, #64]	@ (567f54 <spr_noaccess@@Base+0x11d84>)
│ │ │ │  	add	r3, ip
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #3552	@ 0xde0
│ │ │ │  	ldr.w	r0, [r0, #3552]	@ 0xde0
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1219828,44 +1219833,44 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r4, [r1, #24]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r0, [r0, #24]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	cmp	r2, #180	@ 0xb4
│ │ │ │ +	cmp	r2, #168	@ 0xa8
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	eors	r4, r0
│ │ │ │ +	ands	r0, r7
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #168]	@ (56800c <spr_noaccess@@Base+0x11e3c>)
│ │ │ │ +	ldr	r3, [pc, #168]	@ (568018 <spr_noaccess@@Base+0x11e48>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	567ffa <spr_noaccess@@Base+0x11e2a>
│ │ │ │ +	beq.n	568006 <spr_noaccess@@Base+0x11e36>
│ │ │ │  	ldrh.w	r0, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	and.w	r0, r0, #31
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #136]	@ (568010 <spr_noaccess@@Base+0x11e40>)
│ │ │ │ +	ldr	r1, [pc, #136]	@ (56801c <spr_noaccess@@Base+0x11e4c>)
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1219874,26 +1219879,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (568008 <spr_noaccess@@Base+0x11e38>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (568014 <spr_noaccess@@Base+0x11e44>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	ip, [r5]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r7, r3
│ │ │ │ -	ldr	r0, [pc, #64]	@ (568014 <spr_noaccess@@Base+0x11e44>)
│ │ │ │ +	ldr	r0, [pc, #64]	@ (568020 <spr_noaccess@@Base+0x11e50>)
│ │ │ │  	add	r3, ip
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3684	@ 0xe64
│ │ │ │  	ldr.w	r0, [r0, #3684]	@ 0xe64
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1219905,44 +1219910,44 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r0, [r0, #12]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r4, [r6, #8]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	cmp	r1, #232	@ 0xe8
│ │ │ │ +	cmp	r1, #220	@ 0xdc
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r7, #120	@ 0x78
│ │ │ │ +	subs	r7, #108	@ 0x6c
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #168]	@ (5680d8 <spr_noaccess@@Base+0x11f08>)
│ │ │ │ +	ldr	r3, [pc, #168]	@ (5680e4 <spr_noaccess@@Base+0x11f14>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5680c6 <spr_noaccess@@Base+0x11ef6>
│ │ │ │ +	beq.n	5680d2 <spr_noaccess@@Base+0x11f02>
│ │ │ │  	ldrh.w	r0, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	and.w	r0, r0, #31
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #136]	@ (5680dc <spr_noaccess@@Base+0x11f0c>)
│ │ │ │ +	ldr	r1, [pc, #136]	@ (5680e8 <spr_noaccess@@Base+0x11f18>)
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1219951,26 +1219956,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (5680d4 <spr_noaccess@@Base+0x11f04>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (5680e0 <spr_noaccess@@Base+0x11f10>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	ip, [r5]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r7, r3
│ │ │ │ -	ldr	r0, [pc, #64]	@ (5680e0 <spr_noaccess@@Base+0x11f10>)
│ │ │ │ +	ldr	r0, [pc, #64]	@ (5680ec <spr_noaccess@@Base+0x11f1c>)
│ │ │ │  	add	r3, ip
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3816	@ 0xee8
│ │ │ │  	ldr.w	r0, [r0, #3816]	@ 0xee8
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1219982,44 +1219987,44 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	str	r4, [r6, #124]	@ 0x7c
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	str	r0, [r5, #124]	@ 0x7c
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	cmp	r1, #28
│ │ │ │ +	cmp	r1, #16
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r6, #172	@ 0xac
│ │ │ │ +	subs	r6, #160	@ 0xa0
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #168]	@ (5681a4 <spr_noaccess@@Base+0x11fd4>)
│ │ │ │ +	ldr	r3, [pc, #168]	@ (5681b0 <spr_noaccess@@Base+0x11fe0>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	568192 <spr_noaccess@@Base+0x11fc2>
│ │ │ │ +	beq.n	56819e <spr_noaccess@@Base+0x11fce>
│ │ │ │  	ldrh.w	r0, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	and.w	r0, r0, #31
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #136]	@ (5681a8 <spr_noaccess@@Base+0x11fd8>)
│ │ │ │ +	ldr	r1, [pc, #136]	@ (5681b4 <spr_noaccess@@Base+0x11fe4>)
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1220028,26 +1220033,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (5681a0 <spr_noaccess@@Base+0x11fd0>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (5681ac <spr_noaccess@@Base+0x11fdc>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	ip, [r5]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r7, r3
│ │ │ │ -	ldr	r0, [pc, #64]	@ (5681ac <spr_noaccess@@Base+0x11fdc>)
│ │ │ │ +	ldr	r0, [pc, #64]	@ (5681b8 <spr_noaccess@@Base+0x11fe8>)
│ │ │ │  	add	r3, ip
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3948	@ 0xf6c
│ │ │ │  	ldr.w	r0, [r0, #3948]	@ 0xf6c
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1220059,43 +1220064,43 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	str	r0, [r5, #112]	@ 0x70
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	str	r4, [r3, #112]	@ 0x70
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	cmp	r0, #80	@ 0x50
│ │ │ │ +	cmp	r0, #68	@ 0x44
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r5, #224	@ 0xe0
│ │ │ │ +	subs	r5, #212	@ 0xd4
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #164]	@ (56826c <spr_noaccess@@Base+0x1209c>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (568278 <spr_noaccess@@Base+0x120a8>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	568258 <spr_noaccess@@Base+0x12088>
│ │ │ │ +	beq.n	568264 <spr_noaccess@@Base+0x12094>
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #136]	@ (568270 <spr_noaccess@@Base+0x120a0>)
│ │ │ │ +	ldr	r1, [pc, #136]	@ (56827c <spr_noaccess@@Base+0x120ac>)
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1220104,29 +1220109,29 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #84]	@ (568268 <spr_noaccess@@Base+0x12098>)
│ │ │ │ +	ldr	r2, [pc, #84]	@ (568274 <spr_noaccess@@Base+0x120a4>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	ip, [r5]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	adds	r0, r7, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	add	r3, ip
│ │ │ │ -	ldr	r0, [pc, #60]	@ (568274 <spr_noaccess@@Base+0x120a4>)
│ │ │ │ +	ldr	r0, [pc, #60]	@ (568280 <spr_noaccess@@Base+0x120b0>)
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #4080	@ 0xff0
│ │ │ │  	ldr.w	r0, [r0, #4080]	@ 0xff0
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │ @@ -1220135,44 +1220140,44 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	str	r2, [r4, #100]	@ 0x64
│ │ │ │ +	str	r6, [r2, #100]	@ 0x64
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	movs	r7, #132	@ 0x84
│ │ │ │ +	movs	r7, #120	@ 0x78
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r5, #26
│ │ │ │ +	subs	r5, #14
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #164]	@ (568334 <spr_noaccess@@Base+0x12164>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (568340 <spr_noaccess@@Base+0x12170>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	568320 <spr_noaccess@@Base+0x12150>
│ │ │ │ +	beq.n	56832c <spr_noaccess@@Base+0x1215c>
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #136]	@ (568338 <spr_noaccess@@Base+0x12168>)
│ │ │ │ +	ldr	r1, [pc, #136]	@ (568344 <spr_noaccess@@Base+0x12174>)
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1220181,29 +1220186,29 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #84]	@ (568330 <spr_noaccess@@Base+0x12160>)
│ │ │ │ +	ldr	r2, [pc, #84]	@ (56833c <spr_noaccess@@Base+0x1216c>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	ip, [r5]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	adds	r0, r7, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	add	r3, ip
│ │ │ │ -	ldr	r0, [pc, #60]	@ (56833c <spr_noaccess@@Base+0x1216c>)
│ │ │ │ +	ldr	r0, [pc, #60]	@ (568348 <spr_noaccess@@Base+0x12178>)
│ │ │ │  	add	r0, pc
│ │ │ │  	sub.w	r1, r0, #132	@ 0x84
│ │ │ │  	ldr.w	r0, [r0, #-132]
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │ @@ -1220212,44 +1220217,44 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	str	r2, [r3, #88]	@ 0x58
│ │ │ │ +	str	r6, [r1, #88]	@ 0x58
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	movs	r6, #188	@ 0xbc
│ │ │ │ +	movs	r6, #176	@ 0xb0
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r5, [pc, #296]	@ (568468 <spr_noaccess@@Base+0x12298>)
│ │ │ │ +	ldr	r5, [pc, #248]	@ (568444 <spr_noaccess@@Base+0x12274>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #160]	@ (5683f8 <spr_noaccess@@Base+0x12228>)
│ │ │ │ +	ldr	r3, [pc, #160]	@ (568404 <spr_noaccess@@Base+0x12234>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5683e4 <spr_noaccess@@Base+0x12214>
│ │ │ │ +	beq.n	5683f0 <spr_noaccess@@Base+0x12220>
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │  	mov	r7, r0
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #132]	@ (5683fc <spr_noaccess@@Base+0x1222c>)
│ │ │ │ +	ldr	r1, [pc, #132]	@ (568408 <spr_noaccess@@Base+0x12238>)
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1220258,17 +1220263,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (5683f4 <spr_noaccess@@Base+0x12224>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (568400 <spr_noaccess@@Base+0x12230>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #84]	@ (568400 <spr_noaccess@@Base+0x12230>)
│ │ │ │ +	ldr	r1, [pc, #84]	@ (56840c <spr_noaccess@@Base+0x1223c>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr.w	ip, [r5]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1220288,44 +1220293,44 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	str	r0, [r2, #76]	@ 0x4c
│ │ │ │ +	str	r4, [r0, #76]	@ 0x4c
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	movs	r5, #244	@ 0xf4
│ │ │ │ +	movs	r5, #232	@ 0xe8
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r4, [pc, #600]	@ (56865c <spr_noaccess@@Base+0x1248c>)
│ │ │ │ +	ldr	r4, [pc, #552]	@ (568638 <spr_noaccess@@Base+0x12468>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #164]	@ (5684c0 <spr_noaccess@@Base+0x122f0>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (5684cc <spr_noaccess@@Base+0x122fc>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5684ae <spr_noaccess@@Base+0x122de>
│ │ │ │ +	beq.n	5684ba <spr_noaccess@@Base+0x122ea>
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │  	mov	r7, r0
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #136]	@ (5684c4 <spr_noaccess@@Base+0x122f4>)
│ │ │ │ +	ldr	r1, [pc, #136]	@ (5684d0 <spr_noaccess@@Base+0x12300>)
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1220334,29 +1220339,29 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (5684bc <spr_noaccess@@Base+0x122ec>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (5684c8 <spr_noaccess@@Base+0x122f8>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	ip, [r5]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	adds	r0, r7, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	add	r3, ip
│ │ │ │ -	ldr	r0, [pc, #60]	@ (5684c8 <spr_noaccess@@Base+0x122f8>)
│ │ │ │ +	ldr	r0, [pc, #60]	@ (5684d4 <spr_noaccess@@Base+0x12304>)
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #132	@ 0x84
│ │ │ │  	ldr.w	r0, [r0, #132]	@ 0x84
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │ @@ -1220365,43 +1220370,43 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	str	r4, [r1, #64]	@ 0x40
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	str	r0, [r0, #64]	@ 0x40
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	movs	r5, #48	@ 0x30
│ │ │ │ +	movs	r5, #36	@ 0x24
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r3, [pc, #752]	@ (5687bc <spr_noaccess@@Base+0x125ec>)
│ │ │ │ +	ldr	r3, [pc, #704]	@ (568798 <spr_noaccess@@Base+0x125c8>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #164]	@ (568588 <spr_noaccess@@Base+0x123b8>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (568594 <spr_noaccess@@Base+0x123c4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	568576 <spr_noaccess@@Base+0x123a6>
│ │ │ │ +	beq.n	568582 <spr_noaccess@@Base+0x123b2>
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │  	mov	r7, r0
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #136]	@ (56858c <spr_noaccess@@Base+0x123bc>)
│ │ │ │ +	ldr	r1, [pc, #136]	@ (568598 <spr_noaccess@@Base+0x123c8>)
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1220410,29 +1220415,29 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (568584 <spr_noaccess@@Base+0x123b4>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (568590 <spr_noaccess@@Base+0x123c0>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	ip, [r5]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	adds	r0, r7, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	add	r3, ip
│ │ │ │ -	ldr	r0, [pc, #60]	@ (568590 <spr_noaccess@@Base+0x123c0>)
│ │ │ │ +	ldr	r0, [pc, #60]	@ (56859c <spr_noaccess@@Base+0x123cc>)
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #264	@ 0x108
│ │ │ │  	ldr.w	r0, [r0, #264]	@ 0x108
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │ @@ -1220441,43 +1220446,43 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	str	r4, [r0, #52]	@ 0x34
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	str	r0, [r7, #48]	@ 0x30
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	movs	r4, #104	@ 0x68
│ │ │ │ +	movs	r4, #92	@ 0x5c
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r2, [pc, #976]	@ (568964 <spr_noaccess@@Base+0x12794>)
│ │ │ │ +	ldr	r2, [pc, #928]	@ (568940 <spr_noaccess@@Base+0x12770>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #164]	@ (568650 <spr_noaccess@@Base+0x12480>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (56865c <spr_noaccess@@Base+0x1248c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56863c <spr_noaccess@@Base+0x1246c>
│ │ │ │ +	beq.n	568648 <spr_noaccess@@Base+0x12478>
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #136]	@ (568654 <spr_noaccess@@Base+0x12484>)
│ │ │ │ +	ldr	r1, [pc, #136]	@ (568660 <spr_noaccess@@Base+0x12490>)
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1220486,29 +1220491,29 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #84]	@ (56864c <spr_noaccess@@Base+0x1247c>)
│ │ │ │ +	ldr	r2, [pc, #84]	@ (568658 <spr_noaccess@@Base+0x12488>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	ip, [r5]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	adds	r0, r7, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	add	r3, ip
│ │ │ │ -	ldr	r0, [pc, #60]	@ (568658 <spr_noaccess@@Base+0x12488>)
│ │ │ │ +	ldr	r0, [pc, #60]	@ (568664 <spr_noaccess@@Base+0x12494>)
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #396	@ 0x18c
│ │ │ │  	ldr.w	r0, [r0, #396]	@ 0x18c
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │ @@ -1220517,44 +1220522,44 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	str	r6, [r7, #36]	@ 0x24
│ │ │ │ +	str	r2, [r6, #36]	@ 0x24
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	movs	r3, #160	@ 0xa0
│ │ │ │ +	movs	r3, #148	@ 0x94
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r2, [pc, #184]	@ (568714 <spr_noaccess@@Base+0x12544>)
│ │ │ │ +	ldr	r2, [pc, #136]	@ (5686f0 <spr_noaccess@@Base+0x12520>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #164]	@ (568718 <spr_noaccess@@Base+0x12548>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (568724 <spr_noaccess@@Base+0x12554>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	568704 <spr_noaccess@@Base+0x12534>
│ │ │ │ +	beq.n	568710 <spr_noaccess@@Base+0x12540>
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #136]	@ (56871c <spr_noaccess@@Base+0x1254c>)
│ │ │ │ +	ldr	r1, [pc, #136]	@ (568728 <spr_noaccess@@Base+0x12558>)
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1220563,29 +1220568,29 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #84]	@ (568714 <spr_noaccess@@Base+0x12544>)
│ │ │ │ +	ldr	r2, [pc, #84]	@ (568720 <spr_noaccess@@Base+0x12550>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	ip, [r5]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	adds	r0, r7, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	add	r3, ip
│ │ │ │ -	ldr	r0, [pc, #60]	@ (568720 <spr_noaccess@@Base+0x12550>)
│ │ │ │ +	ldr	r0, [pc, #60]	@ (56872c <spr_noaccess@@Base+0x1255c>)
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #528	@ 0x210
│ │ │ │  	ldr.w	r0, [r0, #528]	@ 0x210
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │ @@ -1220594,44 +1220599,44 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	str	r6, [r6, #24]
│ │ │ │ +	str	r2, [r5, #24]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	movs	r2, #216	@ 0xd8
│ │ │ │ +	movs	r2, #204	@ 0xcc
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r1, [pc, #408]	@ (5688bc <spr_noaccess@@Base+0x126ec>)
│ │ │ │ +	ldr	r1, [pc, #360]	@ (568898 <spr_noaccess@@Base+0x126c8>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #164]	@ (5687e0 <spr_noaccess@@Base+0x12610>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (5687ec <spr_noaccess@@Base+0x1261c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5687cc <spr_noaccess@@Base+0x125fc>
│ │ │ │ +	beq.n	5687d8 <spr_noaccess@@Base+0x12608>
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #136]	@ (5687e4 <spr_noaccess@@Base+0x12614>)
│ │ │ │ +	ldr	r1, [pc, #136]	@ (5687f0 <spr_noaccess@@Base+0x12620>)
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1220640,29 +1220645,29 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #84]	@ (5687dc <spr_noaccess@@Base+0x1260c>)
│ │ │ │ +	ldr	r2, [pc, #84]	@ (5687e8 <spr_noaccess@@Base+0x12618>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	ip, [r5]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	adds	r0, r7, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	add	r3, ip
│ │ │ │ -	ldr	r0, [pc, #60]	@ (5687e8 <spr_noaccess@@Base+0x12618>)
│ │ │ │ +	ldr	r0, [pc, #60]	@ (5687f4 <spr_noaccess@@Base+0x12624>)
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #660	@ 0x294
│ │ │ │  	ldr.w	r0, [r0, #660]	@ 0x294
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │ @@ -1220671,44 +1220676,44 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	str	r6, [r5, #12]
│ │ │ │ +	str	r2, [r4, #12]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	movs	r2, #16
│ │ │ │ +	movs	r2, #4
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r0, [pc, #632]	@ (568a64 <spr_noaccess@@Base+0x12894>)
│ │ │ │ +	ldr	r0, [pc, #584]	@ (568a40 <spr_noaccess@@Base+0x12870>)
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #164]	@ (5688a8 <spr_noaccess@@Base+0x126d8>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (5688b4 <spr_noaccess@@Base+0x126e4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	568894 <spr_noaccess@@Base+0x126c4>
│ │ │ │ +	beq.n	5688a0 <spr_noaccess@@Base+0x126d0>
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #136]	@ (5688ac <spr_noaccess@@Base+0x126dc>)
│ │ │ │ +	ldr	r1, [pc, #136]	@ (5688b8 <spr_noaccess@@Base+0x126e8>)
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1220717,29 +1220722,29 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #84]	@ (5688a4 <spr_noaccess@@Base+0x126d4>)
│ │ │ │ +	ldr	r2, [pc, #84]	@ (5688b0 <spr_noaccess@@Base+0x126e0>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	ip, [r5]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	adds	r0, r7, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	add	r3, ip
│ │ │ │ -	ldr	r0, [pc, #60]	@ (5688b0 <spr_noaccess@@Base+0x126e0>)
│ │ │ │ +	ldr	r0, [pc, #60]	@ (5688bc <spr_noaccess@@Base+0x126ec>)
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #792	@ 0x318
│ │ │ │  	ldr.w	r0, [r0, #792]	@ 0x318
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │ @@ -1220748,44 +1220753,44 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	str	r6, [r4, #0]
│ │ │ │ +	str	r2, [r3, #0]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	movs	r1, #72	@ 0x48
│ │ │ │ +	movs	r1, #60	@ 0x3c
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -			@ <UNDEFINED> instruction: 0x47d6
│ │ │ │ +			@ <UNDEFINED> instruction: 0x47ca
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #164]	@ (568970 <spr_noaccess@@Base+0x127a0>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (56897c <spr_noaccess@@Base+0x127ac>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56895c <spr_noaccess@@Base+0x1278c>
│ │ │ │ +	beq.n	568968 <spr_noaccess@@Base+0x12798>
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #136]	@ (568974 <spr_noaccess@@Base+0x127a4>)
│ │ │ │ +	ldr	r1, [pc, #136]	@ (568980 <spr_noaccess@@Base+0x127b0>)
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1220794,29 +1220799,29 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #84]	@ (56896c <spr_noaccess@@Base+0x1279c>)
│ │ │ │ +	ldr	r2, [pc, #84]	@ (568978 <spr_noaccess@@Base+0x127a8>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	ip, [r5]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	adds	r0, r7, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	add	r3, ip
│ │ │ │ -	ldr	r0, [pc, #60]	@ (568978 <spr_noaccess@@Base+0x127a8>)
│ │ │ │ +	ldr	r0, [pc, #60]	@ (568984 <spr_noaccess@@Base+0x127b4>)
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #924	@ 0x39c
│ │ │ │  	ldr.w	r0, [r0, #924]	@ 0x39c
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │ @@ -1220825,44 +1220830,44 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldrsh	r6, [r3, r5]
│ │ │ │ +	ldrsh	r2, [r2, r5]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	movs	r0, #128	@ 0x80
│ │ │ │ +	movs	r0, #116	@ 0x74
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bx	r1
│ │ │ │ +	bx	r0
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #164]	@ (568a38 <spr_noaccess@@Base+0x12868>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (568a44 <spr_noaccess@@Base+0x12874>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	568a24 <spr_noaccess@@Base+0x12854>
│ │ │ │ +	beq.n	568a30 <spr_noaccess@@Base+0x12860>
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #136]	@ (568a3c <spr_noaccess@@Base+0x1286c>)
│ │ │ │ +	ldr	r1, [pc, #136]	@ (568a48 <spr_noaccess@@Base+0x12878>)
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1220871,29 +1220876,29 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #84]	@ (568a34 <spr_noaccess@@Base+0x12864>)
│ │ │ │ +	ldr	r2, [pc, #84]	@ (568a40 <spr_noaccess@@Base+0x12870>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	ip, [r5]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	adds	r0, r7, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	add	r3, ip
│ │ │ │ -	ldr	r0, [pc, #60]	@ (568a40 <spr_noaccess@@Base+0x12870>)
│ │ │ │ +	ldr	r0, [pc, #60]	@ (568a4c <spr_noaccess@@Base+0x1287c>)
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #1056	@ 0x420
│ │ │ │  	ldr.w	r0, [r0, #1056]	@ 0x420
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │ @@ -1220902,44 +1220907,44 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldrsh	r6, [r2, r2]
│ │ │ │ +	ldrsh	r2, [r1, r2]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	subs	r0, r7, #6
│ │ │ │ +	subs	r4, r5, #6
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	mov	r6, r8
│ │ │ │ +	mov	r2, r7
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #164]	@ (568b00 <spr_noaccess@@Base+0x12930>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (568b0c <spr_noaccess@@Base+0x1293c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	568aec <spr_noaccess@@Base+0x1291c>
│ │ │ │ +	beq.n	568af8 <spr_noaccess@@Base+0x12928>
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #136]	@ (568b04 <spr_noaccess@@Base+0x12934>)
│ │ │ │ +	ldr	r1, [pc, #136]	@ (568b10 <spr_noaccess@@Base+0x12940>)
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1220948,29 +1220953,29 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #84]	@ (568afc <spr_noaccess@@Base+0x1292c>)
│ │ │ │ +	ldr	r2, [pc, #84]	@ (568b08 <spr_noaccess@@Base+0x12938>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	ip, [r5]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	adds	r0, r7, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	add	r3, ip
│ │ │ │ -	ldr	r0, [pc, #60]	@ (568b08 <spr_noaccess@@Base+0x12938>)
│ │ │ │ +	ldr	r0, [pc, #60]	@ (568b14 <spr_noaccess@@Base+0x12944>)
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #1188	@ 0x4a4
│ │ │ │  	ldr.w	r0, [r0, #1188]	@ 0x4a4
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │ @@ -1220979,44 +1220984,44 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldrb	r6, [r1, r7]
│ │ │ │ +	ldrb	r2, [r0, r7]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	subs	r0, r6, #3
│ │ │ │ +	subs	r4, r4, #3
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r6, pc
│ │ │ │ +	cmp	r2, lr
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #164]	@ (568bc8 <spr_noaccess@@Base+0x129f8>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (568bd4 <spr_noaccess@@Base+0x12a04>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	568bb4 <spr_noaccess@@Base+0x129e4>
│ │ │ │ +	beq.n	568bc0 <spr_noaccess@@Base+0x129f0>
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #136]	@ (568bcc <spr_noaccess@@Base+0x129fc>)
│ │ │ │ +	ldr	r1, [pc, #136]	@ (568bd8 <spr_noaccess@@Base+0x12a08>)
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1221025,29 +1221030,29 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #84]	@ (568bc4 <spr_noaccess@@Base+0x129f4>)
│ │ │ │ +	ldr	r2, [pc, #84]	@ (568bd0 <spr_noaccess@@Base+0x12a00>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	ip, [r5]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	adds	r0, r7, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	add	r3, ip
│ │ │ │ -	ldr	r0, [pc, #60]	@ (568bd0 <spr_noaccess@@Base+0x12a00>)
│ │ │ │ +	ldr	r0, [pc, #60]	@ (568bdc <spr_noaccess@@Base+0x12a0c>)
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #1320	@ 0x528
│ │ │ │  	ldr.w	r0, [r0, #1320]	@ 0x528
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │ @@ -1221056,40 +1221061,40 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldrb	r6, [r0, r4]
│ │ │ │ +	ldrb	r2, [r7, r3]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	subs	r0, r5, #0
│ │ │ │ +	subs	r4, r3, #0
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	lr, r6
│ │ │ │ +	add	sl, r5
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r4, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #152]	@ (568c84 <spr_noaccess@@Base+0x12ab4>)
│ │ │ │ +	ldr	r3, [pc, #152]	@ (568c90 <spr_noaccess@@Base+0x12ac0>)
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r4, #0
│ │ │ │ -	beq.n	568c76 <spr_noaccess@@Base+0x12aa6>
│ │ │ │ +	beq.n	568c82 <spr_noaccess@@Base+0x12ab2>
│ │ │ │  	mov	r4, r1
│ │ │ │  	ldr	r5, [r1, #0]
│ │ │ │  	mov	r9, r2
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #136]	@ (568c88 <spr_noaccess@@Base+0x12ab8>)
│ │ │ │ +	ldr	r1, [pc, #136]	@ (568c94 <spr_noaccess@@Base+0x12ac4>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1221108,16 +1221113,16 @@
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldrb	r3, [r4, #12]
│ │ │ │ -	cbz	r3, 568c70 <spr_noaccess@@Base+0x12aa0>
│ │ │ │ -	ldr	r3, [pc, #68]	@ (568c8c <spr_noaccess@@Base+0x12abc>)
│ │ │ │ +	cbz	r3, 568c7c <spr_noaccess@@Base+0x12aac>
│ │ │ │ +	ldr	r3, [pc, #68]	@ (568c98 <spr_noaccess@@Base+0x12ac8>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #152]	@ 0x98
│ │ │ │  	str.w	r8, [sp]
│ │ │ │  	mov	r3, r7
│ │ │ │  	mov	r2, r6
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	blx	r9
│ │ │ │ @@ -1221126,37 +1221131,37 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	b.n	568c4e <spr_noaccess@@Base+0x12a7e>
│ │ │ │ +	b.n	568c5a <spr_noaccess@@Base+0x12a8a>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	adds	r0, r4, #5
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	adds	r4, r2, #5
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	5684a0 <spr_noaccess@@Base+0x122d0>
│ │ │ │ +	b.n	569494 <spr_noaccess@@Base+0x132c4>
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #180]	@ (568d5c <spr_noaccess@@Base+0x12b8c>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (568d68 <spr_noaccess@@Base+0x12b98>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	568d48 <spr_noaccess@@Base+0x12b78>
│ │ │ │ +	beq.n	568d54 <spr_noaccess@@Base+0x12b84>
│ │ │ │  	ldrh.w	r1, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	and.w	r1, r1, #15
│ │ │ │  	cmp	r1, #9
│ │ │ │  	it	cs
│ │ │ │  	movcs	r1, #0
│ │ │ │  	str	r1, [sp, #8]
│ │ │ │ @@ -1221164,34 +1221169,34 @@
│ │ │ │  	ldr	r1, [sp, #8]
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #132]	@ (568d60 <spr_noaccess@@Base+0x12b90>)
│ │ │ │ +	ldr	r1, [pc, #132]	@ (568d6c <spr_noaccess@@Base+0x12b9c>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r4, [r4, #84]	@ 0x54
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │ -	ldr	r4, [pc, #96]	@ (568d64 <spr_noaccess@@Base+0x12b94>)
│ │ │ │ +	ldr	r4, [pc, #96]	@ (568d70 <spr_noaccess@@Base+0x12ba0>)
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	add	r4, pc
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #76]	@ (568d58 <spr_noaccess@@Base+0x12b88>)
│ │ │ │ +	ldr	r3, [pc, #76]	@ (568d64 <spr_noaccess@@Base+0x12b94>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	addw	r1, r4, #1452	@ 0x5ac
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	adds	r2, r7, r3
│ │ │ │ @@ -1221210,40 +1221215,40 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldrh	r2, [r5, r5]
│ │ │ │ +	ldrh	r6, [r3, r5]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	adds	r4, r4, #2
│ │ │ │ +	adds	r0, r3, #2
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	muls	r4, r0
│ │ │ │ +	orrs	r0, r7
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r4, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r3, [pc, #140]	@ (568e0c <spr_noaccess@@Base+0x12c3c>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (568e18 <spr_noaccess@@Base+0x12c48>)
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r4, #0
│ │ │ │ -	beq.n	568dfc <spr_noaccess@@Base+0x12c2c>
│ │ │ │ +	beq.n	568e08 <spr_noaccess@@Base+0x12c38>
│ │ │ │  	mov	r4, r1
│ │ │ │  	ldr	r5, [r1, #0]
│ │ │ │  	mov	r9, r2
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #124]	@ (568e10 <spr_noaccess@@Base+0x12c40>)
│ │ │ │ +	ldr	r1, [pc, #124]	@ (568e1c <spr_noaccess@@Base+0x12c4c>)
│ │ │ │  	ldr	r3, [sp, #4]
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	mov	r8, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1221280,39 +1221285,39 @@
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	bx	ip
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	subs	r4, r1, r7
│ │ │ │ +	subs	r0, r0, r7
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r7, [pc, #268]	@ (568f38 <spr_noaccess@@Base+0x12d68>)
│ │ │ │ +	ldr	r7, [pc, #268]	@ (568f44 <spr_noaccess@@Base+0x12d74>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r7, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	568f28 <spr_noaccess@@Base+0x12d58>
│ │ │ │ +	beq.n	568f34 <spr_noaccess@@Base+0x12d64>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	fp, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #240]	@ (568f3c <spr_noaccess@@Base+0x12d6c>)
│ │ │ │ +	ldr	r2, [pc, #240]	@ (568f48 <spr_noaccess@@Base+0x12d78>)
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	movw	r9, #41640	@ 0xa2a8
│ │ │ │  	mov	r8, r0
│ │ │ │  	mov	r0, fp
│ │ │ │  	ldr.w	sl, [r7, r2]
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │ @@ -1221384,37 +1221389,37 @@
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	subs	r6, r3, r4
│ │ │ │ +	subs	r2, r2, r4
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #176]	@ (569008 <spr_noaccess@@Base+0x12e38>)
│ │ │ │ +	ldr	r3, [pc, #176]	@ (569014 <spr_noaccess@@Base+0x12e44>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	568ff6 <spr_noaccess@@Base+0x12e26>
│ │ │ │ +	beq.n	569002 <spr_noaccess@@Base+0x12e32>
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #156]	@ (56900c <spr_noaccess@@Base+0x12e3c>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (569018 <spr_noaccess@@Base+0x12e48>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1221433,24 +1221438,24 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #72]	@ (569004 <spr_noaccess@@Base+0x12e34>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (569010 <spr_noaccess@@Base+0x12e40>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #64]	@ (569010 <spr_noaccess@@Base+0x12e40>)
│ │ │ │ +	ldr	r0, [pc, #64]	@ (56901c <spr_noaccess@@Base+0x12e4c>)
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #1584	@ 0x630
│ │ │ │  	ldr.w	r0, [r0, #1584]	@ 0x630
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ @@ -1221462,40 +1221467,40 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r4, [r7, r2]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r0, [r6, r2]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	adds	r4, r6, r7
│ │ │ │ +	adds	r0, r5, r7
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	eors	r6, r6
│ │ │ │ +	eors	r2, r5
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #176]	@ (5690dc <spr_noaccess@@Base+0x12f0c>)
│ │ │ │ +	ldr	r3, [pc, #176]	@ (5690e8 <spr_noaccess@@Base+0x12f18>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5690ca <spr_noaccess@@Base+0x12efa>
│ │ │ │ +	beq.n	5690d6 <spr_noaccess@@Base+0x12f06>
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #156]	@ (5690e0 <spr_noaccess@@Base+0x12f10>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (5690ec <spr_noaccess@@Base+0x12f1c>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1221514,24 +1221519,24 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #72]	@ (5690d8 <spr_noaccess@@Base+0x12f08>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (5690e4 <spr_noaccess@@Base+0x12f14>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #64]	@ (5690e4 <spr_noaccess@@Base+0x12f14>)
│ │ │ │ +	ldr	r0, [pc, #64]	@ (5690f0 <spr_noaccess@@Base+0x12f20>)
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #1716	@ 0x6b4
│ │ │ │  	ldr.w	r0, [r0, #1716]	@ 0x6b4
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ @@ -1221543,40 +1221548,40 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrsb	r0, [r5, r7]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrsb	r4, [r3, r7]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	adds	r0, r4, r4
│ │ │ │ +	adds	r4, r2, r4
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r7, #162	@ 0xa2
│ │ │ │ +	subs	r7, #150	@ 0x96
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #176]	@ (5691b0 <spr_noaccess@@Base+0x12fe0>)
│ │ │ │ +	ldr	r3, [pc, #176]	@ (5691bc <spr_noaccess@@Base+0x12fec>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56919e <spr_noaccess@@Base+0x12fce>
│ │ │ │ +	beq.n	5691aa <spr_noaccess@@Base+0x12fda>
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #156]	@ (5691b4 <spr_noaccess@@Base+0x12fe4>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (5691c0 <spr_noaccess@@Base+0x12ff0>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1221595,24 +1221600,24 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #72]	@ (5691ac <spr_noaccess@@Base+0x12fdc>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (5691b8 <spr_noaccess@@Base+0x12fe8>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #64]	@ (5691b8 <spr_noaccess@@Base+0x12fe8>)
│ │ │ │ +	ldr	r0, [pc, #64]	@ (5691c4 <spr_noaccess@@Base+0x12ff4>)
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #1848	@ 0x738
│ │ │ │  	ldr.w	r0, [r0, #1848]	@ 0x738
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ @@ -1221624,40 +1221629,40 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrsb	r4, [r2, r4]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrsb	r0, [r1, r4]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	adds	r4, r1, r1
│ │ │ │ +	adds	r0, r0, r1
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r6, #206	@ 0xce
│ │ │ │ +	subs	r6, #194	@ 0xc2
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #176]	@ (569284 <spr_noaccess@@Base+0x130b4>)
│ │ │ │ +	ldr	r3, [pc, #176]	@ (569290 <spr_noaccess@@Base+0x130c0>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	569272 <spr_noaccess@@Base+0x130a2>
│ │ │ │ +	beq.n	56927e <spr_noaccess@@Base+0x130ae>
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #156]	@ (569288 <spr_noaccess@@Base+0x130b8>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (569294 <spr_noaccess@@Base+0x130c4>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1221676,24 +1221681,24 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #72]	@ (569280 <spr_noaccess@@Base+0x130b0>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (56928c <spr_noaccess@@Base+0x130bc>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #64]	@ (56928c <spr_noaccess@@Base+0x130bc>)
│ │ │ │ +	ldr	r0, [pc, #64]	@ (569298 <spr_noaccess@@Base+0x130c8>)
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #1980	@ 0x7bc
│ │ │ │  	ldr.w	r0, [r0, #1980]	@ 0x7bc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ @@ -1221705,40 +1221710,40 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrsb	r0, [r0, r1]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrsb	r4, [r6, r0]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	asrs	r0, r7, #29
│ │ │ │ +	asrs	r4, r5, #29
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r5, #250	@ 0xfa
│ │ │ │ +	subs	r5, #238	@ 0xee
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #176]	@ (569358 <spr_noaccess@@Base+0x13188>)
│ │ │ │ +	ldr	r3, [pc, #176]	@ (569364 <spr_noaccess@@Base+0x13194>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	569346 <spr_noaccess@@Base+0x13176>
│ │ │ │ +	beq.n	569352 <spr_noaccess@@Base+0x13182>
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #156]	@ (56935c <spr_noaccess@@Base+0x1318c>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (569368 <spr_noaccess@@Base+0x13198>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1221757,24 +1221762,24 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #72]	@ (569354 <spr_noaccess@@Base+0x13184>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (569360 <spr_noaccess@@Base+0x13190>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #64]	@ (569360 <spr_noaccess@@Base+0x13190>)
│ │ │ │ +	ldr	r0, [pc, #64]	@ (56936c <spr_noaccess@@Base+0x1319c>)
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #2112	@ 0x840
│ │ │ │  	ldr.w	r0, [r0, #2112]	@ 0x840
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ @@ -1221786,40 +1221791,40 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strb	r4, [r5, r5]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strb	r0, [r4, r5]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	asrs	r4, r4, #26
│ │ │ │ +	asrs	r0, r3, #26
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r5, #38	@ 0x26
│ │ │ │ +	subs	r5, #26
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #176]	@ (56942c <spr_noaccess@@Base+0x1325c>)
│ │ │ │ +	ldr	r3, [pc, #176]	@ (569438 <spr_noaccess@@Base+0x13268>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56941a <spr_noaccess@@Base+0x1324a>
│ │ │ │ +	beq.n	569426 <spr_noaccess@@Base+0x13256>
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #156]	@ (569430 <spr_noaccess@@Base+0x13260>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (56943c <spr_noaccess@@Base+0x1326c>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1221838,24 +1221843,24 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #72]	@ (569428 <spr_noaccess@@Base+0x13258>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (569434 <spr_noaccess@@Base+0x13264>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #64]	@ (569434 <spr_noaccess@@Base+0x13264>)
│ │ │ │ +	ldr	r0, [pc, #64]	@ (569440 <spr_noaccess@@Base+0x13270>)
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #2244	@ 0x8c4
│ │ │ │  	ldr.w	r0, [r0, #2244]	@ 0x8c4
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ @@ -1221867,40 +1221872,40 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strb	r0, [r3, r2]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strb	r4, [r1, r2]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	asrs	r0, r2, #23
│ │ │ │ +	asrs	r4, r0, #23
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r4, #82	@ 0x52
│ │ │ │ +	subs	r4, #70	@ 0x46
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #176]	@ (569500 <spr_noaccess@@Base+0x13330>)
│ │ │ │ +	ldr	r3, [pc, #176]	@ (56950c <spr_noaccess@@Base+0x1333c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5694ee <spr_noaccess@@Base+0x1331e>
│ │ │ │ +	beq.n	5694fa <spr_noaccess@@Base+0x1332a>
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #156]	@ (569504 <spr_noaccess@@Base+0x13334>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (569510 <spr_noaccess@@Base+0x13340>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1221919,24 +1221924,24 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #72]	@ (5694fc <spr_noaccess@@Base+0x1332c>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (569508 <spr_noaccess@@Base+0x13338>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #64]	@ (569508 <spr_noaccess@@Base+0x13338>)
│ │ │ │ +	ldr	r0, [pc, #64]	@ (569514 <spr_noaccess@@Base+0x13344>)
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #2376	@ 0x948
│ │ │ │  	ldr.w	r0, [r0, #2376]	@ 0x948
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ @@ -1221948,40 +1221953,40 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strh	r4, [r0, r7]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strh	r0, [r7, r6]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	asrs	r4, r7, #19
│ │ │ │ +	asrs	r0, r6, #19
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r3, #126	@ 0x7e
│ │ │ │ +	subs	r3, #114	@ 0x72
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #176]	@ (5695d4 <spr_noaccess@@Base+0x13404>)
│ │ │ │ +	ldr	r3, [pc, #176]	@ (5695e0 <spr_noaccess@@Base+0x13410>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5695c2 <spr_noaccess@@Base+0x133f2>
│ │ │ │ +	beq.n	5695ce <spr_noaccess@@Base+0x133fe>
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #156]	@ (5695d8 <spr_noaccess@@Base+0x13408>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (5695e4 <spr_noaccess@@Base+0x13414>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1222000,24 +1222005,24 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #72]	@ (5695d0 <spr_noaccess@@Base+0x13400>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (5695dc <spr_noaccess@@Base+0x1340c>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #64]	@ (5695dc <spr_noaccess@@Base+0x1340c>)
│ │ │ │ +	ldr	r0, [pc, #64]	@ (5695e8 <spr_noaccess@@Base+0x13418>)
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #2508	@ 0x9cc
│ │ │ │  	ldr.w	r0, [r0, #2508]	@ 0x9cc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ @@ -1222029,40 +1222034,40 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strh	r0, [r6, r3]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strh	r4, [r4, r3]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	asrs	r0, r5, #16
│ │ │ │ +	asrs	r4, r3, #16
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r2, #170	@ 0xaa
│ │ │ │ +	subs	r2, #158	@ 0x9e
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #176]	@ (5696a8 <spr_noaccess@@Base+0x134d8>)
│ │ │ │ +	ldr	r3, [pc, #176]	@ (5696b4 <spr_noaccess@@Base+0x134e4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	569696 <spr_noaccess@@Base+0x134c6>
│ │ │ │ +	beq.n	5696a2 <spr_noaccess@@Base+0x134d2>
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #156]	@ (5696ac <spr_noaccess@@Base+0x134dc>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (5696b8 <spr_noaccess@@Base+0x134e8>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1222081,24 +1222086,24 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #72]	@ (5696a4 <spr_noaccess@@Base+0x134d4>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (5696b0 <spr_noaccess@@Base+0x134e0>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #64]	@ (5696b0 <spr_noaccess@@Base+0x134e0>)
│ │ │ │ +	ldr	r0, [pc, #64]	@ (5696bc <spr_noaccess@@Base+0x134ec>)
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #2640	@ 0xa50
│ │ │ │  	ldr.w	r0, [r0, #2640]	@ 0xa50
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ @@ -1222110,40 +1222115,40 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strh	r4, [r3, r0]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strh	r0, [r2, r0]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	asrs	r4, r2, #13
│ │ │ │ +	asrs	r0, r1, #13
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r1, #214	@ 0xd6
│ │ │ │ +	subs	r1, #202	@ 0xca
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #176]	@ (56977c <spr_noaccess@@Base+0x135ac>)
│ │ │ │ +	ldr	r3, [pc, #176]	@ (569788 <spr_noaccess@@Base+0x135b8>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56976a <spr_noaccess@@Base+0x1359a>
│ │ │ │ +	beq.n	569776 <spr_noaccess@@Base+0x135a6>
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #156]	@ (569780 <spr_noaccess@@Base+0x135b0>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (56978c <spr_noaccess@@Base+0x135bc>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1222162,24 +1222167,24 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #72]	@ (569778 <spr_noaccess@@Base+0x135a8>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (569784 <spr_noaccess@@Base+0x135b4>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #64]	@ (569784 <spr_noaccess@@Base+0x135b4>)
│ │ │ │ +	ldr	r0, [pc, #64]	@ (569790 <spr_noaccess@@Base+0x135c0>)
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #2772	@ 0xad4
│ │ │ │  	ldr.w	r0, [r0, #2772]	@ 0xad4
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ @@ -1222191,40 +1222196,40 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	str	r0, [r1, r5]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	str	r4, [r7, r4]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	asrs	r0, r0, #10
│ │ │ │ +	asrs	r4, r6, #9
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r1, #2
│ │ │ │ +	subs	r0, #246	@ 0xf6
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #176]	@ (569850 <spr_noaccess@@Base+0x13680>)
│ │ │ │ +	ldr	r3, [pc, #176]	@ (56985c <spr_noaccess@@Base+0x1368c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56983e <spr_noaccess@@Base+0x1366e>
│ │ │ │ +	beq.n	56984a <spr_noaccess@@Base+0x1367a>
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #156]	@ (569854 <spr_noaccess@@Base+0x13684>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (569860 <spr_noaccess@@Base+0x13690>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1222243,24 +1222248,24 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #72]	@ (56984c <spr_noaccess@@Base+0x1367c>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (569858 <spr_noaccess@@Base+0x13688>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #64]	@ (569858 <spr_noaccess@@Base+0x13688>)
│ │ │ │ +	ldr	r0, [pc, #64]	@ (569864 <spr_noaccess@@Base+0x13694>)
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #2904	@ 0xb58
│ │ │ │  	ldr.w	r0, [r0, #2904]	@ 0xb58
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ @@ -1222272,40 +1222277,40 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	str	r4, [r6, r1]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	str	r0, [r5, r1]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	asrs	r4, r5, #6
│ │ │ │ +	asrs	r0, r4, #6
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r0, #46	@ 0x2e
│ │ │ │ +	subs	r0, #34	@ 0x22
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #176]	@ (569924 <spr_noaccess@@Base+0x13754>)
│ │ │ │ +	ldr	r3, [pc, #176]	@ (569930 <spr_noaccess@@Base+0x13760>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	569912 <spr_noaccess@@Base+0x13742>
│ │ │ │ +	beq.n	56991e <spr_noaccess@@Base+0x1374e>
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #156]	@ (569928 <spr_noaccess@@Base+0x13758>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (569934 <spr_noaccess@@Base+0x13764>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1222324,24 +1222329,24 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #72]	@ (569920 <spr_noaccess@@Base+0x13750>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (56992c <spr_noaccess@@Base+0x1375c>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #64]	@ (56992c <spr_noaccess@@Base+0x1375c>)
│ │ │ │ +	ldr	r0, [pc, #64]	@ (569938 <spr_noaccess@@Base+0x13768>)
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3036	@ 0xbdc
│ │ │ │  	ldr.w	r0, [r0, #3036]	@ 0xbdc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ @@ -1222353,40 +1222358,40 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r7, [pc, #640]	@ (569ba4 <spr_noaccess@@Base+0x139d4>)
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r7, [pc, #592]	@ (569b80 <spr_noaccess@@Base+0x139b0>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	asrs	r0, r3, #3
│ │ │ │ +	asrs	r4, r1, #3
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r7, #90	@ 0x5a
│ │ │ │ +	adds	r7, #78	@ 0x4e
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #176]	@ (5699f8 <spr_noaccess@@Base+0x13828>)
│ │ │ │ +	ldr	r3, [pc, #176]	@ (569a04 <spr_noaccess@@Base+0x13834>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5699e6 <spr_noaccess@@Base+0x13816>
│ │ │ │ +	beq.n	5699f2 <spr_noaccess@@Base+0x13822>
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #156]	@ (5699fc <spr_noaccess@@Base+0x1382c>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (569a08 <spr_noaccess@@Base+0x13838>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1222405,24 +1222410,24 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #72]	@ (5699f4 <spr_noaccess@@Base+0x13824>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (569a00 <spr_noaccess@@Base+0x13830>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #64]	@ (569a00 <spr_noaccess@@Base+0x13830>)
│ │ │ │ +	ldr	r0, [pc, #64]	@ (569a0c <spr_noaccess@@Base+0x1383c>)
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #3168	@ 0xc60
│ │ │ │  	ldr.w	r0, [r0, #3168]	@ 0xc60
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ @@ -1222434,40 +1222439,40 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r6, [pc, #816]	@ (569d28 <spr_noaccess@@Base+0x13b58>)
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r6, [pc, #768]	@ (569d04 <spr_noaccess@@Base+0x13b34>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	asrs	r4, r0, #32
│ │ │ │ +	lsrs	r0, r7, #31
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r6, #134	@ 0x86
│ │ │ │ +	adds	r6, #122	@ 0x7a
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #176]	@ (569acc <spr_noaccess@@Base+0x138fc>)
│ │ │ │ +	ldr	r3, [pc, #176]	@ (569ad8 <spr_noaccess@@Base+0x13908>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	569aba <spr_noaccess@@Base+0x138ea>
│ │ │ │ +	beq.n	569ac6 <spr_noaccess@@Base+0x138f6>
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #156]	@ (569ad0 <spr_noaccess@@Base+0x13900>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (569adc <spr_noaccess@@Base+0x1390c>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1222486,24 +1222491,24 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #72]	@ (569ac8 <spr_noaccess@@Base+0x138f8>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (569ad4 <spr_noaccess@@Base+0x13904>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #64]	@ (569ad4 <spr_noaccess@@Base+0x13904>)
│ │ │ │ +	ldr	r0, [pc, #64]	@ (569ae0 <spr_noaccess@@Base+0x13910>)
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3300	@ 0xce4
│ │ │ │  	ldr.w	r0, [r0, #3300]	@ 0xce4
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ @@ -1222515,40 +1222520,40 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r5, [pc, #992]	@ (569eac <spr_noaccess@@Base+0x13cdc>)
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r5, [pc, #944]	@ (569e88 <spr_noaccess@@Base+0x13cb8>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	lsrs	r0, r6, #28
│ │ │ │ +	lsrs	r4, r4, #28
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, #178	@ 0xb2
│ │ │ │ +	adds	r5, #166	@ 0xa6
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #176]	@ (569ba0 <spr_noaccess@@Base+0x139d0>)
│ │ │ │ +	ldr	r3, [pc, #176]	@ (569bac <spr_noaccess@@Base+0x139dc>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	569b8e <spr_noaccess@@Base+0x139be>
│ │ │ │ +	beq.n	569b9a <spr_noaccess@@Base+0x139ca>
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #156]	@ (569ba4 <spr_noaccess@@Base+0x139d4>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (569bb0 <spr_noaccess@@Base+0x139e0>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1222567,24 +1222572,24 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #72]	@ (569b9c <spr_noaccess@@Base+0x139cc>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (569ba8 <spr_noaccess@@Base+0x139d8>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #64]	@ (569ba8 <spr_noaccess@@Base+0x139d8>)
│ │ │ │ +	ldr	r0, [pc, #64]	@ (569bb4 <spr_noaccess@@Base+0x139e4>)
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3432	@ 0xd68
│ │ │ │  	ldr.w	r0, [r0, #3432]	@ 0xd68
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ @@ -1222596,40 +1222601,40 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r5, [pc, #144]	@ (569c30 <spr_noaccess@@Base+0x13a60>)
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r5, [pc, #96]	@ (569c0c <spr_noaccess@@Base+0x13a3c>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	lsrs	r4, r3, #25
│ │ │ │ +	lsrs	r0, r2, #25
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r4, #222	@ 0xde
│ │ │ │ +	adds	r4, #210	@ 0xd2
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #176]	@ (569c74 <spr_noaccess@@Base+0x13aa4>)
│ │ │ │ +	ldr	r3, [pc, #176]	@ (569c80 <spr_noaccess@@Base+0x13ab0>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	569c62 <spr_noaccess@@Base+0x13a92>
│ │ │ │ +	beq.n	569c6e <spr_noaccess@@Base+0x13a9e>
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #156]	@ (569c78 <spr_noaccess@@Base+0x13aa8>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (569c84 <spr_noaccess@@Base+0x13ab4>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1222648,24 +1222653,24 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #72]	@ (569c70 <spr_noaccess@@Base+0x13aa0>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (569c7c <spr_noaccess@@Base+0x13aac>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #64]	@ (569c7c <spr_noaccess@@Base+0x13aac>)
│ │ │ │ +	ldr	r0, [pc, #64]	@ (569c88 <spr_noaccess@@Base+0x13ab8>)
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3564	@ 0xdec
│ │ │ │  	ldr.w	r0, [r0, #3564]	@ 0xdec
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ @@ -1222677,44 +1222682,44 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r4, [pc, #320]	@ (569db4 <spr_noaccess@@Base+0x13be4>)
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r4, [pc, #272]	@ (569d90 <spr_noaccess@@Base+0x13bc0>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	lsrs	r0, r1, #22
│ │ │ │ +	lsrs	r4, r7, #21
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r4, #10
│ │ │ │ +	adds	r3, #254	@ 0xfe
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	stmdb	sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	mov	fp, r2
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr.w	sl, [pc, #324]	@ 569ddc <spr_noaccess@@Base+0x13c0c>
│ │ │ │ +	ldr.w	sl, [pc, #324]	@ 569de8 <spr_noaccess@@Base+0x13c18>
│ │ │ │  	add	sl, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.w	569dc0 <spr_noaccess@@Base+0x13bf0>
│ │ │ │ +	beq.w	569dcc <spr_noaccess@@Base+0x13bfc>
│ │ │ │  	mov	r4, r1
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │ -	ldr	r3, [pc, #284]	@ (569de0 <spr_noaccess@@Base+0x13c10>)
│ │ │ │ +	ldr	r3, [pc, #284]	@ (569dec <spr_noaccess@@Base+0x13c1c>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [r4, #4]
│ │ │ │  	mov	r0, r5
│ │ │ │  	ldr.w	sl, [sl, r3]
│ │ │ │  	movw	r3, #42152	@ 0xa4a8
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	ldr.w	r1, [sl]
│ │ │ │ @@ -1222725,15 +1222730,15 @@
│ │ │ │  	mov	r0, r6
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	mov	r3, r9
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r1, r5
│ │ │ │  	cmp.w	fp, #0
│ │ │ │ -	bne.n	569db6 <spr_noaccess@@Base+0x13be6>
│ │ │ │ +	bne.n	569dc2 <spr_noaccess@@Base+0x13bf2>
│ │ │ │  	movs	r0, #14
│ │ │ │  	bl	4ce190 <tcg_gen_brcond_i64@@Base>
│ │ │ │  	movs	r0, #10
│ │ │ │  	mov	r3, r8
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	4ce190 <tcg_gen_brcond_i64@@Base>
│ │ │ │ @@ -1222754,15 +1222759,15 @@
│ │ │ │  	mov	r1, r5
│ │ │ │  	movs	r0, #14
│ │ │ │  	bl	4ce190 <tcg_gen_brcond_i64@@Base>
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r3, r8
│ │ │ │  	mov	r1, r5
│ │ │ │  	movs	r0, #10
│ │ │ │ -	ldr	r5, [pc, #156]	@ (569de4 <spr_noaccess@@Base+0x13c14>)
│ │ │ │ +	ldr	r5, [pc, #156]	@ (569df0 <spr_noaccess@@Base+0x13c20>)
│ │ │ │  	bl	4ce190 <tcg_gen_brcond_i64@@Base>
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	add	r5, pc
│ │ │ │  	movs	r1, #2
│ │ │ │  	add.w	r3, r5, r3, lsl #2
│ │ │ │  	ldr.w	r0, [r3, #128]	@ 0x80
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ @@ -1222794,56 +1222799,56 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	movs	r0, #6
│ │ │ │  	bl	4ce190 <tcg_gen_brcond_i64@@Base>
│ │ │ │  	movs	r0, #2
│ │ │ │ -	b.n	569d04 <spr_noaccess@@Base+0x13b34>
│ │ │ │ +	b.n	569d10 <spr_noaccess@@Base+0x13b40>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	movs	r0, #1
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │ -	lsrs	r2, r6, #18
│ │ │ │ +	lsrs	r6, r4, #18
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bcc.n	569dec <spr_noaccess@@Base+0x13c1c>
│ │ │ │ +	bcs.n	569de0 <spr_noaccess@@Base+0x13c10>
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r6, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #8
│ │ │ │ -	ldr.w	r9, [pc, #160]	@ 569ea0 <spr_noaccess@@Base+0x13cd0>
│ │ │ │ +	ldr.w	r9, [pc, #160]	@ 569eac <spr_noaccess@@Base+0x13cdc>
│ │ │ │  	add	r9, pc
│ │ │ │  	cmp	r6, #0
│ │ │ │ -	beq.n	569e92 <spr_noaccess@@Base+0x13cc2>
│ │ │ │ +	beq.n	569e9e <spr_noaccess@@Base+0x13cce>
│ │ │ │  	mov	r4, r1
│ │ │ │  	mov	sl, r3
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r2, [sp, #4]
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r0, r7
│ │ │ │  	lsls	r3, r2, #3
│ │ │ │ -	ldr	r2, [pc, #116]	@ (569ea4 <spr_noaccess@@Base+0x13cd4>)
│ │ │ │ +	ldr	r2, [pc, #116]	@ (569eb0 <spr_noaccess@@Base+0x13ce0>)
│ │ │ │  	ldr.w	r9, [r9, r2]
│ │ │ │  	ldr	r2, [r4, #4]
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr.w	r1, [r9]
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ @@ -1222873,34 +1222878,34 @@
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	lsrs	r2, r1, #13
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	lsrs	r6, r7, #12
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (569f74 <spr_noaccess@@Base+0x13da4>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (569f80 <spr_noaccess@@Base+0x13db0>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	569f60 <spr_noaccess@@Base+0x13d90>
│ │ │ │ +	beq.n	569f6c <spr_noaccess@@Base+0x13d9c>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (569f78 <spr_noaccess@@Base+0x13da8>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (569f84 <spr_noaccess@@Base+0x13db4>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1222919,26 +1222924,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (569f70 <spr_noaccess@@Base+0x13da0>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (569f7c <spr_noaccess@@Base+0x13dac>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (569f7c <spr_noaccess@@Base+0x13dac>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (569f88 <spr_noaccess@@Base+0x13db8>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #3696	@ 0xe70
│ │ │ │  	ldr.w	r0, [r0, #3696]	@ 0xe70
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1222950,39 +1222955,39 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldr	r1, [pc, #352]	@ (56a0d4 <spr_noaccess@@Base+0x13f04>)
│ │ │ │ +	ldr	r1, [pc, #304]	@ (56a0b0 <spr_noaccess@@Base+0x13ee0>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	lsrs	r4, r1, #10
│ │ │ │ +	lsrs	r0, r0, #10
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r1, #10
│ │ │ │ +	adds	r0, #254	@ 0xfe
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56a04c <spr_noaccess@@Base+0x13e7c>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56a058 <spr_noaccess@@Base+0x13e88>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56a038 <spr_noaccess@@Base+0x13e68>
│ │ │ │ +	beq.n	56a044 <spr_noaccess@@Base+0x13e74>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56a050 <spr_noaccess@@Base+0x13e80>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56a05c <spr_noaccess@@Base+0x13e8c>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1223001,26 +1223006,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56a048 <spr_noaccess@@Base+0x13e78>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56a054 <spr_noaccess@@Base+0x13e84>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56a054 <spr_noaccess@@Base+0x13e84>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56a060 <spr_noaccess@@Base+0x13e90>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3828	@ 0xef4
│ │ │ │  	ldr.w	r0, [r0, #3828]	@ 0xef4
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1223032,39 +1223037,39 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldr	r0, [pc, #512]	@ (56a24c <spr_noaccess@@Base+0x1407c>)
│ │ │ │ +	ldr	r0, [pc, #464]	@ (56a228 <spr_noaccess@@Base+0x14058>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	lsrs	r4, r6, #6
│ │ │ │ +	lsrs	r0, r5, #6
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r0, #50	@ 0x32
│ │ │ │ +	adds	r0, #38	@ 0x26
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56a124 <spr_noaccess@@Base+0x13f54>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56a130 <spr_noaccess@@Base+0x13f60>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56a110 <spr_noaccess@@Base+0x13f40>
│ │ │ │ +	beq.n	56a11c <spr_noaccess@@Base+0x13f4c>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56a128 <spr_noaccess@@Base+0x13f58>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56a134 <spr_noaccess@@Base+0x13f64>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1223083,26 +1223088,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56a120 <spr_noaccess@@Base+0x13f50>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56a12c <spr_noaccess@@Base+0x13f5c>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56a12c <spr_noaccess@@Base+0x13f5c>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56a138 <spr_noaccess@@Base+0x13f68>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3960	@ 0xf78
│ │ │ │  	ldr.w	r0, [r0, #3960]	@ 0xf78
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1223114,39 +1223119,39 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	blx	r5
│ │ │ │ +	blxns	r3
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	lsrs	r4, r3, #3
│ │ │ │ +	lsrs	r0, r2, #3
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r7, #90	@ 0x5a
│ │ │ │ +	cmp	r7, #78	@ 0x4e
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56a1fc <spr_noaccess@@Base+0x1402c>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56a208 <spr_noaccess@@Base+0x14038>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56a1e8 <spr_noaccess@@Base+0x14018>
│ │ │ │ +	beq.n	56a1f4 <spr_noaccess@@Base+0x14024>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56a200 <spr_noaccess@@Base+0x14030>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56a20c <spr_noaccess@@Base+0x1403c>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1223165,26 +1223170,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56a1f8 <spr_noaccess@@Base+0x14028>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56a204 <spr_noaccess@@Base+0x14034>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56a204 <spr_noaccess@@Base+0x14034>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56a210 <spr_noaccess@@Base+0x14040>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #4092	@ 0xffc
│ │ │ │  	ldr.w	r0, [r0, #4092]	@ 0xffc
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1223196,39 +1223201,39 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	mov	r8, sl
│ │ │ │ +	mov	ip, r8
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	lsrs	r4, r0, #32
│ │ │ │ +	lsls	r0, r7, #31
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r6, #130	@ 0x82
│ │ │ │ +	cmp	r6, #118	@ 0x76
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56a2d4 <spr_noaccess@@Base+0x14104>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56a2e0 <spr_noaccess@@Base+0x14110>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56a2c0 <spr_noaccess@@Base+0x140f0>
│ │ │ │ +	beq.n	56a2cc <spr_noaccess@@Base+0x140fc>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56a2d8 <spr_noaccess@@Base+0x14108>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56a2e4 <spr_noaccess@@Base+0x14114>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1223247,26 +1223252,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56a2d0 <spr_noaccess@@Base+0x14100>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56a2dc <spr_noaccess@@Base+0x1410c>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56a2dc <spr_noaccess@@Base+0x1410c>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56a2e8 <spr_noaccess@@Base+0x14118>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	sub.w	r1, r0, #120	@ 0x78
│ │ │ │  	ldr.w	r0, [r0, #-120]
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1223278,39 +1223283,39 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	cmp	r8, pc
│ │ │ │ +	cmp	ip, sp
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	lsls	r4, r5, #28
│ │ │ │ +	lsls	r0, r4, #28
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r6, #162	@ 0xa2
│ │ │ │ +	subs	r6, #150	@ 0x96
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #176]	@ (56a3a8 <spr_noaccess@@Base+0x141d8>)
│ │ │ │ +	ldr	r3, [pc, #176]	@ (56a3b4 <spr_noaccess@@Base+0x141e4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56a396 <spr_noaccess@@Base+0x141c6>
│ │ │ │ +	beq.n	56a3a2 <spr_noaccess@@Base+0x141d2>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #160]	@ (56a3ac <spr_noaccess@@Base+0x141dc>)
│ │ │ │ +	ldr	r1, [pc, #160]	@ (56a3b8 <spr_noaccess@@Base+0x141e8>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1223329,26 +1223334,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (56a3a4 <spr_noaccess@@Base+0x141d4>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (56a3b0 <spr_noaccess@@Base+0x141e0>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #64]	@ (56a3b0 <spr_noaccess@@Base+0x141e0>)
│ │ │ │ +	ldr	r0, [pc, #64]	@ (56a3bc <spr_noaccess@@Base+0x141ec>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #12
│ │ │ │  	ldr	r0, [r0, #12]
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1223360,38 +1223365,38 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	cmp	r0, r4
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	cmp	r4, r2
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	lsls	r4, r2, #25
│ │ │ │ +	lsls	r0, r1, #25
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r5, #202	@ 0xca
│ │ │ │ +	subs	r5, #190	@ 0xbe
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56a480 <spr_noaccess@@Base+0x142b0>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56a48c <spr_noaccess@@Base+0x142bc>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56a46c <spr_noaccess@@Base+0x1429c>
│ │ │ │ +	beq.n	56a478 <spr_noaccess@@Base+0x142a8>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56a484 <spr_noaccess@@Base+0x142b4>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56a490 <spr_noaccess@@Base+0x142c0>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1223410,26 +1223415,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56a47c <spr_noaccess@@Base+0x142ac>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56a488 <spr_noaccess@@Base+0x142b8>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56a488 <spr_noaccess@@Base+0x142b8>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56a494 <spr_noaccess@@Base+0x142c4>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #144	@ 0x90
│ │ │ │  	ldr.w	r0, [r0, #144]	@ 0x90
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1223441,39 +1223446,39 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	add	r4, r9
│ │ │ │ +	add	r0, r8
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	lsls	r0, r0, #22
│ │ │ │ +	lsls	r4, r6, #21
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r4, #246	@ 0xf6
│ │ │ │ +	subs	r4, #234	@ 0xea
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56a558 <spr_noaccess@@Base+0x14388>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56a564 <spr_noaccess@@Base+0x14394>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56a544 <spr_noaccess@@Base+0x14374>
│ │ │ │ +	beq.n	56a550 <spr_noaccess@@Base+0x14380>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56a55c <spr_noaccess@@Base+0x1438c>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56a568 <spr_noaccess@@Base+0x14398>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1223492,26 +1223497,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56a554 <spr_noaccess@@Base+0x14384>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56a560 <spr_noaccess@@Base+0x14390>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56a560 <spr_noaccess@@Base+0x14390>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56a56c <spr_noaccess@@Base+0x1439c>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #276	@ 0x114
│ │ │ │  	ldr.w	r0, [r0, #276]	@ 0x114
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1223523,39 +1223528,39 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	muls	r4, r6
│ │ │ │ +	muls	r0, r5
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	lsls	r0, r5, #18
│ │ │ │ +	lsls	r4, r3, #18
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r4, #30
│ │ │ │ +	subs	r4, #18
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56a630 <spr_noaccess@@Base+0x14460>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56a63c <spr_noaccess@@Base+0x1446c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56a61c <spr_noaccess@@Base+0x1444c>
│ │ │ │ +	beq.n	56a628 <spr_noaccess@@Base+0x14458>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56a634 <spr_noaccess@@Base+0x14464>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56a640 <spr_noaccess@@Base+0x14470>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1223574,26 +1223579,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56a62c <spr_noaccess@@Base+0x1445c>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56a638 <spr_noaccess@@Base+0x14468>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56a638 <spr_noaccess@@Base+0x14468>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56a644 <spr_noaccess@@Base+0x14474>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #408	@ 0x198
│ │ │ │  	ldr.w	r0, [r0, #408]	@ 0x198
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1223605,39 +1223610,39 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	cmp	r4, r3
│ │ │ │ +	cmp	r0, r2
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	lsls	r0, r2, #15
│ │ │ │ +	lsls	r4, r0, #15
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r3, #70	@ 0x46
│ │ │ │ +	subs	r3, #58	@ 0x3a
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56a708 <spr_noaccess@@Base+0x14538>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56a714 <spr_noaccess@@Base+0x14544>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56a6f4 <spr_noaccess@@Base+0x14524>
│ │ │ │ +	beq.n	56a700 <spr_noaccess@@Base+0x14530>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56a70c <spr_noaccess@@Base+0x1453c>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56a718 <spr_noaccess@@Base+0x14548>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1223656,26 +1223661,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56a704 <spr_noaccess@@Base+0x14534>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56a710 <spr_noaccess@@Base+0x14540>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56a710 <spr_noaccess@@Base+0x14540>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56a71c <spr_noaccess@@Base+0x1454c>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #540	@ 0x21c
│ │ │ │  	ldr.w	r0, [r0, #540]	@ 0x21c
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1223687,39 +1223692,39 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	rors	r4, r0
│ │ │ │ +	sbcs	r0, r7
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	lsls	r0, r7, #11
│ │ │ │ +	lsls	r4, r5, #11
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r2, #110	@ 0x6e
│ │ │ │ +	subs	r2, #98	@ 0x62
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56a7e0 <spr_noaccess@@Base+0x14610>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56a7ec <spr_noaccess@@Base+0x1461c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56a7cc <spr_noaccess@@Base+0x145fc>
│ │ │ │ +	beq.n	56a7d8 <spr_noaccess@@Base+0x14608>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56a7e4 <spr_noaccess@@Base+0x14614>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56a7f0 <spr_noaccess@@Base+0x14620>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1223738,26 +1223743,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56a7dc <spr_noaccess@@Base+0x1460c>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56a7e8 <spr_noaccess@@Base+0x14618>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56a7e8 <spr_noaccess@@Base+0x14618>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56a7f4 <spr_noaccess@@Base+0x14624>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #672	@ 0x2a0
│ │ │ │  	ldr.w	r0, [r0, #672]	@ 0x2a0
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1223769,39 +1223774,39 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	lsrs	r4, r5
│ │ │ │ +	lsrs	r0, r4
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	lsls	r0, r4, #8
│ │ │ │ +	lsls	r4, r2, #8
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r1, #150	@ 0x96
│ │ │ │ +	subs	r1, #138	@ 0x8a
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56a8b8 <spr_noaccess@@Base+0x146e8>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56a8c4 <spr_noaccess@@Base+0x146f4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56a8a4 <spr_noaccess@@Base+0x146d4>
│ │ │ │ +	beq.n	56a8b0 <spr_noaccess@@Base+0x146e0>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56a8bc <spr_noaccess@@Base+0x146ec>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56a8c8 <spr_noaccess@@Base+0x146f8>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1223820,26 +1223825,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56a8b4 <spr_noaccess@@Base+0x146e4>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56a8c0 <spr_noaccess@@Base+0x146f0>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56a8c0 <spr_noaccess@@Base+0x146f0>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56a8cc <spr_noaccess@@Base+0x146fc>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #804	@ 0x324
│ │ │ │  	ldr.w	r0, [r0, #804]	@ 0x324
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1223851,39 +1223856,39 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ands	r4, r2
│ │ │ │ +	ands	r0, r1
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	lsls	r0, r1, #5
│ │ │ │ +	lsls	r4, r7, #4
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r0, #190	@ 0xbe
│ │ │ │ +	subs	r0, #178	@ 0xb2
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56a990 <spr_noaccess@@Base+0x147c0>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56a99c <spr_noaccess@@Base+0x147cc>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56a97c <spr_noaccess@@Base+0x147ac>
│ │ │ │ +	beq.n	56a988 <spr_noaccess@@Base+0x147b8>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56a994 <spr_noaccess@@Base+0x147c4>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56a9a0 <spr_noaccess@@Base+0x147d0>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1223902,26 +1223907,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56a98c <spr_noaccess@@Base+0x147bc>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56a998 <spr_noaccess@@Base+0x147c8>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56a998 <spr_noaccess@@Base+0x147c8>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56a9a4 <spr_noaccess@@Base+0x147d4>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #936	@ 0x3a8
│ │ │ │  	ldr.w	r0, [r0, #936]	@ 0x3a8
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1223933,39 +1223938,39 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	subs	r7, #60	@ 0x3c
│ │ │ │ +	subs	r7, #48	@ 0x30
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	lsls	r0, r6, #1
│ │ │ │ +	lsls	r4, r4, #1
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r7, #230	@ 0xe6
│ │ │ │ +	adds	r7, #218	@ 0xda
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56aa68 <spr_noaccess@@Base+0x14898>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56aa74 <spr_noaccess@@Base+0x148a4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56aa54 <spr_noaccess@@Base+0x14884>
│ │ │ │ +	beq.n	56aa60 <spr_noaccess@@Base+0x14890>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56aa6c <spr_noaccess@@Base+0x1489c>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56aa78 <spr_noaccess@@Base+0x148a8>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1223984,26 +1223989,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56aa64 <spr_noaccess@@Base+0x14894>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56aa70 <spr_noaccess@@Base+0x148a0>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56aa70 <spr_noaccess@@Base+0x148a0>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56aa7c <spr_noaccess@@Base+0x148ac>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #1068	@ 0x42c
│ │ │ │  	ldr.w	r0, [r0, #1068]	@ 0x42c
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1224015,38 +1224020,38 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	subs	r6, #100	@ 0x64
│ │ │ │ +	subs	r6, #88	@ 0x58
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	vmla.i16	q0, q4, d7[0]
│ │ │ │ +	vmla.i<illegal width 8>	q0, q6, d3[1]
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r7, #14
│ │ │ │ +	adds	r7, #2
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56ab40 <spr_noaccess@@Base+0x14970>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56ab4c <spr_noaccess@@Base+0x1497c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56ab2c <spr_noaccess@@Base+0x1495c>
│ │ │ │ +	beq.n	56ab38 <spr_noaccess@@Base+0x14968>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56ab44 <spr_noaccess@@Base+0x14974>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56ab50 <spr_noaccess@@Base+0x14980>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1224065,26 +1224070,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56ab3c <spr_noaccess@@Base+0x1496c>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56ab48 <spr_noaccess@@Base+0x14978>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56ab48 <spr_noaccess@@Base+0x14978>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56ab54 <spr_noaccess@@Base+0x14984>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #1200	@ 0x4b0
│ │ │ │  	ldr.w	r0, [r0, #1200]	@ 0x4b0
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1224096,38 +1224101,38 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	subs	r5, #140	@ 0x8c
│ │ │ │ +	subs	r5, #128	@ 0x80
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	cdp2	0, 12, cr0, cr0, cr7, {2}
│ │ │ │ +	cdp2	0, 11, cr0, cr4, cr7, {2}
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r6, #54	@ 0x36
│ │ │ │ +	adds	r6, #42	@ 0x2a
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56ac18 <spr_noaccess@@Base+0x14a48>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56ac24 <spr_noaccess@@Base+0x14a54>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56ac04 <spr_noaccess@@Base+0x14a34>
│ │ │ │ +	beq.n	56ac10 <spr_noaccess@@Base+0x14a40>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56ac1c <spr_noaccess@@Base+0x14a4c>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56ac28 <spr_noaccess@@Base+0x14a58>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1224146,26 +1224151,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56ac14 <spr_noaccess@@Base+0x14a44>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56ac20 <spr_noaccess@@Base+0x14a50>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56ac20 <spr_noaccess@@Base+0x14a50>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56ac2c <spr_noaccess@@Base+0x14a5c>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #1332	@ 0x534
│ │ │ │  	ldr.w	r0, [r0, #1332]	@ 0x534
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1224177,38 +1224182,38 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	subs	r4, #180	@ 0xb4
│ │ │ │ +	subs	r4, #168	@ 0xa8
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stc2l	0, cr0, [r8, #284]!	@ 0x11c
│ │ │ │ +	ldc2l	0, cr0, [ip, #284]	@ 0x11c
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, #94	@ 0x5e
│ │ │ │ +	adds	r5, #82	@ 0x52
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56acf0 <spr_noaccess@@Base+0x14b20>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56acfc <spr_noaccess@@Base+0x14b2c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56acdc <spr_noaccess@@Base+0x14b0c>
│ │ │ │ +	beq.n	56ace8 <spr_noaccess@@Base+0x14b18>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56acf4 <spr_noaccess@@Base+0x14b24>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56ad00 <spr_noaccess@@Base+0x14b30>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1224227,26 +1224232,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56acec <spr_noaccess@@Base+0x14b1c>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56acf8 <spr_noaccess@@Base+0x14b28>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56acf8 <spr_noaccess@@Base+0x14b28>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56ad04 <spr_noaccess@@Base+0x14b34>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #1464	@ 0x5b8
│ │ │ │  	ldr.w	r0, [r0, #1464]	@ 0x5b8
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1224258,38 +1224263,38 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	subs	r3, #220	@ 0xdc
│ │ │ │ +	subs	r3, #208	@ 0xd0
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldc2	0, cr0, [r0, #-284]	@ 0xfffffee4
│ │ │ │ +	stc2	0, cr0, [r4, #-284]	@ 0xfffffee4
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r4, #134	@ 0x86
│ │ │ │ +	adds	r4, #122	@ 0x7a
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56adc8 <spr_noaccess@@Base+0x14bf8>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56add4 <spr_noaccess@@Base+0x14c04>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56adb4 <spr_noaccess@@Base+0x14be4>
│ │ │ │ +	beq.n	56adc0 <spr_noaccess@@Base+0x14bf0>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56adcc <spr_noaccess@@Base+0x14bfc>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56add8 <spr_noaccess@@Base+0x14c08>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1224308,26 +1224313,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56adc4 <spr_noaccess@@Base+0x14bf4>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56add0 <spr_noaccess@@Base+0x14c00>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56add0 <spr_noaccess@@Base+0x14c00>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56addc <spr_noaccess@@Base+0x14c0c>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #1596	@ 0x63c
│ │ │ │  	ldr.w	r0, [r0, #1596]	@ 0x63c
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1224339,38 +1224344,38 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	subs	r3, #4
│ │ │ │ +	subs	r2, #248	@ 0xf8
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldc2	0, cr0, [r8], #-284	@ 0xfffffee4
│ │ │ │ +	stc2	0, cr0, [ip], #-284	@ 0xfffffee4
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r3, #174	@ 0xae
│ │ │ │ +	adds	r3, #162	@ 0xa2
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56aea0 <spr_noaccess@@Base+0x14cd0>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56aeac <spr_noaccess@@Base+0x14cdc>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56ae8c <spr_noaccess@@Base+0x14cbc>
│ │ │ │ +	beq.n	56ae98 <spr_noaccess@@Base+0x14cc8>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56aea4 <spr_noaccess@@Base+0x14cd4>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56aeb0 <spr_noaccess@@Base+0x14ce0>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1224389,26 +1224394,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56ae9c <spr_noaccess@@Base+0x14ccc>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56aea8 <spr_noaccess@@Base+0x14cd8>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56aea8 <spr_noaccess@@Base+0x14cd8>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56aeb4 <spr_noaccess@@Base+0x14ce4>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #1728	@ 0x6c0
│ │ │ │  	ldr.w	r0, [r0, #1728]	@ 0x6c0
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1224420,38 +1224425,38 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	subs	r2, #44	@ 0x2c
│ │ │ │ +	subs	r2, #32
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfb600047
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfb540047
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r2, #214	@ 0xd6
│ │ │ │ +	adds	r2, #202	@ 0xca
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56af78 <spr_noaccess@@Base+0x14da8>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56af84 <spr_noaccess@@Base+0x14db4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56af64 <spr_noaccess@@Base+0x14d94>
│ │ │ │ +	beq.n	56af70 <spr_noaccess@@Base+0x14da0>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56af7c <spr_noaccess@@Base+0x14dac>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56af88 <spr_noaccess@@Base+0x14db8>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1224470,26 +1224475,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56af74 <spr_noaccess@@Base+0x14da4>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56af80 <spr_noaccess@@Base+0x14db0>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56af80 <spr_noaccess@@Base+0x14db0>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56af8c <spr_noaccess@@Base+0x14dbc>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #1860	@ 0x744
│ │ │ │  	ldr.w	r0, [r0, #1860]	@ 0x744
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1224501,38 +1224506,38 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	subs	r1, #84	@ 0x54
│ │ │ │ +	subs	r1, #72	@ 0x48
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfa880047
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfa7c0047
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r1, #254	@ 0xfe
│ │ │ │ +	adds	r1, #242	@ 0xf2
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56b050 <spr_noaccess@@Base+0x14e80>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56b05c <spr_noaccess@@Base+0x14e8c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56b03c <spr_noaccess@@Base+0x14e6c>
│ │ │ │ +	beq.n	56b048 <spr_noaccess@@Base+0x14e78>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56b054 <spr_noaccess@@Base+0x14e84>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56b060 <spr_noaccess@@Base+0x14e90>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1224551,26 +1224556,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56b04c <spr_noaccess@@Base+0x14e7c>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56b058 <spr_noaccess@@Base+0x14e88>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56b058 <spr_noaccess@@Base+0x14e88>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56b064 <spr_noaccess@@Base+0x14e94>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #1992	@ 0x7c8
│ │ │ │  	ldr.w	r0, [r0, #1992]	@ 0x7c8
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1224582,38 +1224587,38 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	subs	r0, #124	@ 0x7c
│ │ │ │ +	subs	r0, #112	@ 0x70
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldrsh.w	r0, [r0, #71]	@ 0x47
│ │ │ │ +	vld1.8	{d0[2]}, [r4], r7
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r1, #38	@ 0x26
│ │ │ │ +	adds	r1, #26
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56b128 <spr_noaccess@@Base+0x14f58>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56b134 <spr_noaccess@@Base+0x14f64>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56b114 <spr_noaccess@@Base+0x14f44>
│ │ │ │ +	beq.n	56b120 <spr_noaccess@@Base+0x14f50>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56b12c <spr_noaccess@@Base+0x14f5c>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56b138 <spr_noaccess@@Base+0x14f68>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1224632,26 +1224637,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56b124 <spr_noaccess@@Base+0x14f54>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56b130 <spr_noaccess@@Base+0x14f60>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56b130 <spr_noaccess@@Base+0x14f60>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56b13c <spr_noaccess@@Base+0x14f6c>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #2124	@ 0x84c
│ │ │ │  	ldr.w	r0, [r0, #2124]	@ 0x84c
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1224663,38 +1224668,38 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	adds	r7, #164	@ 0xa4
│ │ │ │ +	adds	r7, #152	@ 0x98
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldr.w	r0, [r8, #71]	@ 0x47
│ │ │ │ +	str.w	r0, [ip, #71]	@ 0x47
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r0, #78	@ 0x4e
│ │ │ │ +	adds	r0, #66	@ 0x42
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56b200 <spr_noaccess@@Base+0x15030>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56b20c <spr_noaccess@@Base+0x1503c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56b1ec <spr_noaccess@@Base+0x1501c>
│ │ │ │ +	beq.n	56b1f8 <spr_noaccess@@Base+0x15028>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56b204 <spr_noaccess@@Base+0x15034>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56b210 <spr_noaccess@@Base+0x15040>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1224713,26 +1224718,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56b1fc <spr_noaccess@@Base+0x1502c>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56b208 <spr_noaccess@@Base+0x15038>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56b208 <spr_noaccess@@Base+0x15038>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56b214 <spr_noaccess@@Base+0x15044>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #2256	@ 0x8d0
│ │ │ │  	ldr.w	r0, [r0, #2256]	@ 0x8d0
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1224744,38 +1224749,38 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	adds	r6, #204	@ 0xcc
│ │ │ │ +	adds	r6, #192	@ 0xc0
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	strb.w	r0, [r0, r7]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf7f40047
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r7, #118	@ 0x76
│ │ │ │ +	cmp	r7, #106	@ 0x6a
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56b2d8 <spr_noaccess@@Base+0x15108>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56b2e4 <spr_noaccess@@Base+0x15114>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56b2c4 <spr_noaccess@@Base+0x150f4>
│ │ │ │ +	beq.n	56b2d0 <spr_noaccess@@Base+0x15100>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56b2dc <spr_noaccess@@Base+0x1510c>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56b2e8 <spr_noaccess@@Base+0x15118>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1224794,26 +1224799,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56b2d4 <spr_noaccess@@Base+0x15104>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56b2e0 <spr_noaccess@@Base+0x15110>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56b2e0 <spr_noaccess@@Base+0x15110>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56b2ec <spr_noaccess@@Base+0x1511c>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #2388	@ 0x954
│ │ │ │  	ldr.w	r0, [r0, #2388]	@ 0x954
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1224825,38 +1224830,38 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	adds	r5, #244	@ 0xf4
│ │ │ │ +	adds	r5, #232	@ 0xe8
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf7280047
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf71c0047
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r6, #158	@ 0x9e
│ │ │ │ +	cmp	r6, #146	@ 0x92
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56b3b0 <spr_noaccess@@Base+0x151e0>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56b3bc <spr_noaccess@@Base+0x151ec>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56b39c <spr_noaccess@@Base+0x151cc>
│ │ │ │ +	beq.n	56b3a8 <spr_noaccess@@Base+0x151d8>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56b3b4 <spr_noaccess@@Base+0x151e4>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56b3c0 <spr_noaccess@@Base+0x151f0>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1224875,26 +1224880,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56b3ac <spr_noaccess@@Base+0x151dc>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56b3b8 <spr_noaccess@@Base+0x151e8>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56b3b8 <spr_noaccess@@Base+0x151e8>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56b3c4 <spr_noaccess@@Base+0x151f4>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #2520	@ 0x9d8
│ │ │ │  	ldr.w	r0, [r0, #2520]	@ 0x9d8
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1224906,38 +1224911,38 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	adds	r5, #28
│ │ │ │ +	adds	r5, #16
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf6500047
│ │ │ │ +	movw	r0, #18503	@ 0x4847
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r5, #198	@ 0xc6
│ │ │ │ +	cmp	r5, #186	@ 0xba
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56b488 <spr_noaccess@@Base+0x152b8>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56b494 <spr_noaccess@@Base+0x152c4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56b474 <spr_noaccess@@Base+0x152a4>
│ │ │ │ +	beq.n	56b480 <spr_noaccess@@Base+0x152b0>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56b48c <spr_noaccess@@Base+0x152bc>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56b498 <spr_noaccess@@Base+0x152c8>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1224956,26 +1224961,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56b484 <spr_noaccess@@Base+0x152b4>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56b490 <spr_noaccess@@Base+0x152c0>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56b490 <spr_noaccess@@Base+0x152c0>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56b49c <spr_noaccess@@Base+0x152cc>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #2652	@ 0xa5c
│ │ │ │  	ldr.w	r0, [r0, #2652]	@ 0xa5c
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1224987,38 +1224992,38 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	adds	r4, #68	@ 0x44
│ │ │ │ +	adds	r4, #56	@ 0x38
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	sbcs.w	r0, r8, #13041664	@ 0xc70000
│ │ │ │ +	sbc.w	r0, ip, #13041664	@ 0xc70000
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r4, #238	@ 0xee
│ │ │ │ +	cmp	r4, #226	@ 0xe2
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56b560 <spr_noaccess@@Base+0x15390>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56b56c <spr_noaccess@@Base+0x1539c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56b54c <spr_noaccess@@Base+0x1537c>
│ │ │ │ +	beq.n	56b558 <spr_noaccess@@Base+0x15388>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56b564 <spr_noaccess@@Base+0x15394>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56b570 <spr_noaccess@@Base+0x153a0>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1225037,26 +1225042,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56b55c <spr_noaccess@@Base+0x1538c>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56b568 <spr_noaccess@@Base+0x15398>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56b568 <spr_noaccess@@Base+0x15398>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56b574 <spr_noaccess@@Base+0x153a4>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #2784	@ 0xae0
│ │ │ │  	ldr.w	r0, [r0, #2784]	@ 0xae0
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1225068,38 +1225073,38 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	adds	r3, #108	@ 0x6c
│ │ │ │ +	adds	r3, #96	@ 0x60
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf4a00047
│ │ │ │ +	eors.w	r0, r4, #13041664	@ 0xc70000
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r4, #22
│ │ │ │ +	cmp	r4, #10
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56b638 <spr_noaccess@@Base+0x15468>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56b644 <spr_noaccess@@Base+0x15474>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56b624 <spr_noaccess@@Base+0x15454>
│ │ │ │ +	beq.n	56b630 <spr_noaccess@@Base+0x15460>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56b63c <spr_noaccess@@Base+0x1546c>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56b648 <spr_noaccess@@Base+0x15478>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1225118,26 +1225123,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56b634 <spr_noaccess@@Base+0x15464>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56b640 <spr_noaccess@@Base+0x15470>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56b640 <spr_noaccess@@Base+0x15470>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56b64c <spr_noaccess@@Base+0x1547c>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #2916	@ 0xb64
│ │ │ │  	ldr.w	r0, [r0, #2916]	@ 0xb64
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1225149,38 +1225154,38 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	adds	r2, #148	@ 0x94
│ │ │ │ +	adds	r2, #136	@ 0x88
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ubfx	r0, r8, #1, #8
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf3bc0047
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r3, #62	@ 0x3e
│ │ │ │ +	cmp	r3, #50	@ 0x32
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56b710 <spr_noaccess@@Base+0x15540>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56b71c <spr_noaccess@@Base+0x1554c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56b6fc <spr_noaccess@@Base+0x1552c>
│ │ │ │ +	beq.n	56b708 <spr_noaccess@@Base+0x15538>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56b714 <spr_noaccess@@Base+0x15544>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56b720 <spr_noaccess@@Base+0x15550>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1225199,26 +1225204,26 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56b70c <spr_noaccess@@Base+0x1553c>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56b718 <spr_noaccess@@Base+0x15548>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56b718 <spr_noaccess@@Base+0x15548>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56b724 <spr_noaccess@@Base+0x15554>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3048	@ 0xbe8
│ │ │ │  	ldr.w	r0, [r0, #3048]	@ 0xbe8
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1225230,46 +1225235,46 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	adds	r1, #188	@ 0xbc
│ │ │ │ +	adds	r1, #176	@ 0xb0
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf2f00047
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf2e40047
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r2, #102	@ 0x66
│ │ │ │ +	cmp	r2, #90	@ 0x5a
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r1, [pc, #180]	@ (56b7e8 <spr_noaccess@@Base+0x15618>)
│ │ │ │ +	ldr	r1, [pc, #180]	@ (56b7f4 <spr_noaccess@@Base+0x15624>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	56b7d6 <spr_noaccess@@Base+0x15606>
│ │ │ │ +	beq.n	56b7e2 <spr_noaccess@@Base+0x15612>
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r3, #3
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #144]	@ (56b7ec <spr_noaccess@@Base+0x1561c>)
│ │ │ │ +	ldr	r3, [pc, #144]	@ (56b7f8 <spr_noaccess@@Base+0x15628>)
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1225281,29 +1225286,29 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56b7e4 <spr_noaccess@@Base+0x15614>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56b7f0 <spr_noaccess@@Base+0x15620>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	ip, [r5]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	adds	r4, r3, r0
│ │ │ │  	adds	r0, r7, r3
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	add	r3, ip
│ │ │ │ -	ldr	r0, [pc, #60]	@ (56b7f0 <spr_noaccess@@Base+0x15620>)
│ │ │ │ +	ldr	r0, [pc, #60]	@ (56b7fc <spr_noaccess@@Base+0x1562c>)
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3180	@ 0xc6c
│ │ │ │  	ldr.w	r0, [r0, #3180]	@ 0xc6c
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │ @@ -1225312,45 +1225317,45 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	adds	r0, #228	@ 0xe4
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	adds	r0, #216	@ 0xd8
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf2180047
│ │ │ │ +	addw	r0, ip, #71	@ 0x47
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r1, #140	@ 0x8c
│ │ │ │ +	cmp	r1, #128	@ 0x80
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r1, [pc, #180]	@ (56b8c0 <spr_noaccess@@Base+0x156f0>)
│ │ │ │ +	ldr	r1, [pc, #180]	@ (56b8cc <spr_noaccess@@Base+0x156fc>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	56b8ae <spr_noaccess@@Base+0x156de>
│ │ │ │ +	beq.n	56b8ba <spr_noaccess@@Base+0x156ea>
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r3, #3
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #144]	@ (56b8c4 <spr_noaccess@@Base+0x156f4>)
│ │ │ │ +	ldr	r3, [pc, #144]	@ (56b8d0 <spr_noaccess@@Base+0x15700>)
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1225362,29 +1225367,29 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56b8bc <spr_noaccess@@Base+0x156ec>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56b8c8 <spr_noaccess@@Base+0x156f8>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	ip, [r5]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	adds	r4, r3, r0
│ │ │ │  	adds	r0, r7, r3
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	add	r3, ip
│ │ │ │ -	ldr	r0, [pc, #60]	@ (56b8c8 <spr_noaccess@@Base+0x156f8>)
│ │ │ │ +	ldr	r0, [pc, #60]	@ (56b8d4 <spr_noaccess@@Base+0x15704>)
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #3312	@ 0xcf0
│ │ │ │  	ldr.w	r0, [r0, #3312]	@ 0xcf0
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │ @@ -1225393,45 +1225398,45 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	adds	r0, #12
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	adds	r0, #0
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	adc.w	r0, r0, #71	@ 0x47
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf1340047
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r0, #180	@ 0xb4
│ │ │ │ +	cmp	r0, #168	@ 0xa8
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r1, [pc, #180]	@ (56b998 <spr_noaccess@@Base+0x157c8>)
│ │ │ │ +	ldr	r1, [pc, #180]	@ (56b9a4 <spr_noaccess@@Base+0x157d4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	56b986 <spr_noaccess@@Base+0x157b6>
│ │ │ │ +	beq.n	56b992 <spr_noaccess@@Base+0x157c2>
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r3, #3
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #144]	@ (56b99c <spr_noaccess@@Base+0x157cc>)
│ │ │ │ +	ldr	r3, [pc, #144]	@ (56b9a8 <spr_noaccess@@Base+0x157d8>)
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1225443,29 +1225448,29 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56b994 <spr_noaccess@@Base+0x157c4>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56b9a0 <spr_noaccess@@Base+0x157d0>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	ip, [r5]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	adds	r4, r3, r0
│ │ │ │  	adds	r0, r7, r3
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	add	r3, ip
│ │ │ │ -	ldr	r0, [pc, #60]	@ (56b9a0 <spr_noaccess@@Base+0x157d0>)
│ │ │ │ +	ldr	r0, [pc, #60]	@ (56b9ac <spr_noaccess@@Base+0x157dc>)
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3444	@ 0xd74
│ │ │ │  	ldr.w	r0, [r0, #3444]	@ 0xd74
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │ @@ -1225474,45 +1225479,45 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	cmp	r7, #52	@ 0x34
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	cmp	r7, #40	@ 0x28
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	orn	r0, r8, #71	@ 0x47
│ │ │ │ +	orrs.w	r0, ip, #71	@ 0x47
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r7, #220	@ 0xdc
│ │ │ │ +	movs	r7, #208	@ 0xd0
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r1, [pc, #180]	@ (56ba70 <spr_noaccess@@Base+0x158a0>)
│ │ │ │ +	ldr	r1, [pc, #180]	@ (56ba7c <spr_noaccess@@Base+0x158ac>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	56ba5e <spr_noaccess@@Base+0x1588e>
│ │ │ │ +	beq.n	56ba6a <spr_noaccess@@Base+0x1589a>
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r3, #3
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #144]	@ (56ba74 <spr_noaccess@@Base+0x158a4>)
│ │ │ │ +	ldr	r3, [pc, #144]	@ (56ba80 <spr_noaccess@@Base+0x158b0>)
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1225524,29 +1225529,29 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56ba6c <spr_noaccess@@Base+0x1589c>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56ba78 <spr_noaccess@@Base+0x158a8>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	ip, [r5]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	adds	r4, r3, r0
│ │ │ │  	adds	r0, r7, r3
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	add	r3, ip
│ │ │ │ -	ldr	r0, [pc, #60]	@ (56ba78 <spr_noaccess@@Base+0x158a8>)
│ │ │ │ +	ldr	r0, [pc, #60]	@ (56ba84 <spr_noaccess@@Base+0x158b4>)
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3576	@ 0xdf8
│ │ │ │  	ldr.w	r0, [r0, #3576]	@ 0xdf8
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │ @@ -1225555,45 +1225560,45 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	cmp	r6, #92	@ 0x5c
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	cmp	r6, #80	@ 0x50
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	vmla.i16	d0, d0, d7[0]
│ │ │ │ +	vmla.i<illegal width 8>	d0, d4, d3[1]
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r7, #4
│ │ │ │ +	movs	r6, #248	@ 0xf8
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r1, [pc, #180]	@ (56bb48 <spr_noaccess@@Base+0x15978>)
│ │ │ │ +	ldr	r1, [pc, #180]	@ (56bb54 <spr_noaccess@@Base+0x15984>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	56bb36 <spr_noaccess@@Base+0x15966>
│ │ │ │ +	beq.n	56bb42 <spr_noaccess@@Base+0x15972>
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r3, #3
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #144]	@ (56bb4c <spr_noaccess@@Base+0x1597c>)
│ │ │ │ +	ldr	r3, [pc, #144]	@ (56bb58 <spr_noaccess@@Base+0x15988>)
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1225605,29 +1225610,29 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56bb44 <spr_noaccess@@Base+0x15974>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56bb50 <spr_noaccess@@Base+0x15980>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	ip, [r5]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	adds	r4, r3, r0
│ │ │ │  	adds	r0, r7, r3
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	add	r3, ip
│ │ │ │ -	ldr	r0, [pc, #60]	@ (56bb50 <spr_noaccess@@Base+0x15980>)
│ │ │ │ +	ldr	r0, [pc, #60]	@ (56bb5c <spr_noaccess@@Base+0x1598c>)
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3708	@ 0xe7c
│ │ │ │  	ldr.w	r0, [r0, #3708]	@ 0xe7c
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │ @@ -1225636,45 +1225641,45 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	cmp	r5, #132	@ 0x84
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	cmp	r5, #120	@ 0x78
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	cdp	0, 11, cr0, cr8, cr7, {2}
│ │ │ │ +	cdp	0, 10, cr0, cr12, cr7, {2}
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r6, #44	@ 0x2c
│ │ │ │ +	movs	r6, #32
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r1, [pc, #180]	@ (56bc20 <spr_noaccess@@Base+0x15a50>)
│ │ │ │ +	ldr	r1, [pc, #180]	@ (56bc2c <spr_noaccess@@Base+0x15a5c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	56bc0e <spr_noaccess@@Base+0x15a3e>
│ │ │ │ +	beq.n	56bc1a <spr_noaccess@@Base+0x15a4a>
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r3, #3
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #144]	@ (56bc24 <spr_noaccess@@Base+0x15a54>)
│ │ │ │ +	ldr	r3, [pc, #144]	@ (56bc30 <spr_noaccess@@Base+0x15a60>)
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1225686,29 +1225691,29 @@
│ │ │ │  	orr.w	r4, r2, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56bc1c <spr_noaccess@@Base+0x15a4c>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56bc28 <spr_noaccess@@Base+0x15a58>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	ip, [r5]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	adds	r4, r3, r0
│ │ │ │  	adds	r0, r7, r3
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	add	r3, ip
│ │ │ │ -	ldr	r0, [pc, #60]	@ (56bc28 <spr_noaccess@@Base+0x15a58>)
│ │ │ │ +	ldr	r0, [pc, #60]	@ (56bc34 <spr_noaccess@@Base+0x15a64>)
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #3840	@ 0xf00
│ │ │ │  	ldr.w	r0, [r0, #3840]	@ 0xf00
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │ @@ -1225717,39 +1225722,39 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	cmp	r4, #172	@ 0xac
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	cmp	r4, #160	@ 0xa0
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stcl	0, cr0, [r0, #284]!	@ 0x11c
│ │ │ │ +	ldcl	0, cr0, [r4, #284]	@ 0x11c
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r5, #84	@ 0x54
│ │ │ │ +	movs	r5, #72	@ 0x48
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │ -	ldr	r4, [pc, #132]	@ (56bcc0 <spr_noaccess@@Base+0x15af0>)
│ │ │ │ +	ldr	r4, [pc, #132]	@ (56bccc <spr_noaccess@@Base+0x15afc>)
│ │ │ │  	sub	sp, #12
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	add	r4, pc
│ │ │ │  	and.w	r3, r3, #1048576	@ 0x100000
│ │ │ │ -	cbz	r3, 56bca6 <spr_noaccess@@Base+0x15ad6>
│ │ │ │ +	cbz	r3, 56bcb2 <spr_noaccess@@Base+0x15ae2>
│ │ │ │  	mov	r7, r2
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │ -	cbz	r2, 56bcb6 <spr_noaccess@@Base+0x15ae6>
│ │ │ │ +	cbz	r2, 56bcc2 <spr_noaccess@@Base+0x15af2>
│ │ │ │  	ldr	r2, [r1, #0]
│ │ │ │  	strd	r2, r1, [sp]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #100]	@ (56bcc4 <spr_noaccess@@Base+0x15af4>)
│ │ │ │ +	ldr	r1, [pc, #100]	@ (56bcd0 <spr_noaccess@@Base+0x15b00>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #0]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r4, [r4, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1225780,48 +1225785,48 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	56bc92 <spr_noaccess@@Base+0x15ac2>
│ │ │ │ -	stc	0, cr0, [sl, #-284]	@ 0xfffffee4
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	56bc9e <spr_noaccess@@Base+0x15ace>
│ │ │ │ +	ldcl	0, cr0, [lr], #284	@ 0x11c
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #380]	@ (56be58 <spr_noaccess@@Base+0x15c88>)
│ │ │ │ +	ldr	r3, [pc, #380]	@ (56be64 <spr_noaccess@@Base+0x15c94>)
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	and.w	r3, r3, #1048576	@ 0x100000
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	56be3c <spr_noaccess@@Base+0x15c6c>
│ │ │ │ +	beq.w	56be48 <spr_noaccess@@Base+0x15c78>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	mov	fp, r2
│ │ │ │  	mov	sl, r1
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	56be4e <spr_noaccess@@Base+0x15c7e>
│ │ │ │ +	beq.w	56be5a <spr_noaccess@@Base+0x15c8a>
│ │ │ │  	movs	r4, #8
│ │ │ │  	lsl.w	r3, r4, r2
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	asrs	r4, r2
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #316]	@ (56be5c <spr_noaccess@@Base+0x15c8c>)
│ │ │ │ +	ldr	r3, [pc, #316]	@ (56be68 <spr_noaccess@@Base+0x15c98>)
│ │ │ │  	mov	r9, r0
│ │ │ │  	ldr.w	r2, [sl, #4]
│ │ │ │  	mov	r0, r8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	bl	4d1874 <tcg_gen_extu_i32_i64@@Base>
│ │ │ │  	mov	r3, r4
│ │ │ │ @@ -1225833,15 +1225838,15 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r8
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4d02f8 <tcg_gen_extract_i64@@Base>
│ │ │ │  	asrs	r3, r4, #31
│ │ │ │  	lsrs	r4, r4, #1
│ │ │ │  	orrs.w	r4, r4, r3, lsl #31
│ │ │ │ -	beq.n	56bd96 <spr_noaccess@@Base+0x15bc6>
│ │ │ │ +	beq.n	56bda2 <spr_noaccess@@Base+0x15bd2>
│ │ │ │  	movs	r7, #32
│ │ │ │  	strd	sl, fp, [sp, #8]
│ │ │ │  	sub.w	fp, r7, r4
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r2, fp
│ │ │ │  	mov	r0, r8
│ │ │ │  	mov.w	r3, fp, asr #31
│ │ │ │ @@ -1225857,15 +1225862,15 @@
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4cd9e4 <tcg_gen_or_i64@@Base>
│ │ │ │  	mov	r2, r9
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4cd9e4 <tcg_gen_or_i64@@Base>
│ │ │ │  	asrs	r4, r4, #1
│ │ │ │ -	bne.n	56bd58 <spr_noaccess@@Base+0x15b88>
│ │ │ │ +	bne.n	56bd64 <spr_noaccess@@Base+0x15b94>
│ │ │ │  	ldrd	sl, fp, [sp, #8]
│ │ │ │  	movs	r2, #1
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r0, fp
│ │ │ │  	bl	4dd628 <dup_const@@Base>
│ │ │ │  	mov	r2, r0
│ │ │ │  	mov	r3, r1
│ │ │ │ @@ -1225896,15 +1225901,15 @@
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ce648 <tcg_gen_muli_i64@@Base>
│ │ │ │  	mov	r3, r4
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4ce648 <tcg_gen_muli_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #100]	@ (56be60 <spr_noaccess@@Base+0x15c90>)
│ │ │ │ +	ldr	r3, [pc, #100]	@ (56be6c <spr_noaccess@@Base+0x15c9c>)
│ │ │ │  	ldr	r1, [sp, #0]
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr.w	r2, [sl]
│ │ │ │  	ldr	r4, [r1, r3]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1225928,44 +1225933,44 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	56be26 <spr_noaccess@@Base+0x15c56>
│ │ │ │ -	ldcl	0, cr0, [r0], #-284	@ 0xfffffee4
│ │ │ │ -	cbz	r2, 56beaa <spr_noaccess@@Base+0x15cda>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	56be32 <spr_noaccess@@Base+0x15c62>
│ │ │ │ +	stcl	0, cr0, [r4], #-284	@ 0xfffffee4
│ │ │ │ +	cbz	r6, 56beb2 <spr_noaccess@@Base+0x15ce2>
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r5, [pc, #272]	@ (56bf8c <spr_noaccess@@Base+0x15dbc>)
│ │ │ │ +	ldr	r5, [pc, #272]	@ (56bf98 <spr_noaccess@@Base+0x15dc8>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	56bf7c <spr_noaccess@@Base+0x15dac>
│ │ │ │ +	beq.n	56bf88 <spr_noaccess@@Base+0x15db8>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	fp, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #232]	@ (56bf90 <spr_noaccess@@Base+0x15dc0>)
│ │ │ │ +	ldr	r2, [pc, #232]	@ (56bf9c <spr_noaccess@@Base+0x15dcc>)
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	movw	r6, #41640	@ 0xa2a8
│ │ │ │  	mov	r8, r0
│ │ │ │  	mov	r0, sl
│ │ │ │  	ldr	r5, [r5, r2]
│ │ │ │  	lsls	r2, r3, #3
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │ @@ -1226037,36 +1226042,36 @@
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	pkhbt	r0, lr, r7, lsl #1
│ │ │ │ +	pkhbt	r0, r2, r7, lsl #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4008]	@ 0xfa8
│ │ │ │ -	ldr	r1, [pc, #544]	@ (56c1c8 <spr_noaccess@@Base+0x15ff8>)
│ │ │ │ +	ldr	r1, [pc, #540]	@ (56c1d0 <spr_noaccess@@Base+0x16000>)
│ │ │ │  	sub	sp, #52	@ 0x34
│ │ │ │ -	ldr	r2, [pc, #544]	@ (56c1cc <spr_noaccess@@Base+0x15ffc>)
│ │ │ │ +	ldr	r2, [pc, #540]	@ (56c1d4 <spr_noaccess@@Base+0x16004>)
│ │ │ │  	add	r1, pc
│ │ │ │ -	ldr.w	r8, [pc, #544]	@ 56c1d0 <spr_noaccess@@Base+0x16000>
│ │ │ │ +	ldr.w	r8, [pc, #540]	@ 56c1d8 <spr_noaccess@@Base+0x16008>
│ │ │ │  	add	r8, pc
│ │ │ │  	ldr	r2, [r1, r2]
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	mov.w	r2, #0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.w	56c196 <spr_noaccess@@Base+0x15fc6>
│ │ │ │ +	beq.w	56c1a2 <spr_noaccess@@Base+0x15fd2>
│ │ │ │  	ldr	r6, [r0, #84]	@ 0x54
│ │ │ │  	add.w	r9, sp, #36	@ 0x24
│ │ │ │  	mov	fp, r9
│ │ │ │  	ubfx	r3, r6, #21, #5
│ │ │ │  	str	r3, [sp, #8]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │ @@ -1226078,19 +1226083,19 @@
│ │ │ │  	ubfx	r6, r6, #11, #5
│ │ │ │  	str	r0, [sp, #32]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	str	r0, [sp, #36]	@ 0x24
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	str	r0, [sp, #40]	@ 0x28
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	add	r3, pc, #448	@ (adr r3, 56c1c0 <spr_noaccess@@Base+0x15ff0>)
│ │ │ │ +	add	r3, pc, #444	@ (adr r3, 56c1c8 <spr_noaccess@@Base+0x15ff8>)
│ │ │ │  	ldrd	r2, r3, [r3]
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4cd448 <tcg_gen_movi_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #456]	@ (56c1d4 <spr_noaccess@@Base+0x16004>)
│ │ │ │ +	ldr	r3, [pc, #452]	@ (56c1dc <spr_noaccess@@Base+0x1600c>)
│ │ │ │  	addw	r6, r6, #2634	@ 0xa4a
│ │ │ │  	lsls	r6, r6, #4
│ │ │ │  	ldr.w	r5, [r8, r3]
│ │ │ │  	add.w	r8, sp, #28
│ │ │ │  	mov	sl, r8
│ │ │ │  	add	r3, sp, #44	@ 0x2c
│ │ │ │  	strd	r3, r4, [sp]
│ │ │ │ @@ -1226102,15 +1226107,15 @@
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	ldr.w	r0, [sl], #4
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r1, r4
│ │ │ │  	bl	4cd974 <tcg_gen_and_i64@@Base>
│ │ │ │  	ldr	r3, [sp, #0]
│ │ │ │  	cmp	fp, r3
│ │ │ │ -	bne.n	56c022 <spr_noaccess@@Base+0x15e52>
│ │ │ │ +	bne.n	56c02e <spr_noaccess@@Base+0x15e5e>
│ │ │ │  	movw	r3, #8208	@ 0x2010
│ │ │ │  	movt	r3, #32832	@ 0x8040
│ │ │ │  	str.w	r9, [sp]
│ │ │ │  	movs	r6, #7
│ │ │ │  	mov.w	sl, #0
│ │ │ │  	mov.w	r9, #8
│ │ │ │  	mov	fp, r3
│ │ │ │ @@ -1226144,20 +1226149,20 @@
│ │ │ │  	ldr.w	r1, [r8, r5, lsl #2]
│ │ │ │  	mov	r2, r4
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4cd9e4 <tcg_gen_or_i64@@Base>
│ │ │ │  	adds	r3, r5, #1
│ │ │ │  	cmp	r3, #2
│ │ │ │  	mov.w	r5, #1
│ │ │ │ -	bne.n	56c092 <spr_noaccess@@Base+0x15ec2>
│ │ │ │ +	bne.n	56c09e <spr_noaccess@@Base+0x15ece>
│ │ │ │  	adds	r6, #7
│ │ │ │  	add.w	r9, r9, #8
│ │ │ │  	adc.w	sl, sl, #0
│ │ │ │  	cmp.w	r9, #64	@ 0x40
│ │ │ │ -	bne.n	56c06c <spr_noaccess@@Base+0x15e9c>
│ │ │ │ +	bne.n	56c078 <spr_noaccess@@Base+0x15ea8>
│ │ │ │  	movw	r3, #513	@ 0x201
│ │ │ │  	movt	r3, #2052	@ 0x804
│ │ │ │  	mov	r9, r8
│ │ │ │  	movs	r6, #7
│ │ │ │  	mov	r8, r7
│ │ │ │  	mov.w	sl, #0
│ │ │ │  	mov.w	fp, #8
│ │ │ │ @@ -1226190,90 +1226195,89 @@
│ │ │ │  	ldr.w	r1, [r9, r5, lsl #2]
│ │ │ │  	mov	r2, r4
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4cd9e4 <tcg_gen_or_i64@@Base>
│ │ │ │  	adds	r3, r5, #1
│ │ │ │  	cmp	r3, #2
│ │ │ │  	mov.w	r5, #1
│ │ │ │ -	bne.n	56c11c <spr_noaccess@@Base+0x15f4c>
│ │ │ │ +	bne.n	56c128 <spr_noaccess@@Base+0x15f58>
│ │ │ │  	adds	r6, #7
│ │ │ │  	add.w	fp, fp, #8
│ │ │ │  	adc.w	sl, sl, #0
│ │ │ │  	cmp.w	fp, #64	@ 0x40
│ │ │ │ -	bne.n	56c0f6 <spr_noaccess@@Base+0x15f26>
│ │ │ │ +	bne.n	56c102 <spr_noaccess@@Base+0x15f32>
│ │ │ │  	ldr	r3, [sp, #8]
│ │ │ │  	ldr	r5, [sp, #20]
│ │ │ │  	addw	r4, r3, #2634	@ 0xa4a
│ │ │ │  	ldr	r0, [sp, #12]
│ │ │ │  	lsls	r4, r4, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r2, r4
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #100]	@ (56c1d8 <spr_noaccess@@Base+0x16008>)
│ │ │ │ -	ldr	r3, [pc, #88]	@ (56c1cc <spr_noaccess@@Base+0x15ffc>)
│ │ │ │ +	ldr	r2, [pc, #96]	@ (56c1e0 <spr_noaccess@@Base+0x16010>)
│ │ │ │ +	ldr	r3, [pc, #84]	@ (56c1d4 <spr_noaccess@@Base+0x16004>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	ldr	r2, [r3, #0]
│ │ │ │  	ldr	r3, [sp, #44]	@ 0x2c
│ │ │ │  	eors	r2, r3
│ │ │ │  	mov.w	r3, #0
│ │ │ │ -	bne.n	56c1b8 <spr_noaccess@@Base+0x15fe8>
│ │ │ │ +	bne.n	56c1c4 <spr_noaccess@@Base+0x15ff4>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	add.w	r2, r4, #8
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	add	sp, #52	@ 0x34
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	ldr	r1, [pc, #68]	@ (56c1dc <spr_noaccess@@Base+0x1600c>)
│ │ │ │ -	ldr	r2, [pc, #48]	@ (56c1cc <spr_noaccess@@Base+0x15ffc>)
│ │ │ │ +	ldr	r1, [pc, #64]	@ (56c1e4 <spr_noaccess@@Base+0x16014>)
│ │ │ │ +	ldr	r2, [pc, #44]	@ (56c1d4 <spr_noaccess@@Base+0x16004>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r2, [r1, r2]
│ │ │ │  	ldr	r1, [r2, #0]
│ │ │ │  	ldr	r2, [sp, #44]	@ 0x2c
│ │ │ │  	eors	r1, r2
│ │ │ │  	mov.w	r2, #0
│ │ │ │ -	bne.n	56c1b8 <spr_noaccess@@Base+0x15fe8>
│ │ │ │ +	bne.n	56c1c4 <spr_noaccess@@Base+0x15ff4>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #52	@ 0x34
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	blx	2596c8 <__stack_chk_fail@plt>
│ │ │ │ -	nop.w
│ │ │ │  	lsls	r1, r0, #8
│ │ │ │  	lsrs	r4, r0, #32
│ │ │ │  	movs	r0, #16
│ │ │ │  	strh	r0, [r0, #2]
│ │ │ │ -			@ <UNDEFINED> instruction: 0xe9a20047
│ │ │ │ +			@ <UNDEFINED> instruction: 0xe9960047
│ │ │ │  	bics	r4, r1
│ │ │ │  	movs	r0, r0
│ │ │ │ -			@ <UNDEFINED> instruction: 0xe99c0047
│ │ │ │ +			@ <UNDEFINED> instruction: 0xe9900047
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	56c18c <spr_noaccess@@Base+0x15fbc>
│ │ │ │ +	b.n	56c17c <spr_noaccess@@Base+0x15fac>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	b.n	56c144 <spr_noaccess@@Base+0x15f74>
│ │ │ │ +	b.n	56c134 <spr_noaccess@@Base+0x15f64>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #24
│ │ │ │ -	ldr	r3, [pc, #208]	@ (56c2c8 <spr_noaccess@@Base+0x160f8>)
│ │ │ │ +	ldr	r3, [pc, #208]	@ (56c2d0 <spr_noaccess@@Base+0x16100>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56c2b6 <spr_noaccess@@Base+0x160e6>
│ │ │ │ +	beq.n	56c2be <spr_noaccess@@Base+0x160ee>
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #184]	@ (56c2cc <spr_noaccess@@Base+0x160fc>)
│ │ │ │ +	ldr	r1, [pc, #184]	@ (56c2d4 <spr_noaccess@@Base+0x16104>)
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1226297,25 +1226301,25 @@
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldrb.w	r0, [r4, #85]	@ 0x55
│ │ │ │  	ubfx	r0, r0, #1, #1
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #100]	@ (56c2d0 <spr_noaccess@@Base+0x16100>)
│ │ │ │ -	ldr	r3, [pc, #84]	@ (56c2c4 <spr_noaccess@@Base+0x160f4>)
│ │ │ │ +	ldr	r2, [pc, #100]	@ (56c2d8 <spr_noaccess@@Base+0x16108>)
│ │ │ │ +	ldr	r3, [pc, #84]	@ (56c2cc <spr_noaccess@@Base+0x160fc>)
│ │ │ │  	add	r2, pc
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	ip, [r2, #152]	@ 0x98
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #80]	@ (56c2d4 <spr_noaccess@@Base+0x16104>)
│ │ │ │ +	ldr	r0, [pc, #80]	@ (56c2dc <spr_noaccess@@Base+0x1610c>)
│ │ │ │  	adds	r3, r7, r2
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	add.w	r4, r8, r2
│ │ │ │  	add	r0, pc
│ │ │ │  	adds	r3, r6, r2
│ │ │ │  	addw	r1, r0, #3972	@ 0xf84
│ │ │ │  	add	r2, ip
│ │ │ │ @@ -1226330,42 +1226334,42 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #24
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	movs	r6, #12
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	movs	r6, #4
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	b.n	56c170 <spr_noaccess@@Base+0x15fa0>
│ │ │ │ +	b.n	56c168 <spr_noaccess@@Base+0x15f98>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r5, sp, #904	@ 0x388
│ │ │ │ +	add	r5, sp, #872	@ 0x368
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	subs	r4, r6, #2
│ │ │ │ +	subs	r4, r5, #2
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #24
│ │ │ │ -	ldr	r3, [pc, #208]	@ (56c3c0 <spr_noaccess@@Base+0x161f0>)
│ │ │ │ +	ldr	r3, [pc, #208]	@ (56c3c8 <spr_noaccess@@Base+0x161f8>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56c3ae <spr_noaccess@@Base+0x161de>
│ │ │ │ +	beq.n	56c3b6 <spr_noaccess@@Base+0x161e6>
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #184]	@ (56c3c4 <spr_noaccess@@Base+0x161f4>)
│ │ │ │ +	ldr	r1, [pc, #184]	@ (56c3cc <spr_noaccess@@Base+0x161fc>)
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1226389,25 +1226393,25 @@
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldrb.w	r0, [r4, #85]	@ 0x55
│ │ │ │  	ubfx	r0, r0, #1, #1
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #100]	@ (56c3c8 <spr_noaccess@@Base+0x161f8>)
│ │ │ │ -	ldr	r3, [pc, #84]	@ (56c3bc <spr_noaccess@@Base+0x161ec>)
│ │ │ │ +	ldr	r2, [pc, #100]	@ (56c3d0 <spr_noaccess@@Base+0x16200>)
│ │ │ │ +	ldr	r3, [pc, #84]	@ (56c3c4 <spr_noaccess@@Base+0x161f4>)
│ │ │ │  	add	r2, pc
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	ip, [r2, #152]	@ 0x98
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #80]	@ (56c3cc <spr_noaccess@@Base+0x161fc>)
│ │ │ │ +	ldr	r0, [pc, #80]	@ (56c3d4 <spr_noaccess@@Base+0x16204>)
│ │ │ │  	adds	r3, r7, r2
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	add.w	r4, r8, r2
│ │ │ │  	add	r0, pc
│ │ │ │  	adds	r3, r6, r2
│ │ │ │  	sub.w	r1, r0, #240	@ 0xf0
│ │ │ │  	add	r2, ip
│ │ │ │ @@ -1226422,42 +1226426,42 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #24
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	movs	r5, #20
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	movs	r5, #12
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	b.n	56c078 <spr_noaccess@@Base+0x15ea8>
│ │ │ │ +	b.n	56c070 <spr_noaccess@@Base+0x15ea0>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r4, sp, #936	@ 0x3a8
│ │ │ │ +	add	r4, sp, #904	@ 0x388
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	cmp	r6, #180	@ 0xb4
│ │ │ │ +	cmp	r6, #172	@ 0xac
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #24
│ │ │ │ -	ldr	r3, [pc, #208]	@ (56c4b8 <spr_noaccess@@Base+0x162e8>)
│ │ │ │ +	ldr	r3, [pc, #208]	@ (56c4c0 <spr_noaccess@@Base+0x162f0>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56c4a6 <spr_noaccess@@Base+0x162d6>
│ │ │ │ +	beq.n	56c4ae <spr_noaccess@@Base+0x162de>
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #184]	@ (56c4bc <spr_noaccess@@Base+0x162ec>)
│ │ │ │ +	ldr	r1, [pc, #184]	@ (56c4c4 <spr_noaccess@@Base+0x162f4>)
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1226481,25 +1226485,25 @@
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldrb.w	r0, [r4, #85]	@ 0x55
│ │ │ │  	ubfx	r0, r0, #1, #1
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #100]	@ (56c4c0 <spr_noaccess@@Base+0x162f0>)
│ │ │ │ -	ldr	r3, [pc, #84]	@ (56c4b4 <spr_noaccess@@Base+0x162e4>)
│ │ │ │ +	ldr	r2, [pc, #100]	@ (56c4c8 <spr_noaccess@@Base+0x162f8>)
│ │ │ │ +	ldr	r3, [pc, #84]	@ (56c4bc <spr_noaccess@@Base+0x162ec>)
│ │ │ │  	add	r2, pc
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	ip, [r2, #152]	@ 0x98
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #80]	@ (56c4c4 <spr_noaccess@@Base+0x162f4>)
│ │ │ │ +	ldr	r0, [pc, #80]	@ (56c4cc <spr_noaccess@@Base+0x162fc>)
│ │ │ │  	adds	r3, r7, r2
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	add.w	r4, r8, r2
│ │ │ │  	add	r0, pc
│ │ │ │  	adds	r3, r6, r2
│ │ │ │  	sub.w	r1, r0, #108	@ 0x6c
│ │ │ │  	add	r2, ip
│ │ │ │ @@ -1226514,43 +1226518,43 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #24
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	movs	r4, #28
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	movs	r4, #20
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	b.n	56bf80 <spr_noaccess@@Base+0x15db0>
│ │ │ │ +	b.n	56bf78 <spr_noaccess@@Base+0x15da8>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r3, sp, #968	@ 0x3c8
│ │ │ │ +	add	r3, sp, #936	@ 0x3a8
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	cmp	r5, #188	@ 0xbc
│ │ │ │ +	cmp	r5, #180	@ 0xb4
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	mov	ip, r0
│ │ │ │  	lsls	r3, r1, #31
│ │ │ │ -	bmi.n	56c4e6 <spr_noaccess@@Base+0x16316>
│ │ │ │ +	bmi.n	56c4ee <spr_noaccess@@Base+0x1631e>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r2, r3, #7
│ │ │ │ -	bmi.n	56c4f0 <spr_noaccess@@Base+0x16320>
│ │ │ │ +	bmi.n	56c4f8 <spr_noaccess@@Base+0x16328>
│ │ │ │  	ldr.w	r3, [ip, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, ip
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #17
│ │ │ │ -	bpl.n	56c4d8 <spr_noaccess@@Base+0x16308>
│ │ │ │ -	b.n	56c3d0 <spr_noaccess@@Base+0x16200>
│ │ │ │ +	bpl.n	56c4e0 <spr_noaccess@@Base+0x16310>
│ │ │ │ +	b.n	56c3d8 <spr_noaccess@@Base+0x16208>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │ -	cbz	r3, 56c546 <spr_noaccess@@Base+0x16376>
│ │ │ │ +	cbz	r3, 56c54e <spr_noaccess@@Base+0x1637e>
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	sub	sp, #12
│ │ │ │  	ubfx	r3, r1, #11, #5
│ │ │ │  	ubfx	r2, r1, #16, #5
│ │ │ │ @@ -1226571,33 +1226575,33 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #24
│ │ │ │ -	ldr	r3, [pc, #208]	@ (56c638 <spr_noaccess@@Base+0x16468>)
│ │ │ │ +	ldr	r3, [pc, #208]	@ (56c640 <spr_noaccess@@Base+0x16470>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56c624 <spr_noaccess@@Base+0x16454>
│ │ │ │ +	beq.n	56c62c <spr_noaccess@@Base+0x1645c>
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #184]	@ (56c63c <spr_noaccess@@Base+0x1646c>)
│ │ │ │ +	ldr	r1, [pc, #184]	@ (56c644 <spr_noaccess@@Base+0x16474>)
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1226621,25 +1226625,25 @@
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldrb.w	r0, [r4, #85]	@ 0x55
│ │ │ │  	ubfx	r0, r0, #1, #1
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #100]	@ (56c640 <spr_noaccess@@Base+0x16470>)
│ │ │ │ -	ldr	r3, [pc, #84]	@ (56c634 <spr_noaccess@@Base+0x16464>)
│ │ │ │ +	ldr	r2, [pc, #100]	@ (56c648 <spr_noaccess@@Base+0x16478>)
│ │ │ │ +	ldr	r3, [pc, #84]	@ (56c63c <spr_noaccess@@Base+0x1646c>)
│ │ │ │  	add	r2, pc
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	ip, [r2, #152]	@ 0x98
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #80]	@ (56c644 <spr_noaccess@@Base+0x16474>)
│ │ │ │ +	ldr	r0, [pc, #80]	@ (56c64c <spr_noaccess@@Base+0x1647c>)
│ │ │ │  	adds	r3, r7, r2
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	add.w	r4, r8, r2
│ │ │ │  	add	r0, pc
│ │ │ │  	adds	r3, r6, r2
│ │ │ │  	add.w	r1, r0, #24
│ │ │ │  	add	r2, ip
│ │ │ │ @@ -1226654,53 +1226658,53 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #24
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	movs	r2, #156	@ 0x9c
│ │ │ │ +	movs	r2, #148	@ 0x94
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	b.n	56ce00 <spr_noaccess@@Base+0x16c30>
│ │ │ │ +	b.n	56cdf8 <spr_noaccess@@Base+0x16c28>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r2, sp, #456	@ 0x1c8
│ │ │ │ +	add	r2, sp, #424	@ 0x1a8
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	cmp	r4, #60	@ 0x3c
│ │ │ │ +	cmp	r4, #52	@ 0x34
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	ip, r0
│ │ │ │  	ands.w	lr, r1, #1
│ │ │ │ -	bne.n	56c67e <spr_noaccess@@Base+0x164ae>
│ │ │ │ +	bne.n	56c686 <spr_noaccess@@Base+0x164b6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r2, r3, #7
│ │ │ │ -	bmi.n	56c68e <spr_noaccess@@Base+0x164be>
│ │ │ │ +	bmi.n	56c696 <spr_noaccess@@Base+0x164c6>
│ │ │ │  	ldr.w	r3, [ip, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, ip
│ │ │ │  	add	sp, #12
│ │ │ │  	ldr.w	lr, [sp], #4
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #17
│ │ │ │ -	bpl.n	56c66a <spr_noaccess@@Base+0x1649a>
│ │ │ │ +	bpl.n	56c672 <spr_noaccess@@Base+0x164a2>
│ │ │ │  	add	sp, #12
│ │ │ │  	ldr.w	lr, [sp], #4
│ │ │ │ -	b.n	56c550 <spr_noaccess@@Base+0x16380>
│ │ │ │ +	b.n	56c558 <spr_noaccess@@Base+0x16388>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │ -	cbz	r3, 56c6d4 <spr_noaccess@@Base+0x16504>
│ │ │ │ +	cbz	r3, 56c6dc <spr_noaccess@@Base+0x1650c>
│ │ │ │  	ubfx	r3, r1, #11, #5
│ │ │ │  	ubfx	r2, r1, #16, #5
│ │ │ │  	ubfx	r1, r1, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	mov.w	ip, #16
│ │ │ │ @@ -1226718,33 +1226722,33 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #12
│ │ │ │  	ldr.w	lr, [sp], #4
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #24
│ │ │ │ -	ldr	r3, [pc, #208]	@ (56c7cc <spr_noaccess@@Base+0x165fc>)
│ │ │ │ +	ldr	r3, [pc, #208]	@ (56c7d4 <spr_noaccess@@Base+0x16604>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56c7ba <spr_noaccess@@Base+0x165ea>
│ │ │ │ +	beq.n	56c7c2 <spr_noaccess@@Base+0x165f2>
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #184]	@ (56c7d0 <spr_noaccess@@Base+0x16600>)
│ │ │ │ +	ldr	r1, [pc, #184]	@ (56c7d8 <spr_noaccess@@Base+0x16608>)
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1226768,25 +1226772,25 @@
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldrb.w	r0, [r4, #85]	@ 0x55
│ │ │ │  	ubfx	r0, r0, #1, #1
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #100]	@ (56c7d4 <spr_noaccess@@Base+0x16604>)
│ │ │ │ -	ldr	r3, [pc, #84]	@ (56c7c8 <spr_noaccess@@Base+0x165f8>)
│ │ │ │ +	ldr	r2, [pc, #100]	@ (56c7dc <spr_noaccess@@Base+0x1660c>)
│ │ │ │ +	ldr	r3, [pc, #84]	@ (56c7d0 <spr_noaccess@@Base+0x16600>)
│ │ │ │  	add	r2, pc
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	ip, [r2, #152]	@ 0x98
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #80]	@ (56c7d8 <spr_noaccess@@Base+0x16608>)
│ │ │ │ +	ldr	r0, [pc, #80]	@ (56c7e0 <spr_noaccess@@Base+0x16610>)
│ │ │ │  	adds	r3, r7, r2
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	add.w	r4, r8, r2
│ │ │ │  	add	r0, pc
│ │ │ │  	adds	r3, r6, r2
│ │ │ │  	add.w	r1, r0, #156	@ 0x9c
│ │ │ │  	add	r2, ip
│ │ │ │ @@ -1226801,42 +1226805,42 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #24
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	movs	r1, #8
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	movs	r1, #0
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	b.n	56cc6c <spr_noaccess@@Base+0x16a9c>
│ │ │ │ +	b.n	56cc64 <spr_noaccess@@Base+0x16a94>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r0, sp, #888	@ 0x378
│ │ │ │ +	add	r0, sp, #856	@ 0x358
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	cmp	r2, #168	@ 0xa8
│ │ │ │ +	cmp	r2, #160	@ 0xa0
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #24
│ │ │ │ -	ldr	r3, [pc, #208]	@ (56c8c4 <spr_noaccess@@Base+0x166f4>)
│ │ │ │ +	ldr	r3, [pc, #208]	@ (56c8cc <spr_noaccess@@Base+0x166fc>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56c8b2 <spr_noaccess@@Base+0x166e2>
│ │ │ │ +	beq.n	56c8ba <spr_noaccess@@Base+0x166ea>
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #184]	@ (56c8c8 <spr_noaccess@@Base+0x166f8>)
│ │ │ │ +	ldr	r1, [pc, #184]	@ (56c8d0 <spr_noaccess@@Base+0x16700>)
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1226860,25 +1226864,25 @@
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldrb.w	r0, [r4, #85]	@ 0x55
│ │ │ │  	ubfx	r0, r0, #1, #1
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #100]	@ (56c8cc <spr_noaccess@@Base+0x166fc>)
│ │ │ │ -	ldr	r3, [pc, #84]	@ (56c8c0 <spr_noaccess@@Base+0x166f0>)
│ │ │ │ +	ldr	r2, [pc, #100]	@ (56c8d4 <spr_noaccess@@Base+0x16704>)
│ │ │ │ +	ldr	r3, [pc, #84]	@ (56c8c8 <spr_noaccess@@Base+0x166f8>)
│ │ │ │  	add	r2, pc
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	ip, [r2, #152]	@ 0x98
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #80]	@ (56c8d0 <spr_noaccess@@Base+0x16700>)
│ │ │ │ +	ldr	r0, [pc, #80]	@ (56c8d8 <spr_noaccess@@Base+0x16708>)
│ │ │ │  	adds	r3, r7, r2
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	add.w	r4, r8, r2
│ │ │ │  	add	r0, pc
│ │ │ │  	adds	r3, r6, r2
│ │ │ │  	add.w	r1, r0, #288	@ 0x120
│ │ │ │  	add	r2, ip
│ │ │ │ @@ -1226893,42 +1226897,42 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #24
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	movs	r0, #16
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	movs	r0, #8
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	b.n	56cb74 <spr_noaccess@@Base+0x169a4>
│ │ │ │ +	b.n	56cb6c <spr_noaccess@@Base+0x1699c>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r7, pc, #920	@ (adr r7, 56cc68 <spr_noaccess@@Base+0x16a98>)
│ │ │ │ +	add	r7, pc, #888	@ (adr r7, 56cc50 <spr_noaccess@@Base+0x16a80>)
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	cmp	r1, #176	@ 0xb0
│ │ │ │ +	cmp	r1, #168	@ 0xa8
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #24
│ │ │ │ -	ldr	r3, [pc, #208]	@ (56c9bc <spr_noaccess@@Base+0x167ec>)
│ │ │ │ +	ldr	r3, [pc, #208]	@ (56c9c4 <spr_noaccess@@Base+0x167f4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56c9aa <spr_noaccess@@Base+0x167da>
│ │ │ │ +	beq.n	56c9b2 <spr_noaccess@@Base+0x167e2>
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #184]	@ (56c9c0 <spr_noaccess@@Base+0x167f0>)
│ │ │ │ +	ldr	r1, [pc, #184]	@ (56c9c8 <spr_noaccess@@Base+0x167f8>)
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1226952,25 +1226956,25 @@
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldrb.w	r0, [r4, #85]	@ 0x55
│ │ │ │  	ubfx	r0, r0, #1, #1
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #100]	@ (56c9c4 <spr_noaccess@@Base+0x167f4>)
│ │ │ │ -	ldr	r3, [pc, #84]	@ (56c9b8 <spr_noaccess@@Base+0x167e8>)
│ │ │ │ +	ldr	r2, [pc, #100]	@ (56c9cc <spr_noaccess@@Base+0x167fc>)
│ │ │ │ +	ldr	r3, [pc, #84]	@ (56c9c0 <spr_noaccess@@Base+0x167f0>)
│ │ │ │  	add	r2, pc
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	ip, [r2, #152]	@ 0x98
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #80]	@ (56c9c8 <spr_noaccess@@Base+0x167f8>)
│ │ │ │ +	ldr	r0, [pc, #80]	@ (56c9d0 <spr_noaccess@@Base+0x16800>)
│ │ │ │  	adds	r3, r7, r2
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	add.w	r4, r8, r2
│ │ │ │  	add	r0, pc
│ │ │ │  	adds	r3, r6, r2
│ │ │ │  	add.w	r1, r0, #420	@ 0x1a4
│ │ │ │  	add	r2, ip
│ │ │ │ @@ -1226985,43 +1226989,43 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #24
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	subs	r0, r3, #4
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	subs	r0, r2, #4
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	b.n	56ca7c <spr_noaccess@@Base+0x168ac>
│ │ │ │ +	b.n	56ca74 <spr_noaccess@@Base+0x168a4>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r6, pc, #952	@ (adr r6, 56cd80 <spr_noaccess@@Base+0x16bb0>)
│ │ │ │ +	add	r6, pc, #920	@ (adr r6, 56cd68 <spr_noaccess@@Base+0x16b98>)
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	cmp	r0, #184	@ 0xb8
│ │ │ │ +	cmp	r0, #176	@ 0xb0
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	mov	ip, r0
│ │ │ │  	lsls	r3, r1, #31
│ │ │ │ -	bmi.n	56c9ea <spr_noaccess@@Base+0x1681a>
│ │ │ │ +	bmi.n	56c9f2 <spr_noaccess@@Base+0x16822>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r2, r3, #17
│ │ │ │ -	bmi.n	56c9f4 <spr_noaccess@@Base+0x16824>
│ │ │ │ +	bmi.n	56c9fc <spr_noaccess@@Base+0x1682c>
│ │ │ │  	ldr.w	r3, [ip, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, ip
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │ -	bpl.n	56c9dc <spr_noaccess@@Base+0x1680c>
│ │ │ │ -	b.n	56c8d4 <spr_noaccess@@Base+0x16704>
│ │ │ │ +	bpl.n	56c9e4 <spr_noaccess@@Base+0x16814>
│ │ │ │ +	b.n	56c8dc <spr_noaccess@@Base+0x1670c>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │ -	cbz	r3, 56ca4a <spr_noaccess@@Base+0x1687a>
│ │ │ │ +	cbz	r3, 56ca52 <spr_noaccess@@Base+0x16882>
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	sub	sp, #12
│ │ │ │  	ubfx	r3, r1, #11, #5
│ │ │ │  	ubfx	r2, r1, #16, #5
│ │ │ │ @@ -1227042,37 +1227046,37 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #8
│ │ │ │ -	ldr	r5, [pc, #284]	@ (56cb88 <spr_noaccess@@Base+0x169b8>)
│ │ │ │ +	ldr	r5, [pc, #284]	@ (56cb90 <spr_noaccess@@Base+0x169c0>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	56cb7a <spr_noaccess@@Base+0x169aa>
│ │ │ │ +	beq.w	56cb82 <spr_noaccess@@Base+0x169b2>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #248]	@ (56cb8c <spr_noaccess@@Base+0x169bc>)
│ │ │ │ +	ldr	r2, [pc, #248]	@ (56cb94 <spr_noaccess@@Base+0x169c4>)
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │  	mov	r0, r8
│ │ │ │  	ldr	r5, [r5, r2]
│ │ │ │  	lsls	r2, r3, #3
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │ @@ -1227154,40 +1227158,40 @@
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	udf	#222	@ 0xde
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	udf	#214	@ 0xd6
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r5, [pc, #284]	@ (56ccc4 <spr_noaccess@@Base+0x16af4>)
│ │ │ │ +	ldr	r5, [pc, #284]	@ (56cccc <spr_noaccess@@Base+0x16afc>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	56ccb6 <spr_noaccess@@Base+0x16ae6>
│ │ │ │ +	beq.w	56ccbe <spr_noaccess@@Base+0x16aee>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	fp, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #248]	@ (56ccc8 <spr_noaccess@@Base+0x16af8>)
│ │ │ │ +	ldr	r2, [pc, #248]	@ (56ccd0 <spr_noaccess@@Base+0x16b00>)
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	movw	r6, #41640	@ 0xa2a8
│ │ │ │  	mov	r7, r0
│ │ │ │  	mov	r0, fp
│ │ │ │  	ldr	r5, [r5, r2]
│ │ │ │  	lsls	r2, r3, #3
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │ @@ -1227265,38 +1227269,38 @@
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ble.n	56cc0c <spr_noaccess@@Base+0x16a3c>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ble.n	56cc04 <spr_noaccess@@Base+0x16a34>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #24
│ │ │ │ -	ldr	r3, [pc, #196]	@ (56cda8 <spr_noaccess@@Base+0x16bd8>)
│ │ │ │ +	ldr	r3, [pc, #196]	@ (56cdb0 <spr_noaccess@@Base+0x16be0>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56cd96 <spr_noaccess@@Base+0x16bc6>
│ │ │ │ +	beq.n	56cd9e <spr_noaccess@@Base+0x16bce>
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r8, r0
│ │ │ │  	ubfx	r5, r2, #21, #5
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #168]	@ (56cdac <spr_noaccess@@Base+0x16bdc>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (56cdb4 <spr_noaccess@@Base+0x16be4>)
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1227314,28 +1227318,28 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #88]	@ (56cda4 <spr_noaccess@@Base+0x16bd4>)
│ │ │ │ +	ldr	r2, [pc, #88]	@ (56cdac <spr_noaccess@@Base+0x16bdc>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	add	r0, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	add.w	r0, r8, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56cdb0 <spr_noaccess@@Base+0x16be0>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56cdb8 <spr_noaccess@@Base+0x16be8>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #552	@ 0x228
│ │ │ │  	ldr.w	r0, [r0, #552]	@ 0x228
│ │ │ │  	bl	4c61d4 <tcg_gen_call5@@Base>
│ │ │ │ @@ -1227347,42 +1227351,42 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #24
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	subs	r2, r5, r4
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	subs	r2, r4, r4
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	bgt.n	56ce78 <spr_noaccess@@Base+0x16ca8>
│ │ │ │ +	bgt.n	56ce70 <spr_noaccess@@Base+0x16ca0>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r4, #198	@ 0xc6
│ │ │ │ +	movs	r4, #190	@ 0xbe
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #24
│ │ │ │ -	ldr	r3, [pc, #196]	@ (56ce90 <spr_noaccess@@Base+0x16cc0>)
│ │ │ │ +	ldr	r3, [pc, #196]	@ (56ce98 <spr_noaccess@@Base+0x16cc8>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56ce7e <spr_noaccess@@Base+0x16cae>
│ │ │ │ +	beq.n	56ce86 <spr_noaccess@@Base+0x16cb6>
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r8, r0
│ │ │ │  	ubfx	r5, r2, #21, #5
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #168]	@ (56ce94 <spr_noaccess@@Base+0x16cc4>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (56ce9c <spr_noaccess@@Base+0x16ccc>)
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1227400,28 +1227404,28 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #88]	@ (56ce8c <spr_noaccess@@Base+0x16cbc>)
│ │ │ │ +	ldr	r2, [pc, #88]	@ (56ce94 <spr_noaccess@@Base+0x16cc4>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	add	r0, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	add.w	r0, r8, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56ce98 <spr_noaccess@@Base+0x16cc8>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56cea0 <spr_noaccess@@Base+0x16cd0>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #684	@ 0x2ac
│ │ │ │  	ldr.w	r0, [r0, #684]	@ 0x2ac
│ │ │ │  	bl	4c61d4 <tcg_gen_call5@@Base>
│ │ │ │ @@ -1227433,42 +1227437,42 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #24
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	subs	r2, r0, r1
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	subs	r2, r7, r0
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	blt.n	56cf90 <spr_noaccess@@Base+0x16dc0>
│ │ │ │ +	blt.n	56cf88 <spr_noaccess@@Base+0x16db8>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r3, #222	@ 0xde
│ │ │ │ +	movs	r3, #214	@ 0xd6
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #24
│ │ │ │ -	ldr	r3, [pc, #196]	@ (56cf78 <spr_noaccess@@Base+0x16da8>)
│ │ │ │ +	ldr	r3, [pc, #196]	@ (56cf80 <spr_noaccess@@Base+0x16db0>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56cf66 <spr_noaccess@@Base+0x16d96>
│ │ │ │ +	beq.n	56cf6e <spr_noaccess@@Base+0x16d9e>
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r8, r0
│ │ │ │  	ubfx	r5, r2, #21, #5
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #168]	@ (56cf7c <spr_noaccess@@Base+0x16dac>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (56cf84 <spr_noaccess@@Base+0x16db4>)
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1227486,28 +1227490,28 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #88]	@ (56cf74 <spr_noaccess@@Base+0x16da4>)
│ │ │ │ +	ldr	r2, [pc, #88]	@ (56cf7c <spr_noaccess@@Base+0x16dac>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	add	r0, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	add.w	r0, r8, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56cf80 <spr_noaccess@@Base+0x16db0>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56cf88 <spr_noaccess@@Base+0x16db8>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #816	@ 0x330
│ │ │ │  	ldr.w	r0, [r0, #816]	@ 0x330
│ │ │ │  	bl	4c61d4 <tcg_gen_call5@@Base>
│ │ │ │ @@ -1227519,42 +1227523,42 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #24
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	adds	r2, r3, r5
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	adds	r2, r2, r5
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	bge.n	56cea8 <spr_noaccess@@Base+0x16cd8>
│ │ │ │ +	bge.n	56cea0 <spr_noaccess@@Base+0x16cd0>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r2, #246	@ 0xf6
│ │ │ │ +	movs	r2, #238	@ 0xee
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #24
│ │ │ │ -	ldr	r3, [pc, #196]	@ (56d060 <spr_noaccess@@Base+0x16e90>)
│ │ │ │ +	ldr	r3, [pc, #196]	@ (56d068 <spr_noaccess@@Base+0x16e98>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56d04e <spr_noaccess@@Base+0x16e7e>
│ │ │ │ +	beq.n	56d056 <spr_noaccess@@Base+0x16e86>
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r8, r0
│ │ │ │  	ubfx	r5, r2, #21, #5
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #168]	@ (56d064 <spr_noaccess@@Base+0x16e94>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (56d06c <spr_noaccess@@Base+0x16e9c>)
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1227572,28 +1227576,28 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #88]	@ (56d05c <spr_noaccess@@Base+0x16e8c>)
│ │ │ │ +	ldr	r2, [pc, #88]	@ (56d064 <spr_noaccess@@Base+0x16e94>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	add	r0, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	add.w	r0, r8, r3
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #68]	@ (56d068 <spr_noaccess@@Base+0x16e98>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (56d070 <spr_noaccess@@Base+0x16ea0>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #948	@ 0x3b4
│ │ │ │  	ldr.w	r0, [r0, #948]	@ 0x3b4
│ │ │ │  	bl	4c61d4 <tcg_gen_call5@@Base>
│ │ │ │ @@ -1227605,31 +1227609,31 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #24
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	adds	r2, r6, r1
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	adds	r2, r5, r1
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	bls.n	56cfc0 <spr_noaccess@@Base+0x16df0>
│ │ │ │ +	bls.n	56cfb8 <spr_noaccess@@Base+0x16de8>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r2, #14
│ │ │ │ +	movs	r2, #6
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │  	sub	sp, #20
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov.w	r0, #4294967295	@ 0xffffffff
│ │ │ │ -	ldr.w	sl, [pc, #372]	@ 56d1fc <spr_noaccess@@Base+0x1702c>
│ │ │ │ +	ldr.w	sl, [pc, #372]	@ 56d204 <spr_noaccess@@Base+0x17034>
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	mov.w	r1, #4294967295	@ 0xffffffff
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	movs	r1, #0
│ │ │ │  	mov	r9, r0
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │ @@ -1227637,15 +1227641,15 @@
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #328]	@ (56d200 <spr_noaccess@@Base+0x17030>)
│ │ │ │ +	ldr	r3, [pc, #328]	@ (56d208 <spr_noaccess@@Base+0x17038>)
│ │ │ │  	ldr	r2, [r5, #8]
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	sl, pc
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	bl	4d1874 <tcg_gen_extu_i32_i64@@Base>
│ │ │ │ @@ -1227660,15 +1227664,15 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	bl	4cdf18 <tcg_gen_shli_i64@@Base>
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r2, r4
│ │ │ │  	mov	r1, r9
│ │ │ │  	mov	r0, r4
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	56d1a2 <spr_noaccess@@Base+0x16fd2>
│ │ │ │ +	beq.n	56d1aa <spr_noaccess@@Base+0x16fda>
│ │ │ │  	bl	4cdb20 <tcg_gen_shr_i64@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4cf098 <tcg_gen_not_i64@@Base>
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r0, #8
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │ @@ -1227693,15 +1227697,15 @@
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r3, r0
│ │ │ │  	mov	r1, r7
│ │ │ │  	movs	r0, #10
│ │ │ │  	str.w	r9, [sp, #4]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	bl	4d0c0c <tcg_gen_movcond_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #192]	@ (56d204 <spr_noaccess@@Base+0x17034>)
│ │ │ │ +	ldr	r3, [pc, #192]	@ (56d20c <spr_noaccess@@Base+0x1703c>)
│ │ │ │  	movw	r9, #42152	@ 0xa4a8
│ │ │ │  	ldr	r2, [r5, #4]
│ │ │ │  	mov	r0, r4
│ │ │ │  	ldr.w	r6, [sl, r3]
│ │ │ │  	add.w	r2, r9, r2, lsl #4
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ @@ -1227760,18 +1227764,18 @@
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r3, r0
│ │ │ │  	mov	r1, r8
│ │ │ │  	movs	r0, #10
│ │ │ │  	str.w	r9, [sp, #4]
│ │ │ │  	str.w	r8, [sp]
│ │ │ │  	bl	4d0c0c <tcg_gen_movcond_i64@@Base>
│ │ │ │ -	b.n	56d142 <spr_noaccess@@Base+0x16f72>
│ │ │ │ -	bhi.n	56d11c <spr_noaccess@@Base+0x16f4c>
│ │ │ │ +	b.n	56d14a <spr_noaccess@@Base+0x16f7a>
│ │ │ │ +	bhi.n	56d114 <spr_noaccess@@Base+0x16f44>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldr	r7, [sp, #600]	@ 0x258
│ │ │ │ +	ldr	r7, [sp, #568]	@ 0x238
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │ @@ -1227786,15 +1227790,15 @@
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r8, r0
│ │ │ │  	mov	r0, r7
│ │ │ │  	cmp	r4, #0
│ │ │ │ -	beq.n	56d31a <spr_noaccess@@Base+0x1714a>
│ │ │ │ +	beq.n	56d322 <spr_noaccess@@Base+0x17152>
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov	r1, sl
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ @@ -1227817,29 +1227821,29 @@
│ │ │ │  	mov	r3, r8
│ │ │ │  	mov	r1, r4
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	mov	r0, sl
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │ -	ldr	r4, [pc, #204]	@ (56d364 <spr_noaccess@@Base+0x17194>)
│ │ │ │ +	ldr	r4, [pc, #204]	@ (56d36c <spr_noaccess@@Base+0x1719c>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr.w	r1, [r4, #164]	@ 0xa4
│ │ │ │  	ldr.w	r0, [r4, #128]	@ 0x80
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	cmp.w	fp, #0
│ │ │ │ -	bne.n	56d356 <spr_noaccess@@Base+0x17186>
│ │ │ │ +	bne.n	56d35e <spr_noaccess@@Base+0x1718e>
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │ -	ldr	r3, [pc, #164]	@ (56d368 <spr_noaccess@@Base+0x17198>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (56d370 <spr_noaccess@@Base+0x171a0>)
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r4, [sp, #56]	@ 0x38
│ │ │ │  	adds	r2, #28
│ │ │ │  	rsb	r0, r9, #13
│ │ │ │  	ldr.w	r1, [r3, #128]	@ 0x80
│ │ │ │ @@ -1227848,21 +1227852,21 @@
│ │ │ │  	ldr	r3, [r5, #80]	@ 0x50
│ │ │ │  	add	r4, r3
│ │ │ │  	mov	r3, r6
│ │ │ │  	bl	4caf68 <tcg_gen_brcondi_i32@@Base>
│ │ │ │  	mov	r2, r4
│ │ │ │  	movs	r1, #0
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	561498 <spr_noaccess@@Base+0xb2c8>
│ │ │ │ +	bl	5614a4 <spr_noaccess@@Base+0xb2d4>
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr	r2, [r5, #8]
│ │ │ │  	movs	r1, #1
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	561498 <spr_noaccess@@Base+0xb2c8>
│ │ │ │ +	bl	5614a4 <spr_noaccess@@Base+0xb2d4>
│ │ │ │  	movs	r3, #2
│ │ │ │  	str	r3, [r5, #12]
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │ @@ -1227885,43 +1227889,43 @@
│ │ │ │  	mov	r3, r8
│ │ │ │  	strd	sl, r0, [sp]
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r1, r4
│ │ │ │  	movs	r0, #10
│ │ │ │  	mov.w	sl, #14
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │ -	b.n	56d27c <spr_noaccess@@Base+0x170ac>
│ │ │ │ +	b.n	56d284 <spr_noaccess@@Base+0x170b4>
│ │ │ │  	ldr.w	r0, [r4, #324]	@ 0x144
│ │ │ │  	ldr	r1, [r5, #8]
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	56d2bc <spr_noaccess@@Base+0x170ec>
│ │ │ │ +	b.n	56d2c4 <spr_noaccess@@Base+0x170f4>
│ │ │ │  	nop
│ │ │ │ -	ldr	r5, [sp, #720]	@ 0x2d0
│ │ │ │ +	ldr	r5, [sp, #688]	@ 0x2b0
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	ldr	r5, [sp, #552]	@ 0x228
│ │ │ │ +	ldr	r5, [sp, #520]	@ 0x208
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4032]	@ 0xfc0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r4, [pc, #364]	@ (56d4f0 <spr_noaccess@@Base+0x17320>)
│ │ │ │ +	ldr	r4, [pc, #364]	@ (56d4f8 <spr_noaccess@@Base+0x17328>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	add	r4, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	56d4e2 <spr_noaccess@@Base+0x17312>
│ │ │ │ +	beq.w	56d4ea <spr_noaccess@@Base+0x1731a>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #332]	@ (56d4f4 <spr_noaccess@@Base+0x17324>)
│ │ │ │ +	ldr	r2, [pc, #332]	@ (56d4fc <spr_noaccess@@Base+0x1732c>)
│ │ │ │  	ldr	r3, [r5, #84]	@ 0x54
│ │ │ │  	movw	sl, #41640	@ 0xa2a8
│ │ │ │  	mov	r8, r0
│ │ │ │  	mov	r0, r9
│ │ │ │  	ldr.w	fp, [r4, r2]
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │ @@ -1228030,42 +1228034,42 @@
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	bpl.n	56d480 <spr_noaccess@@Base+0x172b0>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	bpl.n	56d478 <spr_noaccess@@Base+0x172a8>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │ -	ldr	r5, [pc, #252]	@ (56d608 <spr_noaccess@@Base+0x17438>)
│ │ │ │ +	ldr	r5, [pc, #252]	@ (56d610 <spr_noaccess@@Base+0x17440>)
│ │ │ │  	sub	sp, #8
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	add	r5, pc
│ │ │ │  	and.w	r3, r3, #524288	@ 0x80000
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	56d5ea <spr_noaccess@@Base+0x1741a>
│ │ │ │ +	beq.n	56d5f2 <spr_noaccess@@Base+0x17422>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	mov	r4, r1
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	56d5fc <spr_noaccess@@Base+0x1742c>
│ │ │ │ +	beq.n	56d604 <spr_noaccess@@Base+0x17434>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #208]	@ (56d60c <spr_noaccess@@Base+0x1743c>)
│ │ │ │ +	ldr	r3, [pc, #208]	@ (56d614 <spr_noaccess@@Base+0x17444>)
│ │ │ │  	ldr	r2, [r4, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	mov	r0, sl
│ │ │ │  	mov.w	r8, #0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r5, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │ @@ -1228097,15 +1228101,15 @@
│ │ │ │  	mov	r3, r9
│ │ │ │  	mov	r2, sl
│ │ │ │  	mov	r1, r9
│ │ │ │  	mov	r0, sl
│ │ │ │  	strd	r7, r6, [sp]
│ │ │ │  	bl	4d0c34 <tcg_gen_add2_i64@@Base>
│ │ │ │  	cmp.w	r8, #0
│ │ │ │ -	beq.n	56d5e4 <spr_noaccess@@Base+0x17414>
│ │ │ │ +	beq.n	56d5ec <spr_noaccess@@Base+0x1741c>
│ │ │ │  	ldr	r2, [r4, #0]
│ │ │ │  	mov	r0, sl
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #0]
│ │ │ │ @@ -1228119,51 +1228123,51 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, pc}
│ │ │ │  	mov.w	r8, #8
│ │ │ │ -	b.n	56d566 <spr_noaccess@@Base+0x17396>
│ │ │ │ +	b.n	56d56e <spr_noaccess@@Base+0x1739e>
│ │ │ │  	mov	r0, r3
│ │ │ │  	add	sp, #8
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	56d5ce <spr_noaccess@@Base+0x173fe>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	56d5d6 <spr_noaccess@@Base+0x17406>
│ │ │ │  	nop
│ │ │ │ -	bmi.n	56d684 <spr_noaccess@@Base+0x174b4>
│ │ │ │ +	bmi.n	56d67c <spr_noaccess@@Base+0x174ac>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │ -	ldr	r5, [pc, #156]	@ (56d6c0 <spr_noaccess@@Base+0x174f0>)
│ │ │ │ +	ldr	r5, [pc, #156]	@ (56d6c8 <spr_noaccess@@Base+0x174f8>)
│ │ │ │  	sub	sp, #12
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	add	r5, pc
│ │ │ │  	and.w	r3, r3, #1048576	@ 0x100000
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	56d696 <spr_noaccess@@Base+0x174c6>
│ │ │ │ +	beq.n	56d69e <spr_noaccess@@Base+0x174ce>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	mov	r9, r2
│ │ │ │  	mov	r4, r1
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	56d6b4 <spr_noaccess@@Base+0x174e4>
│ │ │ │ +	beq.n	56d6bc <spr_noaccess@@Base+0x174ec>
│ │ │ │  	ldr	r2, [r1, #0]
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #124]	@ (56d6c4 <spr_noaccess@@Base+0x174f4>)
│ │ │ │ +	ldr	r3, [pc, #124]	@ (56d6cc <spr_noaccess@@Base+0x174fc>)
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr	r2, [sp, #4]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r6, [r5, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1228171,16 +1228175,16 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldrb	r3, [r4, #8]
│ │ │ │ -	cbz	r3, 56d6a8 <spr_noaccess@@Base+0x174d8>
│ │ │ │ -	ldr	r3, [pc, #84]	@ (56d6c8 <spr_noaccess@@Base+0x174f8>)
│ │ │ │ +	cbz	r3, 56d6b0 <spr_noaccess@@Base+0x174e0>
│ │ │ │ +	ldr	r3, [pc, #84]	@ (56d6d0 <spr_noaccess@@Base+0x17500>)
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r1, r8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #152]	@ 0x98
│ │ │ │  	blx	r9
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #12
│ │ │ │ @@ -1228197,46 +1228201,46 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r1, r8
│ │ │ │  	blx	r9
│ │ │ │ -	b.n	56d680 <spr_noaccess@@Base+0x174b0>
│ │ │ │ +	b.n	56d688 <spr_noaccess@@Base+0x174b8>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	56d680 <spr_noaccess@@Base+0x174b0>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	56d688 <spr_noaccess@@Base+0x174b8>
│ │ │ │  	nop
│ │ │ │ -	bcc.n	56d70c <spr_noaccess@@Base+0x1753c>
│ │ │ │ +	bcc.n	56d704 <spr_noaccess@@Base+0x17534>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r1, [sp, #864]	@ 0x360
│ │ │ │ +	ldr	r1, [sp, #832]	@ 0x340
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │ -	ldr	r5, [pc, #156]	@ (56d77c <spr_noaccess@@Base+0x175ac>)
│ │ │ │ +	ldr	r5, [pc, #156]	@ (56d784 <spr_noaccess@@Base+0x175b4>)
│ │ │ │  	sub	sp, #12
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	add	r5, pc
│ │ │ │  	and.w	r3, r3, #1048576	@ 0x100000
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	56d75e <spr_noaccess@@Base+0x1758e>
│ │ │ │ +	beq.n	56d766 <spr_noaccess@@Base+0x17596>
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	mov	r9, r2
│ │ │ │  	mov	r4, r1
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	56d770 <spr_noaccess@@Base+0x175a0>
│ │ │ │ +	beq.n	56d778 <spr_noaccess@@Base+0x175a8>
│ │ │ │  	ldr	r2, [r1, #0]
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #124]	@ (56d780 <spr_noaccess@@Base+0x175b0>)
│ │ │ │ +	ldr	r3, [pc, #124]	@ (56d788 <spr_noaccess@@Base+0x175b8>)
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr	r2, [sp, #4]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r6, [r5, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1228272,36 +1228276,36 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	56d748 <spr_noaccess@@Base+0x17578>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	56d750 <spr_noaccess@@Base+0x17580>
│ │ │ │  	nop
│ │ │ │ -	bcs.n	56d850 <spr_noaccess@@Base+0x17680>
│ │ │ │ +	bcs.n	56d848 <spr_noaccess@@Base+0x17678>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r2, [pc, #308]	@ (56d8bc <spr_noaccess@@Base+0x176ec>)
│ │ │ │ +	ldr	r2, [pc, #308]	@ (56d8c4 <spr_noaccess@@Base+0x176f4>)
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	add	r2, pc
│ │ │ │  	and.w	r3, r3, #1048576	@ 0x100000
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	56d8a2 <spr_noaccess@@Base+0x176d2>
│ │ │ │ +	beq.w	56d8aa <spr_noaccess@@Base+0x176da>
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #8
│ │ │ │  	mov	r6, r1
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	56d8b0 <spr_noaccess@@Base+0x176e0>
│ │ │ │ +	beq.n	56d8b8 <spr_noaccess@@Base+0x176e8>
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │ @@ -1228312,15 +1228316,15 @@
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov.w	r0, #16843009	@ 0x1010101
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	movs	r1, #0
│ │ │ │  	mov	r9, r0
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │ -	ldr	r1, [pc, #212]	@ (56d8c0 <spr_noaccess@@Base+0x176f0>)
│ │ │ │ +	ldr	r1, [pc, #212]	@ (56d8c8 <spr_noaccess@@Base+0x176f8>)
│ │ │ │  	ldr	r2, [sp, #0]
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	mov	r0, r8
│ │ │ │  	ldr	r3, [r2, r1]
│ │ │ │  	movw	r2, #41640	@ 0xa2a8
│ │ │ │  	ldr	r1, [r6, #4]
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │ @@ -1228370,15 +1228374,15 @@
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4cdf18 <tcg_gen_shli_i64@@Base>
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4cd9e4 <tcg_gen_or_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #72]	@ (56d8c4 <spr_noaccess@@Base+0x176f4>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (56d8cc <spr_noaccess@@Base+0x176fc>)
│ │ │ │  	ldr	r2, [r6, #0]
│ │ │ │  	mov	r1, r7
│ │ │ │  	add	r3, pc
│ │ │ │  	add.w	r3, r3, r2, lsl #2
│ │ │ │  	ldr.w	r0, [r3, #128]	@ 0x80
│ │ │ │  	bl	4d180c <tcg_gen_extrl_i64_i32@@Base>
│ │ │ │  	movs	r0, #1
│ │ │ │ @@ -1228393,46 +1228397,46 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	56d88c <spr_noaccess@@Base+0x176bc>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	56d894 <spr_noaccess@@Base+0x176c4>
│ │ │ │  	nop
│ │ │ │ -	bne.n	56d844 <spr_noaccess@@Base+0x17674>
│ │ │ │ +	bne.n	56d83c <spr_noaccess@@Base+0x1766c>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r7, [sp, #840]	@ 0x348
│ │ │ │ +	str	r7, [sp, #808]	@ 0x328
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r5, [pc, #344]	@ (56da38 <spr_noaccess@@Base+0x17868>)
│ │ │ │ +	ldr	r5, [pc, #344]	@ (56da40 <spr_noaccess@@Base+0x17870>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	56da28 <spr_noaccess@@Base+0x17858>
│ │ │ │ +	beq.w	56da30 <spr_noaccess@@Base+0x17860>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	fp, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #300]	@ (56da3c <spr_noaccess@@Base+0x1786c>)
│ │ │ │ +	ldr	r2, [pc, #300]	@ (56da44 <spr_noaccess@@Base+0x17874>)
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	movw	r9, #41640	@ 0xa2a8
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	mov	r0, fp
│ │ │ │  	ldr	r6, [r5, r2]
│ │ │ │  	lsls	r2, r3, #3
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │ @@ -1228531,29 +1228535,29 @@
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	beq.n	56db10 <spr_noaccess@@Base+0x17940>
│ │ │ │ +	beq.n	56db08 <spr_noaccess@@Base+0x17938>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4032]	@ 0xfc0
│ │ │ │  	sub	sp, #28
│ │ │ │  	mov.w	r9, #8
│ │ │ │  	mov	r7, r2
│ │ │ │  	mov	r8, r0
│ │ │ │ -	ldr	r6, [pc, #348]	@ (56dbb8 <spr_noaccess@@Base+0x179e8>)
│ │ │ │ +	ldr	r6, [pc, #348]	@ (56dbc0 <spr_noaccess@@Base+0x179f0>)
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsl.w	r1, r9, r2
│ │ │ │  	sub.w	r0, r1, #33	@ 0x21
│ │ │ │  	movs	r2, #1
│ │ │ │  	rsb	r3, r1, #33	@ 0x21
│ │ │ │  	subs	r1, #1
│ │ │ │  	lsl.w	r0, r2, r0
│ │ │ │ @@ -1228563,31 +1228567,31 @@
│ │ │ │  	lsls	r2, r1
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4dd628 <dup_const@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldr.w	r0, [r8, #144]	@ 0x90
│ │ │ │  	and.w	r0, r0, #1048576	@ 0x100000
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	beq.w	56db94 <spr_noaccess@@Base+0x179c4>
│ │ │ │ +	beq.w	56db9c <spr_noaccess@@Base+0x179cc>
│ │ │ │  	ldrb.w	r3, [r8, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	56dba8 <spr_noaccess@@Base+0x179d8>
│ │ │ │ +	beq.w	56dbb0 <spr_noaccess@@Base+0x179e0>
│ │ │ │  	asr.w	r7, r9, r7
│ │ │ │  	mov	r5, r1
│ │ │ │  	str	r7, [sp, #20]
│ │ │ │  	asrs	r3, r7, #31
│ │ │ │  	str	r3, [sp, #16]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #252]	@ (56dbbc <spr_noaccess@@Base+0x179ec>)
│ │ │ │ +	ldr	r3, [pc, #252]	@ (56dbc4 <spr_noaccess@@Base+0x179f4>)
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	mov	fp, r0
│ │ │ │  	mov	r0, r8
│ │ │ │  	ldr	r2, [r2, #4]
│ │ │ │  	ldr	r6, [r6, r3]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │ @@ -1228611,15 +1228615,15 @@
│ │ │ │  	mov	r0, r9
│ │ │ │  	lsrs	r4, r7, #1
│ │ │ │  	bl	4cde30 <tcg_gen_andi_i64@@Base>
│ │ │ │  	ldr	r3, [sp, #16]
│ │ │ │  	orr.w	r4, r4, r3, lsl #31
│ │ │ │  	lsrs	r6, r3, #1
│ │ │ │  	orrs.w	r3, r4, r6
│ │ │ │ -	beq.n	56db5e <spr_noaccess@@Base+0x1798e>
│ │ │ │ +	beq.n	56db66 <spr_noaccess@@Base+0x17996>
│ │ │ │  	movs	r5, #32
│ │ │ │  	movs	r7, #0
│ │ │ │  	subs	r2, r5, r4
│ │ │ │  	mov	r1, r9
│ │ │ │  	sbc.w	r3, r7, r6
│ │ │ │  	mov	r0, sl
│ │ │ │  	strd	r3, r2, [sp, #4]
│ │ │ │ @@ -1228639,30 +1228643,30 @@
│ │ │ │  	mov	r0, r8
│ │ │ │  	lsrs	r5, r5, #1
│ │ │ │  	lsrs	r6, r6, #1
│ │ │ │  	orr.w	r5, r5, r7, lsl #31
│ │ │ │  	bl	4cd9e4 <tcg_gen_or_i64@@Base>
│ │ │ │  	lsrs	r7, r7, #1
│ │ │ │  	orrs.w	r3, r4, r6
│ │ │ │ -	bne.n	56db16 <spr_noaccess@@Base+0x17946>
│ │ │ │ +	bne.n	56db1e <spr_noaccess@@Base+0x1794e>
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r1, r9
│ │ │ │  	mov	r0, r9
│ │ │ │  	rsbs	r4, r3, #64	@ 0x40
│ │ │ │  	ldr	r3, [sp, #16]
│ │ │ │  	mov	r2, r4
│ │ │ │  	sbc.w	r3, r3, r3, lsl #1
│ │ │ │  	bl	4cdff8 <tcg_gen_shri_i64@@Base>
│ │ │ │  	mov	r3, r4
│ │ │ │  	mov	r2, r9
│ │ │ │  	mov	r1, r8
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4d0830 <tcg_gen_extract2_i64@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │ -	ldr	r3, [pc, #60]	@ (56dbc0 <spr_noaccess@@Base+0x179f0>)
│ │ │ │ +	ldr	r3, [pc, #60]	@ (56dbc8 <spr_noaccess@@Base+0x179f8>)
│ │ │ │  	mov	r1, r8
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, r2, lsl #2]
│ │ │ │  	bl	4d180c <tcg_gen_extrl_i64_i32@@Base>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #28
│ │ │ │ @@ -1228671,37 +1228675,37 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	ldr.w	r2, [r8, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r8
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	56db92 <spr_noaccess@@Base+0x179c2>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	56db9a <spr_noaccess@@Base+0x179ca>
│ │ │ │  	nop
│ │ │ │ -	ldmia	r6, {r1, r3, r4, r6, r7}
│ │ │ │ +	ldmia	r6, {r1, r4, r6, r7}
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r4, [sp, #800]	@ 0x320
│ │ │ │ +	str	r4, [sp, #768]	@ 0x300
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #31
│ │ │ │ -	bpl.n	56dc4e <spr_noaccess@@Base+0x17a7e>
│ │ │ │ +	bpl.n	56dc56 <spr_noaccess@@Base+0x17a86>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	56dcc0 <spr_noaccess@@Base+0x17af0>
│ │ │ │ +	beq.n	56dcc8 <spr_noaccess@@Base+0x17af8>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r5, [pc, #228]	@ (56dcd0 <spr_noaccess@@Base+0x17b00>)
│ │ │ │ +	ldr	r5, [pc, #228]	@ (56dcd8 <spr_noaccess@@Base+0x17b08>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r3, [r4, #86]	@ 0x56
│ │ │ │  	add	r5, pc
│ │ │ │  	mov	r7, r0
│ │ │ │  	mov	r0, r6
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │ @@ -1228727,20 +1228731,20 @@
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add.w	r1, r5, r3, lsl #2
│ │ │ │  	ldr.w	r0, [r5, r3, lsl #2]
│ │ │ │  	ldr.w	r1, [r1, #188]	@ 0xbc
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │ -	cbz	r3, 56dcc0 <spr_noaccess@@Base+0x17af0>
│ │ │ │ +	cbz	r3, 56dcc8 <spr_noaccess@@Base+0x17af8>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │ -	ldr	r3, [pc, #116]	@ (56dcd4 <spr_noaccess@@Base+0x17b04>)
│ │ │ │ +	ldr	r3, [pc, #116]	@ (56dcdc <spr_noaccess@@Base+0x17b0c>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	bl	4d1874 <tcg_gen_extu_i32_i64@@Base>
│ │ │ │ @@ -1228771,60 +1228775,60 @@
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	str	r4, [sp, #368]	@ 0x170
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	str	r4, [sp, #336]	@ 0x150
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	str	r3, [sp, #928]	@ 0x3a0
│ │ │ │ +	str	r3, [sp, #896]	@ 0x380
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #91]	@ 0x5b
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r5, [pc, #200]	@ (56ddb8 <spr_noaccess@@Base+0x17be8>)
│ │ │ │ +	ldr	r5, [pc, #200]	@ (56ddc0 <spr_noaccess@@Base+0x17bf0>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.n	56dd7c <spr_noaccess@@Base+0x17bac>
│ │ │ │ +	bne.n	56dd84 <spr_noaccess@@Base+0x17bb4>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 56dd02 <spr_noaccess@@Base+0x17b32>
│ │ │ │ +	cbz	r3, 56dd0a <spr_noaccess@@Base+0x17b3a>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	bne.n	56dd98 <spr_noaccess@@Base+0x17bc8>
│ │ │ │ +	bne.n	56dda0 <spr_noaccess@@Base+0x17bd0>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r0, [r4, #84]	@ 0x54
│ │ │ │  	ubfx	r0, r0, #21, #5
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	sxth	r2, r3
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │ -	cbz	r3, 56dd72 <spr_noaccess@@Base+0x17ba2>
│ │ │ │ -	ldr	r1, [pc, #156]	@ (56ddbc <spr_noaccess@@Base+0x17bec>)
│ │ │ │ +	cbz	r3, 56dd7a <spr_noaccess@@Base+0x17baa>
│ │ │ │ +	ldr	r1, [pc, #156]	@ (56ddc4 <spr_noaccess@@Base+0x17bf4>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr.w	r1, [r1, r3, lsl #2]
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56ddac <spr_noaccess@@Base+0x17bdc>
│ │ │ │ +	beq.n	56ddb4 <spr_noaccess@@Base+0x17be4>
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #128]	@ (56ddb4 <spr_noaccess@@Base+0x17be4>)
│ │ │ │ +	ldr	r3, [pc, #128]	@ (56ddbc <spr_noaccess@@Base+0x17bec>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [pc, #136]	@ (56ddc0 <spr_noaccess@@Base+0x17bf0>)
│ │ │ │ +	ldr	r0, [pc, #136]	@ (56ddc8 <spr_noaccess@@Base+0x17bf8>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	ldr	r4, [r5, r0]
│ │ │ │ -	ldr	r0, [pc, #128]	@ (56ddc4 <spr_noaccess@@Base+0x17bf4>)
│ │ │ │ +	ldr	r0, [pc, #128]	@ (56ddcc <spr_noaccess@@Base+0x17bfc>)
│ │ │ │  	adds	r2, r7, r3
│ │ │ │  	adds	r1, r6, r3
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #1080	@ 0x438
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1228839,89 +1228843,89 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	mov	r1, r2
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	56dd30 <spr_noaccess@@Base+0x17b60>
│ │ │ │ +	b.n	56dd38 <spr_noaccess@@Base+0x17b68>
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	movs	r2, #0
│ │ │ │  	movt	r2, #1023	@ 0x3ff
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	ands	r2, r1
│ │ │ │  	movs	r1, #5
│ │ │ │  	orr.w	r2, r2, #3
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	ldr	r3, [pc, #44]	@ (56ddc8 <spr_noaccess@@Base+0x17bf8>)
│ │ │ │ +	ldr	r3, [pc, #44]	@ (56ddd0 <spr_noaccess@@Base+0x17c00>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	b.n	56dd02 <spr_noaccess@@Base+0x17b32>
│ │ │ │ +	b.n	56dd0a <spr_noaccess@@Base+0x17b3a>
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	56dd30 <spr_noaccess@@Base+0x17b60>
│ │ │ │ +	b.n	56dd38 <spr_noaccess@@Base+0x17b68>
│ │ │ │  	nop
│ │ │ │ -	lsrs	r4, r0, #13
│ │ │ │ +	lsrs	r4, r7, #12
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldmia	r4, {r2, r3, r4, r6}
│ │ │ │ +	ldmia	r4, {r2, r4, r6}
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	str	r3, [sp, #184]	@ 0xb8
│ │ │ │ +	str	r3, [sp, #152]	@ 0x98
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r6, r5, #19
│ │ │ │ +	asrs	r6, r4, #19
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	str	r2, [sp, #720]	@ 0x2d0
│ │ │ │ +	str	r2, [sp, #688]	@ 0x2b0
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #91]	@ 0x5b
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r5, [pc, #200]	@ (56deac <spr_noaccess@@Base+0x17cdc>)
│ │ │ │ +	ldr	r5, [pc, #200]	@ (56deb4 <spr_noaccess@@Base+0x17ce4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.n	56de70 <spr_noaccess@@Base+0x17ca0>
│ │ │ │ +	bne.n	56de78 <spr_noaccess@@Base+0x17ca8>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 56ddf6 <spr_noaccess@@Base+0x17c26>
│ │ │ │ +	cbz	r3, 56ddfe <spr_noaccess@@Base+0x17c2e>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	bne.n	56de8c <spr_noaccess@@Base+0x17cbc>
│ │ │ │ +	bne.n	56de94 <spr_noaccess@@Base+0x17cc4>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r0, [r4, #84]	@ 0x54
│ │ │ │  	ubfx	r0, r0, #21, #5
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	sxth	r2, r3
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │ -	cbz	r3, 56de66 <spr_noaccess@@Base+0x17c96>
│ │ │ │ -	ldr	r1, [pc, #156]	@ (56deb0 <spr_noaccess@@Base+0x17ce0>)
│ │ │ │ +	cbz	r3, 56de6e <spr_noaccess@@Base+0x17c9e>
│ │ │ │ +	ldr	r1, [pc, #156]	@ (56deb8 <spr_noaccess@@Base+0x17ce8>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr.w	r1, [r1, r3, lsl #2]
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56dea0 <spr_noaccess@@Base+0x17cd0>
│ │ │ │ +	beq.n	56dea8 <spr_noaccess@@Base+0x17cd8>
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #128]	@ (56dea8 <spr_noaccess@@Base+0x17cd8>)
│ │ │ │ +	ldr	r3, [pc, #128]	@ (56deb0 <spr_noaccess@@Base+0x17ce0>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [pc, #136]	@ (56deb4 <spr_noaccess@@Base+0x17ce4>)
│ │ │ │ +	ldr	r0, [pc, #136]	@ (56debc <spr_noaccess@@Base+0x17cec>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	ldr	r4, [r5, r0]
│ │ │ │ -	ldr	r0, [pc, #128]	@ (56deb8 <spr_noaccess@@Base+0x17ce8>)
│ │ │ │ +	ldr	r0, [pc, #128]	@ (56dec0 <spr_noaccess@@Base+0x17cf0>)
│ │ │ │  	adds	r2, r7, r3
│ │ │ │  	adds	r1, r6, r3
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #1212	@ 0x4bc
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1228936,63 +1228940,63 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	mov	r1, r2
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	56de24 <spr_noaccess@@Base+0x17c54>
│ │ │ │ +	b.n	56de2c <spr_noaccess@@Base+0x17c5c>
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	movs	r2, #0
│ │ │ │  	movt	r2, #1023	@ 0x3ff
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	ands	r2, r1
│ │ │ │  	movs	r1, #5
│ │ │ │  	orr.w	r2, r2, #3
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	ldr	r3, [pc, #44]	@ (56debc <spr_noaccess@@Base+0x17cec>)
│ │ │ │ +	ldr	r3, [pc, #44]	@ (56dec4 <spr_noaccess@@Base+0x17cf4>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	b.n	56ddf6 <spr_noaccess@@Base+0x17c26>
│ │ │ │ +	b.n	56ddfe <spr_noaccess@@Base+0x17c2e>
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	56de24 <spr_noaccess@@Base+0x17c54>
│ │ │ │ +	b.n	56de2c <spr_noaccess@@Base+0x17c5c>
│ │ │ │  	nop
│ │ │ │ -	lsrs	r0, r2, #9
│ │ │ │ +	lsrs	r0, r1, #9
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldmia	r3, {r3, r5, r6}
│ │ │ │ +	ldmia	r3!, {r5, r6}
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	str	r2, [sp, #232]	@ 0xe8
│ │ │ │ +	str	r2, [sp, #200]	@ 0xc8
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r2, r7, #15
│ │ │ │ +	asrs	r2, r6, #15
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	str	r1, [sp, #768]	@ 0x300
│ │ │ │ +	str	r1, [sp, #736]	@ 0x2e0
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #24
│ │ │ │ -	ldr	r3, [pc, #276]	@ (56dfec <spr_noaccess@@Base+0x17e1c>)
│ │ │ │ +	ldr	r3, [pc, #276]	@ (56dff4 <spr_noaccess@@Base+0x17e24>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56dfd8 <spr_noaccess@@Base+0x17e08>
│ │ │ │ +	beq.n	56dfe0 <spr_noaccess@@Base+0x17e10>
│ │ │ │  	ldrh.w	r5, [r0, #86]	@ 0x56
│ │ │ │  	str	r3, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #260]	@ (56dff0 <spr_noaccess@@Base+0x17e20>)
│ │ │ │ +	ldr	r1, [pc, #260]	@ (56dff8 <spr_noaccess@@Base+0x17e28>)
│ │ │ │  	and.w	r5, r5, #31
│ │ │ │  	ldr	r3, [sp, #16]
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	mov	r8, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1229023,32 +1229027,32 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #20]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #144]	@ (56dfe8 <spr_noaccess@@Base+0x17e18>)
│ │ │ │ +	ldr	r1, [pc, #144]	@ (56dff0 <spr_noaccess@@Base+0x17e20>)
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r3, [r5, #0]
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	ands.w	r2, r2, #1
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │  	add	r3, r1
│ │ │ │  	add	r0, r1
│ │ │ │  	add.w	r4, r8, r1
│ │ │ │  	add.w	r5, r7, r1
│ │ │ │  	add	r1, r6
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │ -	bne.n	56dfaa <spr_noaccess@@Base+0x17dda>
│ │ │ │ +	bne.n	56dfb2 <spr_noaccess@@Base+0x17de2>
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │ -	ldr	r0, [pc, #112]	@ (56dff4 <spr_noaccess@@Base+0x17e24>)
│ │ │ │ +	ldr	r0, [pc, #112]	@ (56dffc <spr_noaccess@@Base+0x17e2c>)
│ │ │ │  	strd	r4, r5, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #1476	@ 0x5c4
│ │ │ │  	ldr.w	r0, [r0, #1476]	@ 0x5c4
│ │ │ │  	bl	4c61d4 <tcg_gen_call5@@Base>
│ │ │ │  	add	sp, #24
│ │ │ │  	movs	r0, #0
│ │ │ │ @@ -1229056,15 +1229060,15 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	movs	r2, #0
│ │ │ │ -	ldr	r0, [pc, #72]	@ (56dff8 <spr_noaccess@@Base+0x17e28>)
│ │ │ │ +	ldr	r0, [pc, #72]	@ (56e000 <spr_noaccess@@Base+0x17e30>)
│ │ │ │  	strd	r4, r5, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #1344	@ 0x540
│ │ │ │  	ldr.w	r0, [r0, #1344]	@ 0x540
│ │ │ │  	bl	4c61d4 <tcg_gen_call5@@Base>
│ │ │ │  	add	sp, #24
│ │ │ │  	movs	r0, #0
│ │ │ │ @@ -1229074,148 +1229078,148 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #24
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	lsrs	r6, r3, #4
│ │ │ │ +	lsrs	r6, r2, #4
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldmia	r2!, {r1, r4, r5, r6}
│ │ │ │ +	ldmia	r2!, {r1, r3, r5, r6}
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r2, r6, #10
│ │ │ │ +	asrs	r2, r5, #10
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	asrs	r4, r0, #10
│ │ │ │ +	asrs	r4, r7, #9
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #91]	@ 0x5b
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r5, [pc, #220]	@ (56e0f0 <spr_noaccess@@Base+0x17f20>)
│ │ │ │ +	ldr	r5, [pc, #220]	@ (56e0f8 <spr_noaccess@@Base+0x17f28>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldr	r6, [r0, #84]	@ 0x54
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.n	56e0ac <spr_noaccess@@Base+0x17edc>
│ │ │ │ +	bne.n	56e0b4 <spr_noaccess@@Base+0x17ee4>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │  	ubfx	r6, r6, #11, #5
│ │ │ │ -	cbz	r3, 56e02c <spr_noaccess@@Base+0x17e5c>
│ │ │ │ +	cbz	r3, 56e034 <spr_noaccess@@Base+0x17e64>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	bne.n	56e0c6 <spr_noaccess@@Base+0x17ef6>
│ │ │ │ +	bne.n	56e0ce <spr_noaccess@@Base+0x17efe>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrh.w	r1, [r4, #86]	@ 0x56
│ │ │ │  	mov	r7, r0
│ │ │ │  	ands.w	r1, r1, #31
│ │ │ │ -	beq.n	56e0a6 <spr_noaccess@@Base+0x17ed6>
│ │ │ │ -	ldr	r3, [pc, #180]	@ (56e0f4 <spr_noaccess@@Base+0x17f24>)
│ │ │ │ +	beq.n	56e0ae <spr_noaccess@@Base+0x17ede>
│ │ │ │ +	ldr	r3, [pc, #180]	@ (56e0fc <spr_noaccess@@Base+0x17f2c>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	cmp	r6, #0
│ │ │ │  	ite	ne
│ │ │ │  	movne	r0, r6
│ │ │ │  	moveq	r0, #32
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r0, [r4, #84]	@ 0x54
│ │ │ │  	ubfx	r0, r0, #21, #5
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #148]	@ (56e0f8 <spr_noaccess@@Base+0x17f28>)
│ │ │ │ -	ldr	r2, [pc, #136]	@ (56e0ec <spr_noaccess@@Base+0x17f1c>)
│ │ │ │ +	ldr	r3, [pc, #148]	@ (56e100 <spr_noaccess@@Base+0x17f30>)
│ │ │ │ +	ldr	r2, [pc, #136]	@ (56e0f4 <spr_noaccess@@Base+0x17f24>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r5, r3]
│ │ │ │  	ldr	r5, [r3, #0]
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	adds	r0, r3, r6
│ │ │ │  	strd	r4, r0, [sp]
│ │ │ │  	add	r3, r5
│ │ │ │ -	ldr	r0, [pc, #120]	@ (56e0fc <spr_noaccess@@Base+0x17f2c>)
│ │ │ │ +	ldr	r0, [pc, #120]	@ (56e104 <spr_noaccess@@Base+0x17f34>)
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #1608	@ 0x648
│ │ │ │  	ldr.w	r0, [r0, #1608]	@ 0x648
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	56e048 <spr_noaccess@@Base+0x17e78>
│ │ │ │ +	b.n	56e050 <spr_noaccess@@Base+0x17e80>
│ │ │ │  	movs	r2, #0
│ │ │ │  	movt	r2, #1023	@ 0x3ff
│ │ │ │  	ands	r2, r6
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	orr.w	r2, r2, #3
│ │ │ │  	movs	r1, #5
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	ldr	r3, [pc, #56]	@ (56e100 <spr_noaccess@@Base+0x17f30>)
│ │ │ │ +	ldr	r3, [pc, #56]	@ (56e108 <spr_noaccess@@Base+0x17f38>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrh.w	r1, [r4, #86]	@ 0x56
│ │ │ │  	mov	r7, r0
│ │ │ │  	ands.w	r1, r1, #31
│ │ │ │ -	bne.n	56e03c <spr_noaccess@@Base+0x17e6c>
│ │ │ │ -	b.n	56e0a6 <spr_noaccess@@Base+0x17ed6>
│ │ │ │ +	bne.n	56e044 <spr_noaccess@@Base+0x17e74>
│ │ │ │ +	b.n	56e0ae <spr_noaccess@@Base+0x17ede>
│ │ │ │  	nop
│ │ │ │ -	lsrs	r0, r3, #32
│ │ │ │ +	lsrs	r0, r2, #32
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldmia	r1, {r1, r2, r4, r5}
│ │ │ │ +	ldmia	r1, {r1, r2, r3, r5}
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	str	r0, [sp, #72]	@ 0x48
│ │ │ │ +	str	r0, [sp, #40]	@ 0x28
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r4, r6, #6
│ │ │ │ +	asrs	r4, r5, #6
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	ldrh	r6, [r0, #60]	@ 0x3c
│ │ │ │ +	ldrh	r6, [r7, #58]	@ 0x3a
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │  	ldr.w	r5, [r0, #144]	@ 0x90
│ │ │ │  	mov	r4, r1
│ │ │ │ -	ldr	r1, [pc, #216]	@ (56e1f4 <spr_noaccess@@Base+0x18024>)
│ │ │ │ +	ldr	r1, [pc, #216]	@ (56e1fc <spr_noaccess@@Base+0x1802c>)
│ │ │ │  	sub	sp, #24
│ │ │ │  	and.w	ip, r5, #1048576	@ 0x100000
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp.w	ip, #0
│ │ │ │ -	beq.n	56e1ca <spr_noaccess@@Base+0x17ffa>
│ │ │ │ +	beq.n	56e1d2 <spr_noaccess@@Base+0x18002>
│ │ │ │  	mov	sl, r2
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56e1ea <spr_noaccess@@Base+0x1801a>
│ │ │ │ +	beq.n	56e1f2 <spr_noaccess@@Base+0x18022>
│ │ │ │  	ldr	r2, [r4, #0]
│ │ │ │  	strd	r1, r3, [sp, #16]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #180]	@ 56e1f8 <spr_noaccess@@Base+0x18028>
│ │ │ │ +	ldr.w	ip, [pc, #180]	@ 56e200 <spr_noaccess@@Base+0x18030>
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r1, [sp, #16]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r5, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	mov	r6, r5
│ │ │ │ @@ -1229236,23 +1229240,23 @@
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	mov	r9, r0
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #104]	@ (56e1fc <spr_noaccess@@Base+0x1802c>)
│ │ │ │ +	ldr	r2, [pc, #104]	@ (56e204 <spr_noaccess@@Base+0x18034>)
│ │ │ │  	ldr	r1, [r4, #12]
│ │ │ │  	mov	r5, r0
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr.w	r1, [r2, r1, lsl #2]
│ │ │ │  	movs	r2, #31
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │ -	cbnz	r3, 56e1dc <spr_noaccess@@Base+0x1800c>
│ │ │ │ +	cbnz	r3, 56e1e4 <spr_noaccess@@Base+0x18014>
│ │ │ │  	ldr	r0, [r6, #0]
│ │ │ │  	mov	r3, r9
│ │ │ │  	ldr	r4, [sp, #56]	@ 0x38
│ │ │ │  	mov	r2, r8
│ │ │ │  	mov	r1, r7
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	blx	r4
│ │ │ │ @@ -1229271,51 +1229275,51 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, pc}
│ │ │ │  	rsb	r1, sl, #32
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca544 <tcg_gen_subfi_i32@@Base>
│ │ │ │ -	b.n	56e1a6 <spr_noaccess@@Base+0x17fd6>
│ │ │ │ +	b.n	56e1ae <spr_noaccess@@Base+0x17fde>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	56e1b4 <spr_noaccess@@Base+0x17fe4>
│ │ │ │ -	ldmia	r0!, {r1, r3, r5}
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	56e1bc <spr_noaccess@@Base+0x17fec>
│ │ │ │ +	ldmia	r0!, {r1, r5}
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrh	r2, [r7, #52]	@ 0x34
│ │ │ │ +	ldrh	r2, [r6, #52]	@ 0x34
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │  	sub	sp, #20
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r9, r1
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	mov	r7, r2
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	ldrb.w	r3, [r4, #109]	@ 0x6d
│ │ │ │ -	ldr.w	sl, [pc, #504]	@ 56e420 <spr_noaccess@@Base+0x18250>
│ │ │ │ +	ldr.w	sl, [pc, #504]	@ 56e428 <spr_noaccess@@Base+0x18258>
│ │ │ │  	add	sl, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	56e40e <spr_noaccess@@Base+0x1823e>
│ │ │ │ +	beq.w	56e416 <spr_noaccess@@Base+0x18246>
│ │ │ │  	mov	fp, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #472]	@ (56e424 <spr_noaccess@@Base+0x18254>)
│ │ │ │ +	ldr	r3, [pc, #472]	@ (56e42c <spr_noaccess@@Base+0x1825c>)
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr.w	r2, [r9, #4]
│ │ │ │  	mov	r0, r6
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr.w	sl, [sl, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r1, [sl]
│ │ │ │ @@ -1229334,24 +1229338,24 @@
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r8
│ │ │ │  	movs	r2, #64	@ 0x40
│ │ │ │  	movs	r3, #0
│ │ │ │  	bl	4cde30 <tcg_gen_andi_i64@@Base>
│ │ │ │  	cmp	r7, #0
│ │ │ │ -	beq.n	56e324 <spr_noaccess@@Base+0x18154>
│ │ │ │ +	beq.n	56e32c <spr_noaccess@@Base+0x1815c>
│ │ │ │  	mov	r3, fp
│ │ │ │  	mov	r2, r8
│ │ │ │  	mov	r1, r6
│ │ │ │  	movs	r0, #9
│ │ │ │  	strd	r4, r6, [sp]
│ │ │ │  	bl	4d0c0c <tcg_gen_movcond_i64@@Base>
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.w	56e3c6 <spr_noaccess@@Base+0x181f6>
│ │ │ │ +	bne.w	56e3ce <spr_noaccess@@Base+0x181fe>
│ │ │ │  	mov	r3, fp
│ │ │ │  	mov	r2, r8
│ │ │ │  	mov	r1, r4
│ │ │ │  	movs	r0, #9
│ │ │ │  	strd	fp, r4, [sp]
│ │ │ │  	bl	4d0c0c <tcg_gen_movcond_i64@@Base>
│ │ │ │  	mov	r1, r5
│ │ │ │ @@ -1229384,15 +1229388,15 @@
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4cdac4 <tcg_gen_shl_i64@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r4
│ │ │ │  	movs	r2, #1
│ │ │ │  	movs	r3, #0
│ │ │ │  	bl	4cdf18 <tcg_gen_shli_i64@@Base>
│ │ │ │ -	b.n	56e39a <spr_noaccess@@Base+0x181ca>
│ │ │ │ +	b.n	56e3a2 <spr_noaccess@@Base+0x181d2>
│ │ │ │  	mov	r3, fp
│ │ │ │  	mov	r2, r8
│ │ │ │  	mov	r1, r4
│ │ │ │  	movs	r0, #9
│ │ │ │  	strd	r6, r4, [sp]
│ │ │ │  	bl	4d0c0c <tcg_gen_movcond_i64@@Base>
│ │ │ │  	mov	r3, fp
│ │ │ │ @@ -1229471,50 +1229475,50 @@
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4cdb7c <tcg_gen_sar_i64@@Base>
│ │ │ │  	ldr.w	r2, [r9]
│ │ │ │  	ldr.w	r1, [sl]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │ -	b.n	56e2ee <spr_noaccess@@Base+0x1811e>
│ │ │ │ +	b.n	56e2f6 <spr_noaccess@@Base+0x18126>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	stmia	r7!, {r1, r5}
│ │ │ │ +	stmia	r7!, {r1, r3, r4}
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │ -	ldr	r4, [pc, #192]	@ (56e4fc <spr_noaccess@@Base+0x1832c>)
│ │ │ │ +	ldr	r4, [pc, #192]	@ (56e504 <spr_noaccess@@Base+0x18334>)
│ │ │ │  	sub	sp, #20
│ │ │ │  	ldrb.w	lr, [r0, #110]	@ 0x6e
│ │ │ │  	add	r4, pc
│ │ │ │  	cmp.w	lr, #0
│ │ │ │ -	beq.n	56e4ee <spr_noaccess@@Base+0x1831e>
│ │ │ │ +	beq.n	56e4f6 <spr_noaccess@@Base+0x18326>
│ │ │ │  	mov	r9, r3
│ │ │ │  	ldr	r3, [r1, #0]
│ │ │ │  	mov	r5, r3
│ │ │ │  	ldr	r3, [r1, #4]
│ │ │ │  	mov	r6, r3
│ │ │ │  	ldr	r3, [r1, #8]
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.n	56e4ca <spr_noaccess@@Base+0x182fa>
│ │ │ │ +	bne.n	56e4d2 <spr_noaccess@@Base+0x18302>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	mov	r8, r0
│ │ │ │  	lsls	r5, r2, #4
│ │ │ │ -	ldr	r2, [pc, #152]	@ (56e500 <spr_noaccess@@Base+0x18330>)
│ │ │ │ +	ldr	r2, [pc, #152]	@ (56e508 <spr_noaccess@@Base+0x18338>)
│ │ │ │  	ldr	r4, [r4, r2]
│ │ │ │  	mov	r2, r5
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r6, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1229548,47 +1229552,47 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	str.w	r9, [sp]
│ │ │ │ -	bl	5638e0 <spr_noaccess@@Base+0xd710>
│ │ │ │ +	bl	5638ec <spr_noaccess@@Base+0xd71c>
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	stmia	r5!, {r2, r3}
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	stmia	r5!, {r2}
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │ -	ldr.w	r8, [pc, #384]	@ 56e698 <spr_noaccess@@Base+0x184c8>
│ │ │ │ +	ldr.w	r8, [pc, #384]	@ 56e6a0 <spr_noaccess@@Base+0x184d0>
│ │ │ │  	sub	sp, #20
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	add	r8, pc
│ │ │ │  	and.w	r3, r3, #1048576	@ 0x100000
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	56e67c <spr_noaccess@@Base+0x184ac>
│ │ │ │ +	beq.w	56e684 <spr_noaccess@@Base+0x184b4>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	mov	r6, r1
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	56e68e <spr_noaccess@@Base+0x184be>
│ │ │ │ +	beq.w	56e696 <spr_noaccess@@Base+0x184c6>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ @@ -1229596,15 +1229600,15 @@
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	fp, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	movs	r1, #0
│ │ │ │  	mov	sl, r0
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #312]	@ (56e69c <spr_noaccess@@Base+0x184cc>)
│ │ │ │ +	ldr	r3, [pc, #312]	@ (56e6a4 <spr_noaccess@@Base+0x184d4>)
│ │ │ │  	ldr	r2, [r6, #4]
│ │ │ │  	mov	r7, r0
│ │ │ │  	mov	r0, r5
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr.w	r8, [r8, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r1, [r8]
│ │ │ │ @@ -1229704,22 +1229708,22 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	56e666 <spr_noaccess@@Base+0x18496>
│ │ │ │ -	stmia	r4!, {r1, r2, r3, r5}
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	56e66e <spr_noaccess@@Base+0x1849e>
│ │ │ │ +	stmia	r4!, {r1, r2, r5}
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	cbz	r2, 56e6ec <spr_noaccess@@Base+0x1851c>
│ │ │ │ +	cbz	r2, 56e6f4 <spr_noaccess@@Base+0x18524>
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │  	movs	r3, #16
│ │ │ │ @@ -1229739,17 +1229743,17 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	cbz	r2, 56e740 <spr_noaccess@@Base+0x18570>
│ │ │ │ +	cbz	r2, 56e748 <spr_noaccess@@Base+0x18578>
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │  	movs	r3, #16
│ │ │ │ @@ -1229769,17 +1229773,17 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	cbz	r2, 56e794 <spr_noaccess@@Base+0x185c4>
│ │ │ │ +	cbz	r2, 56e79c <spr_noaccess@@Base+0x185cc>
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │  	movs	r3, #16
│ │ │ │ @@ -1229799,38 +1229803,38 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r4, r0
│ │ │ │ -	cbz	r3, 56e7ba <spr_noaccess@@Base+0x185ea>
│ │ │ │ +	cbz	r3, 56e7c2 <spr_noaccess@@Base+0x185f2>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #96	@ 0x60
│ │ │ │ -	bne.n	56e816 <spr_noaccess@@Base+0x18646>
│ │ │ │ +	bne.n	56e81e <spr_noaccess@@Base+0x1864e>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #108]	@ (56e830 <spr_noaccess@@Base+0x18660>)
│ │ │ │ +	ldr	r1, [pc, #108]	@ (56e838 <spr_noaccess@@Base+0x18668>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r2, r3, #16, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r3, [r1, r3, lsl #2]
│ │ │ │ -	cbnz	r2, 56e80a <spr_noaccess@@Base+0x1863a>
│ │ │ │ +	cbnz	r2, 56e812 <spr_noaccess@@Base+0x18642>
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56e82c <spr_noaccess@@Base+0x1865c>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56e834 <spr_noaccess@@Base+0x18664>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	movs	r0, #0
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r1, [r1, r2]
│ │ │ │  	movs	r2, #8
│ │ │ │ @@ -1229845,53 +1229849,53 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	ldr.w	r1, [r1, r2, lsl #2]
│ │ │ │  	mov	r2, r3
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	56e7da <spr_noaccess@@Base+0x1860a>
│ │ │ │ -	ldr	r3, [pc, #28]	@ (56e834 <spr_noaccess@@Base+0x18664>)
│ │ │ │ +	b.n	56e7e2 <spr_noaccess@@Base+0x18612>
│ │ │ │ +	ldr	r3, [pc, #28]	@ (56e83c <spr_noaccess@@Base+0x1866c>)
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #96	@ 0x60
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	b.n	56e7ba <spr_noaccess@@Base+0x185ea>
│ │ │ │ +	b.n	56e7c2 <spr_noaccess@@Base+0x185f2>
│ │ │ │  	nop
│ │ │ │ -	lsls	r0, r3, #2
│ │ │ │ +	lsls	r0, r2, #2
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldrh	r0, [r1, #4]
│ │ │ │ +	ldrh	r0, [r0, #4]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	ldrh	r6, [r6, #0]
│ │ │ │ +	ldrh	r6, [r5, #0]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r4, r0
│ │ │ │ -	cbz	r3, 56e856 <spr_noaccess@@Base+0x18686>
│ │ │ │ +	cbz	r3, 56e85e <spr_noaccess@@Base+0x1868e>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #96	@ 0x60
│ │ │ │ -	bne.n	56e8b2 <spr_noaccess@@Base+0x186e2>
│ │ │ │ +	bne.n	56e8ba <spr_noaccess@@Base+0x186ea>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #108]	@ (56e8cc <spr_noaccess@@Base+0x186fc>)
│ │ │ │ +	ldr	r1, [pc, #108]	@ (56e8d4 <spr_noaccess@@Base+0x18704>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r2, r3, #16, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r3, [r1, r3, lsl #2]
│ │ │ │ -	cbnz	r2, 56e8a6 <spr_noaccess@@Base+0x186d6>
│ │ │ │ +	cbnz	r2, 56e8ae <spr_noaccess@@Base+0x186de>
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #80]	@ (56e8c8 <spr_noaccess@@Base+0x186f8>)
│ │ │ │ +	ldr	r3, [pc, #80]	@ (56e8d0 <spr_noaccess@@Base+0x18700>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	movs	r0, #0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r2, r3]
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	mov	r0, r5
│ │ │ │ @@ -1229906,186 +1229910,186 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	ldr.w	r1, [r1, r2, lsl #2]
│ │ │ │  	mov	r2, r3
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	56e876 <spr_noaccess@@Base+0x186a6>
│ │ │ │ -	ldr	r3, [pc, #28]	@ (56e8d0 <spr_noaccess@@Base+0x18700>)
│ │ │ │ +	b.n	56e87e <spr_noaccess@@Base+0x186ae>
│ │ │ │ +	ldr	r3, [pc, #28]	@ (56e8d8 <spr_noaccess@@Base+0x18708>)
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #96	@ 0x60
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	b.n	56e856 <spr_noaccess@@Base+0x18686>
│ │ │ │ +	b.n	56e85e <spr_noaccess@@Base+0x1868e>
│ │ │ │  	nop
│ │ │ │ -	vmla.i<illegal width 64>	q8, q7, d7[0]
│ │ │ │ -	strh	r4, [r5, #62]	@ 0x3e
│ │ │ │ +	vmla.i<illegal width 64>	q8, q3, d7[0]
│ │ │ │ +	strh	r4, [r4, #62]	@ 0x3e
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	strh	r2, [r3, #60]	@ 0x3c
│ │ │ │ +	strh	r2, [r2, #60]	@ 0x3c
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	b.n	56e838 <spr_noaccess@@Base+0x18668>
│ │ │ │ +	b.n	56e840 <spr_noaccess@@Base+0x18670>
│ │ │ │  	nop
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #91]	@ 0x5b
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r5, [pc, #280]	@ (56ea08 <spr_noaccess@@Base+0x18838>)
│ │ │ │ +	ldr	r5, [pc, #280]	@ (56ea10 <spr_noaccess@@Base+0x18840>)
│ │ │ │  	mov	ip, r0
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.n	56e9c6 <spr_noaccess@@Base+0x187f6>
│ │ │ │ +	bne.n	56e9ce <spr_noaccess@@Base+0x187fe>
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	ubfx	r4, r3, #21, #5
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │ -	cbz	r2, 56e92a <spr_noaccess@@Base+0x1875a>
│ │ │ │ +	cbz	r2, 56e932 <spr_noaccess@@Base+0x18762>
│ │ │ │  	mov	r6, r2
│ │ │ │  	adds	r2, #3
│ │ │ │  	asrs	r2, r2, #2
│ │ │ │  	add	r2, r4
│ │ │ │  	cmp	r2, #32
│ │ │ │ -	ble.n	56e934 <spr_noaccess@@Base+0x18764>
│ │ │ │ +	ble.n	56e93c <spr_noaccess@@Base+0x1876c>
│ │ │ │  	cmp	r4, r3
│ │ │ │ -	bgt.n	56e9fa <spr_noaccess@@Base+0x1882a>
│ │ │ │ +	bgt.n	56ea02 <spr_noaccess@@Base+0x18832>
│ │ │ │  	ldr.w	r3, [ip, #80]	@ 0x50
│ │ │ │  	movs	r2, #34	@ 0x22
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, ip
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	movs	r2, #8
│ │ │ │  	movs	r6, #32
│ │ │ │  	add	r2, r4
│ │ │ │  	cmp	r2, #32
│ │ │ │ -	bgt.n	56e912 <spr_noaccess@@Base+0x18742>
│ │ │ │ +	bgt.n	56e91a <spr_noaccess@@Base+0x1874a>
│ │ │ │  	cmp	r4, r3
│ │ │ │  	it	le
│ │ │ │  	cmple	r3, r2
│ │ │ │ -	blt.n	56e916 <spr_noaccess@@Base+0x18746>
│ │ │ │ +	blt.n	56e91e <spr_noaccess@@Base+0x1874e>
│ │ │ │  	ldrb.w	r2, [ip, #93]	@ 0x5d
│ │ │ │  	mov	r3, ip
│ │ │ │ -	cbz	r2, 56e94c <spr_noaccess@@Base+0x1877c>
│ │ │ │ +	cbz	r2, 56e954 <spr_noaccess@@Base+0x18784>
│ │ │ │  	ldr.w	r2, [ip, #100]	@ 0x64
│ │ │ │  	cmp	r2, #32
│ │ │ │ -	bne.n	56e9e0 <spr_noaccess@@Base+0x18810>
│ │ │ │ +	bne.n	56e9e8 <spr_noaccess@@Base+0x18818>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldrh.w	r1, [r3, #86]	@ 0x56
│ │ │ │  	ands.w	r1, r1, #31
│ │ │ │ -	bne.n	56e9b8 <spr_noaccess@@Base+0x187e8>
│ │ │ │ +	bne.n	56e9c0 <spr_noaccess@@Base+0x187f0>
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #152]	@ (56ea0c <spr_noaccess@@Base+0x1883c>)
│ │ │ │ -	ldr	r2, [pc, #140]	@ (56ea04 <spr_noaccess@@Base+0x18834>)
│ │ │ │ +	ldr	r3, [pc, #152]	@ (56ea14 <spr_noaccess@@Base+0x18844>)
│ │ │ │ +	ldr	r2, [pc, #140]	@ (56ea0c <spr_noaccess@@Base+0x1883c>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r5, r3]
│ │ │ │  	ldr	r5, [r3, #0]
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	adds	r0, r6, r3
│ │ │ │  	strd	r4, r0, [sp]
│ │ │ │  	add	r3, r5
│ │ │ │ -	ldr	r0, [pc, #120]	@ (56ea10 <spr_noaccess@@Base+0x18840>)
│ │ │ │ +	ldr	r0, [pc, #120]	@ (56ea18 <spr_noaccess@@Base+0x18848>)
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #1740	@ 0x6cc
│ │ │ │  	ldr.w	r0, [r0, #1740]	@ 0x6cc
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │ -	ldr	r3, [pc, #88]	@ (56ea14 <spr_noaccess@@Base+0x18844>)
│ │ │ │ +	ldr	r3, [pc, #88]	@ (56ea1c <spr_noaccess@@Base+0x1884c>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	56e964 <spr_noaccess@@Base+0x18794>
│ │ │ │ +	b.n	56e96c <spr_noaccess@@Base+0x1879c>
│ │ │ │  	movs	r2, #0
│ │ │ │  	movt	r2, #1023	@ 0x3ff
│ │ │ │  	ands	r2, r3
│ │ │ │  	movs	r1, #5
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	orr.w	r2, r2, #3
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	ldr	r2, [pc, #52]	@ (56ea18 <spr_noaccess@@Base+0x18848>)
│ │ │ │ +	ldr	r2, [pc, #52]	@ (56ea20 <spr_noaccess@@Base+0x18850>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	str.w	ip, [sp, #20]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr.w	r0, [r2, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	movs	r2, #32
│ │ │ │  	str	r2, [r3, #100]	@ 0x64
│ │ │ │ -	b.n	56e94c <spr_noaccess@@Base+0x1877c>
│ │ │ │ +	b.n	56e954 <spr_noaccess@@Base+0x18784>
│ │ │ │  	subs	r2, #32
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	bge.n	56e93c <spr_noaccess@@Base+0x1876c>
│ │ │ │ -	b.n	56e916 <spr_noaccess@@Base+0x18746>
│ │ │ │ +	bge.n	56e944 <spr_noaccess@@Base+0x18774>
│ │ │ │ +	b.n	56e91e <spr_noaccess@@Base+0x1874e>
│ │ │ │  	nop
│ │ │ │ -	vhadd.u8	q0, q3, <illegal reg q3.5>
│ │ │ │ -	stmia	r0!, {r1, r3, r4, r6}
│ │ │ │ +	cdp2	0, 15, cr0, cr14, cr7, {2}
│ │ │ │ +	stmia	r0!, {r1, r4, r6}
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsrs	r2, r4, #2
│ │ │ │ +	lsrs	r2, r3, #2
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	strh	r6, [r2, #52]	@ 0x34
│ │ │ │ +	strh	r6, [r1, #52]	@ 0x34
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	strh	r0, [r5, #50]	@ 0x32
│ │ │ │ +	strh	r0, [r4, #50]	@ 0x32
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │  	sub	sp, #8
│ │ │ │ -	ldr	r4, [pc, #140]	@ (56eac0 <spr_noaccess@@Base+0x188f0>)
│ │ │ │ +	ldr	r4, [pc, #140]	@ (56eac8 <spr_noaccess@@Base+0x188f8>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	add	r4, pc
│ │ │ │ -	cbz	r3, 56ea3e <spr_noaccess@@Base+0x1886e>
│ │ │ │ +	cbz	r3, 56ea46 <spr_noaccess@@Base+0x18876>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #96	@ 0x60
│ │ │ │ -	bne.n	56eaa6 <spr_noaccess@@Base+0x188d6>
│ │ │ │ +	bne.n	56eaae <spr_noaccess@@Base+0x188de>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r5, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #124]	@ (56eac4 <spr_noaccess@@Base+0x188f4>)
│ │ │ │ +	ldr	r1, [pc, #124]	@ (56eacc <spr_noaccess@@Base+0x188fc>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	ubfx	r5, r3, #16, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r2, [r1, r3, lsl #2]
│ │ │ │ -	cbnz	r5, 56ea9c <spr_noaccess@@Base+0x188cc>
│ │ │ │ +	cbnz	r5, 56eaa4 <spr_noaccess@@Base+0x188d4>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #104]	@ (56eac8 <spr_noaccess@@Base+0x188f8>)
│ │ │ │ +	ldr	r1, [pc, #104]	@ (56ead0 <spr_noaccess@@Base+0x18900>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r3, [pc, #84]	@ (56eabc <spr_noaccess@@Base+0x188ec>)
│ │ │ │ -	ldr	r0, [pc, #100]	@ (56eacc <spr_noaccess@@Base+0x188fc>)
│ │ │ │ +	ldr	r3, [pc, #84]	@ (56eac4 <spr_noaccess@@Base+0x188f4>)
│ │ │ │ +	ldr	r0, [pc, #100]	@ (56ead4 <spr_noaccess@@Base+0x18904>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ @@ -1230101,63 +1230105,63 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr.w	r1, [r1, r5, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	56ea5e <spr_noaccess@@Base+0x1888e>
│ │ │ │ -	ldr	r3, [pc, #40]	@ (56ead0 <spr_noaccess@@Base+0x18900>)
│ │ │ │ +	b.n	56ea66 <spr_noaccess@@Base+0x18896>
│ │ │ │ +	ldr	r3, [pc, #40]	@ (56ead8 <spr_noaccess@@Base+0x18908>)
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #96	@ 0x60
│ │ │ │  	str	r3, [r5, #100]	@ 0x64
│ │ │ │ -	b.n	56ea3e <spr_noaccess@@Base+0x1886e>
│ │ │ │ +	b.n	56ea46 <spr_noaccess@@Base+0x18876>
│ │ │ │  	nop
│ │ │ │ -	cdp2	0, 1, cr0, cr4, cr7, {2}
│ │ │ │ -	it	ne
│ │ │ │ -	lslne	r7, r0, #1
│ │ │ │ -	strh	r4, [r0, #48]	@ 0x30
│ │ │ │ +	cdp2	0, 0, cr0, cr12, cr7, {2}
│ │ │ │ +	yield
│ │ │ │ +	lsls	r7, r0, #1
│ │ │ │ +	strh	r4, [r7, #46]	@ 0x2e
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsls	r2, r1, #31
│ │ │ │ +	lsls	r2, r0, #31
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	strh	r6, [r4, #44]	@ 0x2c
│ │ │ │ +	strh	r6, [r3, #44]	@ 0x2c
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │  	sub	sp, #8
│ │ │ │ -	ldr	r4, [pc, #140]	@ (56eb78 <spr_noaccess@@Base+0x189a8>)
│ │ │ │ +	ldr	r4, [pc, #140]	@ (56eb80 <spr_noaccess@@Base+0x189b0>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	add	r4, pc
│ │ │ │ -	cbz	r3, 56eaf6 <spr_noaccess@@Base+0x18926>
│ │ │ │ +	cbz	r3, 56eafe <spr_noaccess@@Base+0x1892e>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #96	@ 0x60
│ │ │ │ -	bne.n	56eb5e <spr_noaccess@@Base+0x1898e>
│ │ │ │ +	bne.n	56eb66 <spr_noaccess@@Base+0x18996>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r5, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #124]	@ (56eb7c <spr_noaccess@@Base+0x189ac>)
│ │ │ │ +	ldr	r1, [pc, #124]	@ (56eb84 <spr_noaccess@@Base+0x189b4>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	ubfx	r5, r3, #16, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r2, [r1, r3, lsl #2]
│ │ │ │ -	cbnz	r5, 56eb54 <spr_noaccess@@Base+0x18984>
│ │ │ │ +	cbnz	r5, 56eb5c <spr_noaccess@@Base+0x1898c>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #104]	@ (56eb80 <spr_noaccess@@Base+0x189b0>)
│ │ │ │ +	ldr	r1, [pc, #104]	@ (56eb88 <spr_noaccess@@Base+0x189b8>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r3, [pc, #84]	@ (56eb74 <spr_noaccess@@Base+0x189a4>)
│ │ │ │ -	ldr	r0, [pc, #100]	@ (56eb84 <spr_noaccess@@Base+0x189b4>)
│ │ │ │ +	ldr	r3, [pc, #84]	@ (56eb7c <spr_noaccess@@Base+0x189ac>)
│ │ │ │ +	ldr	r0, [pc, #100]	@ (56eb8c <spr_noaccess@@Base+0x189bc>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ @@ -1230173,79 +1230177,79 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr.w	r1, [r1, r5, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	56eb16 <spr_noaccess@@Base+0x18946>
│ │ │ │ -	ldr	r3, [pc, #40]	@ (56eb88 <spr_noaccess@@Base+0x189b8>)
│ │ │ │ +	b.n	56eb1e <spr_noaccess@@Base+0x1894e>
│ │ │ │ +	ldr	r3, [pc, #40]	@ (56eb90 <spr_noaccess@@Base+0x189c0>)
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #96	@ 0x60
│ │ │ │  	str	r3, [r5, #100]	@ 0x64
│ │ │ │ -	b.n	56eaf6 <spr_noaccess@@Base+0x18926>
│ │ │ │ +	b.n	56eafe <spr_noaccess@@Base+0x1892e>
│ │ │ │  	nop
│ │ │ │ -	ldc2l	0, cr0, [ip, #-284]	@ 0xfffffee4
│ │ │ │ -	bkpt	0x0060
│ │ │ │ +	ldc2l	0, cr0, [r4, #-284]	@ 0xfffffee4
│ │ │ │ +	bkpt	0x0058
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strh	r4, [r1, #42]	@ 0x2a
│ │ │ │ +	strh	r4, [r0, #42]	@ 0x2a
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsls	r2, r2, #28
│ │ │ │ +	lsls	r2, r1, #28
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	strh	r6, [r5, #38]	@ 0x26
│ │ │ │ +	strh	r6, [r4, #38]	@ 0x26
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	56ed18 <spr_noaccess@@Base+0x18b48>
│ │ │ │ +	beq.w	56ed20 <spr_noaccess@@Base+0x18b50>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 56ebc8 <spr_noaccess@@Base+0x189f8>
│ │ │ │ +	cbz	r3, 56ebd0 <spr_noaccess@@Base+0x18a00>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	56ebc8 <spr_noaccess@@Base+0x189f8>
│ │ │ │ -	ldr	r3, [pc, #384]	@ (56ed38 <spr_noaccess@@Base+0x18b68>)
│ │ │ │ +	beq.n	56ebd0 <spr_noaccess@@Base+0x18a00>
│ │ │ │ +	ldr	r3, [pc, #384]	@ (56ed40 <spr_noaccess@@Base+0x18b70>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r1, r3, #16, #5
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	lsls	r6, r3, #31
│ │ │ │ -	bmi.w	56ecf4 <spr_noaccess@@Base+0x18b24>
│ │ │ │ -	ldr	r6, [pc, #348]	@ (56ed3c <spr_noaccess@@Base+0x18b6c>)
│ │ │ │ +	bmi.w	56ecfc <spr_noaccess@@Base+0x18b2c>
│ │ │ │ +	ldr	r6, [pc, #348]	@ (56ed44 <spr_noaccess@@Base+0x18b74>)
│ │ │ │  	tst.w	r3, #2031616	@ 0x1f0000
│ │ │ │  	add	r6, pc
│ │ │ │  	ldr.w	r2, [r6, r2, lsl #2]
│ │ │ │ -	bne.w	56ed00 <spr_noaccess@@Base+0x18b30>
│ │ │ │ +	bne.w	56ed08 <spr_noaccess@@Base+0x18b38>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #300]	@ (56ed28 <spr_noaccess@@Base+0x18b58>)
│ │ │ │ +	ldr	r2, [pc, #300]	@ (56ed30 <spr_noaccess@@Base+0x18b60>)
│ │ │ │  	mrc	15, 0, r9, cr13, cr0, {3}
│ │ │ │  	mov.w	r8, #0
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	mov	r6, r0
│ │ │ │ -	ldr	r7, [pc, #308]	@ (56ed40 <spr_noaccess@@Base+0x18b70>)
│ │ │ │ +	ldr	r7, [pc, #308]	@ (56ed48 <spr_noaccess@@Base+0x18b78>)
│ │ │ │  	orr.w	r3, r3, #1
│ │ │ │  	ldr.w	r1, [r9, r2]
│ │ │ │  	add	r7, pc
│ │ │ │  	str.w	r8, [sp]
│ │ │ │  	add	r1, r5
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	bl	4d612c <tcg_gen_qemu_ld_i32_chk@@Base>
│ │ │ │ @@ -1230256,15 +1230260,15 @@
│ │ │ │  	add.w	r3, r7, r3, lsl #2
│ │ │ │  	ldr.w	r0, [r3, #188]	@ 0xbc
│ │ │ │  	bl	4ca8d0 <tcg_gen_shli_i32@@Base>
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	movs	r2, #2
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #232]	@ (56ed2c <spr_noaccess@@Base+0x18b5c>)
│ │ │ │ +	ldr	r3, [pc, #232]	@ (56ed34 <spr_noaccess@@Base+0x18b64>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [r9, r3]
│ │ │ │  	str.w	r8, [sp]
│ │ │ │  	add	r1, r5
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │ @@ -1230278,15 +1230282,15 @@
│ │ │ │  	ldr.w	r1, [r3, #188]	@ 0xbc
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	movs	r2, #2
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #172]	@ (56ed30 <spr_noaccess@@Base+0x18b60>)
│ │ │ │ +	ldr	r3, [pc, #172]	@ (56ed38 <spr_noaccess@@Base+0x18b68>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [r9, r3]
│ │ │ │  	str.w	r8, [sp]
│ │ │ │  	add	r1, r5
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │ @@ -1230300,15 +1230304,15 @@
│ │ │ │  	add.w	r3, r7, r3, lsl #2
│ │ │ │  	ldr.w	r0, [r3, #188]	@ 0xbc
│ │ │ │  	bl	4ca8d0 <tcg_gen_shli_i32@@Base>
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	movs	r2, #2
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #116]	@ (56ed34 <spr_noaccess@@Base+0x18b64>)
│ │ │ │ +	ldr	r3, [pc, #116]	@ (56ed3c <spr_noaccess@@Base+0x18b6c>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [r9, r3]
│ │ │ │  	str.w	r8, [sp]
│ │ │ │  	add	r1, r5
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │ @@ -1230320,52 +1230324,52 @@
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr.w	r1, [r7, r3, lsl #2]
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	lsls	r2, r2, #3
│ │ │ │ -	cbnz	r1, 56ed0a <spr_noaccess@@Base+0x18b3a>
│ │ │ │ +	cbnz	r1, 56ed12 <spr_noaccess@@Base+0x18b42>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	56ebf4 <spr_noaccess@@Base+0x18a24>
│ │ │ │ +	b.n	56ebfc <spr_noaccess@@Base+0x18a2c>
│ │ │ │  	ldr.w	r1, [r6, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	56ebf4 <spr_noaccess@@Base+0x18a24>
│ │ │ │ -	ldr	r3, [pc, #56]	@ (56ed44 <spr_noaccess@@Base+0x18b74>)
│ │ │ │ +	b.n	56ebfc <spr_noaccess@@Base+0x18a2c>
│ │ │ │ +	ldr	r3, [pc, #56]	@ (56ed4c <spr_noaccess@@Base+0x18b7c>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	b.n	56ebf4 <spr_noaccess@@Base+0x18a24>
│ │ │ │ +	b.n	56ebfc <spr_noaccess@@Base+0x18a2c>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldc2l	0, cr0, [sl], #-284	@ 0xfffffee4
│ │ │ │ -	ldc2	0, cr0, [r6], #-284	@ 0xfffffee4
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfbf80047
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfbba0047
│ │ │ │ -	strh	r6, [r2, #36]	@ 0x24
│ │ │ │ +	ldc2l	0, cr0, [r2], #-284	@ 0xfffffee4
│ │ │ │ +	stc2	0, cr0, [lr], #-284	@ 0xfffffee4
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfbf00047
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfbb20047
│ │ │ │ +	strh	r6, [r1, #36]	@ 0x24
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	strh	r4, [r5, #34]	@ 0x22
│ │ │ │ +	strh	r4, [r4, #34]	@ 0x22
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	strh	r4, [r7, #32]
│ │ │ │ +	strh	r4, [r6, #32]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	strh	r4, [r0, #26]
│ │ │ │ +	strh	r4, [r7, #24]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	ldrb.w	ip, [r0, #109]	@ 0x6d
│ │ │ │  	cmp.w	ip, #0
│ │ │ │ -	beq.n	56eda6 <spr_noaccess@@Base+0x18bd6>
│ │ │ │ +	beq.n	56edae <spr_noaccess@@Base+0x18bde>
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │ -	ldr.w	ip, [pc, #76]	@ 56edb0 <spr_noaccess@@Base+0x18be0>
│ │ │ │ +	ldr.w	ip, [pc, #76]	@ 56edb8 <spr_noaccess@@Base+0x18be8>
│ │ │ │  	mov	lr, r2
│ │ │ │  	ldrd	r3, r2, [r1, #4]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	add.w	ip, ip, #560	@ 0x230
│ │ │ │  	addw	r1, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r3, #28
│ │ │ │ @@ -1230384,53 +1230388,53 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldrh	r2, [r0, #22]
│ │ │ │ +	ldrh	r2, [r7, #20]
│ │ │ │  	lsls	r4, r0, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #280]	@ (56eee0 <spr_noaccess@@Base+0x18d10>)
│ │ │ │ +	ldr	r3, [pc, #280]	@ (56eee8 <spr_noaccess@@Base+0x18d18>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	lsls	r2, r2, #31
│ │ │ │ -	bpl.n	56ee42 <spr_noaccess@@Base+0x18c72>
│ │ │ │ +	bpl.n	56ee4a <spr_noaccess@@Base+0x18c7a>
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56eec8 <spr_noaccess@@Base+0x18cf8>
│ │ │ │ +	beq.n	56eed0 <spr_noaccess@@Base+0x18d00>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │ -	ldr	r5, [pc, #248]	@ (56eee4 <spr_noaccess@@Base+0x18d14>)
│ │ │ │ +	ldr	r5, [pc, #248]	@ (56eeec <spr_noaccess@@Base+0x18d1c>)
│ │ │ │  	mov	r0, r7
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #228]	@ (56eee8 <spr_noaccess@@Base+0x18d18>)
│ │ │ │ +	ldr	r2, [pc, #228]	@ (56eef0 <spr_noaccess@@Base+0x18d20>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #224]	@ (56eeec <spr_noaccess@@Base+0x18d1c>)
│ │ │ │ +	ldr	r1, [pc, #224]	@ (56eef4 <spr_noaccess@@Base+0x18d24>)
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	add	r1, pc
│ │ │ │ -	ldr	r2, [pc, #196]	@ (56eed8 <spr_noaccess@@Base+0x18d08>)
│ │ │ │ +	ldr	r2, [pc, #196]	@ (56eee0 <spr_noaccess@@Base+0x18d10>)
│ │ │ │  	addw	r1, r1, #2136	@ 0x858
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	adds	r0, r7, r2
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │ @@ -1230443,15 +1230447,15 @@
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr.w	r0, [r5, r3, lsl #2]
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r5, [pc, #164]	@ (56eef0 <spr_noaccess@@Base+0x18d20>)
│ │ │ │ +	ldr	r5, [pc, #164]	@ (56eef8 <spr_noaccess@@Base+0x18d28>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │  	add	r5, pc
│ │ │ │  	mov	r6, r0
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	mov	r0, r7
│ │ │ │ @@ -1230460,21 +1230464,21 @@
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r0, r6
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │ -	ldr	r1, [pc, #96]	@ (56eedc <spr_noaccess@@Base+0x18d0c>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (56eee4 <spr_noaccess@@Base+0x18d14>)
│ │ │ │  	ubfx	r2, r2, #23, #3
│ │ │ │ -	ldr	r0, [pc, #112]	@ (56eef4 <spr_noaccess@@Base+0x18d24>)
│ │ │ │ +	ldr	r0, [pc, #112]	@ (56eefc <spr_noaccess@@Base+0x18d2c>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	add.w	r5, r5, r2, lsl #2
│ │ │ │ -	ldr	r2, [pc, #92]	@ (56eee8 <spr_noaccess@@Base+0x18d18>)
│ │ │ │ +	ldr	r2, [pc, #92]	@ (56eef0 <spr_noaccess@@Base+0x18d20>)
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr.w	r5, [r5, #128]	@ 0x80
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	adds	r1, r6, r2
│ │ │ │ @@ -1230494,69 +1230498,69 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfa660047
│ │ │ │ -	ldr??.w	r0, [sl, #71]	@ 0x47
│ │ │ │ -	cbnz	r2, 56ef44 <spr_noaccess@@Base+0x18d74>
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfa5e0047
│ │ │ │ +	ldr??.w	r0, [r2, #71]	@ 0x47
│ │ │ │ +	cbnz	r2, 56ef4a <spr_noaccess@@Base+0x18d7a>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strh	r0, [r4, #18]
│ │ │ │ +	strh	r0, [r3, #18]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsls	r2, r5, #16
│ │ │ │ +	lsls	r2, r4, #16
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	strh	r4, [r7, #14]
│ │ │ │ +	strh	r4, [r6, #14]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	lsls	r4, r5, #14
│ │ │ │ +	lsls	r4, r4, #14
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	mov	r5, r0
│ │ │ │  	sub	sp, #8
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r6, [pc, #152]	@ (56efa8 <spr_noaccess@@Base+0x18dd8>)
│ │ │ │ +	ldr	r6, [pc, #152]	@ (56efb0 <spr_noaccess@@Base+0x18de0>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r3, [r5, #93]	@ 0x5d
│ │ │ │  	add	r6, pc
│ │ │ │ -	cbz	r3, 56ef20 <spr_noaccess@@Base+0x18d50>
│ │ │ │ +	cbz	r3, 56ef28 <spr_noaccess@@Base+0x18d58>
│ │ │ │  	ldr	r3, [r5, #100]	@ 0x64
│ │ │ │  	cmp	r3, #96	@ 0x60
│ │ │ │ -	bne.n	56ef90 <spr_noaccess@@Base+0x18dc0>
│ │ │ │ +	bne.n	56ef98 <spr_noaccess@@Base+0x18dc8>
│ │ │ │  	ldr	r3, [r5, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #136]	@ (56efac <spr_noaccess@@Base+0x18ddc>)
│ │ │ │ +	ldr	r1, [pc, #136]	@ (56efb4 <spr_noaccess@@Base+0x18de4>)
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	ldr.w	r2, [r1, r2, lsl #2]
│ │ │ │ -	cbnz	r3, 56ef84 <spr_noaccess@@Base+0x18db4>
│ │ │ │ +	cbnz	r3, 56ef8c <spr_noaccess@@Base+0x18dbc>
│ │ │ │  	mov	r1, r2
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #112]	@ (56efb0 <spr_noaccess@@Base+0x18de0>)
│ │ │ │ +	ldr	r3, [pc, #112]	@ (56efb8 <spr_noaccess@@Base+0x18de8>)
│ │ │ │  	movs	r0, #9
│ │ │ │  	ldr	r3, [r6, r3]
│ │ │ │  	ldr	r5, [r3, #0]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #88]	@ (56efa4 <spr_noaccess@@Base+0x18dd4>)
│ │ │ │ +	ldr	r2, [pc, #88]	@ (56efac <spr_noaccess@@Base+0x18ddc>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │ -	ldr	r0, [pc, #88]	@ (56efb4 <spr_noaccess@@Base+0x18de4>)
│ │ │ │ +	ldr	r0, [pc, #88]	@ (56efbc <spr_noaccess@@Base+0x18dec>)
│ │ │ │  	add	r4, r3
│ │ │ │  	add	r3, r5
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #2400	@ 0x960
│ │ │ │  	ldr.w	r0, [r0, #2400]	@ 0x960
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ @@ -1230567,63 +1230571,63 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr.w	r1, [r1, r3, lsl #2]
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	56ef3c <spr_noaccess@@Base+0x18d6c>
│ │ │ │ -	ldr	r3, [pc, #36]	@ (56efb8 <spr_noaccess@@Base+0x18de8>)
│ │ │ │ +	b.n	56ef44 <spr_noaccess@@Base+0x18d74>
│ │ │ │ +	ldr	r3, [pc, #36]	@ (56efc0 <spr_noaccess@@Base+0x18df0>)
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #96	@ 0x60
│ │ │ │  	str	r3, [r5, #100]	@ 0x64
│ │ │ │ -	b.n	56ef20 <spr_noaccess@@Base+0x18d50>
│ │ │ │ -	vld4.16	{d0-d3}, [lr], r7
│ │ │ │ -	rev	r6, r6
│ │ │ │ +	b.n	56ef28 <spr_noaccess@@Base+0x18d58>
│ │ │ │ +	vld4.16	{d0-d3}, [r6], r7
│ │ │ │ +	rev	r6, r5
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strh	r0, [r5, #8]
│ │ │ │ +	strh	r0, [r4, #8]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsls	r0, r3, #11
│ │ │ │ +	lsls	r0, r2, #11
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	strh	r4, [r7, #4]
│ │ │ │ +	strh	r4, [r6, #4]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r4, r0
│ │ │ │ -	cbz	r3, 56efda <spr_noaccess@@Base+0x18e0a>
│ │ │ │ +	cbz	r3, 56efe2 <spr_noaccess@@Base+0x18e12>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	bne.n	56f04e <spr_noaccess@@Base+0x18e7e>
│ │ │ │ +	bne.n	56f056 <spr_noaccess@@Base+0x18e86>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #132]	@ (56f068 <spr_noaccess@@Base+0x18e98>)
│ │ │ │ +	ldr	r1, [pc, #132]	@ (56f070 <spr_noaccess@@Base+0x18ea0>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r2, r3, #16, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r3, [r1, r3, lsl #2]
│ │ │ │ -	cbnz	r2, 56f042 <spr_noaccess@@Base+0x18e72>
│ │ │ │ +	cbnz	r2, 56f04a <spr_noaccess@@Base+0x18e7a>
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #104]	@ (56f064 <spr_noaccess@@Base+0x18e94>)
│ │ │ │ +	ldr	r1, [pc, #104]	@ (56f06c <spr_noaccess@@Base+0x18e9c>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │ -	ldr	r2, [pc, #96]	@ (56f06c <spr_noaccess@@Base+0x18e9c>)
│ │ │ │ +	ldr	r2, [pc, #96]	@ (56f074 <spr_noaccess@@Base+0x18ea4>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r1, [r0, r1]
│ │ │ │  	ubfx	r0, r3, #21, #5
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	adds	r1, r5, r1
│ │ │ │  	eor.w	r3, r3, #16
│ │ │ │  	ldr.w	r0, [r2, r0, lsl #2]
│ │ │ │ @@ -1230638,60 +1230642,60 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	ldr.w	r1, [r1, r2, lsl #2]
│ │ │ │  	mov	r2, r3
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	56effa <spr_noaccess@@Base+0x18e2a>
│ │ │ │ -	ldr	r3, [pc, #32]	@ (56f070 <spr_noaccess@@Base+0x18ea0>)
│ │ │ │ +	b.n	56f002 <spr_noaccess@@Base+0x18e32>
│ │ │ │ +	ldr	r3, [pc, #32]	@ (56f078 <spr_noaccess@@Base+0x18ea8>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	b.n	56efda <spr_noaccess@@Base+0x18e0a>
│ │ │ │ +	b.n	56efe2 <spr_noaccess@@Base+0x18e12>
│ │ │ │  	nop
│ │ │ │ -	ldr??.w	r0, [r6, r7]
│ │ │ │ -	strh	r0, [r5, #2]
│ │ │ │ +	str??.w	r0, [lr, r7]
│ │ │ │ +	strh	r0, [r4, #2]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	strh	r4, [r0, #2]
│ │ │ │ +	strh	r4, [r7, #0]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	ldrb	r6, [r7, #31]
│ │ │ │ +	ldrb	r6, [r6, #31]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r4, r0
│ │ │ │ -	cbz	r3, 56f092 <spr_noaccess@@Base+0x18ec2>
│ │ │ │ +	cbz	r3, 56f09a <spr_noaccess@@Base+0x18eca>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	bne.n	56f106 <spr_noaccess@@Base+0x18f36>
│ │ │ │ +	bne.n	56f10e <spr_noaccess@@Base+0x18f3e>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #132]	@ (56f120 <spr_noaccess@@Base+0x18f50>)
│ │ │ │ +	ldr	r1, [pc, #132]	@ (56f128 <spr_noaccess@@Base+0x18f58>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r2, r3, #16, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r3, [r1, r3, lsl #2]
│ │ │ │ -	cbnz	r2, 56f0fa <spr_noaccess@@Base+0x18f2a>
│ │ │ │ +	cbnz	r2, 56f102 <spr_noaccess@@Base+0x18f32>
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #104]	@ (56f11c <spr_noaccess@@Base+0x18f4c>)
│ │ │ │ +	ldr	r1, [pc, #104]	@ (56f124 <spr_noaccess@@Base+0x18f54>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │ -	ldr	r2, [pc, #96]	@ (56f124 <spr_noaccess@@Base+0x18f54>)
│ │ │ │ +	ldr	r2, [pc, #96]	@ (56f12c <spr_noaccess@@Base+0x18f5c>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r1, [r0, r1]
│ │ │ │  	ubfx	r0, r3, #21, #5
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	adds	r1, r5, r1
│ │ │ │  	eor.w	r3, r3, #16
│ │ │ │  	ldr.w	r0, [r2, r0, lsl #2]
│ │ │ │ @@ -1230706,60 +1230710,60 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	ldr.w	r1, [r1, r2, lsl #2]
│ │ │ │  	mov	r2, r3
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	56f0b2 <spr_noaccess@@Base+0x18ee2>
│ │ │ │ -	ldr	r3, [pc, #32]	@ (56f128 <spr_noaccess@@Base+0x18f58>)
│ │ │ │ +	b.n	56f0ba <spr_noaccess@@Base+0x18eea>
│ │ │ │ +	ldr	r3, [pc, #32]	@ (56f130 <spr_noaccess@@Base+0x18f60>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	b.n	56f092 <spr_noaccess@@Base+0x18ec2>
│ │ │ │ +	b.n	56f09a <spr_noaccess@@Base+0x18eca>
│ │ │ │  	nop
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf7be0047
│ │ │ │ -	ldrb	r0, [r6, #30]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf7b60047
│ │ │ │ +	ldrb	r0, [r5, #30]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	ldrb	r4, [r1, #30]
│ │ │ │ +	ldrb	r4, [r0, #30]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	ldrb	r6, [r0, #29]
│ │ │ │ +	ldrb	r6, [r7, #28]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r4, r0
│ │ │ │ -	cbz	r3, 56f14a <spr_noaccess@@Base+0x18f7a>
│ │ │ │ +	cbz	r3, 56f152 <spr_noaccess@@Base+0x18f82>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #80	@ 0x50
│ │ │ │ -	bne.n	56f1b8 <spr_noaccess@@Base+0x18fe8>
│ │ │ │ +	bne.n	56f1c0 <spr_noaccess@@Base+0x18ff0>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #124]	@ (56f1d0 <spr_noaccess@@Base+0x19000>)
│ │ │ │ +	ldr	r1, [pc, #124]	@ (56f1d8 <spr_noaccess@@Base+0x19008>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r2, r3, #16, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r3, [r1, r3, lsl #2]
│ │ │ │ -	cbnz	r2, 56f1ac <spr_noaccess@@Base+0x18fdc>
│ │ │ │ +	cbnz	r2, 56f1b4 <spr_noaccess@@Base+0x18fe4>
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #96]	@ (56f1cc <spr_noaccess@@Base+0x18ffc>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (56f1d4 <spr_noaccess@@Base+0x19004>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │ -	ldr	r2, [pc, #88]	@ (56f1d4 <spr_noaccess@@Base+0x19004>)
│ │ │ │ +	ldr	r2, [pc, #88]	@ (56f1dc <spr_noaccess@@Base+0x1900c>)
│ │ │ │  	ldr.w	lr, [r4, #104]	@ 0x68
│ │ │ │  	add	r2, pc
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr	r1, [r0, r1]
│ │ │ │  	ldr.w	r0, [r2, r3, lsl #2]
│ │ │ │  	adds	r1, r5, r1
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │ @@ -1230772,59 +1230776,59 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	ldr.w	r1, [r1, r2, lsl #2]
│ │ │ │  	mov	r2, r3
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	56f16a <spr_noaccess@@Base+0x18f9a>
│ │ │ │ -	ldr	r3, [pc, #28]	@ (56f1d8 <spr_noaccess@@Base+0x19008>)
│ │ │ │ +	b.n	56f172 <spr_noaccess@@Base+0x18fa2>
│ │ │ │ +	ldr	r3, [pc, #28]	@ (56f1e0 <spr_noaccess@@Base+0x19010>)
│ │ │ │  	movs	r1, #80	@ 0x50
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #80	@ 0x50
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	b.n	56f14a <spr_noaccess@@Base+0x18f7a>
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf7060047
│ │ │ │ -	ldrb	r0, [r7, #27]
│ │ │ │ +	b.n	56f152 <spr_noaccess@@Base+0x18f82>
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf6fe0047
│ │ │ │ +	ldrb	r0, [r6, #27]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	ldrb	r0, [r2, #27]
│ │ │ │ +	ldrb	r0, [r1, #27]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	ldrb	r4, [r2, #26]
│ │ │ │ +	ldrb	r4, [r1, #26]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r4, r0
│ │ │ │ -	cbz	r3, 56f1fa <spr_noaccess@@Base+0x1902a>
│ │ │ │ +	cbz	r3, 56f202 <spr_noaccess@@Base+0x19032>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	bne.n	56f26e <spr_noaccess@@Base+0x1909e>
│ │ │ │ +	bne.n	56f276 <spr_noaccess@@Base+0x190a6>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #132]	@ (56f288 <spr_noaccess@@Base+0x190b8>)
│ │ │ │ +	ldr	r1, [pc, #132]	@ (56f290 <spr_noaccess@@Base+0x190c0>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r2, r3, #16, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r3, [r1, r3, lsl #2]
│ │ │ │ -	cbnz	r2, 56f262 <spr_noaccess@@Base+0x19092>
│ │ │ │ +	cbnz	r2, 56f26a <spr_noaccess@@Base+0x1909a>
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #104]	@ (56f284 <spr_noaccess@@Base+0x190b4>)
│ │ │ │ +	ldr	r1, [pc, #104]	@ (56f28c <spr_noaccess@@Base+0x190bc>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │ -	ldr	r2, [pc, #96]	@ (56f28c <spr_noaccess@@Base+0x190bc>)
│ │ │ │ +	ldr	r2, [pc, #96]	@ (56f294 <spr_noaccess@@Base+0x190c4>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r1, [r0, r1]
│ │ │ │  	ubfx	r0, r3, #21, #5
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	adds	r1, r5, r1
│ │ │ │  	eor.w	r3, r3, #16
│ │ │ │  	ldr.w	r0, [r2, r0, lsl #2]
│ │ │ │ @@ -1230839,60 +1230843,60 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	ldr.w	r1, [r1, r2, lsl #2]
│ │ │ │  	mov	r2, r3
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	56f21a <spr_noaccess@@Base+0x1904a>
│ │ │ │ -	ldr	r3, [pc, #32]	@ (56f290 <spr_noaccess@@Base+0x190c0>)
│ │ │ │ +	b.n	56f222 <spr_noaccess@@Base+0x19052>
│ │ │ │ +	ldr	r3, [pc, #32]	@ (56f298 <spr_noaccess@@Base+0x190c8>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	b.n	56f1fa <spr_noaccess@@Base+0x1902a>
│ │ │ │ +	b.n	56f202 <spr_noaccess@@Base+0x19032>
│ │ │ │  	nop
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf6560047
│ │ │ │ -	ldrb	r0, [r1, #25]
│ │ │ │ +	movw	r0, #59463	@ 0xe847
│ │ │ │ +	ldrb	r0, [r0, #25]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	ldrb	r4, [r4, #24]
│ │ │ │ +	ldrb	r4, [r3, #24]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	ldrb	r6, [r3, #23]
│ │ │ │ +	ldrb	r6, [r2, #23]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r4, r0
│ │ │ │ -	cbz	r3, 56f2b2 <spr_noaccess@@Base+0x190e2>
│ │ │ │ +	cbz	r3, 56f2ba <spr_noaccess@@Base+0x190ea>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	bne.n	56f326 <spr_noaccess@@Base+0x19156>
│ │ │ │ +	bne.n	56f32e <spr_noaccess@@Base+0x1915e>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #132]	@ (56f340 <spr_noaccess@@Base+0x19170>)
│ │ │ │ +	ldr	r1, [pc, #132]	@ (56f348 <spr_noaccess@@Base+0x19178>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r2, r3, #16, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r3, [r1, r3, lsl #2]
│ │ │ │ -	cbnz	r2, 56f31a <spr_noaccess@@Base+0x1914a>
│ │ │ │ +	cbnz	r2, 56f322 <spr_noaccess@@Base+0x19152>
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #104]	@ (56f33c <spr_noaccess@@Base+0x1916c>)
│ │ │ │ +	ldr	r1, [pc, #104]	@ (56f344 <spr_noaccess@@Base+0x19174>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │ -	ldr	r2, [pc, #96]	@ (56f344 <spr_noaccess@@Base+0x19174>)
│ │ │ │ +	ldr	r2, [pc, #96]	@ (56f34c <spr_noaccess@@Base+0x1917c>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r1, [r0, r1]
│ │ │ │  	ubfx	r0, r3, #21, #5
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	adds	r1, r5, r1
│ │ │ │  	eor.w	r3, r3, #16
│ │ │ │  	ldr.w	r0, [r2, r0, lsl #2]
│ │ │ │ @@ -1230907,60 +1230911,60 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	ldr.w	r1, [r1, r2, lsl #2]
│ │ │ │  	mov	r2, r3
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	56f2d2 <spr_noaccess@@Base+0x19102>
│ │ │ │ -	ldr	r3, [pc, #32]	@ (56f348 <spr_noaccess@@Base+0x19178>)
│ │ │ │ +	b.n	56f2da <spr_noaccess@@Base+0x1910a>
│ │ │ │ +	ldr	r3, [pc, #32]	@ (56f350 <spr_noaccess@@Base+0x19180>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	b.n	56f2b2 <spr_noaccess@@Base+0x190e2>
│ │ │ │ +	b.n	56f2ba <spr_noaccess@@Base+0x190ea>
│ │ │ │  	nop
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf59e0047
│ │ │ │ -	ldrb	r0, [r2, #22]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf5960047
│ │ │ │ +	ldrb	r0, [r1, #22]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	ldrb	r4, [r5, #21]
│ │ │ │ +	ldrb	r4, [r4, #21]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	ldrb	r6, [r4, #20]
│ │ │ │ +	ldrb	r6, [r3, #20]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r4, r0
│ │ │ │ -	cbz	r3, 56f36a <spr_noaccess@@Base+0x1919a>
│ │ │ │ +	cbz	r3, 56f372 <spr_noaccess@@Base+0x191a2>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #80	@ 0x50
│ │ │ │ -	bne.n	56f3d8 <spr_noaccess@@Base+0x19208>
│ │ │ │ +	bne.n	56f3e0 <spr_noaccess@@Base+0x19210>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #124]	@ (56f3f0 <spr_noaccess@@Base+0x19220>)
│ │ │ │ +	ldr	r1, [pc, #124]	@ (56f3f8 <spr_noaccess@@Base+0x19228>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r2, r3, #16, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r3, [r1, r3, lsl #2]
│ │ │ │ -	cbnz	r2, 56f3cc <spr_noaccess@@Base+0x191fc>
│ │ │ │ +	cbnz	r2, 56f3d4 <spr_noaccess@@Base+0x19204>
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #96]	@ (56f3ec <spr_noaccess@@Base+0x1921c>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (56f3f4 <spr_noaccess@@Base+0x19224>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │ -	ldr	r2, [pc, #88]	@ (56f3f4 <spr_noaccess@@Base+0x19224>)
│ │ │ │ +	ldr	r2, [pc, #88]	@ (56f3fc <spr_noaccess@@Base+0x1922c>)
│ │ │ │  	ldr.w	lr, [r4, #104]	@ 0x68
│ │ │ │  	add	r2, pc
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr	r1, [r0, r1]
│ │ │ │  	ldr.w	r0, [r2, r3, lsl #2]
│ │ │ │  	adds	r1, r5, r1
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │ @@ -1230973,49 +1230977,49 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	ldr.w	r1, [r1, r2, lsl #2]
│ │ │ │  	mov	r2, r3
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	56f38a <spr_noaccess@@Base+0x191ba>
│ │ │ │ -	ldr	r3, [pc, #28]	@ (56f3f8 <spr_noaccess@@Base+0x19228>)
│ │ │ │ +	b.n	56f392 <spr_noaccess@@Base+0x191c2>
│ │ │ │ +	ldr	r3, [pc, #28]	@ (56f400 <spr_noaccess@@Base+0x19230>)
│ │ │ │  	movs	r1, #80	@ 0x50
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #80	@ 0x50
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	b.n	56f36a <spr_noaccess@@Base+0x1919a>
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf4e60047
│ │ │ │ -	ldrb	r0, [r3, #19]
│ │ │ │ +	b.n	56f372 <spr_noaccess@@Base+0x191a2>
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf4de0047
│ │ │ │ +	ldrb	r0, [r2, #19]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	ldrb	r0, [r6, #18]
│ │ │ │ +	ldrb	r0, [r5, #18]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	ldrb	r4, [r6, #17]
│ │ │ │ +	ldrb	r4, [r5, #17]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	mov	r4, r0
│ │ │ │  	ands.w	r3, r1, #1
│ │ │ │ -	beq.n	56f424 <spr_noaccess@@Base+0x19254>
│ │ │ │ +	beq.n	56f42c <spr_noaccess@@Base+0x1925c>
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	mov	sl, r3
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	56f552 <spr_noaccess@@Base+0x19382>
│ │ │ │ +	beq.w	56f55a <spr_noaccess@@Base+0x1938a>
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │ -	ldr	r5, [pc, #296]	@ (56f560 <spr_noaccess@@Base+0x19390>)
│ │ │ │ +	ldr	r5, [pc, #296]	@ (56f568 <spr_noaccess@@Base+0x19398>)
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │  	ldrh.w	r3, [r4, #86]	@ 0x56
│ │ │ │ @@ -1231098,57 +1231102,57 @@
│ │ │ │  	bl	4ca700 <tcg_gen_ori_i32@@Base>
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	b.w	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	movs	r1, #32
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldrb	r4, [r0, #16]
│ │ │ │ +	ldrb	r4, [r7, #15]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	mov	r5, r0
│ │ │ │  	sub	sp, #8
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r6, [pc, #152]	@ (56f614 <spr_noaccess@@Base+0x19444>)
│ │ │ │ +	ldr	r6, [pc, #152]	@ (56f61c <spr_noaccess@@Base+0x1944c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r3, [r5, #93]	@ 0x5d
│ │ │ │  	add	r6, pc
│ │ │ │ -	cbz	r3, 56f58c <spr_noaccess@@Base+0x193bc>
│ │ │ │ +	cbz	r3, 56f594 <spr_noaccess@@Base+0x193c4>
│ │ │ │  	ldr	r3, [r5, #100]	@ 0x64
│ │ │ │  	cmp	r3, #96	@ 0x60
│ │ │ │ -	bne.n	56f5fc <spr_noaccess@@Base+0x1942c>
│ │ │ │ +	bne.n	56f604 <spr_noaccess@@Base+0x19434>
│ │ │ │  	ldr	r3, [r5, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #136]	@ (56f618 <spr_noaccess@@Base+0x19448>)
│ │ │ │ +	ldr	r1, [pc, #136]	@ (56f620 <spr_noaccess@@Base+0x19450>)
│ │ │ │  	ubfx	r0, r3, #16, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r2, [r1, r3, lsl #2]
│ │ │ │ -	cbnz	r0, 56f5f0 <spr_noaccess@@Base+0x19420>
│ │ │ │ +	cbnz	r0, 56f5f8 <spr_noaccess@@Base+0x19428>
│ │ │ │  	mov	r1, r2
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #112]	@ (56f61c <spr_noaccess@@Base+0x1944c>)
│ │ │ │ +	ldr	r3, [pc, #112]	@ (56f624 <spr_noaccess@@Base+0x19454>)
│ │ │ │  	ldr	r0, [r5, #96]	@ 0x60
│ │ │ │  	ldr	r3, [r6, r3]
│ │ │ │  	ldr	r5, [r3, #0]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #88]	@ (56f610 <spr_noaccess@@Base+0x19440>)
│ │ │ │ +	ldr	r2, [pc, #88]	@ (56f618 <spr_noaccess@@Base+0x19448>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │ -	ldr	r0, [pc, #88]	@ (56f620 <spr_noaccess@@Base+0x19450>)
│ │ │ │ +	ldr	r0, [pc, #88]	@ (56f628 <spr_noaccess@@Base+0x19458>)
│ │ │ │  	add	r4, r3
│ │ │ │  	add	r3, r5
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #2400	@ 0x960
│ │ │ │  	ldr.w	r0, [r0, #2400]	@ 0x960
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ @@ -1231159,102 +1231163,102 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr.w	r1, [r1, r0, lsl #2]
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	56f5a8 <spr_noaccess@@Base+0x193d8>
│ │ │ │ -	ldr	r3, [pc, #36]	@ (56f624 <spr_noaccess@@Base+0x19454>)
│ │ │ │ +	b.n	56f5b0 <spr_noaccess@@Base+0x193e0>
│ │ │ │ +	ldr	r3, [pc, #36]	@ (56f62c <spr_noaccess@@Base+0x1945c>)
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #96	@ 0x60
│ │ │ │  	str	r3, [r5, #100]	@ 0x64
│ │ │ │ -	b.n	56f58c <spr_noaccess@@Base+0x193bc>
│ │ │ │ -	movt	r0, #8263	@ 0x2047
│ │ │ │ -	cbz	r2, 56f68a <spr_noaccess@@Base+0x194ba>
│ │ │ │ +	b.n	56f594 <spr_noaccess@@Base+0x193c4>
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf2ba0047
│ │ │ │ +	cbz	r2, 56f690 <spr_noaccess@@Base+0x194c0>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldrb	r4, [r7, #10]
│ │ │ │ +	ldrb	r4, [r6, #10]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	stc2l	0, cr0, [ip], #-292	@ 0xfffffedc
│ │ │ │ -	ldrb	r0, [r2, #9]
│ │ │ │ +	stc2l	0, cr0, [r4], #-292	@ 0xfffffedc
│ │ │ │ +	ldrb	r0, [r1, #9]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #232]	@ (56f724 <spr_noaccess@@Base+0x19554>)
│ │ │ │ +	ldr	r3, [pc, #232]	@ (56f72c <spr_noaccess@@Base+0x1955c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	add	r3, pc
│ │ │ │  	lsls	r1, r1, #31
│ │ │ │ -	bpl.n	56f69e <spr_noaccess@@Base+0x194ce>
│ │ │ │ +	bpl.n	56f6a6 <spr_noaccess@@Base+0x194d6>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56f70c <spr_noaccess@@Base+0x1953c>
│ │ │ │ +	beq.n	56f714 <spr_noaccess@@Base+0x19544>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │ -	ldr	r5, [pc, #200]	@ (56f728 <spr_noaccess@@Base+0x19558>)
│ │ │ │ +	ldr	r5, [pc, #200]	@ (56f730 <spr_noaccess@@Base+0x19560>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #180]	@ (56f72c <spr_noaccess@@Base+0x1955c>)
│ │ │ │ +	ldr	r2, [pc, #180]	@ (56f734 <spr_noaccess@@Base+0x19564>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #176]	@ (56f730 <spr_noaccess@@Base+0x19560>)
│ │ │ │ +	ldr	r1, [pc, #176]	@ (56f738 <spr_noaccess@@Base+0x19568>)
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	add	r1, pc
│ │ │ │ -	ldr	r2, [pc, #148]	@ (56f71c <spr_noaccess@@Base+0x1954c>)
│ │ │ │ +	ldr	r2, [pc, #148]	@ (56f724 <spr_noaccess@@Base+0x19554>)
│ │ │ │  	addw	r1, r1, #2532	@ 0x9e4
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	adds	r0, r6, r2
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r7
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ -	b.n	56f6f2 <spr_noaccess@@Base+0x19522>
│ │ │ │ +	b.n	56f6fa <spr_noaccess@@Base+0x1952a>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56f70c <spr_noaccess@@Base+0x1953c>
│ │ │ │ +	beq.n	56f714 <spr_noaccess@@Base+0x19544>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │ -	ldr	r5, [pc, #128]	@ (56f734 <spr_noaccess@@Base+0x19564>)
│ │ │ │ +	ldr	r5, [pc, #128]	@ (56f73c <spr_noaccess@@Base+0x1956c>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #92]	@ (56f72c <spr_noaccess@@Base+0x1955c>)
│ │ │ │ +	ldr	r2, [pc, #92]	@ (56f734 <spr_noaccess@@Base+0x19564>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #96]	@ (56f738 <spr_noaccess@@Base+0x19568>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (56f740 <spr_noaccess@@Base+0x19570>)
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	add	r1, pc
│ │ │ │ -	ldr	r2, [pc, #68]	@ (56f720 <spr_noaccess@@Base+0x19550>)
│ │ │ │ +	ldr	r2, [pc, #68]	@ (56f728 <spr_noaccess@@Base+0x19558>)
│ │ │ │  	addw	r1, r1, #2664	@ 0xa68
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	adds	r0, r6, r2
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │ @@ -1231270,96 +1231274,96 @@
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf1f20047
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf19c0047
│ │ │ │ -	cbz	r2, 56f76a <spr_noaccess@@Base+0x1959a>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf1ea0047
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf1940047
│ │ │ │ +	cbz	r2, 56f770 <spr_noaccess@@Base+0x195a0>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldrb	r4, [r5, #7]
│ │ │ │ +	ldrb	r4, [r4, #7]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfbb60049
│ │ │ │ -	ldrb	r6, [r2, #6]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfbae0049
│ │ │ │ +	ldrb	r6, [r1, #6]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfb600049
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfb580049
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #232]	@ (56f838 <spr_noaccess@@Base+0x19668>)
│ │ │ │ +	ldr	r3, [pc, #232]	@ (56f840 <spr_noaccess@@Base+0x19670>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	add	r3, pc
│ │ │ │  	lsls	r1, r1, #31
│ │ │ │ -	bpl.n	56f7b2 <spr_noaccess@@Base+0x195e2>
│ │ │ │ +	bpl.n	56f7ba <spr_noaccess@@Base+0x195ea>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56f820 <spr_noaccess@@Base+0x19650>
│ │ │ │ +	beq.n	56f828 <spr_noaccess@@Base+0x19658>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │ -	ldr	r5, [pc, #200]	@ (56f83c <spr_noaccess@@Base+0x1966c>)
│ │ │ │ +	ldr	r5, [pc, #200]	@ (56f844 <spr_noaccess@@Base+0x19674>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #180]	@ (56f840 <spr_noaccess@@Base+0x19670>)
│ │ │ │ +	ldr	r2, [pc, #180]	@ (56f848 <spr_noaccess@@Base+0x19678>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #176]	@ (56f844 <spr_noaccess@@Base+0x19674>)
│ │ │ │ +	ldr	r1, [pc, #176]	@ (56f84c <spr_noaccess@@Base+0x1967c>)
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	add	r1, pc
│ │ │ │ -	ldr	r2, [pc, #148]	@ (56f830 <spr_noaccess@@Base+0x19660>)
│ │ │ │ +	ldr	r2, [pc, #148]	@ (56f838 <spr_noaccess@@Base+0x19668>)
│ │ │ │  	addw	r1, r1, #2796	@ 0xaec
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	adds	r0, r6, r2
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r7
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ -	b.n	56f806 <spr_noaccess@@Base+0x19636>
│ │ │ │ +	b.n	56f80e <spr_noaccess@@Base+0x1963e>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56f820 <spr_noaccess@@Base+0x19650>
│ │ │ │ +	beq.n	56f828 <spr_noaccess@@Base+0x19658>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │ -	ldr	r5, [pc, #128]	@ (56f848 <spr_noaccess@@Base+0x19678>)
│ │ │ │ +	ldr	r5, [pc, #128]	@ (56f850 <spr_noaccess@@Base+0x19680>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #92]	@ (56f840 <spr_noaccess@@Base+0x19670>)
│ │ │ │ +	ldr	r2, [pc, #92]	@ (56f848 <spr_noaccess@@Base+0x19678>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #96]	@ (56f84c <spr_noaccess@@Base+0x1967c>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (56f854 <spr_noaccess@@Base+0x19684>)
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	add	r1, pc
│ │ │ │ -	ldr	r2, [pc, #68]	@ (56f834 <spr_noaccess@@Base+0x19664>)
│ │ │ │ +	ldr	r2, [pc, #68]	@ (56f83c <spr_noaccess@@Base+0x1966c>)
│ │ │ │  	add.w	r1, r1, #2928	@ 0xb70
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	adds	r0, r6, r2
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │ @@ -1231375,90 +1231379,90 @@
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf0de0047
│ │ │ │ -	eor.w	r0, r8, #71	@ 0x47
│ │ │ │ -	cbz	r6, 56f878 <spr_noaccess@@Base+0x196a8>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf0d60047
│ │ │ │ +	eor.w	r0, r0, #71	@ 0x47
│ │ │ │ +	cbz	r6, 56f87e <spr_noaccess@@Base+0x196ae>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldrb	r0, [r3, #3]
│ │ │ │ +	ldrb	r0, [r2, #3]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfaa20049
│ │ │ │ -	ldrb	r2, [r0, #2]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfa9a0049
│ │ │ │ +	ldrb	r2, [r7, #1]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfa4c0049
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfa440049
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r3, [pc, #220]	@ (56f940 <spr_noaccess@@Base+0x19770>)
│ │ │ │ +	ldr	r3, [pc, #220]	@ (56f948 <spr_noaccess@@Base+0x19778>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	add	r3, pc
│ │ │ │  	lsls	r1, r1, #31
│ │ │ │ -	bpl.n	56f8bc <spr_noaccess@@Base+0x196ec>
│ │ │ │ +	bpl.n	56f8c4 <spr_noaccess@@Base+0x196f4>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56f928 <spr_noaccess@@Base+0x19758>
│ │ │ │ +	beq.n	56f930 <spr_noaccess@@Base+0x19760>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │ -	ldr	r5, [pc, #196]	@ (56f944 <spr_noaccess@@Base+0x19774>)
│ │ │ │ +	ldr	r5, [pc, #196]	@ (56f94c <spr_noaccess@@Base+0x1977c>)
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r1, [pc, #176]	@ (56f948 <spr_noaccess@@Base+0x19778>)
│ │ │ │ +	ldr	r1, [pc, #176]	@ (56f950 <spr_noaccess@@Base+0x19780>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r2, [pc, #152]	@ (56f938 <spr_noaccess@@Base+0x19768>)
│ │ │ │ +	ldr	r2, [pc, #152]	@ (56f940 <spr_noaccess@@Base+0x19770>)
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56f94c <spr_noaccess@@Base+0x1977c>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56f954 <spr_noaccess@@Base+0x19784>)
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	addw	r1, r1, #3060	@ 0xbf4
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r6
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ -	b.n	56f906 <spr_noaccess@@Base+0x19736>
│ │ │ │ +	b.n	56f90e <spr_noaccess@@Base+0x1973e>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56f928 <spr_noaccess@@Base+0x19758>
│ │ │ │ +	beq.n	56f930 <spr_noaccess@@Base+0x19760>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │ -	ldr	r5, [pc, #132]	@ (56f950 <spr_noaccess@@Base+0x19780>)
│ │ │ │ +	ldr	r5, [pc, #132]	@ (56f958 <spr_noaccess@@Base+0x19788>)
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r1, [pc, #100]	@ (56f948 <spr_noaccess@@Base+0x19778>)
│ │ │ │ +	ldr	r1, [pc, #100]	@ (56f950 <spr_noaccess@@Base+0x19780>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56f93c <spr_noaccess@@Base+0x1976c>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56f944 <spr_noaccess@@Base+0x19774>)
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │ -	ldr	r1, [pc, #96]	@ (56f954 <spr_noaccess@@Base+0x19784>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (56f95c <spr_noaccess@@Base+0x1978c>)
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	addw	r1, r1, #3192	@ 0xc78
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r6
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ @@ -1231474,90 +1231478,90 @@
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	vmla.i16	d16, d10, d7[0]
│ │ │ │ -	vmla.i<illegal width 8>	d0, d14, d3[1]
│ │ │ │ -	sub	sp, #392	@ 0x188
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	vmla.i16	d16, d2, d7[0]
│ │ │ │ +	vmla.i<illegal width 8>	d0, d6, d3[1]
│ │ │ │ +	sub	sp, #360	@ 0x168
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r4, [r1, #31]
│ │ │ │ +	strb	r4, [r0, #31]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	vst1.8	{d0[2]}, [lr], r9
│ │ │ │ -	strb	r0, [r0, #30]
│ │ │ │ +	vst1.8	{d0[2]}, [r6], r9
│ │ │ │ +	strb	r0, [r7, #29]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	vst4.16	{d16-d19}, [r2], r9
│ │ │ │ +	ldrsh.w	r0, [sl, r9]
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r3, [pc, #220]	@ (56fa48 <spr_noaccess@@Base+0x19878>)
│ │ │ │ +	ldr	r3, [pc, #220]	@ (56fa50 <spr_noaccess@@Base+0x19880>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	add	r3, pc
│ │ │ │  	lsls	r1, r1, #31
│ │ │ │ -	bpl.n	56f9c4 <spr_noaccess@@Base+0x197f4>
│ │ │ │ +	bpl.n	56f9cc <spr_noaccess@@Base+0x197fc>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56fa30 <spr_noaccess@@Base+0x19860>
│ │ │ │ +	beq.n	56fa38 <spr_noaccess@@Base+0x19868>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │ -	ldr	r5, [pc, #196]	@ (56fa4c <spr_noaccess@@Base+0x1987c>)
│ │ │ │ +	ldr	r5, [pc, #196]	@ (56fa54 <spr_noaccess@@Base+0x19884>)
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r1, [pc, #176]	@ (56fa50 <spr_noaccess@@Base+0x19880>)
│ │ │ │ +	ldr	r1, [pc, #176]	@ (56fa58 <spr_noaccess@@Base+0x19888>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r2, [pc, #152]	@ (56fa40 <spr_noaccess@@Base+0x19870>)
│ │ │ │ +	ldr	r2, [pc, #152]	@ (56fa48 <spr_noaccess@@Base+0x19878>)
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56fa54 <spr_noaccess@@Base+0x19884>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56fa5c <spr_noaccess@@Base+0x1988c>)
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	addw	r1, r1, #3324	@ 0xcfc
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r6
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ -	b.n	56fa0e <spr_noaccess@@Base+0x1983e>
│ │ │ │ +	b.n	56fa16 <spr_noaccess@@Base+0x19846>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56fa30 <spr_noaccess@@Base+0x19860>
│ │ │ │ +	beq.n	56fa38 <spr_noaccess@@Base+0x19868>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │ -	ldr	r5, [pc, #132]	@ (56fa58 <spr_noaccess@@Base+0x19888>)
│ │ │ │ +	ldr	r5, [pc, #132]	@ (56fa60 <spr_noaccess@@Base+0x19890>)
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r1, [pc, #100]	@ (56fa50 <spr_noaccess@@Base+0x19880>)
│ │ │ │ +	ldr	r1, [pc, #100]	@ (56fa58 <spr_noaccess@@Base+0x19888>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56fa44 <spr_noaccess@@Base+0x19874>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56fa4c <spr_noaccess@@Base+0x1987c>)
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │ -	ldr	r1, [pc, #96]	@ (56fa5c <spr_noaccess@@Base+0x1988c>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (56fa64 <spr_noaccess@@Base+0x19894>)
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add.w	r1, r1, #3456	@ 0xd80
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r6
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ @@ -1231573,90 +1231577,90 @@
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	cdp	0, 13, cr0, cr2, cr7, {2}
│ │ │ │ -	cdp	0, 8, cr0, cr6, cr7, {2}
│ │ │ │ -	add	r7, sp, #872	@ 0x368
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	cdp	0, 12, cr0, cr10, cr7, {2}
│ │ │ │ +	cdp	0, 7, cr0, cr14, cr7, {2}
│ │ │ │ +	add	r7, sp, #840	@ 0x348
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r4, [r0, #27]
│ │ │ │ +	strb	r4, [r7, #26]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strb.w	r0, [r6, #73]	@ 0x49
│ │ │ │ -	strb	r0, [r7, #25]
│ │ │ │ +	ldr??.w	r0, [lr, r9]
│ │ │ │ +	strb	r0, [r6, #25]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	ldrh.w	r0, [sl, r9]
│ │ │ │ +	ldrh.w	r0, [r2, r9]
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r3, [pc, #220]	@ (56fb50 <spr_noaccess@@Base+0x19980>)
│ │ │ │ +	ldr	r3, [pc, #220]	@ (56fb58 <spr_noaccess@@Base+0x19988>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	add	r3, pc
│ │ │ │  	lsls	r1, r1, #31
│ │ │ │ -	bpl.n	56facc <spr_noaccess@@Base+0x198fc>
│ │ │ │ +	bpl.n	56fad4 <spr_noaccess@@Base+0x19904>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56fb38 <spr_noaccess@@Base+0x19968>
│ │ │ │ +	beq.n	56fb40 <spr_noaccess@@Base+0x19970>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │ -	ldr	r5, [pc, #196]	@ (56fb54 <spr_noaccess@@Base+0x19984>)
│ │ │ │ +	ldr	r5, [pc, #196]	@ (56fb5c <spr_noaccess@@Base+0x1998c>)
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r1, [pc, #176]	@ (56fb58 <spr_noaccess@@Base+0x19988>)
│ │ │ │ +	ldr	r1, [pc, #176]	@ (56fb60 <spr_noaccess@@Base+0x19990>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r2, [pc, #152]	@ (56fb48 <spr_noaccess@@Base+0x19978>)
│ │ │ │ +	ldr	r2, [pc, #152]	@ (56fb50 <spr_noaccess@@Base+0x19980>)
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56fb5c <spr_noaccess@@Base+0x1998c>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56fb64 <spr_noaccess@@Base+0x19994>)
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	addw	r1, r1, #3588	@ 0xe04
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r6
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ -	b.n	56fb16 <spr_noaccess@@Base+0x19946>
│ │ │ │ +	b.n	56fb1e <spr_noaccess@@Base+0x1994e>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56fb38 <spr_noaccess@@Base+0x19968>
│ │ │ │ +	beq.n	56fb40 <spr_noaccess@@Base+0x19970>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │ -	ldr	r5, [pc, #132]	@ (56fb60 <spr_noaccess@@Base+0x19990>)
│ │ │ │ +	ldr	r5, [pc, #132]	@ (56fb68 <spr_noaccess@@Base+0x19998>)
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r1, [pc, #100]	@ (56fb58 <spr_noaccess@@Base+0x19988>)
│ │ │ │ +	ldr	r1, [pc, #100]	@ (56fb60 <spr_noaccess@@Base+0x19990>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56fb4c <spr_noaccess@@Base+0x1997c>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56fb54 <spr_noaccess@@Base+0x19984>)
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │ -	ldr	r1, [pc, #96]	@ (56fb64 <spr_noaccess@@Base+0x19994>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (56fb6c <spr_noaccess@@Base+0x1999c>)
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	addw	r1, r1, #3720	@ 0xe88
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r6
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ @@ -1231672,90 +1231676,90 @@
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	stcl	0, cr0, [sl, #284]	@ 0x11c
│ │ │ │ -	ldcl	0, cr0, [lr, #-284]!	@ 0xfffffee4
│ │ │ │ -	add	r6, sp, #840	@ 0x348
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	stcl	0, cr0, [r2, #284]	@ 0x11c
│ │ │ │ +	ldcl	0, cr0, [r6, #-284]!	@ 0xfffffee4
│ │ │ │ +	add	r6, sp, #808	@ 0x328
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r4, [r7, #22]
│ │ │ │ +	strb	r4, [r6, #22]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf77e0049
│ │ │ │ -	strb	r0, [r6, #21]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf7760049
│ │ │ │ +	strb	r0, [r5, #21]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf7320049
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf72a0049
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r3, [pc, #220]	@ (56fc58 <spr_noaccess@@Base+0x19a88>)
│ │ │ │ +	ldr	r3, [pc, #220]	@ (56fc60 <spr_noaccess@@Base+0x19a90>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	add	r3, pc
│ │ │ │  	lsls	r1, r1, #31
│ │ │ │ -	bpl.n	56fbd4 <spr_noaccess@@Base+0x19a04>
│ │ │ │ +	bpl.n	56fbdc <spr_noaccess@@Base+0x19a0c>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56fc40 <spr_noaccess@@Base+0x19a70>
│ │ │ │ +	beq.n	56fc48 <spr_noaccess@@Base+0x19a78>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │ -	ldr	r5, [pc, #196]	@ (56fc5c <spr_noaccess@@Base+0x19a8c>)
│ │ │ │ +	ldr	r5, [pc, #196]	@ (56fc64 <spr_noaccess@@Base+0x19a94>)
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r1, [pc, #176]	@ (56fc60 <spr_noaccess@@Base+0x19a90>)
│ │ │ │ +	ldr	r1, [pc, #176]	@ (56fc68 <spr_noaccess@@Base+0x19a98>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r2, [pc, #152]	@ (56fc50 <spr_noaccess@@Base+0x19a80>)
│ │ │ │ +	ldr	r2, [pc, #152]	@ (56fc58 <spr_noaccess@@Base+0x19a88>)
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │ -	ldr	r1, [pc, #164]	@ (56fc64 <spr_noaccess@@Base+0x19a94>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (56fc6c <spr_noaccess@@Base+0x19a9c>)
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	addw	r1, r1, #3852	@ 0xf0c
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r6
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ -	b.n	56fc1e <spr_noaccess@@Base+0x19a4e>
│ │ │ │ +	b.n	56fc26 <spr_noaccess@@Base+0x19a56>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56fc40 <spr_noaccess@@Base+0x19a70>
│ │ │ │ +	beq.n	56fc48 <spr_noaccess@@Base+0x19a78>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │ -	ldr	r5, [pc, #132]	@ (56fc68 <spr_noaccess@@Base+0x19a98>)
│ │ │ │ +	ldr	r5, [pc, #132]	@ (56fc70 <spr_noaccess@@Base+0x19aa0>)
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r1, [pc, #100]	@ (56fc60 <spr_noaccess@@Base+0x19a90>)
│ │ │ │ +	ldr	r1, [pc, #100]	@ (56fc68 <spr_noaccess@@Base+0x19a98>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r2, [pc, #80]	@ (56fc54 <spr_noaccess@@Base+0x19a84>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (56fc5c <spr_noaccess@@Base+0x19a8c>)
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │ -	ldr	r1, [pc, #96]	@ (56fc6c <spr_noaccess@@Base+0x19a9c>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (56fc74 <spr_noaccess@@Base+0x19aa4>)
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add.w	r1, r1, #3984	@ 0xf90
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r6
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ @@ -1231771,90 +1231775,90 @@
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	stcl	0, cr0, [r2], {71}	@ 0x47
│ │ │ │ -	ldcl	0, cr0, [r6], #-284	@ 0xfffffee4
│ │ │ │ -	add	r5, sp, #808	@ 0x328
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldc	0, cr0, [sl], #284	@ 0x11c
│ │ │ │ +	stcl	0, cr0, [lr], #-284	@ 0xfffffee4
│ │ │ │ +	add	r5, sp, #776	@ 0x308
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r4, [r6, #18]
│ │ │ │ +	strb	r4, [r5, #18]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf6760049
│ │ │ │ -	strb	r0, [r5, #17]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf66e0049
│ │ │ │ +	strb	r0, [r4, #17]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf62a0049
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf6220049
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r3, [pc, #216]	@ (56fd5c <spr_noaccess@@Base+0x19b8c>)
│ │ │ │ +	ldr	r3, [pc, #216]	@ (56fd64 <spr_noaccess@@Base+0x19b94>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	add	r3, pc
│ │ │ │  	lsls	r1, r1, #31
│ │ │ │ -	bpl.n	56fcda <spr_noaccess@@Base+0x19b0a>
│ │ │ │ +	bpl.n	56fce2 <spr_noaccess@@Base+0x19b12>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56fd44 <spr_noaccess@@Base+0x19b74>
│ │ │ │ +	beq.n	56fd4c <spr_noaccess@@Base+0x19b7c>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │ -	ldr	r5, [pc, #192]	@ (56fd60 <spr_noaccess@@Base+0x19b90>)
│ │ │ │ +	ldr	r5, [pc, #192]	@ (56fd68 <spr_noaccess@@Base+0x19b98>)
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r1, [pc, #172]	@ (56fd64 <spr_noaccess@@Base+0x19b94>)
│ │ │ │ +	ldr	r1, [pc, #172]	@ (56fd6c <spr_noaccess@@Base+0x19b9c>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r2, [pc, #148]	@ (56fd54 <spr_noaccess@@Base+0x19b84>)
│ │ │ │ +	ldr	r2, [pc, #148]	@ (56fd5c <spr_noaccess@@Base+0x19b8c>)
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │ -	ldr	r1, [pc, #160]	@ (56fd68 <spr_noaccess@@Base+0x19b98>)
│ │ │ │ +	ldr	r1, [pc, #160]	@ (56fd70 <spr_noaccess@@Base+0x19ba0>)
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	subs	r1, #228	@ 0xe4
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r6
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ -	b.n	56fd22 <spr_noaccess@@Base+0x19b52>
│ │ │ │ +	b.n	56fd2a <spr_noaccess@@Base+0x19b5a>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56fd44 <spr_noaccess@@Base+0x19b74>
│ │ │ │ +	beq.n	56fd4c <spr_noaccess@@Base+0x19b7c>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │ -	ldr	r5, [pc, #128]	@ (56fd6c <spr_noaccess@@Base+0x19b9c>)
│ │ │ │ +	ldr	r5, [pc, #128]	@ (56fd74 <spr_noaccess@@Base+0x19ba4>)
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r1, [pc, #96]	@ (56fd64 <spr_noaccess@@Base+0x19b94>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (56fd6c <spr_noaccess@@Base+0x19b9c>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r2, [pc, #76]	@ (56fd58 <spr_noaccess@@Base+0x19b88>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (56fd60 <spr_noaccess@@Base+0x19b90>)
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │ -	ldr	r1, [pc, #92]	@ (56fd70 <spr_noaccess@@Base+0x19ba0>)
│ │ │ │ +	ldr	r1, [pc, #92]	@ (56fd78 <spr_noaccess@@Base+0x19ba8>)
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	subs	r1, #96	@ 0x60
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r6
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ @@ -1231870,92 +1231874,92 @@
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	subs.w	r0, sl, r7, lsl #1
│ │ │ │ -	sbcs.w	r0, r0, r7, lsl #1
│ │ │ │ -	add	r4, sp, #776	@ 0x308
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	subs.w	r0, r2, r7, lsl #1
│ │ │ │ +	sbc.w	r0, r8, r7, lsl #1
│ │ │ │ +	add	r4, sp, #744	@ 0x2e8
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r4, [r5, #14]
│ │ │ │ +	strb	r4, [r4, #14]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsls	r6, r4, #25
│ │ │ │ +	lsls	r6, r3, #25
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	strb	r2, [r4, #13]
│ │ │ │ +	strb	r2, [r3, #13]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	lsls	r4, r3, #24
│ │ │ │ +	lsls	r4, r2, #24
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r3, [pc, #216]	@ (56fe60 <spr_noaccess@@Base+0x19c90>)
│ │ │ │ +	ldr	r3, [pc, #216]	@ (56fe68 <spr_noaccess@@Base+0x19c98>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	add	r3, pc
│ │ │ │  	lsls	r1, r1, #31
│ │ │ │ -	bpl.n	56fdde <spr_noaccess@@Base+0x19c0e>
│ │ │ │ +	bpl.n	56fde6 <spr_noaccess@@Base+0x19c16>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56fe48 <spr_noaccess@@Base+0x19c78>
│ │ │ │ +	beq.n	56fe50 <spr_noaccess@@Base+0x19c80>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │ -	ldr	r5, [pc, #192]	@ (56fe64 <spr_noaccess@@Base+0x19c94>)
│ │ │ │ +	ldr	r5, [pc, #192]	@ (56fe6c <spr_noaccess@@Base+0x19c9c>)
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r1, [pc, #172]	@ (56fe68 <spr_noaccess@@Base+0x19c98>)
│ │ │ │ +	ldr	r1, [pc, #172]	@ (56fe70 <spr_noaccess@@Base+0x19ca0>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r2, [pc, #148]	@ (56fe58 <spr_noaccess@@Base+0x19c88>)
│ │ │ │ +	ldr	r2, [pc, #148]	@ (56fe60 <spr_noaccess@@Base+0x19c90>)
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │ -	ldr	r1, [pc, #160]	@ (56fe6c <spr_noaccess@@Base+0x19c9c>)
│ │ │ │ +	ldr	r1, [pc, #160]	@ (56fe74 <spr_noaccess@@Base+0x19ca4>)
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	adds	r1, #36	@ 0x24
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r6
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ -	b.n	56fe26 <spr_noaccess@@Base+0x19c56>
│ │ │ │ +	b.n	56fe2e <spr_noaccess@@Base+0x19c5e>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56fe48 <spr_noaccess@@Base+0x19c78>
│ │ │ │ +	beq.n	56fe50 <spr_noaccess@@Base+0x19c80>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │ -	ldr	r5, [pc, #128]	@ (56fe70 <spr_noaccess@@Base+0x19ca0>)
│ │ │ │ +	ldr	r5, [pc, #128]	@ (56fe78 <spr_noaccess@@Base+0x19ca8>)
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r1, [pc, #96]	@ (56fe68 <spr_noaccess@@Base+0x19c98>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (56fe70 <spr_noaccess@@Base+0x19ca0>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r2, [pc, #76]	@ (56fe5c <spr_noaccess@@Base+0x19c8c>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (56fe64 <spr_noaccess@@Base+0x19c94>)
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │ -	ldr	r1, [pc, #92]	@ (56fe74 <spr_noaccess@@Base+0x19ca4>)
│ │ │ │ +	ldr	r1, [pc, #92]	@ (56fe7c <spr_noaccess@@Base+0x19cac>)
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	adds	r1, #168	@ 0xa8
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r6
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ @@ -1231971,46 +1231975,46 @@
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -			@ <UNDEFINED> instruction: 0xeab60047
│ │ │ │ -	orn	r0, ip, r7, lsl #1
│ │ │ │ -	add	r3, sp, #760	@ 0x2f8
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +			@ <UNDEFINED> instruction: 0xeaae0047
│ │ │ │ +	orn	r0, r4, r7, lsl #1
│ │ │ │ +	add	r3, sp, #728	@ 0x2d8
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r0, [r5, #10]
│ │ │ │ +	strb	r0, [r4, #10]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsls	r2, r4, #21
│ │ │ │ +	lsls	r2, r3, #21
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	strb	r6, [r3, #9]
│ │ │ │ +	strb	r6, [r2, #9]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	lsls	r0, r3, #20
│ │ │ │ +	lsls	r0, r2, #20
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r3, [pc, #260]	@ (56ff90 <spr_noaccess@@Base+0x19dc0>)
│ │ │ │ +	ldr	r3, [pc, #260]	@ (56ff98 <spr_noaccess@@Base+0x19dc8>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	add	r3, pc
│ │ │ │  	lsls	r1, r1, #31
│ │ │ │ -	bpl.n	56fee2 <spr_noaccess@@Base+0x19d12>
│ │ │ │ +	bpl.n	56feea <spr_noaccess@@Base+0x19d1a>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56ff80 <spr_noaccess@@Base+0x19db0>
│ │ │ │ +	beq.n	56ff88 <spr_noaccess@@Base+0x19db8>
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r5, [pc, #240]	@ (56ff94 <spr_noaccess@@Base+0x19dc4>)
│ │ │ │ +	ldr	r5, [pc, #240]	@ (56ff9c <spr_noaccess@@Base+0x19dcc>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │  	add	r5, pc
│ │ │ │  	mov	r7, r0
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	mov	r0, r6
│ │ │ │ @@ -1232023,20 +1232027,20 @@
│ │ │ │  	mov	r0, r7
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	bl	4d1874 <tcg_gen_extu_i32_i64@@Base>
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4ced74 <tcg_gen_ext32s_i64@@Base>
│ │ │ │ -	b.n	56ff2a <spr_noaccess@@Base+0x19d5a>
│ │ │ │ +	b.n	56ff32 <spr_noaccess@@Base+0x19d62>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	56ff80 <spr_noaccess@@Base+0x19db0>
│ │ │ │ +	beq.n	56ff88 <spr_noaccess@@Base+0x19db8>
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r5, [pc, #168]	@ (56ff98 <spr_noaccess@@Base+0x19dc8>)
│ │ │ │ +	ldr	r5, [pc, #168]	@ (56ffa0 <spr_noaccess@@Base+0x19dd0>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │  	add	r5, pc
│ │ │ │  	mov	r7, r0
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	mov	r0, r6
│ │ │ │ @@ -1232068,64 +1232072,64 @@
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	add.w	r4, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [r4, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r1, [pc, #48]	@ (56ff9c <spr_noaccess@@Base+0x19dcc>)
│ │ │ │ +	ldr	r1, [pc, #48]	@ (56ffa4 <spr_noaccess@@Base+0x19dd4>)
│ │ │ │  	ldr	r3, [sp, #4]
│ │ │ │  	mov	r0, r6
│ │ │ │  	movw	r2, #42672	@ 0xa6b0
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	add	r2, sp, #744	@ 0x2e8
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	add	r2, sp, #712	@ 0x2c8
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r2, [r4, #6]
│ │ │ │ +	strb	r2, [r3, #6]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	strb	r0, [r3, #5]
│ │ │ │ +	strb	r0, [r2, #5]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r5, [pc, #300]	@ (5700e0 <spr_noaccess@@Base+0x19f10>)
│ │ │ │ +	ldr	r5, [pc, #300]	@ (5700e8 <spr_noaccess@@Base+0x19f18>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	add	r5, pc
│ │ │ │  	lsls	r2, r2, #31
│ │ │ │ -	bpl.n	57002c <spr_noaccess@@Base+0x19e5c>
│ │ │ │ +	bpl.n	570034 <spr_noaccess@@Base+0x19e64>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5700c8 <spr_noaccess@@Base+0x19ef8>
│ │ │ │ +	beq.w	5700d0 <spr_noaccess@@Base+0x19f00>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r6, [pc, #272]	@ (5700e4 <spr_noaccess@@Base+0x19f14>)
│ │ │ │ +	ldr	r6, [pc, #272]	@ (5700ec <spr_noaccess@@Base+0x19f1c>)
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	add	r6, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r1, [r6, r3, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #256]	@ (5700e8 <spr_noaccess@@Base+0x19f18>)
│ │ │ │ -	ldr	r2, [pc, #240]	@ (5700d8 <spr_noaccess@@Base+0x19f08>)
│ │ │ │ -	ldr	r1, [pc, #256]	@ (5700ec <spr_noaccess@@Base+0x19f1c>)
│ │ │ │ +	ldr	r3, [pc, #256]	@ (5700f0 <spr_noaccess@@Base+0x19f20>)
│ │ │ │ +	ldr	r2, [pc, #240]	@ (5700e0 <spr_noaccess@@Base+0x19f10>)
│ │ │ │ +	ldr	r1, [pc, #256]	@ (5700f4 <spr_noaccess@@Base+0x19f24>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #12]
│ │ │ │  	ldr	r3, [r5, r3]
│ │ │ │  	mrc	15, 0, r5, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #300	@ 0x12c
│ │ │ │ @@ -1232143,20 +1232147,20 @@
│ │ │ │  	add.w	r1, r6, r3, lsl #2
│ │ │ │  	ldr.w	r0, [r6, r3, lsl #2]
│ │ │ │  	ldr.w	r1, [r1, #188]	@ 0xbc
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	5700c8 <spr_noaccess@@Base+0x19ef8>
│ │ │ │ +	beq.n	5700d0 <spr_noaccess@@Base+0x19f00>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │ -	ldr	r3, [pc, #176]	@ (5700f0 <spr_noaccess@@Base+0x19f20>)
│ │ │ │ +	ldr	r3, [pc, #176]	@ (5700f8 <spr_noaccess@@Base+0x19f28>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	mov	r0, r7
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	add.w	ip, r3, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │ @@ -1232168,24 +1232172,24 @@
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add.w	ip, r3, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │ -	ldr	r1, [pc, #96]	@ (5700dc <spr_noaccess@@Base+0x19f0c>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (5700e4 <spr_noaccess@@Base+0x19f14>)
│ │ │ │  	ubfx	r2, r2, #23, #3
│ │ │ │ -	ldr	r0, [pc, #112]	@ (5700f4 <spr_noaccess@@Base+0x19f24>)
│ │ │ │ +	ldr	r0, [pc, #112]	@ (5700fc <spr_noaccess@@Base+0x19f2c>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	add.w	r3, r3, r2, lsl #2
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr.w	ip, [r3, #128]	@ 0x80
│ │ │ │ -	ldr	r3, [pc, #80]	@ (5700e8 <spr_noaccess@@Base+0x19f18>)
│ │ │ │ +	ldr	r3, [pc, #80]	@ (5700f0 <spr_noaccess@@Base+0x19f20>)
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	adds	r1, r6, r2
│ │ │ │  	adds	r4, r7, r2
│ │ │ │  	ldr	r3, [r5, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	add.w	r1, r0, #432	@ 0x1b0
│ │ │ │ @@ -1232203,235 +1232207,235 @@
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldmia.w	r2, {r0, r1, r2, r6}
│ │ │ │ -	b.n	5700d4 <spr_noaccess@@Base+0x19f04>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	stmia.w	sl, {r0, r1, r2, r6}
│ │ │ │ +	b.n	5700cc <spr_noaccess@@Base+0x19efc>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	add	r1, sp, #584	@ 0x248
│ │ │ │ +	add	r1, sp, #552	@ 0x228
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r2, [r7, #1]
│ │ │ │ +	strb	r2, [r6, #1]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsls	r2, r7, #12
│ │ │ │ +	lsls	r2, r6, #12
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	strb	r0, [r1, #0]
│ │ │ │ +	strb	r0, [r0, #0]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	lsls	r2, r4, #10
│ │ │ │ +	lsls	r2, r3, #10
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4008]	@ 0xfa8
│ │ │ │ -	ldr	r7, [pc, #384]	@ (57028c <spr_noaccess@@Base+0x1a0bc>)
│ │ │ │ +	ldr	r7, [pc, #384]	@ (570294 <spr_noaccess@@Base+0x1a0c4>)
│ │ │ │  	sub	sp, #52	@ 0x34
│ │ │ │  	mov	r4, r0
│ │ │ │  	add.w	r3, r0, r1, lsl #2
│ │ │ │  	add	r7, pc
│ │ │ │  	movs	r6, #0
│ │ │ │  	mov	r2, r7
│ │ │ │  	ldr.w	r5, [r4], #4
│ │ │ │ -	cbz	r5, 570142 <spr_noaccess@@Base+0x19f72>
│ │ │ │ +	cbz	r5, 57014a <spr_noaccess@@Base+0x19f7a>
│ │ │ │  	cmp	r5, r2
│ │ │ │ -	beq.n	57012c <spr_noaccess@@Base+0x19f5c>
│ │ │ │ +	beq.n	570134 <spr_noaccess@@Base+0x19f64>
│ │ │ │  	and.w	r1, r5, #3
│ │ │ │  	cmp	r1, #1
│ │ │ │ -	beq.n	57014c <spr_noaccess@@Base+0x19f7c>
│ │ │ │ +	beq.n	570154 <spr_noaccess@@Base+0x19f84>
│ │ │ │  	adds	r6, #1
│ │ │ │  	cmp	r4, r3
│ │ │ │ -	bne.n	570118 <spr_noaccess@@Base+0x19f48>
│ │ │ │ +	bne.n	570120 <spr_noaccess@@Base+0x19f50>
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	sp, #52	@ 0x34
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │ -	ldr	r1, [pc, #332]	@ (570290 <spr_noaccess@@Base+0x1a0c0>)
│ │ │ │ +	ldr	r1, [pc, #332]	@ (570298 <spr_noaccess@@Base+0x1a0c8>)
│ │ │ │  	add	r1, pc
│ │ │ │  	str.w	r1, [r4, #-4]
│ │ │ │ -	b.n	57012c <spr_noaccess@@Base+0x19f5c>
│ │ │ │ -	ldr	r7, [pc, #324]	@ (570294 <spr_noaccess@@Base+0x1a0c4>)
│ │ │ │ +	b.n	570134 <spr_noaccess@@Base+0x19f64>
│ │ │ │ +	ldr	r7, [pc, #324]	@ (57029c <spr_noaccess@@Base+0x1a0cc>)
│ │ │ │  	bic.w	r5, r5, #3
│ │ │ │ -	ldr	r1, [pc, #324]	@ (570298 <spr_noaccess@@Base+0x1a0c8>)
│ │ │ │ +	ldr	r1, [pc, #324]	@ (5702a0 <spr_noaccess@@Base+0x1a0d0>)
│ │ │ │  	add.w	r9, r5, #128	@ 0x80
│ │ │ │  	add	r7, pc
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	mov	r3, r7
│ │ │ │  	mov.w	r8, #0
│ │ │ │  	mov	r7, r4
│ │ │ │  	mov	r4, r3
│ │ │ │  	add	r1, pc
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │  	ldr	r3, [r5, #0]
│ │ │ │ -	cbz	r3, 5701a8 <spr_noaccess@@Base+0x19fd8>
│ │ │ │ +	cbz	r3, 5701b0 <spr_noaccess@@Base+0x19fe0>
│ │ │ │  	cmp	r3, r4
│ │ │ │ -	beq.n	57017e <spr_noaccess@@Base+0x19fae>
│ │ │ │ +	beq.n	570186 <spr_noaccess@@Base+0x19fb6>
│ │ │ │  	and.w	r0, r3, #3
│ │ │ │  	cmp	r0, #1
│ │ │ │ -	beq.n	5701ae <spr_noaccess@@Base+0x19fde>
│ │ │ │ +	beq.n	5701b6 <spr_noaccess@@Base+0x19fe6>
│ │ │ │  	add.w	r8, r8, #1
│ │ │ │  	adds	r5, #4
│ │ │ │  	cmp	r9, r5
│ │ │ │ -	bne.n	57016a <spr_noaccess@@Base+0x19f9a>
│ │ │ │ +	bne.n	570172 <spr_noaccess@@Base+0x19fa2>
│ │ │ │  	ldr	r3, [sp, #4]
│ │ │ │  	mov	r4, r7
│ │ │ │  	cmp.w	r8, #0
│ │ │ │ -	bne.n	57012a <spr_noaccess@@Base+0x19f5a>
│ │ │ │ +	bne.n	570132 <spr_noaccess@@Base+0x19f62>
│ │ │ │  	ldr.w	r0, [r7, #-4]
│ │ │ │  	strd	r3, r2, [sp]
│ │ │ │  	blx	25944c <g_free@plt+0x4>
│ │ │ │ -	ldr	r1, [pc, #256]	@ (57029c <spr_noaccess@@Base+0x1a0cc>)
│ │ │ │ +	ldr	r1, [pc, #256]	@ (5702a4 <spr_noaccess@@Base+0x1a0d4>)
│ │ │ │  	ldrd	r3, r2, [sp]
│ │ │ │  	add	r1, pc
│ │ │ │  	str.w	r1, [r7, #-4]
│ │ │ │ -	b.n	57012c <spr_noaccess@@Base+0x19f5c>
│ │ │ │ +	b.n	570134 <spr_noaccess@@Base+0x19f64>
│ │ │ │  	ldr	r3, [sp, #0]
│ │ │ │  	str	r3, [r5, #0]
│ │ │ │ -	b.n	57017e <spr_noaccess@@Base+0x19fae>
│ │ │ │ +	b.n	570186 <spr_noaccess@@Base+0x19fb6>
│ │ │ │  	bic.w	sl, r3, #3
│ │ │ │ -	ldr	r3, [pc, #236]	@ (5702a0 <spr_noaccess@@Base+0x1a0d0>)
│ │ │ │ +	ldr	r3, [pc, #236]	@ (5702a8 <spr_noaccess@@Base+0x1a0d8>)
│ │ │ │  	str	r5, [sp, #16]
│ │ │ │  	movs	r5, #0
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #8]
│ │ │ │ -	ldr	r3, [pc, #228]	@ (5702a4 <spr_noaccess@@Base+0x1a0d4>)
│ │ │ │ +	ldr	r3, [pc, #228]	@ (5702ac <spr_noaccess@@Base+0x1a0dc>)
│ │ │ │  	str	r4, [sp, #28]
│ │ │ │  	mov	r4, sl
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	add.w	r3, sl, #128	@ 0x80
│ │ │ │  	strd	r7, r6, [sp, #20]
│ │ │ │  	str	r2, [sp, #32]
│ │ │ │  	ldr	r0, [r4, #0]
│ │ │ │ -	cbz	r0, 57020c <spr_noaccess@@Base+0x1a03c>
│ │ │ │ +	cbz	r0, 570214 <spr_noaccess@@Base+0x1a044>
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	cmp	r0, r2
│ │ │ │ -	beq.n	5701e4 <spr_noaccess@@Base+0x1a014>
│ │ │ │ +	beq.n	5701ec <spr_noaccess@@Base+0x1a01c>
│ │ │ │  	and.w	r6, r0, #3
│ │ │ │  	cmp	r6, #1
│ │ │ │ -	beq.n	570212 <spr_noaccess@@Base+0x1a042>
│ │ │ │ +	beq.n	57021a <spr_noaccess@@Base+0x1a04a>
│ │ │ │  	adds	r5, #1
│ │ │ │  	adds	r4, #4
│ │ │ │  	cmp	r3, r4
│ │ │ │ -	bne.n	5701d0 <spr_noaccess@@Base+0x1a000>
│ │ │ │ +	bne.n	5701d8 <spr_noaccess@@Base+0x1a008>
│ │ │ │  	mov	r1, r5
│ │ │ │  	ldr	r2, [sp, #32]
│ │ │ │  	ldrd	r5, r7, [sp, #16]
│ │ │ │  	ldrd	r6, r4, [sp, #24]
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	bne.n	57017a <spr_noaccess@@Base+0x19faa>
│ │ │ │ +	bne.n	570182 <spr_noaccess@@Base+0x19fb2>
│ │ │ │  	ldr	r0, [r5, #0]
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	blx	25944c <g_free@plt+0x4>
│ │ │ │ -	ldr	r3, [pc, #164]	@ (5702a8 <spr_noaccess@@Base+0x1a0d8>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (5702b0 <spr_noaccess@@Base+0x1a0e0>)
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [r5, #0]
│ │ │ │ -	b.n	57017e <spr_noaccess@@Base+0x19fae>
│ │ │ │ +	b.n	570186 <spr_noaccess@@Base+0x19fb6>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	str	r2, [r4, #0]
│ │ │ │ -	b.n	5701e4 <spr_noaccess@@Base+0x1a014>
│ │ │ │ +	b.n	5701ec <spr_noaccess@@Base+0x1a01c>
│ │ │ │  	mov	r2, r4
│ │ │ │ -	ldr	r4, [pc, #148]	@ (5702ac <spr_noaccess@@Base+0x1a0dc>)
│ │ │ │ -	ldr	r1, [pc, #152]	@ (5702b0 <spr_noaccess@@Base+0x1a0e0>)
│ │ │ │ +	ldr	r4, [pc, #148]	@ (5702b4 <spr_noaccess@@Base+0x1a0e4>)
│ │ │ │ +	ldr	r1, [pc, #152]	@ (5702b8 <spr_noaccess@@Base+0x1a0e8>)
│ │ │ │  	bic.w	sl, r0, #3
│ │ │ │  	add.w	r7, sl, #128	@ 0x80
│ │ │ │  	movs	r6, #0
│ │ │ │  	add	r4, pc
│ │ │ │  	add	r1, pc
│ │ │ │  	str	r1, [sp, #36]	@ 0x24
│ │ │ │  	ldr.w	r0, [sl]
│ │ │ │  	and.w	r1, r0, #3
│ │ │ │ -	cbz	r0, 57025c <spr_noaccess@@Base+0x1a08c>
│ │ │ │ +	cbz	r0, 570264 <spr_noaccess@@Base+0x1a094>
│ │ │ │  	cmp	r0, r4
│ │ │ │ -	beq.n	57023c <spr_noaccess@@Base+0x1a06c>
│ │ │ │ +	beq.n	570244 <spr_noaccess@@Base+0x1a074>
│ │ │ │  	cmp	r1, #1
│ │ │ │ -	beq.n	570264 <spr_noaccess@@Base+0x1a094>
│ │ │ │ +	beq.n	57026c <spr_noaccess@@Base+0x1a09c>
│ │ │ │  	adds	r6, #1
│ │ │ │  	add.w	sl, sl, #4
│ │ │ │  	cmp	sl, r7
│ │ │ │ -	bne.n	570228 <spr_noaccess@@Base+0x1a058>
│ │ │ │ +	bne.n	570230 <spr_noaccess@@Base+0x1a060>
│ │ │ │  	mov	r4, r2
│ │ │ │  	cmp	r6, #0
│ │ │ │ -	bne.n	5701e2 <spr_noaccess@@Base+0x1a012>
│ │ │ │ +	bne.n	5701ea <spr_noaccess@@Base+0x1a01a>
│ │ │ │  	ldr	r0, [r2, #0]
│ │ │ │  	str	r3, [sp, #36]	@ 0x24
│ │ │ │  	blx	25944c <g_free@plt+0x4>
│ │ │ │ -	ldr	r0, [pc, #96]	@ (5702b4 <spr_noaccess@@Base+0x1a0e4>)
│ │ │ │ +	ldr	r0, [pc, #96]	@ (5702bc <spr_noaccess@@Base+0x1a0ec>)
│ │ │ │  	ldr	r3, [sp, #36]	@ 0x24
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r0, [r4, #0]
│ │ │ │ -	b.n	5701e4 <spr_noaccess@@Base+0x1a014>
│ │ │ │ +	b.n	5701ec <spr_noaccess@@Base+0x1a01c>
│ │ │ │  	ldr	r1, [sp, #36]	@ 0x24
│ │ │ │  	str.w	r1, [sl]
│ │ │ │ -	b.n	57023c <spr_noaccess@@Base+0x1a06c>
│ │ │ │ +	b.n	570244 <spr_noaccess@@Base+0x1a074>
│ │ │ │  	movs	r1, #32
│ │ │ │  	bic.w	r0, r0, #3
│ │ │ │  	strd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │ -	bl	5700f8 <spr_noaccess@@Base+0x19f28>
│ │ │ │ +	bl	570100 <spr_noaccess@@Base+0x19f30>
│ │ │ │  	ldrd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	bne.n	57023a <spr_noaccess@@Base+0x1a06a>
│ │ │ │ +	bne.n	570242 <spr_noaccess@@Base+0x1a072>
│ │ │ │  	ldr.w	r0, [sl]
│ │ │ │  	blx	25944c <g_free@plt+0x4>
│ │ │ │  	str.w	r4, [sl]
│ │ │ │  	ldrd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │ -	b.n	57023c <spr_noaccess@@Base+0x1a06c>
│ │ │ │ -	strh	r2, [r2, #0]
│ │ │ │ +	b.n	570244 <spr_noaccess@@Base+0x1a074>
│ │ │ │ +	strh	r2, [r1, #0]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	ldrb	r0, [r4, #31]
│ │ │ │ +	ldrb	r0, [r3, #31]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	ldrb	r4, [r1, #31]
│ │ │ │ +	ldrb	r4, [r0, #31]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	ldrb	r6, [r7, #30]
│ │ │ │ +	ldrb	r6, [r6, #30]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	ldrb	r4, [r0, #30]
│ │ │ │ +	ldrb	r4, [r7, #29]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	ldrb	r4, [r5, #29]
│ │ │ │ +	ldrb	r4, [r4, #29]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	ldrb	r2, [r4, #29]
│ │ │ │ +	ldrb	r2, [r3, #29]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	ldrb	r6, [r3, #28]
│ │ │ │ +	ldrb	r6, [r2, #28]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	ldrb	r2, [r0, #28]
│ │ │ │ +	ldrb	r2, [r7, #27]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	ldrb	r0, [r0, #28]
│ │ │ │ +	ldrb	r0, [r7, #27]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │ -	ldrb	r6, [r1, #27]
│ │ │ │ +	ldrb	r6, [r0, #27]
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r4, [pc, #112]	@ (570340 <spr_noaccess@@Base+0x1a170>)
│ │ │ │ +	ldr	r4, [pc, #112]	@ (570348 <spr_noaccess@@Base+0x1a178>)
│ │ │ │  	add	r4, pc
│ │ │ │ -	cbz	r2, 57032e <spr_noaccess@@Base+0x1a15e>
│ │ │ │ +	cbz	r2, 570336 <spr_noaccess@@Base+0x1a166>
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r5, r0
│ │ │ │  	ldr	r2, [r3, #84]	@ 0x54
│ │ │ │ -	ldr	r3, [pc, #100]	@ (570344 <spr_noaccess@@Base+0x1a174>)
│ │ │ │ +	ldr	r3, [pc, #100]	@ (57034c <spr_noaccess@@Base+0x1a17c>)
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r4, [r4, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4cd210 <tcg_gen_ld_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #72]	@ (57033c <spr_noaccess@@Base+0x1a16c>)
│ │ │ │ +	ldr	r2, [pc, #72]	@ (570344 <spr_noaccess@@Base+0x1a174>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #76]	@ (570348 <spr_noaccess@@Base+0x1a178>)
│ │ │ │ +	ldr	r1, [pc, #76]	@ (570350 <spr_noaccess@@Base+0x1a180>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r4, [r4, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #564	@ 0x234
│ │ │ │  	ldr	r3, [r0, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1232448,54 +1232452,54 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	56fe44 <spr_noaccess@@Base+0x19c74>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	56fe3c <spr_noaccess@@Base+0x19c6c>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	add	r6, pc, #504	@ (adr r6, 57053c <spr_noaccess@@Base+0x1a36c>)
│ │ │ │ +	add	r6, pc, #472	@ (adr r6, 570524 <spr_noaccess@@Base+0x1a354>)
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r0, r6
│ │ │ │ +	movs	r0, r5
│ │ │ │  	lsls	r2, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │ -	ldr	r4, [pc, #212]	@ (570434 <spr_noaccess@@Base+0x1a264>)
│ │ │ │ +	ldr	r4, [pc, #212]	@ (57043c <spr_noaccess@@Base+0x1a26c>)
│ │ │ │  	sub	sp, #16
│ │ │ │  	add	r4, pc
│ │ │ │  	mov	r5, r4
│ │ │ │  	ldr.w	r4, [r0, #144]	@ 0x90
│ │ │ │  	and.w	ip, r4, #524288	@ 0x80000
│ │ │ │  	cmp.w	ip, #0
│ │ │ │ -	beq.n	570418 <spr_noaccess@@Base+0x1a248>
│ │ │ │ +	beq.n	570420 <spr_noaccess@@Base+0x1a250>
│ │ │ │  	mov	ip, r3
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	mov	sl, r2
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57042a <spr_noaccess@@Base+0x1a25a>
│ │ │ │ +	beq.n	570432 <spr_noaccess@@Base+0x1a262>
│ │ │ │  	ldrb	r3, [r1, #12]
│ │ │ │  	ldr	r0, [r1, #4]
│ │ │ │  	ldr	r2, [r1, #0]
│ │ │ │  	ldr	r1, [r1, #8]
│ │ │ │  	mov	r8, r0
│ │ │ │  	mov	r9, r1
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	570402 <spr_noaccess@@Base+0x1a232>
│ │ │ │ +	bne.n	57040a <spr_noaccess@@Base+0x1a23a>
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	addw	r3, r2, #2634	@ 0xa4a
│ │ │ │ -	ldr	r2, [pc, #152]	@ (570438 <spr_noaccess@@Base+0x1a268>)
│ │ │ │ +	ldr	r2, [pc, #152]	@ (570440 <spr_noaccess@@Base+0x1a270>)
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	ldr	r4, [r5, r2]
│ │ │ │  	mov	r2, r3
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ @@ -1232531,61 +1232535,61 @@
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, pc}
│ │ │ │  	adds	r2, #32
│ │ │ │  	add.w	r3, r1, #32
│ │ │ │  	str.w	ip, [sp]
│ │ │ │  	add.w	r1, r0, #32
│ │ │ │  	mov	r0, r2
│ │ │ │ -	bl	5638e0 <spr_noaccess@@Base+0xd710>
│ │ │ │ -	b.n	5703ec <spr_noaccess@@Base+0x1a21c>
│ │ │ │ +	bl	5638ec <spr_noaccess@@Base+0xd71c>
│ │ │ │ +	b.n	5703f4 <spr_noaccess@@Base+0x1a224>
│ │ │ │  	mov	r0, ip
│ │ │ │  	add	sp, #16
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	5703ec <spr_noaccess@@Base+0x1a21c>
│ │ │ │ -	add	r5, pc, #944	@ (adr r5, 5707e8 <spr_noaccess@@Base+0x1a618>)
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	5703f4 <spr_noaccess@@Base+0x1a224>
│ │ │ │ +	add	r5, pc, #912	@ (adr r5, 5707d0 <spr_noaccess@@Base+0x1a600>)
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │ -	ldr	r4, [pc, #392]	@ (5705d8 <spr_noaccess@@Base+0x1a408>)
│ │ │ │ +	ldr	r4, [pc, #392]	@ (5705e0 <spr_noaccess@@Base+0x1a410>)
│ │ │ │  	sub	sp, #20
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	add	r4, pc
│ │ │ │  	and.w	r3, r3, #1048576	@ 0x100000
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5705bc <spr_noaccess@@Base+0x1a3ec>
│ │ │ │ +	beq.w	5705c4 <spr_noaccess@@Base+0x1a3f4>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	mov	r6, r1
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5705ce <spr_noaccess@@Base+0x1a3fe>
│ │ │ │ +	beq.w	5705d6 <spr_noaccess@@Base+0x1a406>
│ │ │ │  	ldr	r1, [r1, #8]
│ │ │ │  	cmp	r1, #1
│ │ │ │ -	ble.n	570560 <spr_noaccess@@Base+0x1a390>
│ │ │ │ +	ble.n	570568 <spr_noaccess@@Base+0x1a398>
│ │ │ │  	add.w	r0, r1, #63	@ 0x3f
│ │ │ │ -	ldr.w	sl, [pc, #356]	@ 5705dc <spr_noaccess@@Base+0x1a40c>
│ │ │ │ +	ldr.w	sl, [pc, #356]	@ 5705e4 <spr_noaccess@@Base+0x1a414>
│ │ │ │  	bl	746c10 <vduse_dev_destroy@@Base+0x320>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #328]	@ (5705e0 <spr_noaccess@@Base+0x1a410>)
│ │ │ │ +	ldr	r3, [pc, #328]	@ (5705e8 <spr_noaccess@@Base+0x1a418>)
│ │ │ │  	ldr	r2, [r6, #4]
│ │ │ │  	mov	fp, r0
│ │ │ │  	mov	r0, r8
│ │ │ │  	add	sl, pc
│ │ │ │  	ldr	r4, [r4, r3]
│ │ │ │  	movw	r3, #42152	@ 0xa4a8
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │ @@ -1232609,23 +1232613,23 @@
│ │ │ │  	subs	r5, r3, #1
│ │ │ │  	subs	r3, #2
│ │ │ │  	add.w	r3, r3, r3, lsl #2
│ │ │ │  	add	r3, r4
│ │ │ │  	add.w	r3, sl, r3, lsl #3
│ │ │ │  	ldrd	r2, r3, [r3, #32]
│ │ │ │  	orrs.w	r1, r2, r3
│ │ │ │ -	bne.n	5705a2 <spr_noaccess@@Base+0x1a3d2>
│ │ │ │ +	bne.n	5705aa <spr_noaccess@@Base+0x1a3da>
│ │ │ │  	cmp	r5, #63	@ 0x3f
│ │ │ │ -	ble.n	570572 <spr_noaccess@@Base+0x1a3a2>
│ │ │ │ +	ble.n	57057a <spr_noaccess@@Base+0x1a3aa>
│ │ │ │  	adds	r4, #1
│ │ │ │  	lsls	r5, r5, #1
│ │ │ │  	cmp	r4, #5
│ │ │ │ -	beq.n	5704fe <spr_noaccess@@Base+0x1a32e>
│ │ │ │ +	beq.n	570506 <spr_noaccess@@Base+0x1a336>
│ │ │ │  	ldr	r3, [r6, #8]
│ │ │ │ -	b.n	5704d8 <spr_noaccess@@Base+0x1a308>
│ │ │ │ +	b.n	5704e0 <spr_noaccess@@Base+0x1a310>
│ │ │ │  	mov.w	r3, #4294967295	@ 0xffffffff
│ │ │ │  	rsb	r0, r9, #32
│ │ │ │  	sub.w	r1, r9, #32
│ │ │ │  	lsl.w	r0, r3, r0
│ │ │ │  	lsr.w	r2, r3, r9
│ │ │ │  	lsr.w	r1, r3, r1
│ │ │ │  	orrs	r2, r0
│ │ │ │ @@ -1232648,15 +1232652,15 @@
│ │ │ │  	mov	r0, r7
│ │ │ │  	asrs	r3, r2, #31
│ │ │ │  	bl	4cdff8 <tcg_gen_shri_i64@@Base>
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r1, r8
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4cd9e4 <tcg_gen_or_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #144]	@ (5705e4 <spr_noaccess@@Base+0x1a414>)
│ │ │ │ +	ldr	r3, [pc, #144]	@ (5705ec <spr_noaccess@@Base+0x1a41c>)
│ │ │ │  	ldr	r2, [r6, #0]
│ │ │ │  	mov	r1, r8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, r2, lsl #2]
│ │ │ │  	bl	4d180c <tcg_gen_extrl_i64_i32@@Base>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #20
│ │ │ │ @@ -1232680,62 +1232684,62 @@
│ │ │ │  	mov	r2, r8
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4cd9e4 <tcg_gen_or_i64@@Base>
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r1, fp
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4cd9e4 <tcg_gen_or_i64@@Base>
│ │ │ │ -	b.n	5704f2 <spr_noaccess@@Base+0x1a322>
│ │ │ │ +	b.n	5704fa <spr_noaccess@@Base+0x1a32a>
│ │ │ │  	mov	r1, r8
│ │ │ │  	mov	r0, r8
│ │ │ │  	strd	r3, r2, [sp, #8]
│ │ │ │  	bl	4cde30 <tcg_gen_andi_i64@@Base>
│ │ │ │  	ldrd	r3, r2, [sp, #8]
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4cde30 <tcg_gen_andi_i64@@Base>
│ │ │ │ -	b.n	5704ee <spr_noaccess@@Base+0x1a31e>
│ │ │ │ +	b.n	5704f6 <spr_noaccess@@Base+0x1a326>
│ │ │ │  	mov	r0, r3
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	570560 <spr_noaccess@@Base+0x1a390>
│ │ │ │ -	add	r4, pc, #992	@ (adr r4, 5709bc <spr_noaccess@@Base+0x1a7ec>)
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	570568 <spr_noaccess@@Base+0x1a398>
│ │ │ │ +	add	r4, pc, #960	@ (adr r4, 5709a4 <spr_noaccess@@Base+0x1a7d4>)
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	lsrs	r6, r7, #25
│ │ │ │ +	lsrs	r6, r6, #25
│ │ │ │  	movs	r6, r6
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r2, [r7, #44]	@ 0x2c
│ │ │ │ +	ldr	r2, [r6, #44]	@ 0x2c
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r5, [pc, #352]	@ (57075c <spr_noaccess@@Base+0x1a58c>)
│ │ │ │ +	ldr	r5, [pc, #352]	@ (570764 <spr_noaccess@@Base+0x1a594>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	add	r5, pc
│ │ │ │  	lsls	r2, r2, #31
│ │ │ │ -	bpl.n	5706a6 <spr_noaccess@@Base+0x1a4d6>
│ │ │ │ +	bpl.n	5706ae <spr_noaccess@@Base+0x1a4de>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	570742 <spr_noaccess@@Base+0x1a572>
│ │ │ │ +	beq.w	57074a <spr_noaccess@@Base+0x1a57a>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │ -	ldr	r3, [pc, #320]	@ (570760 <spr_noaccess@@Base+0x1a590>)
│ │ │ │ +	ldr	r3, [pc, #320]	@ (570768 <spr_noaccess@@Base+0x1a598>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	mov	r0, r7
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	add.w	ip, r3, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │ @@ -1232747,24 +1232751,24 @@
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add.w	ip, r3, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │ -	ldr	r1, [pc, #248]	@ (570754 <spr_noaccess@@Base+0x1a584>)
│ │ │ │ +	ldr	r1, [pc, #248]	@ (57075c <spr_noaccess@@Base+0x1a58c>)
│ │ │ │  	ubfx	r2, r2, #23, #3
│ │ │ │ -	ldr	r0, [pc, #260]	@ (570764 <spr_noaccess@@Base+0x1a594>)
│ │ │ │ +	ldr	r0, [pc, #260]	@ (57076c <spr_noaccess@@Base+0x1a59c>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	add.w	r3, r3, r2, lsl #2
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr.w	ip, [r3, #128]	@ 0x80
│ │ │ │ -	ldr	r3, [pc, #244]	@ (570768 <spr_noaccess@@Base+0x1a598>)
│ │ │ │ +	ldr	r3, [pc, #244]	@ (570770 <spr_noaccess@@Base+0x1a5a0>)
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	adds	r1, r6, r2
│ │ │ │  	adds	r4, r7, r2
│ │ │ │  	ldr	r3, [r5, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	add.w	r1, r0, #696	@ 0x2b8
│ │ │ │ @@ -1232778,20 +1232782,20 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	570742 <spr_noaccess@@Base+0x1a572>
│ │ │ │ +	beq.n	57074a <spr_noaccess@@Base+0x1a57a>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │ -	ldr	r3, [pc, #176]	@ (57076c <spr_noaccess@@Base+0x1a59c>)
│ │ │ │ +	ldr	r3, [pc, #176]	@ (570774 <spr_noaccess@@Base+0x1a5a4>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	mov	r0, r7
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	add.w	ip, r3, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │ @@ -1232803,24 +1232807,24 @@
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add.w	ip, r3, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │ -	ldr	r1, [pc, #96]	@ (570758 <spr_noaccess@@Base+0x1a588>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (570760 <spr_noaccess@@Base+0x1a590>)
│ │ │ │  	ubfx	r2, r2, #23, #3
│ │ │ │ -	ldr	r0, [pc, #116]	@ (570770 <spr_noaccess@@Base+0x1a5a0>)
│ │ │ │ +	ldr	r0, [pc, #116]	@ (570778 <spr_noaccess@@Base+0x1a5a8>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	add.w	r3, r3, r2, lsl #2
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr.w	ip, [r3, #128]	@ 0x80
│ │ │ │ -	ldr	r3, [pc, #88]	@ (570768 <spr_noaccess@@Base+0x1a598>)
│ │ │ │ +	ldr	r3, [pc, #88]	@ (570770 <spr_noaccess@@Base+0x1a5a0>)
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	adds	r1, r6, r2
│ │ │ │  	adds	r4, r7, r2
│ │ │ │  	ldr	r3, [r5, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	add.w	r1, r0, #828	@ 0x33c
│ │ │ │ @@ -1232838,49 +1232842,49 @@
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	b.n	570b90 <spr_noaccess@@Base+0x1a9c0>
│ │ │ │ +	b.n	570b88 <spr_noaccess@@Base+0x1a9b8>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	b.n	570a5c <spr_noaccess@@Base+0x1a88c>
│ │ │ │ +	b.n	570a54 <spr_noaccess@@Base+0x1a884>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	add	r3, pc, #296	@ (adr r3, 570888 <spr_noaccess@@Base+0x1a6b8>)
│ │ │ │ +	add	r3, pc, #264	@ (adr r3, 570870 <spr_noaccess@@Base+0x1a6a0>)
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldr	r2, [r5, #32]
│ │ │ │ +	ldr	r2, [r4, #32]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	stc2l	0, cr0, [r4], {73}	@ 0x49
│ │ │ │ +	ldc2	0, cr0, [ip], #292	@ 0x124
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r6, [r1, #24]
│ │ │ │ +	ldr	r6, [r0, #24]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	stc2	0, cr0, [r8], #-292	@ 0xfffffedc
│ │ │ │ +	stc2	0, cr0, [r0], #-292	@ 0xfffffedc
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r5, [pc, #352]	@ (5708e8 <spr_noaccess@@Base+0x1a718>)
│ │ │ │ +	ldr	r5, [pc, #352]	@ (5708f0 <spr_noaccess@@Base+0x1a720>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	add	r5, pc
│ │ │ │  	lsls	r2, r2, #31
│ │ │ │ -	bpl.n	570832 <spr_noaccess@@Base+0x1a662>
│ │ │ │ +	bpl.n	57083a <spr_noaccess@@Base+0x1a66a>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5708ce <spr_noaccess@@Base+0x1a6fe>
│ │ │ │ +	beq.w	5708d6 <spr_noaccess@@Base+0x1a706>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │ -	ldr	r3, [pc, #320]	@ (5708ec <spr_noaccess@@Base+0x1a71c>)
│ │ │ │ +	ldr	r3, [pc, #320]	@ (5708f4 <spr_noaccess@@Base+0x1a724>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	mov	r0, r7
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	add.w	ip, r3, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │ @@ -1232892,24 +1232896,24 @@
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add.w	ip, r3, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │ -	ldr	r1, [pc, #248]	@ (5708e0 <spr_noaccess@@Base+0x1a710>)
│ │ │ │ +	ldr	r1, [pc, #248]	@ (5708e8 <spr_noaccess@@Base+0x1a718>)
│ │ │ │  	ubfx	r2, r2, #23, #3
│ │ │ │ -	ldr	r0, [pc, #260]	@ (5708f0 <spr_noaccess@@Base+0x1a720>)
│ │ │ │ +	ldr	r0, [pc, #260]	@ (5708f8 <spr_noaccess@@Base+0x1a728>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	add.w	r3, r3, r2, lsl #2
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr.w	ip, [r3, #128]	@ 0x80
│ │ │ │ -	ldr	r3, [pc, #244]	@ (5708f4 <spr_noaccess@@Base+0x1a724>)
│ │ │ │ +	ldr	r3, [pc, #244]	@ (5708fc <spr_noaccess@@Base+0x1a72c>)
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	adds	r1, r6, r2
│ │ │ │  	adds	r4, r7, r2
│ │ │ │  	ldr	r3, [r5, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	add.w	r1, r0, #960	@ 0x3c0
│ │ │ │ @@ -1232923,20 +1232927,20 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	5708ce <spr_noaccess@@Base+0x1a6fe>
│ │ │ │ +	beq.n	5708d6 <spr_noaccess@@Base+0x1a706>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │ -	ldr	r3, [pc, #176]	@ (5708f8 <spr_noaccess@@Base+0x1a728>)
│ │ │ │ +	ldr	r3, [pc, #176]	@ (570900 <spr_noaccess@@Base+0x1a730>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	mov	r0, r7
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	add.w	ip, r3, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │ @@ -1232948,24 +1232952,24 @@
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add.w	ip, r3, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │ -	ldr	r1, [pc, #96]	@ (5708e4 <spr_noaccess@@Base+0x1a714>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (5708ec <spr_noaccess@@Base+0x1a71c>)
│ │ │ │  	ubfx	r2, r2, #23, #3
│ │ │ │ -	ldr	r0, [pc, #116]	@ (5708fc <spr_noaccess@@Base+0x1a72c>)
│ │ │ │ +	ldr	r0, [pc, #116]	@ (570904 <spr_noaccess@@Base+0x1a734>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	add.w	r3, r3, r2, lsl #2
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr.w	ip, [r3, #128]	@ 0x80
│ │ │ │ -	ldr	r3, [pc, #88]	@ (5708f4 <spr_noaccess@@Base+0x1a724>)
│ │ │ │ +	ldr	r3, [pc, #88]	@ (5708fc <spr_noaccess@@Base+0x1a72c>)
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	adds	r1, r6, r2
│ │ │ │  	adds	r4, r7, r2
│ │ │ │  	ldr	r3, [r5, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	addw	r1, r0, #1092	@ 0x444
│ │ │ │ @@ -1232983,49 +1232987,49 @@
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	b.n	570a04 <spr_noaccess@@Base+0x1a834>
│ │ │ │ +	b.n	5709fc <spr_noaccess@@Base+0x1a82c>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	svc	244	@ 0xf4
│ │ │ │ +	svc	236	@ 0xec
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	add	r1, pc, #760	@ (adr r1, 570be4 <spr_noaccess@@Base+0x1aa14>)
│ │ │ │ +	add	r1, pc, #728	@ (adr r1, 570bcc <spr_noaccess@@Base+0x1a9fc>)
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldr	r6, [r3, #8]
│ │ │ │ +	ldr	r6, [r2, #8]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfb380049
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfb300049
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r2, [r0, #0]
│ │ │ │ +	str	r2, [r7, #124]	@ 0x7c
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfa9c0049
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfa940049
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r5, [pc, #352]	@ (570a74 <spr_noaccess@@Base+0x1a8a4>)
│ │ │ │ +	ldr	r5, [pc, #352]	@ (570a7c <spr_noaccess@@Base+0x1a8ac>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	add	r5, pc
│ │ │ │  	lsls	r2, r2, #31
│ │ │ │ -	bpl.n	5709be <spr_noaccess@@Base+0x1a7ee>
│ │ │ │ +	bpl.n	5709c6 <spr_noaccess@@Base+0x1a7f6>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	570a5a <spr_noaccess@@Base+0x1a88a>
│ │ │ │ +	beq.w	570a62 <spr_noaccess@@Base+0x1a892>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │ -	ldr	r3, [pc, #320]	@ (570a78 <spr_noaccess@@Base+0x1a8a8>)
│ │ │ │ +	ldr	r3, [pc, #320]	@ (570a80 <spr_noaccess@@Base+0x1a8b0>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	mov	r0, r7
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	add.w	ip, r3, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │ @@ -1233037,24 +1233041,24 @@
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add.w	ip, r3, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │ -	ldr	r1, [pc, #248]	@ (570a6c <spr_noaccess@@Base+0x1a89c>)
│ │ │ │ +	ldr	r1, [pc, #248]	@ (570a74 <spr_noaccess@@Base+0x1a8a4>)
│ │ │ │  	ubfx	r2, r2, #23, #3
│ │ │ │ -	ldr	r0, [pc, #260]	@ (570a7c <spr_noaccess@@Base+0x1a8ac>)
│ │ │ │ +	ldr	r0, [pc, #260]	@ (570a84 <spr_noaccess@@Base+0x1a8b4>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	add.w	r3, r3, r2, lsl #2
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr.w	ip, [r3, #128]	@ 0x80
│ │ │ │ -	ldr	r3, [pc, #244]	@ (570a80 <spr_noaccess@@Base+0x1a8b0>)
│ │ │ │ +	ldr	r3, [pc, #244]	@ (570a88 <spr_noaccess@@Base+0x1a8b8>)
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	adds	r1, r6, r2
│ │ │ │  	adds	r4, r7, r2
│ │ │ │  	ldr	r3, [r5, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	add.w	r1, r0, #1224	@ 0x4c8
│ │ │ │ @@ -1233068,20 +1233072,20 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	570a5a <spr_noaccess@@Base+0x1a88a>
│ │ │ │ +	beq.n	570a62 <spr_noaccess@@Base+0x1a892>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │ -	ldr	r3, [pc, #176]	@ (570a84 <spr_noaccess@@Base+0x1a8b4>)
│ │ │ │ +	ldr	r3, [pc, #176]	@ (570a8c <spr_noaccess@@Base+0x1a8bc>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	mov	r0, r7
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	add.w	ip, r3, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │ @@ -1233093,24 +1233097,24 @@
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add.w	ip, r3, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │ -	ldr	r1, [pc, #96]	@ (570a70 <spr_noaccess@@Base+0x1a8a0>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (570a78 <spr_noaccess@@Base+0x1a8a8>)
│ │ │ │  	ubfx	r2, r2, #23, #3
│ │ │ │ -	ldr	r0, [pc, #116]	@ (570a88 <spr_noaccess@@Base+0x1a8b8>)
│ │ │ │ +	ldr	r0, [pc, #116]	@ (570a90 <spr_noaccess@@Base+0x1a8c0>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	add.w	r3, r3, r2, lsl #2
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr.w	ip, [r3, #128]	@ 0x80
│ │ │ │ -	ldr	r3, [pc, #88]	@ (570a80 <spr_noaccess@@Base+0x1a8b0>)
│ │ │ │ +	ldr	r3, [pc, #88]	@ (570a88 <spr_noaccess@@Base+0x1a8b8>)
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	adds	r1, r6, r2
│ │ │ │  	adds	r4, r7, r2
│ │ │ │  	ldr	r3, [r5, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	addw	r1, r0, #1356	@ 0x54c
│ │ │ │ @@ -1233128,49 +1233132,49 @@
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	svc	4
│ │ │ │ +	udf	#252	@ 0xfc
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	udf	#104	@ 0x68
│ │ │ │ +	udf	#96	@ 0x60
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	add	r0, pc, #200	@ (adr r0, 570b40 <spr_noaccess@@Base+0x1a970>)
│ │ │ │ +	add	r0, pc, #168	@ (adr r0, 570b28 <spr_noaccess@@Base+0x1a958>)
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	str	r2, [r2, #112]	@ 0x70
│ │ │ │ +	str	r2, [r1, #112]	@ 0x70
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	vld1.8	{d0[2]}, [ip], r9
│ │ │ │ +	vld1.8	{d0[2]}, [r4], r9
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r6, [r6, #100]	@ 0x64
│ │ │ │ +	str	r6, [r5, #100]	@ 0x64
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	ldrsb.w	r0, [r0, r9]
│ │ │ │ +	vst4.16	{d0-d3}, [r8], r9
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r5, [pc, #352]	@ (570c00 <spr_noaccess@@Base+0x1aa30>)
│ │ │ │ +	ldr	r5, [pc, #352]	@ (570c08 <spr_noaccess@@Base+0x1aa38>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	add	r5, pc
│ │ │ │  	lsls	r2, r2, #31
│ │ │ │ -	bpl.n	570b4a <spr_noaccess@@Base+0x1a97a>
│ │ │ │ +	bpl.n	570b52 <spr_noaccess@@Base+0x1a982>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	570be6 <spr_noaccess@@Base+0x1aa16>
│ │ │ │ +	beq.w	570bee <spr_noaccess@@Base+0x1aa1e>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │ -	ldr	r3, [pc, #320]	@ (570c04 <spr_noaccess@@Base+0x1aa34>)
│ │ │ │ +	ldr	r3, [pc, #320]	@ (570c0c <spr_noaccess@@Base+0x1aa3c>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	mov	r0, r7
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	add.w	ip, r3, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │ @@ -1233182,24 +1233186,24 @@
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add.w	ip, r3, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │ -	ldr	r1, [pc, #248]	@ (570bf8 <spr_noaccess@@Base+0x1aa28>)
│ │ │ │ +	ldr	r1, [pc, #248]	@ (570c00 <spr_noaccess@@Base+0x1aa30>)
│ │ │ │  	ubfx	r2, r2, #23, #3
│ │ │ │ -	ldr	r0, [pc, #260]	@ (570c08 <spr_noaccess@@Base+0x1aa38>)
│ │ │ │ +	ldr	r0, [pc, #260]	@ (570c10 <spr_noaccess@@Base+0x1aa40>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	add.w	r3, r3, r2, lsl #2
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr.w	ip, [r3, #128]	@ 0x80
│ │ │ │ -	ldr	r3, [pc, #244]	@ (570c0c <spr_noaccess@@Base+0x1aa3c>)
│ │ │ │ +	ldr	r3, [pc, #244]	@ (570c14 <spr_noaccess@@Base+0x1aa44>)
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	adds	r1, r6, r2
│ │ │ │  	adds	r4, r7, r2
│ │ │ │  	ldr	r3, [r5, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	add.w	r1, r0, #1488	@ 0x5d0
│ │ │ │ @@ -1233213,20 +1233217,20 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	570be6 <spr_noaccess@@Base+0x1aa16>
│ │ │ │ +	beq.n	570bee <spr_noaccess@@Base+0x1aa1e>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │ -	ldr	r3, [pc, #176]	@ (570c10 <spr_noaccess@@Base+0x1aa40>)
│ │ │ │ +	ldr	r3, [pc, #176]	@ (570c18 <spr_noaccess@@Base+0x1aa48>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	mov	r0, r7
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	add.w	ip, r3, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │ @@ -1233238,24 +1233242,24 @@
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add.w	ip, r3, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │ -	ldr	r1, [pc, #96]	@ (570bfc <spr_noaccess@@Base+0x1aa2c>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (570c04 <spr_noaccess@@Base+0x1aa34>)
│ │ │ │  	ubfx	r2, r2, #23, #3
│ │ │ │ -	ldr	r0, [pc, #116]	@ (570c14 <spr_noaccess@@Base+0x1aa44>)
│ │ │ │ +	ldr	r0, [pc, #116]	@ (570c1c <spr_noaccess@@Base+0x1aa4c>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	add.w	r3, r3, r2, lsl #2
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr.w	ip, [r3, #128]	@ 0x80
│ │ │ │ -	ldr	r3, [pc, #88]	@ (570c0c <spr_noaccess@@Base+0x1aa3c>)
│ │ │ │ +	ldr	r3, [pc, #88]	@ (570c14 <spr_noaccess@@Base+0x1aa44>)
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	adds	r1, r6, r2
│ │ │ │  	adds	r4, r7, r2
│ │ │ │  	ldr	r3, [r5, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	addw	r1, r0, #1620	@ 0x654
│ │ │ │ @@ -1233273,66 +1233277,66 @@
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ble.n	570cec <spr_noaccess@@Base+0x1ab1c>
│ │ │ │ +	ble.n	570ce4 <spr_noaccess@@Base+0x1ab14>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	bgt.n	570bb8 <spr_noaccess@@Base+0x1a9e8>
│ │ │ │ +	bgt.n	570bb0 <spr_noaccess@@Base+0x1a9e0>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldr	r6, [sp, #664]	@ 0x298
│ │ │ │ +	ldr	r6, [sp, #632]	@ 0x278
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	str	r6, [r0, #88]	@ 0x58
│ │ │ │ +	str	r6, [r7, #84]	@ 0x54
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	strh.w	r0, [r0, r9]
│ │ │ │ +	ldrb.w	r0, [r8, r9]
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r2, [r5, #76]	@ 0x4c
│ │ │ │ +	str	r2, [r4, #76]	@ 0x4c
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf7840049
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf77c0049
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	mov	r4, r0
│ │ │ │ -	ldr.w	r8, [pc, #168]	@ 570cd8 <spr_noaccess@@Base+0x1ab08>
│ │ │ │ +	ldr.w	r8, [pc, #168]	@ 570ce0 <spr_noaccess@@Base+0x1ab10>
│ │ │ │  	sub	sp, #8
│ │ │ │  	mov	r7, r1
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r8, pc
│ │ │ │  	ldr.w	r6, [r8, r3, lsl #2]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrb.w	r3, [r4, #93]	@ 0x5d
│ │ │ │  	mov	r5, r0
│ │ │ │ -	cbz	r3, 570c50 <spr_noaccess@@Base+0x1aa80>
│ │ │ │ +	cbz	r3, 570c58 <spr_noaccess@@Base+0x1aa88>
│ │ │ │  	ldr	r3, [r4, #100]	@ 0x64
│ │ │ │  	cmp	r3, #64	@ 0x40
│ │ │ │ -	bne.n	570cc4 <spr_noaccess@@Base+0x1aaf4>
│ │ │ │ +	bne.n	570ccc <spr_noaccess@@Base+0x1aafc>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #136]	@ (570cdc <spr_noaccess@@Base+0x1ab0c>)
│ │ │ │ +	ldr	r1, [pc, #136]	@ (570ce4 <spr_noaccess@@Base+0x1ab14>)
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	ldr.w	r2, [r1, r2, lsl #2]
│ │ │ │ -	cbnz	r3, 570cb8 <spr_noaccess@@Base+0x1aae8>
│ │ │ │ +	cbnz	r3, 570cc0 <spr_noaccess@@Base+0x1aaf0>
│ │ │ │  	mov	r1, r2
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #100]	@ (570cd4 <spr_noaccess@@Base+0x1ab04>)
│ │ │ │ +	ldr	r1, [pc, #100]	@ (570cdc <spr_noaccess@@Base+0x1ab0c>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │ -	ldr	r4, [pc, #100]	@ (570ce0 <spr_noaccess@@Base+0x1ab10>)
│ │ │ │ +	ldr	r4, [pc, #100]	@ (570ce8 <spr_noaccess@@Base+0x1ab18>)
│ │ │ │  	orrs	r3, r7
│ │ │ │  	ldr	r1, [r0, r1]
│ │ │ │  	add	r4, pc
│ │ │ │  	orr.w	r3, r3, #224	@ 0xe0
│ │ │ │  	movs	r0, #0
│ │ │ │  	add	r1, r5
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │ @@ -1233349,158 +1233353,158 @@
│ │ │ │  	mov	r1, r6
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r1, r3, lsl #2]
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	570c6c <spr_noaccess@@Base+0x1aa9c>
│ │ │ │ +	b.n	570c74 <spr_noaccess@@Base+0x1aaa4>
│ │ │ │  	ldr.w	r0, [r8, #316]	@ 0x13c
│ │ │ │  	movs	r1, #64	@ 0x40
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #64	@ 0x40
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	b.n	570c50 <spr_noaccess@@Base+0x1aa80>
│ │ │ │ -	bgt.n	570ce8 <spr_noaccess@@Base+0x1ab18>
│ │ │ │ +	b.n	570c58 <spr_noaccess@@Base+0x1aa88>
│ │ │ │ +	bgt.n	570ce0 <spr_noaccess@@Base+0x1ab10>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	str	r0, [r3, #64]	@ 0x40
│ │ │ │ +	str	r0, [r2, #64]	@ 0x40
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	str	r0, [r7, #60]	@ 0x3c
│ │ │ │ +	str	r0, [r6, #60]	@ 0x3c
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	str	r0, [r2, #60]	@ 0x3c
│ │ │ │ +	str	r0, [r1, #60]	@ 0x3c
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	movs	r1, #2
│ │ │ │ -	b.n	570c18 <spr_noaccess@@Base+0x1aa48>
│ │ │ │ +	b.n	570c20 <spr_noaccess@@Base+0x1aa50>
│ │ │ │  	movs	r1, #1
│ │ │ │ -	b.n	570c18 <spr_noaccess@@Base+0x1aa48>
│ │ │ │ +	b.n	570c20 <spr_noaccess@@Base+0x1aa50>
│ │ │ │  	movs	r1, #0
│ │ │ │ -	b.n	570c18 <spr_noaccess@@Base+0x1aa48>
│ │ │ │ +	b.n	570c20 <spr_noaccess@@Base+0x1aa50>
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #132]	@ (570d7c <spr_noaccess@@Base+0x1abac>)
│ │ │ │ +	ldr	r1, [pc, #132]	@ (570d84 <spr_noaccess@@Base+0x1abb4>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	570d6e <spr_noaccess@@Base+0x1ab9e>
│ │ │ │ +	beq.n	570d76 <spr_noaccess@@Base+0x1aba6>
│ │ │ │  	push	{r4, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	sub	sp, #16
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #96]	@ 570d80 <spr_noaccess@@Base+0x1abb0>
│ │ │ │ +	ldr.w	ip, [pc, #96]	@ 570d88 <spr_noaccess@@Base+0x1abb8>
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	ldr	r2, [sp, #4]
│ │ │ │  	ldr.w	r1, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #8]
│ │ │ │ -	ldr	r2, [pc, #60]	@ (570d78 <spr_noaccess@@Base+0x1aba8>)
│ │ │ │ +	ldr	r2, [pc, #60]	@ (570d80 <spr_noaccess@@Base+0x1abb0>)
│ │ │ │  	mrc	15, 0, ip, cr13, cr0, {3}
│ │ │ │  	ldr	r1, [r3, #84]	@ 0x54
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │ -	ldr	r3, [pc, #60]	@ (570d84 <spr_noaccess@@Base+0x1abb4>)
│ │ │ │ +	ldr	r3, [pc, #60]	@ (570d8c <spr_noaccess@@Base+0x1abbc>)
│ │ │ │  	ubfx	r1, r1, #21, #5
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r2, [ip, r2]
│ │ │ │  	ldr.w	r0, [r3, r1, lsl #2]
│ │ │ │  	adds	r3, r4, r2
│ │ │ │  	add	r2, r0
│ │ │ │ -	ldr	r0, [pc, #44]	@ (570d88 <spr_noaccess@@Base+0x1abb8>)
│ │ │ │ +	ldr	r0, [pc, #44]	@ (570d90 <spr_noaccess@@Base+0x1abc0>)
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #1752	@ 0x6d8
│ │ │ │  	ldr.w	r0, [r0, #1752]	@ 0x6d8
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, lr}
│ │ │ │  	b.w	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	blt.n	570df4 <spr_noaccess@@Base+0x1ac24>
│ │ │ │ +	blt.n	570dec <spr_noaccess@@Base+0x1ac1c>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldr	r4, [sp, #344]	@ 0x158
│ │ │ │ +	ldr	r4, [sp, #312]	@ 0x138
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r6, [r0, #48]	@ 0x30
│ │ │ │ +	str	r6, [r7, #44]	@ 0x2c
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	rsbs	r0, r6, #13172736	@ 0xc90000
│ │ │ │ +	rsb	r0, lr, #13172736	@ 0xc90000
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #132]	@ (570e18 <spr_noaccess@@Base+0x1ac48>)
│ │ │ │ +	ldr	r1, [pc, #132]	@ (570e20 <spr_noaccess@@Base+0x1ac50>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	570e0a <spr_noaccess@@Base+0x1ac3a>
│ │ │ │ +	beq.n	570e12 <spr_noaccess@@Base+0x1ac42>
│ │ │ │  	push	{r4, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	sub	sp, #16
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #96]	@ 570e1c <spr_noaccess@@Base+0x1ac4c>
│ │ │ │ +	ldr.w	ip, [pc, #96]	@ 570e24 <spr_noaccess@@Base+0x1ac54>
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	ldr	r2, [sp, #4]
│ │ │ │  	ldr.w	r1, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #8]
│ │ │ │ -	ldr	r2, [pc, #60]	@ (570e14 <spr_noaccess@@Base+0x1ac44>)
│ │ │ │ +	ldr	r2, [pc, #60]	@ (570e1c <spr_noaccess@@Base+0x1ac4c>)
│ │ │ │  	mrc	15, 0, ip, cr13, cr0, {3}
│ │ │ │  	ldr	r1, [r3, #84]	@ 0x54
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │ -	ldr	r3, [pc, #60]	@ (570e20 <spr_noaccess@@Base+0x1ac50>)
│ │ │ │ +	ldr	r3, [pc, #60]	@ (570e28 <spr_noaccess@@Base+0x1ac58>)
│ │ │ │  	ubfx	r1, r1, #21, #5
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r2, [ip, r2]
│ │ │ │  	ldr.w	r0, [r3, r1, lsl #2]
│ │ │ │  	adds	r3, r4, r2
│ │ │ │  	add	r2, r0
│ │ │ │ -	ldr	r0, [pc, #44]	@ (570e24 <spr_noaccess@@Base+0x1ac54>)
│ │ │ │ +	ldr	r0, [pc, #44]	@ (570e2c <spr_noaccess@@Base+0x1ac5c>)
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #1884	@ 0x75c
│ │ │ │  	ldr.w	r0, [r0, #1884]	@ 0x75c
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, lr}
│ │ │ │  	b.w	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	bge.n	570d58 <spr_noaccess@@Base+0x1ab88>
│ │ │ │ +	bge.n	570d50 <spr_noaccess@@Base+0x1ab80>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldr	r3, [sp, #744]	@ 0x2e8
│ │ │ │ +	ldr	r3, [sp, #712]	@ 0x2c8
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r2, [r5, #36]	@ 0x24
│ │ │ │ +	str	r2, [r4, #36]	@ 0x24
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf53a0049
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf5320049
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r4, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r5, [pc, #196]	@ (570f04 <spr_noaccess@@Base+0x1ad34>)
│ │ │ │ +	ldr	r5, [pc, #196]	@ (570f0c <spr_noaccess@@Base+0x1ad3c>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r5, pc
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │  	mov	r7, r0
│ │ │ │  	mov	r0, r6
│ │ │ │ @@ -1233512,15 +1233516,15 @@
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	bl	4ccbb4 <tcg_gen_ext16u_i32@@Base>
│ │ │ │  	ldr.w	r0, [r5, r8, lsl #2]
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4cb2d8 <tcg_gen_mul_i32@@Base>
│ │ │ │  	lsls	r3, r4, #31
│ │ │ │ -	bmi.n	570e92 <spr_noaccess@@Base+0x1acc2>
│ │ │ │ +	bmi.n	570e9a <spr_noaccess@@Base+0x1acca>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1233561,23 +1233565,23 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r5, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	str	r0, [r1, #32]
│ │ │ │ +	str	r0, [r0, #32]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r4, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r5, [pc, #196]	@ (570fe4 <spr_noaccess@@Base+0x1ae14>)
│ │ │ │ +	ldr	r5, [pc, #196]	@ (570fec <spr_noaccess@@Base+0x1ae1c>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r5, pc
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │  	mov	r7, r0
│ │ │ │  	mov	r0, r6
│ │ │ │ @@ -1233589,15 +1233593,15 @@
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	bl	4ccb24 <tcg_gen_ext16s_i32@@Base>
│ │ │ │  	ldr.w	r0, [r5, r8, lsl #2]
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4cb2d8 <tcg_gen_mul_i32@@Base>
│ │ │ │  	lsls	r3, r4, #31
│ │ │ │ -	bmi.n	570f72 <spr_noaccess@@Base+0x1ada2>
│ │ │ │ +	bmi.n	570f7a <spr_noaccess@@Base+0x1adaa>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1233638,27 +1233642,27 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r5, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	str	r0, [r5, #16]
│ │ │ │ +	str	r0, [r4, #16]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r6, [pc, #344]	@ (571158 <spr_noaccess@@Base+0x1af88>)
│ │ │ │ +	ldr	r6, [pc, #344]	@ (571160 <spr_noaccess@@Base+0x1af90>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	add	r6, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	571148 <spr_noaccess@@Base+0x1af78>
│ │ │ │ +	beq.w	571150 <spr_noaccess@@Base+0x1af80>
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	mov	r9, r1
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ @@ -1233668,25 +1233672,25 @@
│ │ │ │  	mov	r4, r0
│ │ │ │  	movs	r0, #10
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	movs	r1, #0
│ │ │ │  	mov	fp, r0
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #288]	@ (57115c <spr_noaccess@@Base+0x1af8c>)
│ │ │ │ +	ldr	r3, [pc, #288]	@ (571164 <spr_noaccess@@Base+0x1af94>)
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	mov	r0, r4
│ │ │ │  	ldrh.w	r2, [r5, #86]	@ 0x56
│ │ │ │  	ldr	r6, [r6, r3]
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	cmp.w	r9, #0
│ │ │ │ -	bne.n	5710e4 <spr_noaccess@@Base+0x1af14>
│ │ │ │ +	bne.n	5710ec <spr_noaccess@@Base+0x1af1c>
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	mov	r3, fp
│ │ │ │  	mov	r2, r4
│ │ │ │  	mov	r1, r8
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4d1208 <tcg_gen_mulu2_i64@@Base>
│ │ │ │  	ldr	r2, [r5, #84]	@ 0x54
│ │ │ │ @@ -1233700,15 +1233704,15 @@
│ │ │ │  	ldrh.w	r2, [r5, #86]	@ 0x56
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r0, r4
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	add.w	r2, r9, r2, lsl #4
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	571128 <spr_noaccess@@Base+0x1af58>
│ │ │ │ +	beq.n	571130 <spr_noaccess@@Base+0x1af60>
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	mov	r3, fp
│ │ │ │  	mov	r2, r4
│ │ │ │  	mov	r1, sl
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4d1208 <tcg_gen_mulu2_i64@@Base>
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │ @@ -1233755,66 +1233759,66 @@
│ │ │ │  	ldr	r3, [sp, #8]
│ │ │ │  	strd	r8, r3, [sp]
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r3, sl
│ │ │ │  	mov	r1, r8
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4d0c34 <tcg_gen_add2_i64@@Base>
│ │ │ │ -	b.n	571066 <spr_noaccess@@Base+0x1ae96>
│ │ │ │ +	b.n	57106e <spr_noaccess@@Base+0x1ae9e>
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	mov	r2, fp
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4cdbd8 <tcg_gen_mul_i64@@Base>
│ │ │ │  	mov	r2, r8
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4cd8fc <tcg_gen_add_i64@@Base>
│ │ │ │  	ldr	r2, [r5, #84]	@ 0x54
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	mov	r0, r4
│ │ │ │ -	b.n	5710d2 <spr_noaccess@@Base+0x1af02>
│ │ │ │ +	b.n	5710da <spr_noaccess@@Base+0x1af0a>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldr	r1, [sp, #296]	@ 0x128
│ │ │ │ +	ldr	r1, [sp, #264]	@ 0x108
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r1, #1
│ │ │ │ -	b.n	570fe8 <spr_noaccess@@Base+0x1ae18>
│ │ │ │ +	b.n	570ff0 <spr_noaccess@@Base+0x1ae20>
│ │ │ │  	nop
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r2
│ │ │ │ -	b.n	570fe8 <spr_noaccess@@Base+0x1ae18>
│ │ │ │ +	b.n	570ff0 <spr_noaccess@@Base+0x1ae20>
│ │ │ │  	nop
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	mov	ip, r0
│ │ │ │  	lsls	r3, r1, #31
│ │ │ │ -	bmi.n	57118e <spr_noaccess@@Base+0x1afbe>
│ │ │ │ +	bmi.n	571196 <spr_noaccess@@Base+0x1afc6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r2, r3, #7
│ │ │ │ -	bmi.n	57119c <spr_noaccess@@Base+0x1afcc>
│ │ │ │ +	bmi.n	5711a4 <spr_noaccess@@Base+0x1afd4>
│ │ │ │  	ldr.w	r3, [ip, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, ip
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │ -	bpl.n	571180 <spr_noaccess@@Base+0x1afb0>
│ │ │ │ +	bpl.n	571188 <spr_noaccess@@Base+0x1afb8>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r2
│ │ │ │ -	b.n	570fe8 <spr_noaccess@@Base+0x1ae18>
│ │ │ │ +	b.n	570ff0 <spr_noaccess@@Base+0x1ae20>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │ -	cbz	r3, 5711f2 <spr_noaccess@@Base+0x1b022>
│ │ │ │ +	cbz	r3, 5711fa <spr_noaccess@@Base+0x1b02a>
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	sub	sp, #12
│ │ │ │  	ubfx	r3, r1, #11, #5
│ │ │ │  	ubfx	r2, r1, #16, #5
│ │ │ │ @@ -1233835,46 +1233839,46 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	ip, r0
│ │ │ │  	ands.w	lr, r1, #1
│ │ │ │ -	bne.n	571232 <spr_noaccess@@Base+0x1b062>
│ │ │ │ +	bne.n	57123a <spr_noaccess@@Base+0x1b06a>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r2, r3, #7
│ │ │ │ -	bmi.n	57124a <spr_noaccess@@Base+0x1b07a>
│ │ │ │ +	bmi.n	571252 <spr_noaccess@@Base+0x1b082>
│ │ │ │  	ldr.w	r3, [ip, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, ip
│ │ │ │  	add	sp, #12
│ │ │ │  	ldr.w	lr, [sp], #4
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │ -	bpl.n	57121e <spr_noaccess@@Base+0x1b04e>
│ │ │ │ +	bpl.n	571226 <spr_noaccess@@Base+0x1b056>
│ │ │ │  	ands.w	r1, r1, #63488	@ 0xf800
│ │ │ │ -	bne.n	57121e <spr_noaccess@@Base+0x1b04e>
│ │ │ │ +	bne.n	571226 <spr_noaccess@@Base+0x1b056>
│ │ │ │  	movs	r2, #1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldr.w	lr, [sp], #4
│ │ │ │ -	b.n	570fe8 <spr_noaccess@@Base+0x1ae18>
│ │ │ │ +	b.n	570ff0 <spr_noaccess@@Base+0x1ae20>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │ -	cbz	r3, 571290 <spr_noaccess@@Base+0x1b0c0>
│ │ │ │ +	cbz	r3, 571298 <spr_noaccess@@Base+0x1b0c8>
│ │ │ │  	ubfx	r3, r1, #11, #5
│ │ │ │  	ubfx	r2, r1, #16, #5
│ │ │ │  	ubfx	r1, r1, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	mov.w	ip, #16
│ │ │ │ @@ -1233892,66 +1233896,66 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #12
│ │ │ │  	ldr.w	lr, [sp], #4
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr.w	r5, [r0, #144]	@ 0x90
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r4, [pc, #200]	@ (571380 <spr_noaccess@@Base+0x1b1b0>)
│ │ │ │ +	ldr	r4, [pc, #200]	@ (571388 <spr_noaccess@@Base+0x1b1b8>)
│ │ │ │  	and.w	ip, r5, #1048576	@ 0x100000
│ │ │ │  	add	r4, pc
│ │ │ │  	cmp.w	ip, #0
│ │ │ │ -	beq.n	571352 <spr_noaccess@@Base+0x1b182>
│ │ │ │ +	beq.n	57135a <spr_noaccess@@Base+0x1b18a>
│ │ │ │  	mov	r9, r3
│ │ │ │  	mov	r3, r1
│ │ │ │  	ldrb.w	r1, [r0, #109]	@ 0x6d
│ │ │ │  	mov	lr, r0
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	beq.n	571364 <spr_noaccess@@Base+0x1b194>
│ │ │ │ +	beq.n	57136c <spr_noaccess@@Base+0x1b19c>
│ │ │ │  	ldr.w	ip, [r3, #4]
│ │ │ │  	rsb	r2, r2, #16
│ │ │ │  	cmp	ip, r2
│ │ │ │ -	ble.n	5712fa <spr_noaccess@@Base+0x1b12a>
│ │ │ │ -	ldr	r3, [pc, #164]	@ (571384 <spr_noaccess@@Base+0x1b1b4>)
│ │ │ │ +	ble.n	571302 <spr_noaccess@@Base+0x1b132>
│ │ │ │ +	ldr	r3, [pc, #164]	@ (57138c <spr_noaccess@@Base+0x1b1bc>)
│ │ │ │  	ldr	r3, [r4, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	lsls	r3, r3, #20
│ │ │ │ -	bmi.n	57136e <spr_noaccess@@Base+0x1b19e>
│ │ │ │ +	bmi.n	571376 <spr_noaccess@@Base+0x1b1a6>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r3, [sp, #4]
│ │ │ │  	mov	r8, r0
│ │ │ │ -	ldr	r2, [pc, #128]	@ (571388 <spr_noaccess@@Base+0x1b1b8>)
│ │ │ │ +	ldr	r2, [pc, #128]	@ (571390 <spr_noaccess@@Base+0x1b1c0>)
│ │ │ │  	ldr	r1, [r3, #8]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr.w	r1, [r2, r1, lsl #2]
│ │ │ │  	bl	4d1874 <tcg_gen_extu_i32_i64@@Base>
│ │ │ │  	ldr	r3, [sp, #4]
│ │ │ │  	ldr	r2, [r3, #0]
│ │ │ │  	ldr	r0, [r3, #4]
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #100]	@ (57138c <spr_noaccess@@Base+0x1b1bc>)
│ │ │ │ +	ldr	r3, [pc, #100]	@ (571394 <spr_noaccess@@Base+0x1b1c4>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #4]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r5, [r4, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1233961,131 +1233965,131 @@
│ │ │ │  	movs	r2, #15
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │  	ldr	r0, [r5, #0]
│ │ │ │  	mov	r3, r4
│ │ │ │  	mov	r2, r8
│ │ │ │  	mov	r1, r6
│ │ │ │  	blx	r9
│ │ │ │ -	b.n	5712e8 <spr_noaccess@@Base+0x1b118>
│ │ │ │ +	b.n	5712f0 <spr_noaccess@@Base+0x1b120>
│ │ │ │  	mov	r0, ip
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	5712e8 <spr_noaccess@@Base+0x1b118>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	5712f0 <spr_noaccess@@Base+0x1b120>
│ │ │ │  	ldr	r1, [r0, #80]	@ 0x50
│ │ │ │  	mov	r3, r2
│ │ │ │ -	ldr	r0, [pc, #28]	@ (571390 <spr_noaccess@@Base+0x1b1c0>)
│ │ │ │ +	ldr	r0, [pc, #28]	@ (571398 <spr_noaccess@@Base+0x1b1c8>)
│ │ │ │  	mov	r2, ip
│ │ │ │  	add	r0, pc
│ │ │ │  	bl	7235d4 <qemu_log@@Base>
│ │ │ │ -	b.n	5712e8 <spr_noaccess@@Base+0x1b118>
│ │ │ │ +	b.n	5712f0 <spr_noaccess@@Base+0x1b120>
│ │ │ │  	nop
│ │ │ │ -	str	r6, [sp, #576]	@ 0x240
│ │ │ │ +	str	r6, [sp, #544]	@ 0x220
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	orrs	r4, r5
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrb	r0, [r1, r5]
│ │ │ │ +	ldrb	r0, [r0, r5]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	5715e8 <spr_noaccess@@Base+0x1b418>
│ │ │ │ +	b.n	5715e0 <spr_noaccess@@Base+0x1b410>
│ │ │ │  	movs	r4, r4
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #308]	@ (5714dc <spr_noaccess@@Base+0x1b30c>)
│ │ │ │ +	ldr	r3, [pc, #308]	@ (5714e4 <spr_noaccess@@Base+0x1b314>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	add	r3, pc
│ │ │ │  	lsls	r1, r1, #31
│ │ │ │ -	bpl.n	571430 <spr_noaccess@@Base+0x1b260>
│ │ │ │ +	bpl.n	571438 <spr_noaccess@@Base+0x1b268>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.w	5714c2 <spr_noaccess@@Base+0x1b2f2>
│ │ │ │ +	beq.w	5714ca <spr_noaccess@@Base+0x1b2fa>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │  	mov	r6, r0
│ │ │ │ -	ldr	r5, [pc, #272]	@ (5714e0 <spr_noaccess@@Base+0x1b310>)
│ │ │ │ +	ldr	r5, [pc, #272]	@ (5714e8 <spr_noaccess@@Base+0x1b318>)
│ │ │ │  	mov	r0, r7
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r0, r6
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #228]	@ (5714e4 <spr_noaccess@@Base+0x1b314>)
│ │ │ │ +	ldr	r2, [pc, #228]	@ (5714ec <spr_noaccess@@Base+0x1b31c>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #224]	@ (5714e8 <spr_noaccess@@Base+0x1b318>)
│ │ │ │ +	ldr	r1, [pc, #224]	@ (5714f0 <spr_noaccess@@Base+0x1b320>)
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	add	r1, pc
│ │ │ │ -	ldr	r2, [pc, #196]	@ (5714d4 <spr_noaccess@@Base+0x1b304>)
│ │ │ │ +	ldr	r2, [pc, #196]	@ (5714dc <spr_noaccess@@Base+0x1b30c>)
│ │ │ │  	add.w	r1, r1, #2016	@ 0x7e0
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	adds	r0, r6, r2
│ │ │ │  	add	r3, r2
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	add	r2, r7
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r2, r7
│ │ │ │ -	b.n	5714a8 <spr_noaccess@@Base+0x1b2d8>
│ │ │ │ +	b.n	5714b0 <spr_noaccess@@Base+0x1b2e0>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5714c2 <spr_noaccess@@Base+0x1b2f2>
│ │ │ │ +	beq.n	5714ca <spr_noaccess@@Base+0x1b2fa>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │  	mov	r7, r0
│ │ │ │ -	ldr	r5, [pc, #164]	@ (5714ec <spr_noaccess@@Base+0x1b31c>)
│ │ │ │ +	ldr	r5, [pc, #164]	@ (5714f4 <spr_noaccess@@Base+0x1b324>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r0, r7
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #104]	@ (5714e4 <spr_noaccess@@Base+0x1b314>)
│ │ │ │ +	ldr	r2, [pc, #104]	@ (5714ec <spr_noaccess@@Base+0x1b31c>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #108]	@ (5714f0 <spr_noaccess@@Base+0x1b320>)
│ │ │ │ +	ldr	r1, [pc, #108]	@ (5714f8 <spr_noaccess@@Base+0x1b328>)
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	add	r1, pc
│ │ │ │ -	ldr	r2, [pc, #80]	@ (5714d8 <spr_noaccess@@Base+0x1b308>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (5714e0 <spr_noaccess@@Base+0x1b310>)
│ │ │ │  	addw	r1, r1, #2148	@ 0x864
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	adds	r0, r7, r2
│ │ │ │  	add	r3, r2
│ │ │ │ @@ -1234104,117 +1234108,117 @@
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	bmi.n	5715ac <spr_noaccess@@Base+0x1b3dc>
│ │ │ │ +	bmi.n	5715a4 <spr_noaccess@@Base+0x1b3d4>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	bcc.n	5714bc <spr_noaccess@@Base+0x1b2ec>
│ │ │ │ +	bcc.n	5714b4 <spr_noaccess@@Base+0x1b2e4>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	str	r5, [sp, #632]	@ 0x278
│ │ │ │ +	str	r5, [sp, #600]	@ 0x258
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldrb	r4, [r7, r1]
│ │ │ │ +	ldrb	r4, [r6, r1]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	vhadd.s32	q0, q3, <illegal reg q4.5>
│ │ │ │ -	ldrb	r2, [r0, r0]
│ │ │ │ +	vhadd.s16	q0, q7, <illegal reg q4.5>
│ │ │ │ +	ldrh	r2, [r7, r7]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	cdp	0, 10, cr0, cr12, cr9, {2}
│ │ │ │ +	cdp	0, 10, cr0, cr4, cr9, {2}
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #308]	@ (57163c <spr_noaccess@@Base+0x1b46c>)
│ │ │ │ +	ldr	r3, [pc, #308]	@ (571644 <spr_noaccess@@Base+0x1b474>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	add	r3, pc
│ │ │ │  	lsls	r1, r1, #31
│ │ │ │ -	bpl.n	571590 <spr_noaccess@@Base+0x1b3c0>
│ │ │ │ +	bpl.n	571598 <spr_noaccess@@Base+0x1b3c8>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.w	571622 <spr_noaccess@@Base+0x1b452>
│ │ │ │ +	beq.w	57162a <spr_noaccess@@Base+0x1b45a>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │  	mov	r6, r0
│ │ │ │ -	ldr	r5, [pc, #272]	@ (571640 <spr_noaccess@@Base+0x1b470>)
│ │ │ │ +	ldr	r5, [pc, #272]	@ (571648 <spr_noaccess@@Base+0x1b478>)
│ │ │ │  	mov	r0, r7
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r0, r6
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #228]	@ (571644 <spr_noaccess@@Base+0x1b474>)
│ │ │ │ +	ldr	r2, [pc, #228]	@ (57164c <spr_noaccess@@Base+0x1b47c>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #224]	@ (571648 <spr_noaccess@@Base+0x1b478>)
│ │ │ │ +	ldr	r1, [pc, #224]	@ (571650 <spr_noaccess@@Base+0x1b480>)
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	add	r1, pc
│ │ │ │ -	ldr	r2, [pc, #196]	@ (571634 <spr_noaccess@@Base+0x1b464>)
│ │ │ │ +	ldr	r2, [pc, #196]	@ (57163c <spr_noaccess@@Base+0x1b46c>)
│ │ │ │  	addw	r1, r1, #2280	@ 0x8e8
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	adds	r0, r6, r2
│ │ │ │  	add	r3, r2
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	add	r2, r7
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r2, r7
│ │ │ │ -	b.n	571608 <spr_noaccess@@Base+0x1b438>
│ │ │ │ +	b.n	571610 <spr_noaccess@@Base+0x1b440>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	571622 <spr_noaccess@@Base+0x1b452>
│ │ │ │ +	beq.n	57162a <spr_noaccess@@Base+0x1b45a>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │  	mov	r7, r0
│ │ │ │ -	ldr	r5, [pc, #164]	@ (57164c <spr_noaccess@@Base+0x1b47c>)
│ │ │ │ +	ldr	r5, [pc, #164]	@ (571654 <spr_noaccess@@Base+0x1b484>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r0, r7
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #104]	@ (571644 <spr_noaccess@@Base+0x1b474>)
│ │ │ │ +	ldr	r2, [pc, #104]	@ (57164c <spr_noaccess@@Base+0x1b47c>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #108]	@ (571650 <spr_noaccess@@Base+0x1b480>)
│ │ │ │ +	ldr	r1, [pc, #108]	@ (571658 <spr_noaccess@@Base+0x1b488>)
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	add	r1, pc
│ │ │ │ -	ldr	r2, [pc, #80]	@ (571638 <spr_noaccess@@Base+0x1b468>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (571640 <spr_noaccess@@Base+0x1b470>)
│ │ │ │  	addw	r1, r1, #2412	@ 0x96c
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	adds	r0, r7, r2
│ │ │ │  	add	r3, r2
│ │ │ │ @@ -1234233,117 +1234237,117 @@
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	bcc.n	57164c <spr_noaccess@@Base+0x1b47c>
│ │ │ │ +	bcc.n	571644 <spr_noaccess@@Base+0x1b474>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	bcs.n	57155c <spr_noaccess@@Base+0x1b38c>
│ │ │ │ +	bcs.n	571554 <spr_noaccess@@Base+0x1b384>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	str	r4, [sp, #248]	@ 0xf8
│ │ │ │ +	str	r4, [sp, #216]	@ 0xd8
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldrh	r4, [r3, r4]
│ │ │ │ +	ldrh	r4, [r2, r4]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	stcl	0, cr0, [r6, #292]	@ 0x124
│ │ │ │ -	ldrh	r2, [r4, r2]
│ │ │ │ +	ldc	0, cr0, [lr, #292]!	@ 0x124
│ │ │ │ +	ldrh	r2, [r3, r2]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	stcl	0, cr0, [ip, #-292]	@ 0xfffffedc
│ │ │ │ +	stcl	0, cr0, [r4, #-292]	@ 0xfffffedc
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #308]	@ (57179c <spr_noaccess@@Base+0x1b5cc>)
│ │ │ │ +	ldr	r3, [pc, #308]	@ (5717a4 <spr_noaccess@@Base+0x1b5d4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	add	r3, pc
│ │ │ │  	lsls	r1, r1, #31
│ │ │ │ -	bpl.n	5716f0 <spr_noaccess@@Base+0x1b520>
│ │ │ │ +	bpl.n	5716f8 <spr_noaccess@@Base+0x1b528>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.w	571782 <spr_noaccess@@Base+0x1b5b2>
│ │ │ │ +	beq.w	57178a <spr_noaccess@@Base+0x1b5ba>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │  	mov	r6, r0
│ │ │ │ -	ldr	r5, [pc, #272]	@ (5717a0 <spr_noaccess@@Base+0x1b5d0>)
│ │ │ │ +	ldr	r5, [pc, #272]	@ (5717a8 <spr_noaccess@@Base+0x1b5d8>)
│ │ │ │  	mov	r0, r7
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r0, r6
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #228]	@ (5717a4 <spr_noaccess@@Base+0x1b5d4>)
│ │ │ │ +	ldr	r2, [pc, #228]	@ (5717ac <spr_noaccess@@Base+0x1b5dc>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #224]	@ (5717a8 <spr_noaccess@@Base+0x1b5d8>)
│ │ │ │ +	ldr	r1, [pc, #224]	@ (5717b0 <spr_noaccess@@Base+0x1b5e0>)
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	add	r1, pc
│ │ │ │ -	ldr	r2, [pc, #196]	@ (571794 <spr_noaccess@@Base+0x1b5c4>)
│ │ │ │ +	ldr	r2, [pc, #196]	@ (57179c <spr_noaccess@@Base+0x1b5cc>)
│ │ │ │  	add.w	r1, r1, #2544	@ 0x9f0
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	adds	r0, r6, r2
│ │ │ │  	add	r3, r2
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	add	r2, r7
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r2, r7
│ │ │ │ -	b.n	571768 <spr_noaccess@@Base+0x1b598>
│ │ │ │ +	b.n	571770 <spr_noaccess@@Base+0x1b5a0>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	571782 <spr_noaccess@@Base+0x1b5b2>
│ │ │ │ +	beq.n	57178a <spr_noaccess@@Base+0x1b5ba>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │  	mov	r7, r0
│ │ │ │ -	ldr	r5, [pc, #164]	@ (5717ac <spr_noaccess@@Base+0x1b5dc>)
│ │ │ │ +	ldr	r5, [pc, #164]	@ (5717b4 <spr_noaccess@@Base+0x1b5e4>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r0, r7
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #104]	@ (5717a4 <spr_noaccess@@Base+0x1b5d4>)
│ │ │ │ +	ldr	r2, [pc, #104]	@ (5717ac <spr_noaccess@@Base+0x1b5dc>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #108]	@ (5717b0 <spr_noaccess@@Base+0x1b5e0>)
│ │ │ │ +	ldr	r1, [pc, #108]	@ (5717b8 <spr_noaccess@@Base+0x1b5e8>)
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	add	r1, pc
│ │ │ │ -	ldr	r2, [pc, #80]	@ (571798 <spr_noaccess@@Base+0x1b5c8>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (5717a0 <spr_noaccess@@Base+0x1b5d0>)
│ │ │ │  	addw	r1, r1, #2676	@ 0xa74
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	adds	r0, r7, r2
│ │ │ │  	add	r3, r2
│ │ │ │ @@ -1234362,117 +1234366,117 @@
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	bne.n	5716ec <spr_noaccess@@Base+0x1b51c>
│ │ │ │ +	bne.n	5716e4 <spr_noaccess@@Base+0x1b514>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	bne.n	5717fc <spr_noaccess@@Base+0x1b62c>
│ │ │ │ +	bne.n	5717f4 <spr_noaccess@@Base+0x1b624>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	str	r2, [sp, #888]	@ 0x378
│ │ │ │ +	str	r2, [sp, #856]	@ 0x358
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldr	r4, [r7, r6]
│ │ │ │ +	ldr	r4, [r6, r6]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	stcl	0, cr0, [r6], #-292	@ 0xfffffedc
│ │ │ │ -	ldr	r2, [r0, r5]
│ │ │ │ +	mrrc	0, 4, r0, lr, cr9
│ │ │ │ +	ldr	r2, [r7, r4]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xebec0049
│ │ │ │ +			@ <UNDEFINED> instruction: 0xebe40049
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #308]	@ (5718fc <spr_noaccess@@Base+0x1b72c>)
│ │ │ │ +	ldr	r3, [pc, #308]	@ (571904 <spr_noaccess@@Base+0x1b734>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	add	r3, pc
│ │ │ │  	lsls	r1, r1, #31
│ │ │ │ -	bpl.n	571850 <spr_noaccess@@Base+0x1b680>
│ │ │ │ +	bpl.n	571858 <spr_noaccess@@Base+0x1b688>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.w	5718e2 <spr_noaccess@@Base+0x1b712>
│ │ │ │ +	beq.w	5718ea <spr_noaccess@@Base+0x1b71a>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │  	mov	r6, r0
│ │ │ │ -	ldr	r5, [pc, #272]	@ (571900 <spr_noaccess@@Base+0x1b730>)
│ │ │ │ +	ldr	r5, [pc, #272]	@ (571908 <spr_noaccess@@Base+0x1b738>)
│ │ │ │  	mov	r0, r7
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r0, r6
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #228]	@ (571904 <spr_noaccess@@Base+0x1b734>)
│ │ │ │ +	ldr	r2, [pc, #228]	@ (57190c <spr_noaccess@@Base+0x1b73c>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #224]	@ (571908 <spr_noaccess@@Base+0x1b738>)
│ │ │ │ +	ldr	r1, [pc, #224]	@ (571910 <spr_noaccess@@Base+0x1b740>)
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	add	r1, pc
│ │ │ │ -	ldr	r2, [pc, #196]	@ (5718f4 <spr_noaccess@@Base+0x1b724>)
│ │ │ │ +	ldr	r2, [pc, #196]	@ (5718fc <spr_noaccess@@Base+0x1b72c>)
│ │ │ │  	addw	r1, r1, #2808	@ 0xaf8
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	adds	r0, r6, r2
│ │ │ │  	add	r3, r2
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	add	r2, r7
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r2, r7
│ │ │ │ -	b.n	5718c8 <spr_noaccess@@Base+0x1b6f8>
│ │ │ │ +	b.n	5718d0 <spr_noaccess@@Base+0x1b700>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5718e2 <spr_noaccess@@Base+0x1b712>
│ │ │ │ +	beq.n	5718ea <spr_noaccess@@Base+0x1b71a>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │  	mov	r7, r0
│ │ │ │ -	ldr	r5, [pc, #164]	@ (57190c <spr_noaccess@@Base+0x1b73c>)
│ │ │ │ +	ldr	r5, [pc, #164]	@ (571914 <spr_noaccess@@Base+0x1b744>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r0, r7
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #104]	@ (571904 <spr_noaccess@@Base+0x1b734>)
│ │ │ │ +	ldr	r2, [pc, #104]	@ (57190c <spr_noaccess@@Base+0x1b73c>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #108]	@ (571910 <spr_noaccess@@Base+0x1b740>)
│ │ │ │ +	ldr	r1, [pc, #108]	@ (571918 <spr_noaccess@@Base+0x1b748>)
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	add	r1, pc
│ │ │ │ -	ldr	r2, [pc, #80]	@ (5718f8 <spr_noaccess@@Base+0x1b728>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (571900 <spr_noaccess@@Base+0x1b730>)
│ │ │ │  	addw	r1, r1, #2940	@ 0xb7c
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	adds	r0, r7, r2
│ │ │ │  	add	r3, r2
│ │ │ │ @@ -1234491,55 +1234495,55 @@
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	beq.n	57198c <spr_noaccess@@Base+0x1b7bc>
│ │ │ │ +	beq.n	571984 <spr_noaccess@@Base+0x1b7b4>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldmia	r7, {r4, r6, r7}
│ │ │ │ +	ldmia	r7, {r3, r6, r7}
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	str	r1, [sp, #504]	@ 0x1f8
│ │ │ │ +	str	r1, [sp, #472]	@ 0x1d8
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldr	r4, [r3, r1]
│ │ │ │ +	ldr	r4, [r2, r1]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add.w	r0, r6, r9, lsl #1
│ │ │ │ -	ldrsb	r2, [r4, r7]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xeafe0049
│ │ │ │ +	ldrsb	r2, [r3, r7]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	eor.w	r0, ip, r9, lsl #1
│ │ │ │ +	eor.w	r0, r4, r9, lsl #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr.w	r5, [r0, #144]	@ 0x90
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r4, [pc, #200]	@ (5719f4 <spr_noaccess@@Base+0x1b824>)
│ │ │ │ +	ldr	r4, [pc, #200]	@ (5719fc <spr_noaccess@@Base+0x1b82c>)
│ │ │ │  	and.w	ip, r5, #524288	@ 0x80000
│ │ │ │  	add	r4, pc
│ │ │ │  	cmp.w	ip, #0
│ │ │ │ -	beq.n	5719c6 <spr_noaccess@@Base+0x1b7f6>
│ │ │ │ +	beq.n	5719ce <spr_noaccess@@Base+0x1b7fe>
│ │ │ │  	ldrb.w	ip, [r0, #109]	@ 0x6d
│ │ │ │  	mov	lr, r0
│ │ │ │  	mov	r9, r3
│ │ │ │  	cmp.w	ip, #0
│ │ │ │ -	beq.n	5719d8 <spr_noaccess@@Base+0x1b808>
│ │ │ │ +	beq.n	5719e0 <spr_noaccess@@Base+0x1b810>
│ │ │ │  	ldr.w	ip, [r1, #4]
│ │ │ │  	rsb	r2, r2, #16
│ │ │ │  	cmp	ip, r2
│ │ │ │ -	ble.n	57196e <spr_noaccess@@Base+0x1b79e>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (5719f8 <spr_noaccess@@Base+0x1b828>)
│ │ │ │ +	ble.n	571976 <spr_noaccess@@Base+0x1b7a6>
│ │ │ │ +	ldr	r1, [pc, #164]	@ (571a00 <spr_noaccess@@Base+0x1b830>)
│ │ │ │  	ldr	r3, [r4, r1]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	lsls	r3, r3, #20
│ │ │ │ -	bmi.n	5719e2 <spr_noaccess@@Base+0x1b812>
│ │ │ │ +	bmi.n	5719ea <spr_noaccess@@Base+0x1b81a>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │ @@ -1234548,15 +1234552,15 @@
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r1, [sp, #4]
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr	r2, [r1, #8]
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r1, [pc, #116]	@ (5719fc <spr_noaccess@@Base+0x1b82c>)
│ │ │ │ +	ldr	r1, [pc, #116]	@ (571a04 <spr_noaccess@@Base+0x1b834>)
│ │ │ │  	movw	r3, #42152	@ 0xa4a8
│ │ │ │  	ldr	r2, [sp, #4]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r4, [r4, r1]
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ @@ -1234572,49 +1234576,49 @@
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #4]
│ │ │ │  	ldr	r0, [r4, #0]
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r1, r6
│ │ │ │  	blx	r9
│ │ │ │ -	b.n	57195c <spr_noaccess@@Base+0x1b78c>
│ │ │ │ +	b.n	571964 <spr_noaccess@@Base+0x1b794>
│ │ │ │  	mov	r0, ip
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	57195c <spr_noaccess@@Base+0x1b78c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	571964 <spr_noaccess@@Base+0x1b794>
│ │ │ │  	ldr	r1, [r0, #80]	@ 0x50
│ │ │ │  	mov	r3, r2
│ │ │ │ -	ldr	r0, [pc, #24]	@ (571a00 <spr_noaccess@@Base+0x1b830>)
│ │ │ │ +	ldr	r0, [pc, #24]	@ (571a08 <spr_noaccess@@Base+0x1b838>)
│ │ │ │  	mov	r2, ip
│ │ │ │  	add	r0, pc
│ │ │ │  	bl	7235d4 <qemu_log@@Base>
│ │ │ │ -	b.n	57195c <spr_noaccess@@Base+0x1b78c>
│ │ │ │ +	b.n	571964 <spr_noaccess@@Base+0x1b794>
│ │ │ │  	nop
│ │ │ │ -	str	r0, [sp, #112]	@ 0x70
│ │ │ │ +	str	r0, [sp, #80]	@ 0x50
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	orrs	r4, r5
│ │ │ │  	movs	r0, r0
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bge.n	5719d8 <spr_noaccess@@Base+0x1b808>
│ │ │ │ +	bge.n	5719d0 <spr_noaccess@@Base+0x1b800>
│ │ │ │  	movs	r4, r4
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r4, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r6, [pc, #208]	@ (571aec <spr_noaccess@@Base+0x1b91c>)
│ │ │ │ +	ldr	r6, [pc, #208]	@ (571af4 <spr_noaccess@@Base+0x1b924>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r6, pc
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r0, r7
│ │ │ │ @@ -1234630,15 +1234634,15 @@
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4cb2d8 <tcg_gen_mul_i32@@Base>
│ │ │ │  	ldr.w	r1, [r6, r8, lsl #2]
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4ca4f8 <tcg_gen_sub_i32@@Base>
│ │ │ │  	lsls	r3, r4, #31
│ │ │ │ -	bmi.n	571a78 <spr_noaccess@@Base+0x1b8a8>
│ │ │ │ +	bmi.n	571a80 <spr_noaccess@@Base+0x1b8b0>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1234680,23 +1234684,23 @@
│ │ │ │  	ldr.w	r1, [r6, #128]	@ 0x80
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	ldrsb	r4, [r5, r0]
│ │ │ │ +	ldrsb	r4, [r4, r0]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r4, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r6, [pc, #208]	@ (571bd8 <spr_noaccess@@Base+0x1ba08>)
│ │ │ │ +	ldr	r6, [pc, #208]	@ (571be0 <spr_noaccess@@Base+0x1ba10>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r6, pc
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r0, r7
│ │ │ │ @@ -1234712,15 +1234716,15 @@
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4cb2d8 <tcg_gen_mul_i32@@Base>
│ │ │ │  	ldr.w	r1, [r6, r8, lsl #2]
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	lsls	r3, r4, #31
│ │ │ │ -	bmi.n	571b64 <spr_noaccess@@Base+0x1b994>
│ │ │ │ +	bmi.n	571b6c <spr_noaccess@@Base+0x1b99c>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1234762,23 +1234766,23 @@
│ │ │ │  	ldr.w	r1, [r6, #128]	@ 0x80
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	strb	r0, [r0, r5]
│ │ │ │ +	strb	r0, [r7, r4]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r4, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r6, [pc, #208]	@ (571cc4 <spr_noaccess@@Base+0x1baf4>)
│ │ │ │ +	ldr	r6, [pc, #208]	@ (571ccc <spr_noaccess@@Base+0x1bafc>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r6, pc
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r0, r7
│ │ │ │ @@ -1234794,15 +1234798,15 @@
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4cb2d8 <tcg_gen_mul_i32@@Base>
│ │ │ │  	ldr.w	r1, [r6, r8, lsl #2]
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	lsls	r3, r4, #31
│ │ │ │ -	bmi.n	571c50 <spr_noaccess@@Base+0x1ba80>
│ │ │ │ +	bmi.n	571c58 <spr_noaccess@@Base+0x1ba88>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1234844,23 +1234848,23 @@
│ │ │ │  	ldr.w	r1, [r6, #128]	@ 0x80
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	strb	r4, [r2, r1]
│ │ │ │ +	strb	r4, [r1, r1]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r4, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r6, [pc, #208]	@ (571db0 <spr_noaccess@@Base+0x1bbe0>)
│ │ │ │ +	ldr	r6, [pc, #208]	@ (571db8 <spr_noaccess@@Base+0x1bbe8>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r6, pc
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r0, r7
│ │ │ │ @@ -1234876,15 +1234880,15 @@
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ccbb4 <tcg_gen_ext16u_i32@@Base>
│ │ │ │  	ldr.w	r0, [r6, r8, lsl #2]
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r1, r7
│ │ │ │  	bl	4cb2d8 <tcg_gen_mul_i32@@Base>
│ │ │ │  	lsls	r3, r4, #31
│ │ │ │ -	bmi.n	571d3c <spr_noaccess@@Base+0x1bb6c>
│ │ │ │ +	bmi.n	571d44 <spr_noaccess@@Base+0x1bb74>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1234926,23 +1234930,23 @@
│ │ │ │  	ldr.w	r1, [r6, #128]	@ 0x80
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	strh	r0, [r5, r5]
│ │ │ │ +	strh	r0, [r4, r5]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r4, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r6, [pc, #208]	@ (571e9c <spr_noaccess@@Base+0x1bccc>)
│ │ │ │ +	ldr	r6, [pc, #208]	@ (571ea4 <spr_noaccess@@Base+0x1bcd4>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r6, pc
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r0, r7
│ │ │ │ @@ -1234958,15 +1234962,15 @@
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ccb24 <tcg_gen_ext16s_i32@@Base>
│ │ │ │  	ldr.w	r0, [r6, r8, lsl #2]
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r1, r7
│ │ │ │  	bl	4cb2d8 <tcg_gen_mul_i32@@Base>
│ │ │ │  	lsls	r3, r4, #31
│ │ │ │ -	bmi.n	571e28 <spr_noaccess@@Base+0x1bc58>
│ │ │ │ +	bmi.n	571e30 <spr_noaccess@@Base+0x1bc60>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1235008,23 +1235012,23 @@
│ │ │ │  	ldr.w	r1, [r6, #128]	@ 0x80
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	strh	r4, [r7, r1]
│ │ │ │ +	strh	r4, [r6, r1]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r5, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r6, [pc, #216]	@ (571f90 <spr_noaccess@@Base+0x1bdc0>)
│ │ │ │ +	ldr	r6, [pc, #216]	@ (571f98 <spr_noaccess@@Base+0x1bdc8>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r6, pc
│ │ │ │  	ubfx	r3, r5, #16, #5
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r0, r7
│ │ │ │ @@ -1235044,15 +1235048,15 @@
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4cb2d8 <tcg_gen_mul_i32@@Base>
│ │ │ │  	ldr.w	r1, [r6, r8, lsl #2]
│ │ │ │  	mov	r2, r4
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4ca4f8 <tcg_gen_sub_i32@@Base>
│ │ │ │  	lsls	r3, r5, #31
│ │ │ │ -	bmi.n	571f1e <spr_noaccess@@Base+0x1bd4e>
│ │ │ │ +	bmi.n	571f26 <spr_noaccess@@Base+0x1bd56>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1235093,23 +1235097,23 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r6, #128]	@ 0x80
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	str	r0, [r2, r6]
│ │ │ │ +	str	r0, [r1, r6]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r5, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r6, [pc, #216]	@ (572084 <spr_noaccess@@Base+0x1beb4>)
│ │ │ │ +	ldr	r6, [pc, #216]	@ (57208c <spr_noaccess@@Base+0x1bebc>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r6, pc
│ │ │ │  	ubfx	r3, r5, #16, #5
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r0, r7
│ │ │ │ @@ -1235129,15 +1235133,15 @@
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4cb2d8 <tcg_gen_mul_i32@@Base>
│ │ │ │  	ldr.w	r1, [r6, r8, lsl #2]
│ │ │ │  	mov	r2, r4
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	lsls	r3, r5, #31
│ │ │ │ -	bmi.n	572012 <spr_noaccess@@Base+0x1be42>
│ │ │ │ +	bmi.n	57201a <spr_noaccess@@Base+0x1be4a>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1235178,23 +1235182,23 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r6, #128]	@ 0x80
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	str	r4, [r3, r2]
│ │ │ │ +	str	r4, [r2, r2]
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r5, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r6, [pc, #216]	@ (572178 <spr_noaccess@@Base+0x1bfa8>)
│ │ │ │ +	ldr	r6, [pc, #216]	@ (572180 <spr_noaccess@@Base+0x1bfb0>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r6, pc
│ │ │ │  	ubfx	r3, r5, #16, #5
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r0, r7
│ │ │ │ @@ -1235214,15 +1235218,15 @@
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4cb2d8 <tcg_gen_mul_i32@@Base>
│ │ │ │  	ldr.w	r1, [r6, r8, lsl #2]
│ │ │ │  	mov	r2, r4
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	lsls	r3, r5, #31
│ │ │ │ -	bmi.n	572106 <spr_noaccess@@Base+0x1bf36>
│ │ │ │ +	bmi.n	57210e <spr_noaccess@@Base+0x1bf3e>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1235263,23 +1235267,23 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r6, #128]	@ 0x80
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	ldr	r7, [pc, #672]	@ (57241c <spr_noaccess@@Base+0x1c24c>)
│ │ │ │ +	ldr	r7, [pc, #640]	@ (572404 <spr_noaccess@@Base+0x1c234>)
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r4, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r7, [pc, #216]	@ (57226c <spr_noaccess@@Base+0x1c09c>)
│ │ │ │ +	ldr	r7, [pc, #216]	@ (572274 <spr_noaccess@@Base+0x1c0a4>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r7, pc
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │  	mov	r6, r0
│ │ │ │  	movs	r2, #16
│ │ │ │ @@ -1235299,15 +1235303,15 @@
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4ccbb4 <tcg_gen_ext16u_i32@@Base>
│ │ │ │  	ldr.w	r0, [r7, r8, lsl #2]
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	4cb2d8 <tcg_gen_mul_i32@@Base>
│ │ │ │  	lsls	r3, r4, #31
│ │ │ │ -	bmi.n	5721fa <spr_noaccess@@Base+0x1c02a>
│ │ │ │ +	bmi.n	572202 <spr_noaccess@@Base+0x1c032>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1235348,23 +1235352,23 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r7, #128]	@ 0x80
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	ldr	r6, [pc, #720]	@ (572540 <spr_noaccess@@Base+0x1c370>)
│ │ │ │ +	ldr	r6, [pc, #688]	@ (572528 <spr_noaccess@@Base+0x1c358>)
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r4, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r7, [pc, #216]	@ (572360 <spr_noaccess@@Base+0x1c190>)
│ │ │ │ +	ldr	r7, [pc, #216]	@ (572368 <spr_noaccess@@Base+0x1c198>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r7, pc
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │  	mov	r6, r0
│ │ │ │  	movs	r2, #16
│ │ │ │ @@ -1235384,15 +1235388,15 @@
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4ccb24 <tcg_gen_ext16s_i32@@Base>
│ │ │ │  	ldr.w	r0, [r7, r8, lsl #2]
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	4cb2d8 <tcg_gen_mul_i32@@Base>
│ │ │ │  	lsls	r3, r4, #31
│ │ │ │ -	bmi.n	5722ee <spr_noaccess@@Base+0x1c11e>
│ │ │ │ +	bmi.n	5722f6 <spr_noaccess@@Base+0x1c126>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1235433,59 +1235437,59 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r7, #128]	@ 0x80
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	ldr	r5, [pc, #768]	@ (572664 <spr_noaccess@@Base+0x1c494>)
│ │ │ │ +	ldr	r5, [pc, #736]	@ (57264c <spr_noaccess@@Base+0x1c47c>)
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #160]	@ (57240c <spr_noaccess@@Base+0x1c23c>)
│ │ │ │ +	ldr	r1, [pc, #160]	@ (572414 <spr_noaccess@@Base+0x1c244>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	572400 <spr_noaccess@@Base+0x1c230>
│ │ │ │ +	beq.n	572408 <spr_noaccess@@Base+0x1c238>
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	sub	sp, #28
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #124]	@ 572410 <spr_noaccess@@Base+0x1c240>
│ │ │ │ +	ldr.w	ip, [pc, #124]	@ 572418 <spr_noaccess@@Base+0x1c248>
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r1, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #16]
│ │ │ │ -	ldr	r2, [pc, #88]	@ (572408 <spr_noaccess@@Base+0x1c238>)
│ │ │ │ +	ldr	r2, [pc, #88]	@ (572410 <spr_noaccess@@Base+0x1c240>)
│ │ │ │  	mrc	15, 0, ip, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #96]	@ (572414 <spr_noaccess@@Base+0x1c244>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (57241c <spr_noaccess@@Base+0x1c24c>)
│ │ │ │  	ldr	r3, [r3, #84]	@ 0x54
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	ldr.w	r2, [ip, r2]
│ │ │ │  	ubfx	ip, r3, #16, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r0, r2
│ │ │ │  	ldr.w	ip, [r1, ip, lsl #2]
│ │ │ │  	ldr.w	r1, [r1, r3, lsl #2]
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	add.w	r3, r2, ip
│ │ │ │ -	ldr	r0, [pc, #60]	@ (572418 <spr_noaccess@@Base+0x1c248>)
│ │ │ │ +	ldr	r0, [pc, #60]	@ (572420 <spr_noaccess@@Base+0x1c250>)
│ │ │ │  	add	r2, r1
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #3072	@ 0xc00
│ │ │ │  	ldr.w	r0, [r0, #3072]	@ 0xc00
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │ @@ -1235493,68 +1235497,68 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	stmia	r4!, {r1, r2, r6, r7}
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	stmia	r4!, {r1, r2, r3, r4, r5, r7}
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strh	r2, [r4, #46]	@ 0x2e
│ │ │ │ +	strh	r2, [r3, #46]	@ 0x2e
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r4, [pc, #600]	@ (572670 <spr_noaccess@@Base+0x1c4a0>)
│ │ │ │ +	ldr	r4, [pc, #568]	@ (572658 <spr_noaccess@@Base+0x1c488>)
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	svc	82	@ 0x52
│ │ │ │ +	svc	74	@ 0x4a
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #160]	@ (5724c4 <spr_noaccess@@Base+0x1c2f4>)
│ │ │ │ +	ldr	r1, [pc, #160]	@ (5724cc <spr_noaccess@@Base+0x1c2fc>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5724b8 <spr_noaccess@@Base+0x1c2e8>
│ │ │ │ +	beq.n	5724c0 <spr_noaccess@@Base+0x1c2f0>
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	sub	sp, #28
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #124]	@ 5724c8 <spr_noaccess@@Base+0x1c2f8>
│ │ │ │ +	ldr.w	ip, [pc, #124]	@ 5724d0 <spr_noaccess@@Base+0x1c300>
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r1, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #16]
│ │ │ │ -	ldr	r2, [pc, #88]	@ (5724c0 <spr_noaccess@@Base+0x1c2f0>)
│ │ │ │ +	ldr	r2, [pc, #88]	@ (5724c8 <spr_noaccess@@Base+0x1c2f8>)
│ │ │ │  	mrc	15, 0, ip, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #96]	@ (5724cc <spr_noaccess@@Base+0x1c2fc>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (5724d4 <spr_noaccess@@Base+0x1c304>)
│ │ │ │  	ldr	r3, [r3, #84]	@ 0x54
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	ldr.w	r2, [ip, r2]
│ │ │ │  	ubfx	ip, r3, #16, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r0, r2
│ │ │ │  	ldr.w	ip, [r1, ip, lsl #2]
│ │ │ │  	ldr.w	r1, [r1, r3, lsl #2]
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	add.w	r3, r2, ip
│ │ │ │ -	ldr	r0, [pc, #60]	@ (5724d0 <spr_noaccess@@Base+0x1c300>)
│ │ │ │ +	ldr	r0, [pc, #60]	@ (5724d8 <spr_noaccess@@Base+0x1c308>)
│ │ │ │  	add	r2, r1
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3204	@ 0xc84
│ │ │ │  	ldr.w	r0, [r0, #3204]	@ 0xc84
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │ @@ -1235562,68 +1235566,68 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	stmia	r4!, {r1, r2, r3}
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	stmia	r4!, {r1, r2}
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strh	r2, [r5, #40]	@ 0x28
│ │ │ │ +	strh	r2, [r4, #40]	@ 0x28
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r3, [pc, #888]	@ (572848 <spr_noaccess@@Base+0x1c678>)
│ │ │ │ +	ldr	r3, [pc, #856]	@ (572830 <spr_noaccess@@Base+0x1c660>)
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	udf	#154	@ 0x9a
│ │ │ │ +	udf	#146	@ 0x92
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #160]	@ (57257c <spr_noaccess@@Base+0x1c3ac>)
│ │ │ │ +	ldr	r1, [pc, #160]	@ (572584 <spr_noaccess@@Base+0x1c3b4>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	572570 <spr_noaccess@@Base+0x1c3a0>
│ │ │ │ +	beq.n	572578 <spr_noaccess@@Base+0x1c3a8>
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	sub	sp, #28
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #124]	@ 572580 <spr_noaccess@@Base+0x1c3b0>
│ │ │ │ +	ldr.w	ip, [pc, #124]	@ 572588 <spr_noaccess@@Base+0x1c3b8>
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r1, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #16]
│ │ │ │ -	ldr	r2, [pc, #88]	@ (572578 <spr_noaccess@@Base+0x1c3a8>)
│ │ │ │ +	ldr	r2, [pc, #88]	@ (572580 <spr_noaccess@@Base+0x1c3b0>)
│ │ │ │  	mrc	15, 0, ip, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #96]	@ (572584 <spr_noaccess@@Base+0x1c3b4>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (57258c <spr_noaccess@@Base+0x1c3bc>)
│ │ │ │  	ldr	r3, [r3, #84]	@ 0x54
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	ldr.w	r2, [ip, r2]
│ │ │ │  	ubfx	ip, r3, #16, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r0, r2
│ │ │ │  	ldr.w	ip, [r1, ip, lsl #2]
│ │ │ │  	ldr.w	r1, [r1, r3, lsl #2]
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	add.w	r3, r2, ip
│ │ │ │ -	ldr	r0, [pc, #60]	@ (572588 <spr_noaccess@@Base+0x1c3b8>)
│ │ │ │ +	ldr	r0, [pc, #60]	@ (572590 <spr_noaccess@@Base+0x1c3c0>)
│ │ │ │  	add	r2, r1
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3336	@ 0xd08
│ │ │ │  	ldr.w	r0, [r0, #3336]	@ 0xd08
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │ @@ -1235631,68 +1235635,68 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	stmia	r3!, {r1, r2, r4, r6}
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	stmia	r3!, {r1, r2, r3, r6}
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strh	r2, [r6, #34]	@ 0x22
│ │ │ │ +	strh	r2, [r5, #34]	@ 0x22
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r3, [pc, #152]	@ (572620 <spr_noaccess@@Base+0x1c450>)
│ │ │ │ +	ldr	r3, [pc, #120]	@ (572608 <spr_noaccess@@Base+0x1c438>)
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	ble.n	572550 <spr_noaccess@@Base+0x1c380>
│ │ │ │ +	ble.n	572548 <spr_noaccess@@Base+0x1c378>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #160]	@ (572634 <spr_noaccess@@Base+0x1c464>)
│ │ │ │ +	ldr	r1, [pc, #160]	@ (57263c <spr_noaccess@@Base+0x1c46c>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	572628 <spr_noaccess@@Base+0x1c458>
│ │ │ │ +	beq.n	572630 <spr_noaccess@@Base+0x1c460>
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	sub	sp, #28
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #124]	@ 572638 <spr_noaccess@@Base+0x1c468>
│ │ │ │ +	ldr.w	ip, [pc, #124]	@ 572640 <spr_noaccess@@Base+0x1c470>
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r1, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #16]
│ │ │ │ -	ldr	r2, [pc, #88]	@ (572630 <spr_noaccess@@Base+0x1c460>)
│ │ │ │ +	ldr	r2, [pc, #88]	@ (572638 <spr_noaccess@@Base+0x1c468>)
│ │ │ │  	mrc	15, 0, ip, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #96]	@ (57263c <spr_noaccess@@Base+0x1c46c>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (572644 <spr_noaccess@@Base+0x1c474>)
│ │ │ │  	ldr	r3, [r3, #84]	@ 0x54
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	ldr.w	r2, [ip, r2]
│ │ │ │  	ubfx	ip, r3, #16, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r0, r2
│ │ │ │  	ldr.w	ip, [r1, ip, lsl #2]
│ │ │ │  	ldr.w	r1, [r1, r3, lsl #2]
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	add.w	r3, r2, ip
│ │ │ │ -	ldr	r0, [pc, #60]	@ (572640 <spr_noaccess@@Base+0x1c470>)
│ │ │ │ +	ldr	r0, [pc, #60]	@ (572648 <spr_noaccess@@Base+0x1c478>)
│ │ │ │  	add	r2, r1
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3468	@ 0xd8c
│ │ │ │  	ldr.w	r0, [r0, #3468]	@ 0xd8c
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │ @@ -1235700,50 +1235704,50 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	stmia	r2!, {r1, r2, r3, r4, r7}
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	stmia	r2!, {r1, r2, r4, r7}
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strh	r2, [r7, #28]
│ │ │ │ +	strh	r2, [r6, #28]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r2, [pc, #440]	@ (5727f8 <spr_noaccess@@Base+0x1c628>)
│ │ │ │ +	ldr	r2, [pc, #408]	@ (5727e0 <spr_noaccess@@Base+0x1c610>)
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	ble.n	572698 <spr_noaccess@@Base+0x1c4c8>
│ │ │ │ +	ble.n	572690 <spr_noaccess@@Base+0x1c4c0>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r3, r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r4, r1
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │ -	ldr	r6, [pc, #180]	@ (572714 <spr_noaccess@@Base+0x1c544>)
│ │ │ │ +	ldr	r6, [pc, #180]	@ (57271c <spr_noaccess@@Base+0x1c54c>)
│ │ │ │  	mov	r9, r2
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	add	r6, pc
│ │ │ │  	and.w	r3, r3, #524288	@ 0x80000
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	5726f4 <spr_noaccess@@Base+0x1c524>
│ │ │ │ +	beq.n	5726fc <spr_noaccess@@Base+0x1c52c>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	572708 <spr_noaccess@@Base+0x1c538>
│ │ │ │ +	beq.n	572710 <spr_noaccess@@Base+0x1c540>
│ │ │ │  	ldrb	r3, [r4, #8]
│ │ │ │  	ldr	r5, [r4, #0]
│ │ │ │  	cmp	r3, #15
│ │ │ │ -	bhi.n	5726ce <spr_noaccess@@Base+0x1c4fe>
│ │ │ │ +	bhi.n	5726d6 <spr_noaccess@@Base+0x1c506>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #144]	@ (572718 <spr_noaccess@@Base+0x1c548>)
│ │ │ │ +	ldr	r3, [pc, #144]	@ (572720 <spr_noaccess@@Base+0x1c550>)
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	mov	r8, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r7, [r6, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r5, [r4, #4]
│ │ │ │ @@ -1235762,95 +1235766,95 @@
│ │ │ │  	movs	r0, #1
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, r6, r7, r8, r9, pc}
│ │ │ │ -	ldr	r3, [pc, #72]	@ (572718 <spr_noaccess@@Base+0x1c548>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (572720 <spr_noaccess@@Base+0x1c550>)
│ │ │ │  	movw	r2, #41640	@ 0xa2a8
│ │ │ │  	add.w	r2, r2, r5, lsl #4
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r6, [r6, r3]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #0]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	mov	r0, r7
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	b.n	5726ba <spr_noaccess@@Base+0x1c4ea>
│ │ │ │ +	b.n	5726c2 <spr_noaccess@@Base+0x1c4f2>
│ │ │ │  	mov	r0, r3
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, r6, r7, r8, r9, pc}
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	5726ba <spr_noaccess@@Base+0x1c4ea>
│ │ │ │ -	strh	r4, [r4, #22]
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	5726c2 <spr_noaccess@@Base+0x1c4f2>
│ │ │ │ +	strh	r4, [r3, #22]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r6, [pc, #196]	@ (5727f8 <spr_noaccess@@Base+0x1c628>)
│ │ │ │ +	ldr	r6, [pc, #196]	@ (572800 <spr_noaccess@@Base+0x1c630>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r6, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	5727e6 <spr_noaccess@@Base+0x1c616>
│ │ │ │ +	beq.n	5727ee <spr_noaccess@@Base+0x1c61e>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 572758 <spr_noaccess@@Base+0x1c588>
│ │ │ │ +	cbz	r3, 572760 <spr_noaccess@@Base+0x1c590>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #48	@ 0x30
│ │ │ │ -	beq.n	572758 <spr_noaccess@@Base+0x1c588>
│ │ │ │ -	ldr	r3, [pc, #180]	@ (5727fc <spr_noaccess@@Base+0x1c62c>)
│ │ │ │ +	beq.n	572760 <spr_noaccess@@Base+0x1c590>
│ │ │ │ +	ldr	r3, [pc, #180]	@ (572804 <spr_noaccess@@Base+0x1c634>)
│ │ │ │  	movs	r1, #48	@ 0x30
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #48	@ 0x30
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #152]	@ (572800 <spr_noaccess@@Base+0x1c630>)
│ │ │ │ +	ldr	r1, [pc, #152]	@ (572808 <spr_noaccess@@Base+0x1c638>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	ldr.w	r2, [r1, r2, lsl #2]
│ │ │ │ -	cbz	r3, 5727dc <spr_noaccess@@Base+0x1c60c>
│ │ │ │ +	cbz	r3, 5727e4 <spr_noaccess@@Base+0x1c614>
│ │ │ │  	ldr.w	r1, [r1, r3, lsl #2]
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #128]	@ (572804 <spr_noaccess@@Base+0x1c634>)
│ │ │ │ +	ldr	r3, [pc, #128]	@ (57280c <spr_noaccess@@Base+0x1c63c>)
│ │ │ │  	mov	r0, r7
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	ldr	r3, [r6, r3]
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	movw	r3, #41640	@ 0xa2a8
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4d180c <tcg_gen_extrl_i64_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #72]	@ (5727f4 <spr_noaccess@@Base+0x1c624>)
│ │ │ │ +	ldr	r2, [pc, #72]	@ (5727fc <spr_noaccess@@Base+0x1c62c>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	orr.w	r3, r3, #2
│ │ │ │  	ldr	r1, [r1, r2]
│ │ │ │ @@ -1235866,37 +1235870,37 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	mov	r1, r2
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	572782 <spr_noaccess@@Base+0x1c5b2>
│ │ │ │ +	b.n	57278a <spr_noaccess@@Base+0x1c5ba>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	stmia	r0!, {r1, r3, r6, r7}
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	stmia	r0!, {r1, r6, r7}
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strh	r0, [r3, #16]
│ │ │ │ +	strh	r0, [r2, #16]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldr	r1, [pc, #24]	@ (572818 <spr_noaccess@@Base+0x1c648>)
│ │ │ │ +	ldr	r0, [pc, #1016]	@ (572c00 <spr_noaccess@@Base+0x1ca30>)
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	ldr	r0, [pc, #912]	@ (572b94 <spr_noaccess@@Base+0x1c9c4>)
│ │ │ │ +	ldr	r0, [pc, #880]	@ (572b7c <spr_noaccess@@Base+0x1c9ac>)
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r6, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r7, [pc, #228]	@ (572904 <spr_noaccess@@Base+0x1c734>)
│ │ │ │ +	ldr	r7, [pc, #228]	@ (57290c <spr_noaccess@@Base+0x1c73c>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r7, pc
│ │ │ │  	ubfx	r3, r6, #16, #5
│ │ │ │  	mov	r4, r0
│ │ │ │  	movs	r2, #16
│ │ │ │ @@ -1235920,15 +1235924,15 @@
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4cb2d8 <tcg_gen_mul_i32@@Base>
│ │ │ │  	ldr.w	r1, [r7, r8, lsl #2]
│ │ │ │  	mov	r2, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca4f8 <tcg_gen_sub_i32@@Base>
│ │ │ │  	lsls	r3, r6, #31
│ │ │ │ -	bmi.n	572890 <spr_noaccess@@Base+0x1c6c0>
│ │ │ │ +	bmi.n	572898 <spr_noaccess@@Base+0x1c6c8>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1235970,23 +1235974,23 @@
│ │ │ │  	ldr.w	r1, [r7, #128]	@ 0x80
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	ldr	r0, [pc, #160]	@ (5729a8 <spr_noaccess@@Base+0x1c7d8>)
│ │ │ │ +	ldr	r0, [pc, #128]	@ (572990 <spr_noaccess@@Base+0x1c7c0>)
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r6, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r7, [pc, #228]	@ (572a04 <spr_noaccess@@Base+0x1c834>)
│ │ │ │ +	ldr	r7, [pc, #228]	@ (572a0c <spr_noaccess@@Base+0x1c83c>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r7, pc
│ │ │ │  	ubfx	r3, r6, #16, #5
│ │ │ │  	mov	r4, r0
│ │ │ │  	movs	r2, #16
│ │ │ │ @@ -1236010,15 +1236014,15 @@
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4cb2d8 <tcg_gen_mul_i32@@Base>
│ │ │ │  	ldr.w	r1, [r7, r8, lsl #2]
│ │ │ │  	mov	r2, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	lsls	r3, r6, #31
│ │ │ │ -	bmi.n	572990 <spr_noaccess@@Base+0x1c7c0>
│ │ │ │ +	bmi.n	572998 <spr_noaccess@@Base+0x1c7c8>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1236060,23 +1236064,23 @@
│ │ │ │  	ldr.w	r1, [r7, #128]	@ 0x80
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	bx	r5
│ │ │ │ +	bx	r4
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r6, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r7, [pc, #228]	@ (572b04 <spr_noaccess@@Base+0x1c934>)
│ │ │ │ +	ldr	r7, [pc, #228]	@ (572b0c <spr_noaccess@@Base+0x1c93c>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r7, pc
│ │ │ │  	ubfx	r3, r6, #16, #5
│ │ │ │  	mov	r4, r0
│ │ │ │  	movs	r2, #16
│ │ │ │ @@ -1236100,15 +1236104,15 @@
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4cb2d8 <tcg_gen_mul_i32@@Base>
│ │ │ │  	ldr.w	r1, [r7, r8, lsl #2]
│ │ │ │  	mov	r2, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	lsls	r3, r6, #31
│ │ │ │ -	bmi.n	572a90 <spr_noaccess@@Base+0x1c8c0>
│ │ │ │ +	bmi.n	572a98 <spr_noaccess@@Base+0x1c8c8>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1236150,33 +1236154,33 @@
│ │ │ │  	ldr.w	r1, [r7, #128]	@ 0x80
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	mov	r0, r5
│ │ │ │ +	mov	r0, r4
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #164]	@ (572bb4 <spr_noaccess@@Base+0x1c9e4>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (572bbc <spr_noaccess@@Base+0x1c9ec>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	572ba8 <spr_noaccess@@Base+0x1c9d8>
│ │ │ │ +	beq.n	572bb0 <spr_noaccess@@Base+0x1c9e0>
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldrh.w	r2, [r0, #86]	@ 0x56
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #128]	@ 572bb8 <spr_noaccess@@Base+0x1c9e8>
│ │ │ │ +	ldr.w	ip, [pc, #128]	@ 572bc0 <spr_noaccess@@Base+0x1c9f0>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r4, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1236188,17 +1236192,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #64]	@ (572bb0 <spr_noaccess@@Base+0x1c9e0>)
│ │ │ │ +	ldr	r3, [pc, #64]	@ (572bb8 <spr_noaccess@@Base+0x1c9e8>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #68]	@ (572bbc <spr_noaccess@@Base+0x1c9ec>)
│ │ │ │ +	ldr	r1, [pc, #68]	@ (572bc4 <spr_noaccess@@Base+0x1c9f4>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #3600	@ 0xe10
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ @@ -1236212,40 +1236216,40 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	pop	{r1, r2, pc}
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	pop	{r1, r2, r3, r4, r5, r6, r7}
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldrb	r6, [r7, #24]
│ │ │ │ +	ldrb	r6, [r6, #24]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bvc.n	572b2c <spr_noaccess@@Base+0x1c95c>
│ │ │ │ +	bvc.n	572b24 <spr_noaccess@@Base+0x1c954>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #164]	@ (572c6c <spr_noaccess@@Base+0x1ca9c>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (572c74 <spr_noaccess@@Base+0x1caa4>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	572c5e <spr_noaccess@@Base+0x1ca8e>
│ │ │ │ +	beq.n	572c66 <spr_noaccess@@Base+0x1ca96>
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #128]	@ 572c70 <spr_noaccess@@Base+0x1caa0>
│ │ │ │ +	ldr.w	ip, [pc, #128]	@ 572c78 <spr_noaccess@@Base+0x1caa8>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r4, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1236257,17 +1236261,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #64]	@ (572c68 <spr_noaccess@@Base+0x1ca98>)
│ │ │ │ +	ldr	r3, [pc, #64]	@ (572c70 <spr_noaccess@@Base+0x1caa0>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #72]	@ (572c74 <spr_noaccess@@Base+0x1caa4>)
│ │ │ │ +	ldr	r1, [pc, #72]	@ (572c7c <spr_noaccess@@Base+0x1caac>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	addw	r1, r1, #3732	@ 0xe94
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ @@ -1236281,41 +1236285,41 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	pop	{r4, r6}
│ │ │ │ +	pop	{r3, r6}
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldrb	r6, [r0, #22]
│ │ │ │ +	ldrb	r6, [r7, #21]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bvc.n	572c78 <spr_noaccess@@Base+0x1caa8>
│ │ │ │ +	bvs.n	572c70 <spr_noaccess@@Base+0x1caa0>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #164]	@ (572d24 <spr_noaccess@@Base+0x1cb54>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (572d2c <spr_noaccess@@Base+0x1cb5c>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	572d16 <spr_noaccess@@Base+0x1cb46>
│ │ │ │ +	beq.n	572d1e <spr_noaccess@@Base+0x1cb4e>
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #128]	@ 572d28 <spr_noaccess@@Base+0x1cb58>
│ │ │ │ +	ldr.w	ip, [pc, #128]	@ 572d30 <spr_noaccess@@Base+0x1cb60>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r4, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1236327,17 +1236331,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #64]	@ (572d20 <spr_noaccess@@Base+0x1cb50>)
│ │ │ │ +	ldr	r3, [pc, #64]	@ (572d28 <spr_noaccess@@Base+0x1cb58>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #72]	@ (572d2c <spr_noaccess@@Base+0x1cb5c>)
│ │ │ │ +	ldr	r1, [pc, #72]	@ (572d34 <spr_noaccess@@Base+0x1cb64>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	addw	r1, r1, #3864	@ 0xf18
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ @@ -1236351,41 +1236355,41 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	cbnz	r0, 572d8a <spr_noaccess@@Base+0x1cbba>
│ │ │ │ +	cbnz	r0, 572d90 <spr_noaccess@@Base+0x1cbc0>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldrb	r6, [r1, #19]
│ │ │ │ +	ldrb	r6, [r0, #19]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bvs.n	572dc0 <spr_noaccess@@Base+0x1cbf0>
│ │ │ │ +	bvs.n	572db8 <spr_noaccess@@Base+0x1cbe8>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #164]	@ (572ddc <spr_noaccess@@Base+0x1cc0c>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (572de4 <spr_noaccess@@Base+0x1cc14>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	572dce <spr_noaccess@@Base+0x1cbfe>
│ │ │ │ +	beq.n	572dd6 <spr_noaccess@@Base+0x1cc06>
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #128]	@ 572de0 <spr_noaccess@@Base+0x1cc10>
│ │ │ │ +	ldr.w	ip, [pc, #128]	@ 572de8 <spr_noaccess@@Base+0x1cc18>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r4, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1236397,17 +1236401,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #64]	@ (572dd8 <spr_noaccess@@Base+0x1cc08>)
│ │ │ │ +	ldr	r3, [pc, #64]	@ (572de0 <spr_noaccess@@Base+0x1cc10>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #72]	@ (572de4 <spr_noaccess@@Base+0x1cc14>)
│ │ │ │ +	ldr	r1, [pc, #72]	@ (572dec <spr_noaccess@@Base+0x1cc1c>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	addw	r1, r1, #3996	@ 0xf9c
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ @@ -1236421,41 +1236425,41 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	revsh	r0, r4
│ │ │ │ +	revsh	r0, r3
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldrb	r6, [r2, #16]
│ │ │ │ +	ldrb	r6, [r1, #16]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bpl.n	572d08 <spr_noaccess@@Base+0x1cb38>
│ │ │ │ +	bpl.n	572d00 <spr_noaccess@@Base+0x1cb30>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #160]	@ (572e90 <spr_noaccess@@Base+0x1ccc0>)
│ │ │ │ +	ldr	r1, [pc, #160]	@ (572e98 <spr_noaccess@@Base+0x1ccc8>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	572e84 <spr_noaccess@@Base+0x1ccb4>
│ │ │ │ +	beq.n	572e8c <spr_noaccess@@Base+0x1ccbc>
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #124]	@ 572e94 <spr_noaccess@@Base+0x1ccc4>
│ │ │ │ +	ldr.w	ip, [pc, #124]	@ 572e9c <spr_noaccess@@Base+0x1cccc>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r4, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1236467,17 +1236471,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #60]	@ (572e8c <spr_noaccess@@Base+0x1ccbc>)
│ │ │ │ +	ldr	r3, [pc, #60]	@ (572e94 <spr_noaccess@@Base+0x1ccc4>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #68]	@ (572e98 <spr_noaccess@@Base+0x1ccc8>)
│ │ │ │ +	ldr	r1, [pc, #68]	@ (572ea0 <spr_noaccess@@Base+0x1ccd0>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	subs	r1, #216	@ 0xd8
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ @@ -1236491,40 +1236495,40 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	rev	r0, r5
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	rev	r0, r4
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldrb	r6, [r3, #13]
│ │ │ │ +	ldrb	r6, [r2, #13]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	572a3c <spr_noaccess@@Base+0x1c86c>
│ │ │ │ +	b.n	572a34 <spr_noaccess@@Base+0x1c864>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #160]	@ (572f44 <spr_noaccess@@Base+0x1cd74>)
│ │ │ │ +	ldr	r1, [pc, #160]	@ (572f4c <spr_noaccess@@Base+0x1cd7c>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	572f38 <spr_noaccess@@Base+0x1cd68>
│ │ │ │ +	beq.n	572f40 <spr_noaccess@@Base+0x1cd70>
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #124]	@ 572f48 <spr_noaccess@@Base+0x1cd78>
│ │ │ │ +	ldr.w	ip, [pc, #124]	@ 572f50 <spr_noaccess@@Base+0x1cd80>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r4, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1236536,17 +1236540,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #60]	@ (572f40 <spr_noaccess@@Base+0x1cd70>)
│ │ │ │ +	ldr	r3, [pc, #60]	@ (572f48 <spr_noaccess@@Base+0x1cd78>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #68]	@ (572f4c <spr_noaccess@@Base+0x1cd7c>)
│ │ │ │ +	ldr	r1, [pc, #68]	@ (572f54 <spr_noaccess@@Base+0x1cd84>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	subs	r1, #84	@ 0x54
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ @@ -1236560,40 +1236564,40 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	cbnz	r4, 572f60 <spr_noaccess@@Base+0x1cd90>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	cbnz	r4, 572f66 <spr_noaccess@@Base+0x1cd96>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldrb	r2, [r5, #10]
│ │ │ │ +	ldrb	r2, [r4, #10]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	572988 <spr_noaccess@@Base+0x1c7b8>
│ │ │ │ +	b.n	572980 <spr_noaccess@@Base+0x1c7b0>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #160]	@ (572ff8 <spr_noaccess@@Base+0x1ce28>)
│ │ │ │ +	ldr	r1, [pc, #160]	@ (573000 <spr_noaccess@@Base+0x1ce30>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	572fec <spr_noaccess@@Base+0x1ce1c>
│ │ │ │ +	beq.n	572ff4 <spr_noaccess@@Base+0x1ce24>
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #124]	@ 572ffc <spr_noaccess@@Base+0x1ce2c>
│ │ │ │ +	ldr.w	ip, [pc, #124]	@ 573004 <spr_noaccess@@Base+0x1ce34>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r4, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1236605,17 +1236609,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #60]	@ (572ff4 <spr_noaccess@@Base+0x1ce24>)
│ │ │ │ +	ldr	r3, [pc, #60]	@ (572ffc <spr_noaccess@@Base+0x1ce2c>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #68]	@ (573000 <spr_noaccess@@Base+0x1ce30>)
│ │ │ │ +	ldr	r1, [pc, #68]	@ (573008 <spr_noaccess@@Base+0x1ce38>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	adds	r1, #48	@ 0x30
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ @@ -1236629,40 +1236633,40 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -			@ <UNDEFINED> instruction: 0xb8c0
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +			@ <UNDEFINED> instruction: 0xb8b8
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldrb	r6, [r6, #7]
│ │ │ │ +	ldrb	r6, [r5, #7]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	5728d4 <spr_noaccess@@Base+0x1c704>
│ │ │ │ +	b.n	5728cc <spr_noaccess@@Base+0x1c6fc>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #160]	@ (5730ac <spr_noaccess@@Base+0x1cedc>)
│ │ │ │ +	ldr	r1, [pc, #160]	@ (5730b4 <spr_noaccess@@Base+0x1cee4>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5730a0 <spr_noaccess@@Base+0x1ced0>
│ │ │ │ +	beq.n	5730a8 <spr_noaccess@@Base+0x1ced8>
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #124]	@ 5730b0 <spr_noaccess@@Base+0x1cee0>
│ │ │ │ +	ldr.w	ip, [pc, #124]	@ 5730b8 <spr_noaccess@@Base+0x1cee8>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r4, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1236674,17 +1236678,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #60]	@ (5730a8 <spr_noaccess@@Base+0x1ced8>)
│ │ │ │ +	ldr	r3, [pc, #60]	@ (5730b0 <spr_noaccess@@Base+0x1cee0>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #68]	@ (5730b4 <spr_noaccess@@Base+0x1cee4>)
│ │ │ │ +	ldr	r1, [pc, #68]	@ (5730bc <spr_noaccess@@Base+0x1ceec>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	adds	r1, #180	@ 0xb4
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ @@ -1236698,40 +1236702,40 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -			@ <UNDEFINED> instruction: 0xb80c
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +			@ <UNDEFINED> instruction: 0xb804
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldrb	r2, [r0, #5]
│ │ │ │ +	ldrb	r2, [r7, #4]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	573820 <spr_noaccess@@Base+0x1d650>
│ │ │ │ +	b.n	573818 <spr_noaccess@@Base+0x1d648>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #164]	@ (573164 <spr_noaccess@@Base+0x1cf94>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (57316c <spr_noaccess@@Base+0x1cf9c>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	573156 <spr_noaccess@@Base+0x1cf86>
│ │ │ │ +	beq.n	57315e <spr_noaccess@@Base+0x1cf8e>
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #128]	@ 573168 <spr_noaccess@@Base+0x1cf98>
│ │ │ │ +	ldr.w	ip, [pc, #128]	@ 573170 <spr_noaccess@@Base+0x1cfa0>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r4, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1236743,17 +1236747,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #64]	@ (573160 <spr_noaccess@@Base+0x1cf90>)
│ │ │ │ +	ldr	r3, [pc, #64]	@ (573168 <spr_noaccess@@Base+0x1cf98>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #72]	@ (57316c <spr_noaccess@@Base+0x1cf9c>)
│ │ │ │ +	ldr	r1, [pc, #72]	@ (573174 <spr_noaccess@@Base+0x1cfa4>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #312	@ 0x138
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ @@ -1236767,41 +1236771,41 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -			@ <UNDEFINED> instruction: 0xb758
│ │ │ │ +			@ <UNDEFINED> instruction: 0xb750
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldrb	r6, [r1, #2]
│ │ │ │ +	ldrb	r6, [r0, #2]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	573770 <spr_noaccess@@Base+0x1d5a0>
│ │ │ │ +	b.n	573768 <spr_noaccess@@Base+0x1d598>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #164]	@ (57321c <spr_noaccess@@Base+0x1d04c>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (573224 <spr_noaccess@@Base+0x1d054>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	57320e <spr_noaccess@@Base+0x1d03e>
│ │ │ │ +	beq.n	573216 <spr_noaccess@@Base+0x1d046>
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #128]	@ 573220 <spr_noaccess@@Base+0x1d050>
│ │ │ │ +	ldr.w	ip, [pc, #128]	@ 573228 <spr_noaccess@@Base+0x1d058>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r4, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1236813,17 +1236817,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #64]	@ (573218 <spr_noaccess@@Base+0x1d048>)
│ │ │ │ +	ldr	r3, [pc, #64]	@ (573220 <spr_noaccess@@Base+0x1d050>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #72]	@ (573224 <spr_noaccess@@Base+0x1d054>)
│ │ │ │ +	ldr	r1, [pc, #72]	@ (57322c <spr_noaccess@@Base+0x1d05c>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #444	@ 0x1bc
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ @@ -1236837,41 +1236841,41 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -			@ <UNDEFINED> instruction: 0xb6a0
│ │ │ │ +			@ <UNDEFINED> instruction: 0xb698
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r6, [r2, #31]
│ │ │ │ +	strb	r6, [r1, #31]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	5736b8 <spr_noaccess@@Base+0x1d4e8>
│ │ │ │ +	b.n	5736b0 <spr_noaccess@@Base+0x1d4e0>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #164]	@ (5732d4 <spr_noaccess@@Base+0x1d104>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (5732dc <spr_noaccess@@Base+0x1d10c>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5732c6 <spr_noaccess@@Base+0x1d0f6>
│ │ │ │ +	beq.n	5732ce <spr_noaccess@@Base+0x1d0fe>
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #128]	@ 5732d8 <spr_noaccess@@Base+0x1d108>
│ │ │ │ +	ldr.w	ip, [pc, #128]	@ 5732e0 <spr_noaccess@@Base+0x1d110>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r4, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1236883,17 +1236887,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #64]	@ (5732d0 <spr_noaccess@@Base+0x1d100>)
│ │ │ │ +	ldr	r3, [pc, #64]	@ (5732d8 <spr_noaccess@@Base+0x1d108>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #72]	@ (5732dc <spr_noaccess@@Base+0x1d10c>)
│ │ │ │ +	ldr	r1, [pc, #72]	@ (5732e4 <spr_noaccess@@Base+0x1d114>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #576	@ 0x240
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ @@ -1236907,41 +1236911,41 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	push	{r3, r5, r6, r7, lr}
│ │ │ │ +	push	{r5, r6, r7, lr}
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r6, [r3, #28]
│ │ │ │ +	strb	r6, [r2, #28]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	573600 <spr_noaccess@@Base+0x1d430>
│ │ │ │ +	b.n	5735f8 <spr_noaccess@@Base+0x1d428>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #164]	@ (57338c <spr_noaccess@@Base+0x1d1bc>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (573394 <spr_noaccess@@Base+0x1d1c4>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	57337e <spr_noaccess@@Base+0x1d1ae>
│ │ │ │ +	beq.n	573386 <spr_noaccess@@Base+0x1d1b6>
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #128]	@ 573390 <spr_noaccess@@Base+0x1d1c0>
│ │ │ │ +	ldr.w	ip, [pc, #128]	@ 573398 <spr_noaccess@@Base+0x1d1c8>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r4, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1236953,17 +1236957,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #64]	@ (573388 <spr_noaccess@@Base+0x1d1b8>)
│ │ │ │ +	ldr	r3, [pc, #64]	@ (573390 <spr_noaccess@@Base+0x1d1c0>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #72]	@ (573394 <spr_noaccess@@Base+0x1d1c4>)
│ │ │ │ +	ldr	r1, [pc, #72]	@ (57339c <spr_noaccess@@Base+0x1d1cc>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #708	@ 0x2c4
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ @@ -1236977,41 +1236981,41 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	push	{r4, r5, lr}
│ │ │ │ +	push	{r3, r5, lr}
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r6, [r4, #25]
│ │ │ │ +	strb	r6, [r3, #25]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	573548 <spr_noaccess@@Base+0x1d378>
│ │ │ │ +	b.n	573540 <spr_noaccess@@Base+0x1d370>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #164]	@ (573444 <spr_noaccess@@Base+0x1d274>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (57344c <spr_noaccess@@Base+0x1d27c>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	573436 <spr_noaccess@@Base+0x1d266>
│ │ │ │ +	beq.n	57343e <spr_noaccess@@Base+0x1d26e>
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #128]	@ 573448 <spr_noaccess@@Base+0x1d278>
│ │ │ │ +	ldr.w	ip, [pc, #128]	@ 573450 <spr_noaccess@@Base+0x1d280>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r4, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1237023,17 +1237027,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #64]	@ (573440 <spr_noaccess@@Base+0x1d270>)
│ │ │ │ +	ldr	r3, [pc, #64]	@ (573448 <spr_noaccess@@Base+0x1d278>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #72]	@ (57344c <spr_noaccess@@Base+0x1d27c>)
│ │ │ │ +	ldr	r1, [pc, #72]	@ (573454 <spr_noaccess@@Base+0x1d284>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #840	@ 0x348
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ @@ -1237047,75 +1237051,75 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	push	{r3, r4, r5, r6}
│ │ │ │ +	push	{r4, r5, r6}
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r6, [r5, #22]
│ │ │ │ +	strb	r6, [r4, #22]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	573490 <spr_noaccess@@Base+0x1d2c0>
│ │ │ │ +	b.n	573488 <spr_noaccess@@Base+0x1d2b8>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r5, [pc, #192]	@ (573528 <spr_noaccess@@Base+0x1d358>)
│ │ │ │ +	ldr	r5, [pc, #192]	@ (573530 <spr_noaccess@@Base+0x1d360>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	573514 <spr_noaccess@@Base+0x1d344>
│ │ │ │ +	beq.n	57351c <spr_noaccess@@Base+0x1d34c>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 57348c <spr_noaccess@@Base+0x1d2bc>
│ │ │ │ +	cbz	r3, 573494 <spr_noaccess@@Base+0x1d2c4>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #48	@ 0x30
│ │ │ │ -	beq.n	57348c <spr_noaccess@@Base+0x1d2bc>
│ │ │ │ -	ldr	r3, [pc, #176]	@ (57352c <spr_noaccess@@Base+0x1d35c>)
│ │ │ │ +	beq.n	573494 <spr_noaccess@@Base+0x1d2c4>
│ │ │ │ +	ldr	r3, [pc, #176]	@ (573534 <spr_noaccess@@Base+0x1d364>)
│ │ │ │  	movs	r1, #48	@ 0x30
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #48	@ 0x30
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #148]	@ (573530 <spr_noaccess@@Base+0x1d360>)
│ │ │ │ +	ldr	r1, [pc, #148]	@ (573538 <spr_noaccess@@Base+0x1d368>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	ldr.w	r2, [r1, r2, lsl #2]
│ │ │ │ -	cbz	r3, 57350a <spr_noaccess@@Base+0x1d33a>
│ │ │ │ +	cbz	r3, 573512 <spr_noaccess@@Base+0x1d342>
│ │ │ │  	ldr.w	r1, [r1, r3, lsl #2]
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #108]	@ (573524 <spr_noaccess@@Base+0x1d354>)
│ │ │ │ +	ldr	r2, [pc, #108]	@ (57352c <spr_noaccess@@Base+0x1d35c>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	orr.w	r3, r3, #2
│ │ │ │  	ldr	r1, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	add	r1, r7
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	bl	4d6134 <tcg_gen_qemu_ld_i64_chk@@Base>
│ │ │ │ -	ldr	r3, [pc, #92]	@ (573534 <spr_noaccess@@Base+0x1d364>)
│ │ │ │ +	ldr	r3, [pc, #92]	@ (57353c <spr_noaccess@@Base+0x1d36c>)
│ │ │ │  	ldr	r4, [r4, #84]	@ 0x54
│ │ │ │  	mov	r0, r6
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	ldr	r5, [r5, r3]
│ │ │ │  	lsls	r4, r4, #4
│ │ │ │  	add.w	r2, r4, #41472	@ 0xa200
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1237129,48 +1237133,48 @@
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	mov	r1, r2
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	5734b6 <spr_noaccess@@Base+0x1d2e6>
│ │ │ │ +	b.n	5734be <spr_noaccess@@Base+0x1d2ee>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	cbz	r4, 573596 <spr_noaccess@@Base+0x1d3c6>
│ │ │ │ +	cbz	r4, 57359c <spr_noaccess@@Base+0x1d3cc>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r4, [r4, #19]
│ │ │ │ +	strb	r4, [r3, #19]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	subs	r3, #210	@ 0xd2
│ │ │ │ +	subs	r3, #202	@ 0xca
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	subs	r3, #176	@ 0xb0
│ │ │ │ +	subs	r3, #168	@ 0xa8
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #168]	@ (5735e8 <spr_noaccess@@Base+0x1d418>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (5735f0 <spr_noaccess@@Base+0x1d420>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5735dc <spr_noaccess@@Base+0x1d40c>
│ │ │ │ +	beq.n	5735e4 <spr_noaccess@@Base+0x1d414>
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #132]	@ 5735ec <spr_noaccess@@Base+0x1d41c>
│ │ │ │ +	ldr.w	ip, [pc, #132]	@ 5735f4 <spr_noaccess@@Base+0x1d424>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r4, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1237182,17 +1237186,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #68]	@ (5735e4 <spr_noaccess@@Base+0x1d414>)
│ │ │ │ +	ldr	r2, [pc, #68]	@ (5735ec <spr_noaccess@@Base+0x1d41c>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #76]	@ 5735f0 <spr_noaccess@@Base+0x1d420>
│ │ │ │ +	ldr.w	ip, [pc, #76]	@ 5735f8 <spr_noaccess@@Base+0x1d428>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [r4, #0]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	add.w	r1, ip, #972	@ 0x3cc
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ @@ -1237208,40 +1237212,40 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	uxtb	r6, r2
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	uxtb	r6, r1
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r6, [r1, #16]
│ │ │ │ +	strb	r6, [r0, #16]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	udf	#124	@ 0x7c
│ │ │ │ +	udf	#116	@ 0x74
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #168]	@ (5736a4 <spr_noaccess@@Base+0x1d4d4>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (5736ac <spr_noaccess@@Base+0x1d4dc>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	573698 <spr_noaccess@@Base+0x1d4c8>
│ │ │ │ +	beq.n	5736a0 <spr_noaccess@@Base+0x1d4d0>
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #132]	@ 5736a8 <spr_noaccess@@Base+0x1d4d8>
│ │ │ │ +	ldr.w	ip, [pc, #132]	@ 5736b0 <spr_noaccess@@Base+0x1d4e0>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r4, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1237253,17 +1237257,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #68]	@ (5736a0 <spr_noaccess@@Base+0x1d4d0>)
│ │ │ │ +	ldr	r2, [pc, #68]	@ (5736a8 <spr_noaccess@@Base+0x1d4d8>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #76]	@ 5736ac <spr_noaccess@@Base+0x1d4dc>
│ │ │ │ +	ldr.w	ip, [pc, #76]	@ 5736b4 <spr_noaccess@@Base+0x1d4e4>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [r4, #0]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	add.w	r1, ip, #1104	@ 0x450
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ @@ -1237279,40 +1237283,40 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	sxth	r2, r3
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	sxth	r2, r2
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r2, [r2, #13]
│ │ │ │ +	strb	r2, [r1, #13]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ble.n	573630 <spr_noaccess@@Base+0x1d460>
│ │ │ │ +	ble.n	573628 <spr_noaccess@@Base+0x1d458>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #168]	@ (573760 <spr_noaccess@@Base+0x1d590>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (573768 <spr_noaccess@@Base+0x1d598>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	573754 <spr_noaccess@@Base+0x1d584>
│ │ │ │ +	beq.n	57375c <spr_noaccess@@Base+0x1d58c>
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #132]	@ 573764 <spr_noaccess@@Base+0x1d594>
│ │ │ │ +	ldr.w	ip, [pc, #132]	@ 57376c <spr_noaccess@@Base+0x1d59c>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r4, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1237324,17 +1237328,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #68]	@ (57375c <spr_noaccess@@Base+0x1d58c>)
│ │ │ │ +	ldr	r2, [pc, #68]	@ (573764 <spr_noaccess@@Base+0x1d594>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #76]	@ 573768 <spr_noaccess@@Base+0x1d598>
│ │ │ │ +	ldr.w	ip, [pc, #76]	@ 573770 <spr_noaccess@@Base+0x1d5a0>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [r4, #0]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	addw	r1, ip, #1236	@ 0x4d4
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ @@ -1237350,40 +1237354,40 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	cbz	r6, 573776 <spr_noaccess@@Base+0x1d5a6>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	cbz	r6, 57377c <spr_noaccess@@Base+0x1d5ac>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r6, [r2, #10]
│ │ │ │ +	strb	r6, [r1, #10]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ble.n	573774 <spr_noaccess@@Base+0x1d5a4>
│ │ │ │ +	bgt.n	57376c <spr_noaccess@@Base+0x1d59c>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #168]	@ (57381c <spr_noaccess@@Base+0x1d64c>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (573824 <spr_noaccess@@Base+0x1d654>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	573810 <spr_noaccess@@Base+0x1d640>
│ │ │ │ +	beq.n	573818 <spr_noaccess@@Base+0x1d648>
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #132]	@ 573820 <spr_noaccess@@Base+0x1d650>
│ │ │ │ +	ldr.w	ip, [pc, #132]	@ 573828 <spr_noaccess@@Base+0x1d658>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r4, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1237395,17 +1237399,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #68]	@ (573818 <spr_noaccess@@Base+0x1d648>)
│ │ │ │ +	ldr	r2, [pc, #68]	@ (573820 <spr_noaccess@@Base+0x1d650>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #76]	@ 573824 <spr_noaccess@@Base+0x1d654>
│ │ │ │ +	ldr.w	ip, [pc, #76]	@ 57382c <spr_noaccess@@Base+0x1d65c>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [r4, #0]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	add.w	r1, ip, #1368	@ 0x558
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ @@ -1237421,40 +1237425,40 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	sub	sp, #136	@ 0x88
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	sub	sp, #104	@ 0x68
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r2, [r3, #7]
│ │ │ │ +	strb	r2, [r2, #7]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bgt.n	5738b8 <spr_noaccess@@Base+0x1d6e8>
│ │ │ │ +	bgt.n	5738b0 <spr_noaccess@@Base+0x1d6e0>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #168]	@ (5738d8 <spr_noaccess@@Base+0x1d708>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (5738e0 <spr_noaccess@@Base+0x1d710>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5738cc <spr_noaccess@@Base+0x1d6fc>
│ │ │ │ +	beq.n	5738d4 <spr_noaccess@@Base+0x1d704>
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #132]	@ 5738dc <spr_noaccess@@Base+0x1d70c>
│ │ │ │ +	ldr.w	ip, [pc, #132]	@ 5738e4 <spr_noaccess@@Base+0x1d714>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r4, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1237466,17 +1237470,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #68]	@ (5738d4 <spr_noaccess@@Base+0x1d704>)
│ │ │ │ +	ldr	r2, [pc, #68]	@ (5738dc <spr_noaccess@@Base+0x1d70c>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #76]	@ 5738e0 <spr_noaccess@@Base+0x1d710>
│ │ │ │ +	ldr.w	ip, [pc, #76]	@ 5738e8 <spr_noaccess@@Base+0x1d718>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [r4, #0]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	addw	r1, ip, #1500	@ 0x5dc
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ @@ -1237492,40 +1237496,40 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	add	r7, sp, #920	@ 0x398
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	add	r7, sp, #888	@ 0x378
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r6, [r3, #4]
│ │ │ │ +	strb	r6, [r2, #4]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	blt.n	5737fc <spr_noaccess@@Base+0x1d62c>
│ │ │ │ +	blt.n	5737f4 <spr_noaccess@@Base+0x1d624>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #168]	@ (573994 <spr_noaccess@@Base+0x1d7c4>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (57399c <spr_noaccess@@Base+0x1d7cc>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	573988 <spr_noaccess@@Base+0x1d7b8>
│ │ │ │ +	beq.n	573990 <spr_noaccess@@Base+0x1d7c0>
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #132]	@ 573998 <spr_noaccess@@Base+0x1d7c8>
│ │ │ │ +	ldr.w	ip, [pc, #132]	@ 5739a0 <spr_noaccess@@Base+0x1d7d0>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r4, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1237537,17 +1237541,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #68]	@ (573990 <spr_noaccess@@Base+0x1d7c0>)
│ │ │ │ +	ldr	r2, [pc, #68]	@ (573998 <spr_noaccess@@Base+0x1d7c8>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #76]	@ 57399c <spr_noaccess@@Base+0x1d7cc>
│ │ │ │ +	ldr.w	ip, [pc, #76]	@ 5739a4 <spr_noaccess@@Base+0x1d7d4>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [r4, #0]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	add.w	r1, ip, #1632	@ 0x660
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ @@ -1237563,40 +1237567,40 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	add	r7, sp, #168	@ 0xa8
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	add	r7, sp, #136	@ 0x88
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r2, [r4, #1]
│ │ │ │ +	strb	r2, [r3, #1]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bge.n	573940 <spr_noaccess@@Base+0x1d770>
│ │ │ │ +	bge.n	573938 <spr_noaccess@@Base+0x1d768>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #168]	@ (573a50 <spr_noaccess@@Base+0x1d880>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (573a58 <spr_noaccess@@Base+0x1d888>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	573a44 <spr_noaccess@@Base+0x1d874>
│ │ │ │ +	beq.n	573a4c <spr_noaccess@@Base+0x1d87c>
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #132]	@ 573a54 <spr_noaccess@@Base+0x1d884>
│ │ │ │ +	ldr.w	ip, [pc, #132]	@ 573a5c <spr_noaccess@@Base+0x1d88c>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r4, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1237608,17 +1237612,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #68]	@ (573a4c <spr_noaccess@@Base+0x1d87c>)
│ │ │ │ +	ldr	r2, [pc, #68]	@ (573a54 <spr_noaccess@@Base+0x1d884>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #76]	@ 573a58 <spr_noaccess@@Base+0x1d888>
│ │ │ │ +	ldr.w	ip, [pc, #76]	@ 573a60 <spr_noaccess@@Base+0x1d890>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [r4, #0]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	addw	r1, ip, #1764	@ 0x6e4
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ @@ -1237634,40 +1237638,40 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	add	r6, sp, #440	@ 0x1b8
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	add	r6, sp, #408	@ 0x198
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldr	r6, [r4, #120]	@ 0x78
│ │ │ │ +	ldr	r6, [r3, #120]	@ 0x78
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bge.n	573a84 <spr_noaccess@@Base+0x1d8b4>
│ │ │ │ +	bge.n	573a7c <spr_noaccess@@Base+0x1d8ac>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ -	ldr	r1, [pc, #168]	@ (573b0c <spr_noaccess@@Base+0x1d93c>)
│ │ │ │ +	ldr	r1, [pc, #168]	@ (573b14 <spr_noaccess@@Base+0x1d944>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	573b00 <spr_noaccess@@Base+0x1d930>
│ │ │ │ +	beq.n	573b08 <spr_noaccess@@Base+0x1d938>
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #132]	@ 573b10 <spr_noaccess@@Base+0x1d940>
│ │ │ │ +	ldr.w	ip, [pc, #132]	@ 573b18 <spr_noaccess@@Base+0x1d948>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr.w	r4, [r1, ip]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1237679,17 +1237683,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #68]	@ (573b08 <spr_noaccess@@Base+0x1d938>)
│ │ │ │ +	ldr	r2, [pc, #68]	@ (573b10 <spr_noaccess@@Base+0x1d940>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #76]	@ 573b14 <spr_noaccess@@Base+0x1d944>
│ │ │ │ +	ldr.w	ip, [pc, #76]	@ 573b1c <spr_noaccess@@Base+0x1d94c>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [r4, #0]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	add.w	r1, ip, #1896	@ 0x768
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ @@ -1237705,115 +1237709,115 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	add	r5, sp, #712	@ 0x2c8
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	add	r5, sp, #680	@ 0x2a8
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldr	r2, [r5, #108]	@ 0x6c
│ │ │ │ +	ldr	r2, [r4, #108]	@ 0x6c
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bls.n	573bc8 <spr_noaccess@@Base+0x1d9f8>
│ │ │ │ +	bls.n	573bc0 <spr_noaccess@@Base+0x1d9f0>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	mov	fp, r3
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	sl, r1
│ │ │ │  	mov	r6, r2
│ │ │ │  	ldrb.w	r9, [sp, #48]	@ 0x30
│ │ │ │  	ldrb.w	r7, [sp, #52]	@ 0x34
│ │ │ │  	ldr	r5, [sp, #56]	@ 0x38
│ │ │ │ -	cbz	r3, 573b48 <spr_noaccess@@Base+0x1d978>
│ │ │ │ +	cbz	r3, 573b50 <spr_noaccess@@Base+0x1d980>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	bne.n	573bca <spr_noaccess@@Base+0x1d9fa>
│ │ │ │ +	bne.n	573bd2 <spr_noaccess@@Base+0x1da02>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	cmp	r6, #0
│ │ │ │ -	beq.n	573bc2 <spr_noaccess@@Base+0x1d9f2>
│ │ │ │ -	ldr	r3, [pc, #144]	@ (573be4 <spr_noaccess@@Base+0x1da14>)
│ │ │ │ +	beq.n	573bca <spr_noaccess@@Base+0x1d9fa>
│ │ │ │ +	ldr	r3, [pc, #144]	@ (573bec <spr_noaccess@@Base+0x1da1c>)
│ │ │ │  	mov	r2, fp
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r6, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #124]	@ (573be0 <spr_noaccess@@Base+0x1da10>)
│ │ │ │ +	ldr	r3, [pc, #124]	@ (573be8 <spr_noaccess@@Base+0x1da18>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r2, r3]
│ │ │ │ -	ldr	r3, [pc, #120]	@ (573be8 <spr_noaccess@@Base+0x1da18>)
│ │ │ │ +	ldr	r3, [pc, #120]	@ (573bf0 <spr_noaccess@@Base+0x1da20>)
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	add	r1, r8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, sl, lsl #2]
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	eors	r3, r5
│ │ │ │ -	cbz	r7, 573ba2 <spr_noaccess@@Base+0x1d9d2>
│ │ │ │ +	cbz	r7, 573baa <spr_noaccess@@Base+0x1d9da>
│ │ │ │  	movs	r4, #0
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4d6130 <tcg_gen_qemu_st_i32_chk@@Base>
│ │ │ │  	cmp.w	r9, #0
│ │ │ │ -	bne.n	573bae <spr_noaccess@@Base+0x1d9de>
│ │ │ │ +	bne.n	573bb6 <spr_noaccess@@Base+0x1d9e6>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	bl	4d612c <tcg_gen_qemu_ld_i32_chk@@Base>
│ │ │ │  	cmp.w	r9, #0
│ │ │ │ -	beq.n	573b8c <spr_noaccess@@Base+0x1d9bc>
│ │ │ │ -	ldr	r3, [pc, #60]	@ (573bec <spr_noaccess@@Base+0x1da1c>)
│ │ │ │ +	beq.n	573b94 <spr_noaccess@@Base+0x1d9c4>
│ │ │ │ +	ldr	r3, [pc, #60]	@ (573bf4 <spr_noaccess@@Base+0x1da24>)
│ │ │ │  	mov	r1, r8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, r6, lsl #2]
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov	r1, fp
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	573b60 <spr_noaccess@@Base+0x1d990>
│ │ │ │ -	ldr	r3, [pc, #36]	@ (573bf0 <spr_noaccess@@Base+0x1da20>)
│ │ │ │ +	b.n	573b68 <spr_noaccess@@Base+0x1d998>
│ │ │ │ +	ldr	r3, [pc, #36]	@ (573bf8 <spr_noaccess@@Base+0x1da28>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	b.n	573b48 <spr_noaccess@@Base+0x1d978>
│ │ │ │ +	b.n	573b50 <spr_noaccess@@Base+0x1d980>
│ │ │ │  	nop
│ │ │ │ -	add	r5, sp, #88	@ 0x58
│ │ │ │ +	add	r5, sp, #56	@ 0x38
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	adds	r4, #250	@ 0xfa
│ │ │ │ +	adds	r4, #242	@ 0xf2
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	adds	r4, #222	@ 0xde
│ │ │ │ +	adds	r4, #214	@ 0xd6
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	adds	r4, #158	@ 0x9e
│ │ │ │ +	adds	r4, #150	@ 0x96
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	adds	r4, #130	@ 0x82
│ │ │ │ +	adds	r4, #122	@ 0x7a
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldr	r7, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r6, [pc, #252]	@ (573d08 <spr_noaccess@@Base+0x1db38>)
│ │ │ │ +	ldr	r6, [pc, #252]	@ (573d10 <spr_noaccess@@Base+0x1db40>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r6, pc
│ │ │ │  	ubfx	r3, r7, #16, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r0, r4
│ │ │ │ @@ -1237844,15 +1237848,15 @@
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r0, [sp, #12]
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r6, r8, lsl #2]
│ │ │ │  	mov	r1, r4
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	lsls	r3, r7, #31
│ │ │ │ -	bmi.n	573c94 <spr_noaccess@@Base+0x1dac4>
│ │ │ │ +	bmi.n	573c9c <spr_noaccess@@Base+0x1dacc>
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1237894,35 +1237898,35 @@
│ │ │ │  	ldr.w	r1, [r6, #128]	@ 0x80
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	adds	r4, #60	@ 0x3c
│ │ │ │ +	adds	r4, #52	@ 0x34
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #24
│ │ │ │ -	ldr	r5, [pc, #296]	@ (573e4c <spr_noaccess@@Base+0x1dc7c>)
│ │ │ │ +	ldr	r5, [pc, #296]	@ (573e54 <spr_noaccess@@Base+0x1dc84>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	573e38 <spr_noaccess@@Base+0x1dc68>
│ │ │ │ +	beq.w	573e40 <spr_noaccess@@Base+0x1dc70>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #20]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #268]	@ (573e50 <spr_noaccess@@Base+0x1dc80>)
│ │ │ │ +	ldr	r3, [pc, #268]	@ (573e58 <spr_noaccess@@Base+0x1dc88>)
│ │ │ │  	ldr	r2, [sp, #20]
│ │ │ │  	mov	r7, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r5, [r5, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1237937,15 +1237941,15 @@
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r8, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	lsls	r2, r3, #25
│ │ │ │ -	bmi.n	573e0c <spr_noaccess@@Base+0x1dc3c>
│ │ │ │ +	bmi.n	573e14 <spr_noaccess@@Base+0x1dc44>
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #20]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #20]
│ │ │ │ @@ -1237961,17 +1237965,17 @@
│ │ │ │  	orrs	r4, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #132]	@ (573e48 <spr_noaccess@@Base+0x1dc78>)
│ │ │ │ +	ldr	r2, [pc, #132]	@ (573e50 <spr_noaccess@@Base+0x1dc80>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [pc, #136]	@ (573e54 <spr_noaccess@@Base+0x1dc84>)
│ │ │ │ +	ldr	r0, [pc, #136]	@ (573e5c <spr_noaccess@@Base+0x1dc8c>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r1, r7, r3
│ │ │ │ @@ -1238004,48 +1238008,48 @@
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	lsls	r4, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │ -	b.n	573daa <spr_noaccess@@Base+0x1dbda>
│ │ │ │ +	b.n	573db2 <spr_noaccess@@Base+0x1dbe2>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #24
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	add	r2, sp, #712	@ 0x2c8
│ │ │ │ +	add	r2, sp, #680	@ 0x2a8
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldr	r6, [r4, #64]	@ 0x40
│ │ │ │ +	ldr	r6, [r3, #64]	@ 0x40
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bvs.n	573f08 <spr_noaccess@@Base+0x1dd38>
│ │ │ │ +	bvs.n	573f00 <spr_noaccess@@Base+0x1dd30>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #24
│ │ │ │ -	ldr	r5, [pc, #296]	@ (573f98 <spr_noaccess@@Base+0x1ddc8>)
│ │ │ │ +	ldr	r5, [pc, #296]	@ (573fa0 <spr_noaccess@@Base+0x1ddd0>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	573f84 <spr_noaccess@@Base+0x1ddb4>
│ │ │ │ +	beq.w	573f8c <spr_noaccess@@Base+0x1ddbc>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #20]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #268]	@ (573f9c <spr_noaccess@@Base+0x1ddcc>)
│ │ │ │ +	ldr	r3, [pc, #268]	@ (573fa4 <spr_noaccess@@Base+0x1ddd4>)
│ │ │ │  	ldr	r2, [sp, #20]
│ │ │ │  	mov	r7, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r5, [r5, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1238060,15 +1238064,15 @@
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r8, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	lsls	r2, r3, #25
│ │ │ │ -	bmi.n	573f58 <spr_noaccess@@Base+0x1dd88>
│ │ │ │ +	bmi.n	573f60 <spr_noaccess@@Base+0x1dd90>
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #20]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #20]
│ │ │ │ @@ -1238084,17 +1238088,17 @@
│ │ │ │  	orrs	r4, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #132]	@ (573f94 <spr_noaccess@@Base+0x1ddc4>)
│ │ │ │ +	ldr	r2, [pc, #132]	@ (573f9c <spr_noaccess@@Base+0x1ddcc>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [pc, #136]	@ (573fa0 <spr_noaccess@@Base+0x1ddd0>)
│ │ │ │ +	ldr	r0, [pc, #136]	@ (573fa8 <spr_noaccess@@Base+0x1ddd8>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r1, r7, r3
│ │ │ │ @@ -1238127,48 +1238131,48 @@
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	lsls	r4, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │ -	b.n	573ef6 <spr_noaccess@@Base+0x1dd26>
│ │ │ │ +	b.n	573efe <spr_noaccess@@Base+0x1dd2e>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #24
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	add	r1, sp, #408	@ 0x198
│ │ │ │ +	add	r1, sp, #376	@ 0x178
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldr	r2, [r3, #44]	@ 0x2c
│ │ │ │ +	ldr	r2, [r2, #44]	@ 0x2c
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bpl.n	573fbc <spr_noaccess@@Base+0x1ddec>
│ │ │ │ +	bpl.n	573fb4 <spr_noaccess@@Base+0x1dde4>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #24
│ │ │ │ -	ldr	r5, [pc, #296]	@ (5740e4 <spr_noaccess@@Base+0x1df14>)
│ │ │ │ +	ldr	r5, [pc, #296]	@ (5740ec <spr_noaccess@@Base+0x1df1c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5740d0 <spr_noaccess@@Base+0x1df00>
│ │ │ │ +	beq.w	5740d8 <spr_noaccess@@Base+0x1df08>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #20]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #268]	@ (5740e8 <spr_noaccess@@Base+0x1df18>)
│ │ │ │ +	ldr	r3, [pc, #268]	@ (5740f0 <spr_noaccess@@Base+0x1df20>)
│ │ │ │  	ldr	r2, [sp, #20]
│ │ │ │  	mov	r7, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r5, [r5, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1238183,15 +1238187,15 @@
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r8, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	lsls	r2, r3, #25
│ │ │ │ -	bmi.n	5740a4 <spr_noaccess@@Base+0x1ded4>
│ │ │ │ +	bmi.n	5740ac <spr_noaccess@@Base+0x1dedc>
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #20]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #20]
│ │ │ │ @@ -1238207,17 +1238211,17 @@
│ │ │ │  	orrs	r4, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #132]	@ (5740e0 <spr_noaccess@@Base+0x1df10>)
│ │ │ │ +	ldr	r2, [pc, #132]	@ (5740e8 <spr_noaccess@@Base+0x1df18>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [pc, #136]	@ (5740ec <spr_noaccess@@Base+0x1df1c>)
│ │ │ │ +	ldr	r0, [pc, #136]	@ (5740f4 <spr_noaccess@@Base+0x1df24>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r1, r7, r3
│ │ │ │ @@ -1238250,48 +1238254,48 @@
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	lsls	r4, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │ -	b.n	574042 <spr_noaccess@@Base+0x1de72>
│ │ │ │ +	b.n	57404a <spr_noaccess@@Base+0x1de7a>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #24
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	add	r0, sp, #104	@ 0x68
│ │ │ │ +	add	r0, sp, #72	@ 0x48
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldr	r6, [r1, #24]
│ │ │ │ +	ldr	r6, [r0, #24]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bcc.n	574070 <spr_noaccess@@Base+0x1dea0>
│ │ │ │ +	bcc.n	574068 <spr_noaccess@@Base+0x1de98>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #24
│ │ │ │ -	ldr	r5, [pc, #296]	@ (574230 <spr_noaccess@@Base+0x1e060>)
│ │ │ │ +	ldr	r5, [pc, #296]	@ (574238 <spr_noaccess@@Base+0x1e068>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	57421c <spr_noaccess@@Base+0x1e04c>
│ │ │ │ +	beq.w	574224 <spr_noaccess@@Base+0x1e054>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #20]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #268]	@ (574234 <spr_noaccess@@Base+0x1e064>)
│ │ │ │ +	ldr	r3, [pc, #268]	@ (57423c <spr_noaccess@@Base+0x1e06c>)
│ │ │ │  	ldr	r2, [sp, #20]
│ │ │ │  	mov	r7, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r5, [r5, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1238306,15 +1238310,15 @@
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r8, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	lsls	r2, r3, #25
│ │ │ │ -	bmi.n	5741f0 <spr_noaccess@@Base+0x1e020>
│ │ │ │ +	bmi.n	5741f8 <spr_noaccess@@Base+0x1e028>
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #20]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #20]
│ │ │ │ @@ -1238330,17 +1238334,17 @@
│ │ │ │  	orrs	r4, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #132]	@ (57422c <spr_noaccess@@Base+0x1e05c>)
│ │ │ │ +	ldr	r2, [pc, #132]	@ (574234 <spr_noaccess@@Base+0x1e064>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [pc, #136]	@ (574238 <spr_noaccess@@Base+0x1e068>)
│ │ │ │ +	ldr	r0, [pc, #136]	@ (574240 <spr_noaccess@@Base+0x1e070>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r1, r7, r3
│ │ │ │ @@ -1238373,48 +1238377,48 @@
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	lsls	r4, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │ -	b.n	57418e <spr_noaccess@@Base+0x1dfbe>
│ │ │ │ +	b.n	574196 <spr_noaccess@@Base+0x1dfc6>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #24
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	add	r6, pc, #824	@ (adr r6, 574568 <spr_noaccess@@Base+0x1e398>)
│ │ │ │ +	add	r6, pc, #792	@ (adr r6, 574550 <spr_noaccess@@Base+0x1e380>)
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldr	r2, [r0, #4]
│ │ │ │ +	ldr	r2, [r7, #0]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bcs.n	574324 <spr_noaccess@@Base+0x1e154>
│ │ │ │ +	bcs.n	57431c <spr_noaccess@@Base+0x1e14c>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #24
│ │ │ │ -	ldr	r5, [pc, #296]	@ (57437c <spr_noaccess@@Base+0x1e1ac>)
│ │ │ │ +	ldr	r5, [pc, #296]	@ (574384 <spr_noaccess@@Base+0x1e1b4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	574368 <spr_noaccess@@Base+0x1e198>
│ │ │ │ +	beq.w	574370 <spr_noaccess@@Base+0x1e1a0>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #20]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #268]	@ (574380 <spr_noaccess@@Base+0x1e1b0>)
│ │ │ │ +	ldr	r3, [pc, #268]	@ (574388 <spr_noaccess@@Base+0x1e1b8>)
│ │ │ │  	ldr	r2, [sp, #20]
│ │ │ │  	mov	r7, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r5, [r5, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1238429,15 +1238433,15 @@
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r8, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	lsls	r2, r3, #25
│ │ │ │ -	bmi.n	57433c <spr_noaccess@@Base+0x1e16c>
│ │ │ │ +	bmi.n	574344 <spr_noaccess@@Base+0x1e174>
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #20]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #20]
│ │ │ │ @@ -1238453,17 +1238457,17 @@
│ │ │ │  	orrs	r4, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #132]	@ (574378 <spr_noaccess@@Base+0x1e1a8>)
│ │ │ │ +	ldr	r2, [pc, #132]	@ (574380 <spr_noaccess@@Base+0x1e1b0>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [pc, #136]	@ (574384 <spr_noaccess@@Base+0x1e1b4>)
│ │ │ │ +	ldr	r0, [pc, #136]	@ (57438c <spr_noaccess@@Base+0x1e1bc>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r1, r7, r3
│ │ │ │ @@ -1238496,48 +1238500,48 @@
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	lsls	r4, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │ -	b.n	5742da <spr_noaccess@@Base+0x1e10a>
│ │ │ │ +	b.n	5742e2 <spr_noaccess@@Base+0x1e112>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #24
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	add	r5, pc, #520	@ (adr r5, 574584 <spr_noaccess@@Base+0x1e3b4>)
│ │ │ │ +	add	r5, pc, #488	@ (adr r5, 57456c <spr_noaccess@@Base+0x1e39c>)
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	str	r6, [r6, #108]	@ 0x6c
│ │ │ │ +	str	r6, [r5, #108]	@ 0x6c
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bne.n	5743d8 <spr_noaccess@@Base+0x1e208>
│ │ │ │ +	bne.n	5743d0 <spr_noaccess@@Base+0x1e200>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #24
│ │ │ │ -	ldr	r5, [pc, #296]	@ (5744c8 <spr_noaccess@@Base+0x1e2f8>)
│ │ │ │ +	ldr	r5, [pc, #296]	@ (5744d0 <spr_noaccess@@Base+0x1e300>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5744b4 <spr_noaccess@@Base+0x1e2e4>
│ │ │ │ +	beq.w	5744bc <spr_noaccess@@Base+0x1e2ec>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #20]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #268]	@ (5744cc <spr_noaccess@@Base+0x1e2fc>)
│ │ │ │ +	ldr	r3, [pc, #268]	@ (5744d4 <spr_noaccess@@Base+0x1e304>)
│ │ │ │  	ldr	r2, [sp, #20]
│ │ │ │  	mov	r7, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r5, [r5, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1238552,15 +1238556,15 @@
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r8, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	lsls	r2, r3, #25
│ │ │ │ -	bmi.n	574488 <spr_noaccess@@Base+0x1e2b8>
│ │ │ │ +	bmi.n	574490 <spr_noaccess@@Base+0x1e2c0>
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #20]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #20]
│ │ │ │ @@ -1238576,17 +1238580,17 @@
│ │ │ │  	orrs	r4, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #132]	@ (5744c4 <spr_noaccess@@Base+0x1e2f4>)
│ │ │ │ +	ldr	r2, [pc, #132]	@ (5744cc <spr_noaccess@@Base+0x1e2fc>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [pc, #136]	@ (5744d0 <spr_noaccess@@Base+0x1e300>)
│ │ │ │ +	ldr	r0, [pc, #136]	@ (5744d8 <spr_noaccess@@Base+0x1e308>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r1, r7, r3
│ │ │ │ @@ -1238619,48 +1238623,48 @@
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	lsls	r4, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │ -	b.n	574426 <spr_noaccess@@Base+0x1e256>
│ │ │ │ +	b.n	57442e <spr_noaccess@@Base+0x1e25e>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #24
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	add	r4, pc, #216	@ (adr r4, 5745a0 <spr_noaccess@@Base+0x1e3d0>)
│ │ │ │ +	add	r4, pc, #184	@ (adr r4, 574588 <spr_noaccess@@Base+0x1e3b8>)
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	str	r2, [r5, #88]	@ 0x58
│ │ │ │ +	str	r2, [r4, #88]	@ 0x58
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldmia	r7, {r2, r3, r4, r6, r7}
│ │ │ │ +	ldmia	r7, {r2, r4, r6, r7}
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #24
│ │ │ │ -	ldr	r5, [pc, #296]	@ (574614 <spr_noaccess@@Base+0x1e444>)
│ │ │ │ +	ldr	r5, [pc, #296]	@ (57461c <spr_noaccess@@Base+0x1e44c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	574600 <spr_noaccess@@Base+0x1e430>
│ │ │ │ +	beq.w	574608 <spr_noaccess@@Base+0x1e438>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #20]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #268]	@ (574618 <spr_noaccess@@Base+0x1e448>)
│ │ │ │ +	ldr	r3, [pc, #268]	@ (574620 <spr_noaccess@@Base+0x1e450>)
│ │ │ │  	ldr	r2, [sp, #20]
│ │ │ │  	mov	r7, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r5, [r5, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1238675,15 +1238679,15 @@
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r8, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	lsls	r2, r3, #25
│ │ │ │ -	bmi.n	5745d4 <spr_noaccess@@Base+0x1e404>
│ │ │ │ +	bmi.n	5745dc <spr_noaccess@@Base+0x1e40c>
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #20]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #20]
│ │ │ │ @@ -1238699,17 +1238703,17 @@
│ │ │ │  	orrs	r4, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #132]	@ (574610 <spr_noaccess@@Base+0x1e440>)
│ │ │ │ +	ldr	r2, [pc, #132]	@ (574618 <spr_noaccess@@Base+0x1e448>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [pc, #136]	@ (57461c <spr_noaccess@@Base+0x1e44c>)
│ │ │ │ +	ldr	r0, [pc, #136]	@ (574624 <spr_noaccess@@Base+0x1e454>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r1, r7, r3
│ │ │ │ @@ -1238742,48 +1238746,48 @@
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	lsls	r4, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │ -	b.n	574572 <spr_noaccess@@Base+0x1e3a2>
│ │ │ │ +	b.n	57457a <spr_noaccess@@Base+0x1e3aa>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #24
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	add	r2, pc, #936	@ (adr r2, 5749bc <spr_noaccess@@Base+0x1e7ec>)
│ │ │ │ +	add	r2, pc, #904	@ (adr r2, 5749a4 <spr_noaccess@@Base+0x1e7d4>)
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	str	r6, [r3, #68]	@ 0x44
│ │ │ │ +	str	r6, [r2, #68]	@ 0x44
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldmia	r6!, {r4, r7}
│ │ │ │ +	ldmia	r6!, {r3, r7}
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #24
│ │ │ │ -	ldr	r5, [pc, #296]	@ (574760 <spr_noaccess@@Base+0x1e590>)
│ │ │ │ +	ldr	r5, [pc, #296]	@ (574768 <spr_noaccess@@Base+0x1e598>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	57474c <spr_noaccess@@Base+0x1e57c>
│ │ │ │ +	beq.w	574754 <spr_noaccess@@Base+0x1e584>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #20]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #268]	@ (574764 <spr_noaccess@@Base+0x1e594>)
│ │ │ │ +	ldr	r3, [pc, #268]	@ (57476c <spr_noaccess@@Base+0x1e59c>)
│ │ │ │  	ldr	r2, [sp, #20]
│ │ │ │  	mov	r7, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r5, [r5, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1238798,15 +1238802,15 @@
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r8, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	lsls	r2, r3, #25
│ │ │ │ -	bmi.n	574720 <spr_noaccess@@Base+0x1e550>
│ │ │ │ +	bmi.n	574728 <spr_noaccess@@Base+0x1e558>
│ │ │ │  	lsls	r2, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	str	r2, [sp, #20]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #20]
│ │ │ │ @@ -1238822,17 +1238826,17 @@
│ │ │ │  	orrs	r4, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #132]	@ (57475c <spr_noaccess@@Base+0x1e58c>)
│ │ │ │ +	ldr	r2, [pc, #132]	@ (574764 <spr_noaccess@@Base+0x1e594>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [pc, #136]	@ (574768 <spr_noaccess@@Base+0x1e598>)
│ │ │ │ +	ldr	r0, [pc, #136]	@ (574770 <spr_noaccess@@Base+0x1e5a0>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r1, r7, r3
│ │ │ │ @@ -1238865,86 +1238869,86 @@
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	lsls	r4, r3, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │ -	b.n	5746be <spr_noaccess@@Base+0x1e4ee>
│ │ │ │ +	b.n	5746c6 <spr_noaccess@@Base+0x1e4f6>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #24
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	add	r1, pc, #632	@ (adr r1, 5749d8 <spr_noaccess@@Base+0x1e808>)
│ │ │ │ +	add	r1, pc, #600	@ (adr r1, 5749c0 <spr_noaccess@@Base+0x1e7f0>)
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	str	r2, [r2, #48]	@ 0x30
│ │ │ │ +	str	r2, [r1, #48]	@ 0x30
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldmia	r5!, {r2, r6}
│ │ │ │ +	ldmia	r5, {r2, r3, r4, r5}
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	lsls	r2, r3, #31
│ │ │ │ -	bpl.n	57477c <spr_noaccess@@Base+0x1e5ac>
│ │ │ │ +	bpl.n	574784 <spr_noaccess@@Base+0x1e5b4>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	ldr	r0, [pc, #24]	@ (574798 <spr_noaccess@@Base+0x1e5c8>)
│ │ │ │ +	ldr	r0, [pc, #24]	@ (5747a0 <spr_noaccess@@Base+0x1e5d0>)
│ │ │ │  	ubfx	r1, r3, #16, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	mov.w	r2, #2147483648	@ 0x80000000
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr.w	r1, [r0, r1, lsl #2]
│ │ │ │  	ldr.w	r0, [r0, r3, lsl #2]
│ │ │ │  	b.w	4ca7f4 <tcg_gen_xori_i32@@Base>
│ │ │ │ -	cmp	r0, #198	@ 0xc6
│ │ │ │ +	cmp	r0, #190	@ 0xbe
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	sub	sp, #8
│ │ │ │ -	ldr	r5, [pc, #208]	@ (574884 <spr_noaccess@@Base+0x1e6b4>)
│ │ │ │ +	ldr	r5, [pc, #208]	@ (57488c <spr_noaccess@@Base+0x1e6bc>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	574870 <spr_noaccess@@Base+0x1e6a0>
│ │ │ │ +	beq.n	574878 <spr_noaccess@@Base+0x1e6a8>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 5747da <spr_noaccess@@Base+0x1e60a>
│ │ │ │ +	cbz	r3, 5747e2 <spr_noaccess@@Base+0x1e612>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #48	@ 0x30
│ │ │ │ -	beq.n	5747da <spr_noaccess@@Base+0x1e60a>
│ │ │ │ -	ldr	r3, [pc, #188]	@ (574888 <spr_noaccess@@Base+0x1e6b8>)
│ │ │ │ +	beq.n	5747e2 <spr_noaccess@@Base+0x1e612>
│ │ │ │ +	ldr	r3, [pc, #188]	@ (574890 <spr_noaccess@@Base+0x1e6c0>)
│ │ │ │  	movs	r1, #48	@ 0x30
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #48	@ 0x30
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #156]	@ (57488c <spr_noaccess@@Base+0x1e6bc>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (574894 <spr_noaccess@@Base+0x1e6c4>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	ldr.w	r2, [r1, r2, lsl #2]
│ │ │ │ -	cbz	r3, 574866 <spr_noaccess@@Base+0x1e696>
│ │ │ │ +	cbz	r3, 57486e <spr_noaccess@@Base+0x1e69e>
│ │ │ │  	ldr.w	r1, [r1, r3, lsl #2]
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #116]	@ (574880 <spr_noaccess@@Base+0x1e6b0>)
│ │ │ │ +	ldr	r3, [pc, #116]	@ (574888 <spr_noaccess@@Base+0x1e6b8>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	mov	r0, r7
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r2, r3]
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │ @@ -1238952,15 +1238956,15 @@
│ │ │ │  	add	r1, r8
│ │ │ │  	orr.w	r3, r3, #10
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	bl	4d612c <tcg_gen_qemu_ld_i32_chk@@Base>
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4d18e4 <tcg_gen_ext_i32_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #92]	@ (574890 <spr_noaccess@@Base+0x1e6c0>)
│ │ │ │ +	ldr	r3, [pc, #92]	@ (574898 <spr_noaccess@@Base+0x1e6c8>)
│ │ │ │  	ldr	r4, [r4, #84]	@ 0x54
│ │ │ │  	mov	r0, r6
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	ldr	r5, [r5, r3]
│ │ │ │  	lsls	r4, r4, #4
│ │ │ │  	add.w	r2, r4, #41472	@ 0xa200
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1238974,72 +1238978,72 @@
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	mov	r1, r2
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	57480a <spr_noaccess@@Base+0x1e63a>
│ │ │ │ +	b.n	574812 <spr_noaccess@@Base+0x1e642>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	add	r0, pc, #424	@ (adr r0, 574a2c <spr_noaccess@@Base+0x1e85c>)
│ │ │ │ +	add	r0, pc, #392	@ (adr r0, 574a14 <spr_noaccess@@Base+0x1e844>)
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	str	r6, [r2, #24]
│ │ │ │ +	str	r6, [r1, #24]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	cmp	r0, #132	@ 0x84
│ │ │ │ +	cmp	r0, #124	@ 0x7c
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	cmp	r0, #92	@ 0x5c
│ │ │ │ +	cmp	r0, #84	@ 0x54
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r6, [pc, #148]	@ (574940 <spr_noaccess@@Base+0x1e770>)
│ │ │ │ +	ldr	r6, [pc, #148]	@ (574948 <spr_noaccess@@Base+0x1e778>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r6, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	574932 <spr_noaccess@@Base+0x1e762>
│ │ │ │ +	beq.n	57493a <spr_noaccess@@Base+0x1e76a>
│ │ │ │  	mov	r9, r2
│ │ │ │  	mov	r5, r1
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrb.w	r3, [r4, #93]	@ 0x5d
│ │ │ │  	mov	r7, r0
│ │ │ │ -	cbz	r3, 5748dc <spr_noaccess@@Base+0x1e70c>
│ │ │ │ +	cbz	r3, 5748e4 <spr_noaccess@@Base+0x1e714>
│ │ │ │  	ldr	r3, [r4, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	5748dc <spr_noaccess@@Base+0x1e70c>
│ │ │ │ -	ldr	r3, [pc, #120]	@ (574944 <spr_noaccess@@Base+0x1e774>)
│ │ │ │ +	beq.n	5748e4 <spr_noaccess@@Base+0x1e714>
│ │ │ │ +	ldr	r3, [pc, #120]	@ (57494c <spr_noaccess@@Base+0x1e77c>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	ldr	r3, [pc, #104]	@ (574948 <spr_noaccess@@Base+0x1e778>)
│ │ │ │ +	ldr	r3, [pc, #104]	@ (574950 <spr_noaccess@@Base+0x1e780>)
│ │ │ │  	ldr	r2, [r5, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r1, [r5, #4]
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	ldr.w	r2, [r3, r2, lsl #2]
│ │ │ │  	strd	r2, r3, [sp, #8]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrd	r1, r2, [sp, #4]
│ │ │ │  	mov	r8, r0
│ │ │ │ -	cbnz	r1, 574926 <spr_noaccess@@Base+0x1e756>
│ │ │ │ +	cbnz	r1, 57492e <spr_noaccess@@Base+0x1e75e>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #72]	@ (57494c <spr_noaccess@@Base+0x1e77c>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (574954 <spr_noaccess@@Base+0x1e784>)
│ │ │ │  	mov	r0, r7
│ │ │ │  	ldr	r2, [r5, #0]
│ │ │ │  	ldr	r3, [r6, r3]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	movw	r3, #41640	@ 0xa2a8
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ @@ -1239049,107 +1239053,107 @@
│ │ │ │  	mov	r3, r9
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	bx	r3
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	574900 <spr_noaccess@@Base+0x1e730>
│ │ │ │ +	b.n	574908 <spr_noaccess@@Base+0x1e738>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	str	r6, [r3, #8]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	str	r6, [r2, #8]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	movs	r7, #130	@ 0x82
│ │ │ │ +	movs	r7, #122	@ 0x7a
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	movs	r7, #112	@ 0x70
│ │ │ │ +	movs	r7, #104	@ 0x68
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r6, [pc, #148]	@ (5749fc <spr_noaccess@@Base+0x1e82c>)
│ │ │ │ +	ldr	r6, [pc, #148]	@ (574a04 <spr_noaccess@@Base+0x1e834>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r6, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	5749ec <spr_noaccess@@Base+0x1e81c>
│ │ │ │ +	beq.n	5749f4 <spr_noaccess@@Base+0x1e824>
│ │ │ │  	mov	r9, r2
│ │ │ │  	mov	r5, r1
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrb.w	r3, [r4, #93]	@ 0x5d
│ │ │ │  	mov	r7, r0
│ │ │ │ -	cbz	r3, 574998 <spr_noaccess@@Base+0x1e7c8>
│ │ │ │ +	cbz	r3, 5749a0 <spr_noaccess@@Base+0x1e7d0>
│ │ │ │  	ldr	r3, [r4, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	574998 <spr_noaccess@@Base+0x1e7c8>
│ │ │ │ -	ldr	r3, [pc, #120]	@ (574a00 <spr_noaccess@@Base+0x1e830>)
│ │ │ │ +	beq.n	5749a0 <spr_noaccess@@Base+0x1e7d0>
│ │ │ │ +	ldr	r3, [pc, #120]	@ (574a08 <spr_noaccess@@Base+0x1e838>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	ldr	r3, [pc, #104]	@ (574a04 <spr_noaccess@@Base+0x1e834>)
│ │ │ │ +	ldr	r3, [pc, #104]	@ (574a0c <spr_noaccess@@Base+0x1e83c>)
│ │ │ │  	ldr	r2, [r5, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r1, [r5, #4]
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	ldr.w	r2, [r3, r2, lsl #2]
│ │ │ │  	strd	r2, r3, [sp, #8]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrd	r1, r2, [sp, #4]
│ │ │ │  	mov	r8, r0
│ │ │ │ -	cbnz	r1, 5749e0 <spr_noaccess@@Base+0x1e810>
│ │ │ │ +	cbnz	r1, 5749e8 <spr_noaccess@@Base+0x1e818>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov	r2, r8
│ │ │ │  	mov	r0, r4
│ │ │ │  	mov	r1, r7
│ │ │ │  	blx	r9
│ │ │ │ -	ldr	r3, [pc, #64]	@ (574a08 <spr_noaccess@@Base+0x1e838>)
│ │ │ │ +	ldr	r3, [pc, #64]	@ (574a10 <spr_noaccess@@Base+0x1e840>)
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	movw	r2, #41640	@ 0xa2a8
│ │ │ │  	mov	r0, r7
│ │ │ │  	ldr	r3, [r6, r3]
│ │ │ │  	add.w	r2, r2, r1, lsl #4
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	5749bc <spr_noaccess@@Base+0x1e7ec>
│ │ │ │ +	b.n	5749c4 <spr_noaccess@@Base+0x1e7f4>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldrsh	r2, [r4, r7]
│ │ │ │ +	ldrsh	r2, [r3, r7]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	movs	r6, #198	@ 0xc6
│ │ │ │ +	movs	r6, #190	@ 0xbe
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	movs	r6, #180	@ 0xb4
│ │ │ │ +	movs	r6, #172	@ 0xac
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldr	r7, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r6, [pc, #260]	@ (574b28 <spr_noaccess@@Base+0x1e958>)
│ │ │ │ +	ldr	r6, [pc, #260]	@ (574b30 <spr_noaccess@@Base+0x1e960>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r6, pc
│ │ │ │  	ubfx	r3, r7, #16, #5
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r0, r5
│ │ │ │ @@ -1239184,15 +1239188,15 @@
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r0, [sp, #12]
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r6, r8, lsl #2]
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	lsls	r3, r7, #31
│ │ │ │ -	bmi.n	574ab6 <spr_noaccess@@Base+0x1e8e6>
│ │ │ │ +	bmi.n	574abe <spr_noaccess@@Base+0x1e8ee>
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1239233,23 +1239237,23 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r6, #128]	@ 0x80
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	movs	r6, #36	@ 0x24
│ │ │ │ +	movs	r6, #28
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldr	r7, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r6, [pc, #272]	@ (574c54 <spr_noaccess@@Base+0x1ea84>)
│ │ │ │ +	ldr	r6, [pc, #272]	@ (574c5c <spr_noaccess@@Base+0x1ea8c>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r6, pc
│ │ │ │  	ubfx	r3, r7, #16, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	movs	r2, #16
│ │ │ │ @@ -1239288,15 +1239292,15 @@
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r0, [sp, #12]
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r6, r8, lsl #2]
│ │ │ │  	mov	r1, r4
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	lsls	r3, r7, #31
│ │ │ │ -	bmi.n	574be0 <spr_noaccess@@Base+0x1ea10>
│ │ │ │ +	bmi.n	574be8 <spr_noaccess@@Base+0x1ea18>
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1239338,23 +1239342,23 @@
│ │ │ │  	ldr.w	r1, [r6, #128]	@ 0x80
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	movs	r5, #4
│ │ │ │ +	movs	r4, #252	@ 0xfc
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r7, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r4, [pc, #272]	@ (574d80 <spr_noaccess@@Base+0x1ebb0>)
│ │ │ │ +	ldr	r4, [pc, #272]	@ (574d88 <spr_noaccess@@Base+0x1ebb8>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r4, pc
│ │ │ │  	ubfx	r3, r7, #16, #5
│ │ │ │  	mov	r6, r0
│ │ │ │  	mov	r0, r5
│ │ │ │ @@ -1239391,15 +1239395,15 @@
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r4, r8, lsl #2]
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	lsls	r3, r7, #31
│ │ │ │ -	bmi.n	574d0c <spr_noaccess@@Base+0x1eb3c>
│ │ │ │ +	bmi.n	574d14 <spr_noaccess@@Base+0x1eb44>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1239441,23 +1239445,23 @@
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	movs	r3, #216	@ 0xd8
│ │ │ │ +	movs	r3, #208	@ 0xd0
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r7, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r4, [pc, #280]	@ (574eb4 <spr_noaccess@@Base+0x1ece4>)
│ │ │ │ +	ldr	r4, [pc, #280]	@ (574ebc <spr_noaccess@@Base+0x1ecec>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r4, pc
│ │ │ │  	ubfx	r3, r7, #16, #5
│ │ │ │  	mov	r6, r0
│ │ │ │  	mov	r0, r5
│ │ │ │ @@ -1239497,15 +1239501,15 @@
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r4, r8, lsl #2]
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	lsls	r3, r7, #31
│ │ │ │ -	bmi.n	574e42 <spr_noaccess@@Base+0x1ec72>
│ │ │ │ +	bmi.n	574e4a <spr_noaccess@@Base+0x1ec7a>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1239546,23 +1239550,23 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	movs	r2, #172	@ 0xac
│ │ │ │ +	movs	r2, #164	@ 0xa4
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r7, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r4, [pc, #280]	@ (574fe8 <spr_noaccess@@Base+0x1ee18>)
│ │ │ │ +	ldr	r4, [pc, #280]	@ (574ff0 <spr_noaccess@@Base+0x1ee20>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r4, pc
│ │ │ │  	ubfx	r3, r7, #16, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r0, r6
│ │ │ │ @@ -1239603,15 +1239607,15 @@
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r4, r8, lsl #2]
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	lsls	r3, r7, #31
│ │ │ │ -	bmi.n	574f76 <spr_noaccess@@Base+0x1eda6>
│ │ │ │ +	bmi.n	574f7e <spr_noaccess@@Base+0x1edae>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1239652,21 +1239656,21 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	movs	r1, #120	@ 0x78
│ │ │ │ +	movs	r1, #112	@ 0x70
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │ -	ldr.w	r9, [pc, #288]	@ 575120 <spr_noaccess@@Base+0x1ef50>
│ │ │ │ +	ldr.w	r9, [pc, #288]	@ 575128 <spr_noaccess@@Base+0x1ef58>
│ │ │ │  	sub	sp, #20
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	mov	sl, r0
│ │ │ │  	add	r9, pc
│ │ │ │  	mov	r6, r1
│ │ │ │  	ubfx	fp, r3, #21, #5
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │ @@ -1239677,43 +1239681,43 @@
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr.w	r1, [r9, #164]	@ 0xa4
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldrb.w	r3, [sl, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 57503e <spr_noaccess@@Base+0x1ee6e>
│ │ │ │ +	cbz	r3, 575046 <spr_noaccess@@Base+0x1ee76>
│ │ │ │  	ldr.w	r3, [sl, #100]	@ 0x64
│ │ │ │  	cmp	r3, #64	@ 0x40
│ │ │ │ -	bne.n	57510a <spr_noaccess@@Base+0x1ef3a>
│ │ │ │ +	bne.n	575112 <spr_noaccess@@Base+0x1ef42>
│ │ │ │  	ldr.w	r3, [sl, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #224]	@ (575124 <spr_noaccess@@Base+0x1ef54>)
│ │ │ │ +	ldr	r1, [pc, #224]	@ (57512c <spr_noaccess@@Base+0x1ef5c>)
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	ldr.w	r2, [r1, r2, lsl #2]
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	5750fe <spr_noaccess@@Base+0x1ef2e>
│ │ │ │ +	bne.n	575106 <spr_noaccess@@Base+0x1ef36>
│ │ │ │  	mov	r1, r2
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │ -	ldr	r4, [pc, #196]	@ (575128 <spr_noaccess@@Base+0x1ef58>)
│ │ │ │ +	ldr	r4, [pc, #196]	@ (575130 <spr_noaccess@@Base+0x1ef60>)
│ │ │ │  	mov.w	r9, #1
│ │ │ │  	mov	r3, r8
│ │ │ │  	add	r4, pc
│ │ │ │  	movs	r0, #9
│ │ │ │  	ldr.w	r2, [r4, #332]	@ 0x14c
│ │ │ │  	bl	4caed0 <tcg_gen_brcond_i32@@Base>
│ │ │ │  	lsl.w	r2, r9, r6
│ │ │ │  	ldr.w	r1, [r4, #336]	@ 0x150
│ │ │ │  	mov	r3, r8
│ │ │ │  	movs	r0, #9
│ │ │ │  	bl	4caf68 <tcg_gen_brcondi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #148]	@ (57511c <spr_noaccess@@Base+0x1ef4c>)
│ │ │ │ +	ldr	r2, [pc, #148]	@ (575124 <spr_noaccess@@Base+0x1ef54>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr.w	r3, [r4, fp, lsl #2]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [r1, r2]
│ │ │ │  	ldr.w	r2, [sl, #104]	@ 0x68
│ │ │ │  	orrs	r6, r2
│ │ │ │ @@ -1239750,42 +1239754,42 @@
│ │ │ │  	mov.w	r1, #4294967295	@ 0xffffffff
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr.w	r1, [r1, r3, lsl #2]
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	57505e <spr_noaccess@@Base+0x1ee8e>
│ │ │ │ +	b.n	575066 <spr_noaccess@@Base+0x1ee96>
│ │ │ │  	ldr.w	r0, [r9, #316]	@ 0x13c
│ │ │ │  	movs	r1, #64	@ 0x40
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #64	@ 0x40
│ │ │ │  	str.w	r3, [sl, #100]	@ 0x64
│ │ │ │ -	b.n	57503e <spr_noaccess@@Base+0x1ee6e>
│ │ │ │ -	str	r7, [sp, #952]	@ 0x3b8
│ │ │ │ +	b.n	575046 <spr_noaccess@@Base+0x1ee76>
│ │ │ │ +	str	r7, [sp, #920]	@ 0x398
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	movs	r0, #74	@ 0x4a
│ │ │ │ +	movs	r0, #66	@ 0x42
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	movs	r0, #8
│ │ │ │ +	movs	r0, #0
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	subs	r0, r5, #7
│ │ │ │ +	subs	r0, r4, #7
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	movs	r1, #2
│ │ │ │ -	b.n	574fec <spr_noaccess@@Base+0x1ee1c>
│ │ │ │ +	b.n	574ff4 <spr_noaccess@@Base+0x1ee24>
│ │ │ │  	movs	r1, #1
│ │ │ │ -	b.n	574fec <spr_noaccess@@Base+0x1ee1c>
│ │ │ │ +	b.n	574ff4 <spr_noaccess@@Base+0x1ee24>
│ │ │ │  	movs	r1, #0
│ │ │ │ -	b.n	574fec <spr_noaccess@@Base+0x1ee1c>
│ │ │ │ +	b.n	574ff4 <spr_noaccess@@Base+0x1ee24>
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r7, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r4, [pc, #292]	@ (575274 <spr_noaccess@@Base+0x1f0a4>)
│ │ │ │ +	ldr	r4, [pc, #292]	@ (57527c <spr_noaccess@@Base+0x1f0ac>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r4, pc
│ │ │ │  	ubfx	r3, r7, #16, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r0, r6
│ │ │ │ @@ -1239829,15 +1239833,15 @@
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r4, r8, lsl #2]
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	lsls	r3, r7, #31
│ │ │ │ -	bmi.n	575200 <spr_noaccess@@Base+0x1f030>
│ │ │ │ +	bmi.n	575208 <spr_noaccess@@Base+0x1f038>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1239879,23 +1239883,23 @@
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	subs	r0, r7, #3
│ │ │ │ +	subs	r0, r6, #3
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r7, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r4, [pc, #292]	@ (5753b4 <spr_noaccess@@Base+0x1f1e4>)
│ │ │ │ +	ldr	r4, [pc, #292]	@ (5753bc <spr_noaccess@@Base+0x1f1ec>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r4, pc
│ │ │ │  	ubfx	r3, r7, #16, #5
│ │ │ │  	mov	r6, r0
│ │ │ │  	movs	r2, #16
│ │ │ │ @@ -1239940,15 +1239944,15 @@
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r4, r8, lsl #2]
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	lsls	r3, r7, #31
│ │ │ │ -	bmi.n	575340 <spr_noaccess@@Base+0x1f170>
│ │ │ │ +	bmi.n	575348 <spr_noaccess@@Base+0x1f178>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1239990,33 +1239994,33 @@
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	adds	r0, r7, #6
│ │ │ │ +	adds	r0, r6, #6
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #8
│ │ │ │ -	ldr	r3, [pc, #316]	@ (57550c <spr_noaccess@@Base+0x1f33c>)
│ │ │ │ +	ldr	r3, [pc, #316]	@ (575514 <spr_noaccess@@Base+0x1f344>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	add	r3, pc
│ │ │ │  	lsls	r1, r1, #31
│ │ │ │ -	bpl.n	575426 <spr_noaccess@@Base+0x1f256>
│ │ │ │ +	bpl.n	57542e <spr_noaccess@@Base+0x1f25e>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.w	5754fa <spr_noaccess@@Base+0x1f32a>
│ │ │ │ +	beq.w	575502 <spr_noaccess@@Base+0x1f332>
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r5, [pc, #296]	@ (575510 <spr_noaccess@@Base+0x1f340>)
│ │ │ │ +	ldr	r5, [pc, #296]	@ (575518 <spr_noaccess@@Base+0x1f348>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │  	add	r5, pc
│ │ │ │  	mov	r7, r0
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	mov	r0, r6
│ │ │ │ @@ -1240029,20 +1240033,20 @@
│ │ │ │  	mov	r0, r7
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	bl	4d1874 <tcg_gen_extu_i32_i64@@Base>
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4ced74 <tcg_gen_ext32s_i64@@Base>
│ │ │ │ -	b.n	57546e <spr_noaccess@@Base+0x1f29e>
│ │ │ │ +	b.n	575476 <spr_noaccess@@Base+0x1f2a6>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5754fa <spr_noaccess@@Base+0x1f32a>
│ │ │ │ +	beq.n	575502 <spr_noaccess@@Base+0x1f332>
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r5, [pc, #224]	@ (575514 <spr_noaccess@@Base+0x1f344>)
│ │ │ │ +	ldr	r5, [pc, #224]	@ (57551c <spr_noaccess@@Base+0x1f34c>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │  	add	r5, pc
│ │ │ │  	mov	r7, r0
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	mov	r0, r6
│ │ │ │ @@ -1240076,15 +1240080,15 @@
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r8, r0
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	add.w	ip, r5, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #100]	@ (575518 <spr_noaccess@@Base+0x1f348>)
│ │ │ │ +	ldr	r2, [pc, #100]	@ (575520 <spr_noaccess@@Base+0x1f350>)
│ │ │ │  	ldr	r3, [sp, #4]
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movw	r2, #42672	@ 0xa6b0
│ │ │ │  	mov	r7, r3
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ @@ -1240106,183 +1240110,183 @@
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	strb	r0, [r7, r5]
│ │ │ │ +	strb	r0, [r6, r5]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	adds	r6, r3, #1
│ │ │ │ +	adds	r6, r2, #1
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	adds	r4, r2, #0
│ │ │ │ +	adds	r4, r1, #0
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #91]	@ 0x5b
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r6, [pc, #224]	@ (575614 <spr_noaccess@@Base+0x1f444>)
│ │ │ │ +	ldr	r6, [pc, #224]	@ (57561c <spr_noaccess@@Base+0x1f44c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r6, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.n	5755de <spr_noaccess@@Base+0x1f40e>
│ │ │ │ +	bne.n	5755e6 <spr_noaccess@@Base+0x1f416>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 575546 <spr_noaccess@@Base+0x1f376>
│ │ │ │ +	cbz	r3, 57554e <spr_noaccess@@Base+0x1f37e>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	bne.n	5755fa <spr_noaccess@@Base+0x1f42a>
│ │ │ │ +	bne.n	575602 <spr_noaccess@@Base+0x1f432>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #200]	@ (575618 <spr_noaccess@@Base+0x1f448>)
│ │ │ │ +	ldr	r1, [pc, #200]	@ (575620 <spr_noaccess@@Base+0x1f450>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	ldr.w	r2, [r1, r2, lsl #2]
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	5755d6 <spr_noaccess@@Base+0x1f406>
│ │ │ │ +	beq.n	5755de <spr_noaccess@@Base+0x1f40e>
│ │ │ │  	ldr.w	r1, [r1, r3, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #172]	@ (57561c <spr_noaccess@@Base+0x1f44c>)
│ │ │ │ +	ldr	r3, [pc, #172]	@ (575624 <spr_noaccess@@Base+0x1f454>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #160]	@ 0xa0
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov	r1, r5
│ │ │ │  	movs	r2, #127	@ 0x7f
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │  	ldr	r0, [r4, #84]	@ 0x54
│ │ │ │  	ubfx	r0, r0, #21, #5
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (575620 <spr_noaccess@@Base+0x1f450>)
│ │ │ │ -	ldr	r2, [pc, #124]	@ (575610 <spr_noaccess@@Base+0x1f440>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (575628 <spr_noaccess@@Base+0x1f458>)
│ │ │ │ +	ldr	r2, [pc, #124]	@ (575618 <spr_noaccess@@Base+0x1f448>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r6, r3]
│ │ │ │  	ldr	r6, [r3, #0]
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	add	r5, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	adds	r0, r7, r3
│ │ │ │  	strd	r0, r5, [sp]
│ │ │ │  	add	r3, r6
│ │ │ │ -	ldr	r0, [pc, #112]	@ (575624 <spr_noaccess@@Base+0x1f454>)
│ │ │ │ +	ldr	r0, [pc, #112]	@ (57562c <spr_noaccess@@Base+0x1f45c>)
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #1608	@ 0x648
│ │ │ │  	ldr.w	r0, [r0, #1608]	@ 0x648
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	57556a <spr_noaccess@@Base+0x1f39a>
│ │ │ │ +	b.n	575572 <spr_noaccess@@Base+0x1f3a2>
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	movs	r2, #0
│ │ │ │  	movt	r2, #1023	@ 0x3ff
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	ands	r2, r1
│ │ │ │  	movs	r1, #5
│ │ │ │  	orr.w	r2, r2, #3
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	ldr	r3, [pc, #44]	@ (575628 <spr_noaccess@@Base+0x1f458>)
│ │ │ │ +	ldr	r3, [pc, #44]	@ (575630 <spr_noaccess@@Base+0x1f460>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	b.n	575546 <spr_noaccess@@Base+0x1f376>
│ │ │ │ +	b.n	57554e <spr_noaccess@@Base+0x1f37e>
│ │ │ │  	nop
│ │ │ │ -	str	r2, [sp, #928]	@ 0x3a0
│ │ │ │ +	str	r2, [sp, #896]	@ 0x380
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r0, [r3, r0]
│ │ │ │ +	strb	r0, [r2, r0]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	subs	r4, r7, r3
│ │ │ │ +	subs	r4, r6, r3
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	subs	r6, r3, r3
│ │ │ │ +	subs	r6, r2, r3
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r4, [sp, #528]	@ 0x210
│ │ │ │ +	ldr	r4, [sp, #496]	@ 0x1f0
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	subs	r2, r2, r1
│ │ │ │ +	subs	r2, r1, r1
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r3, [r0, #91]	@ 0x5b
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r5, [pc, #232]	@ (57572c <spr_noaccess@@Base+0x1f55c>)
│ │ │ │ +	ldr	r5, [pc, #232]	@ (575734 <spr_noaccess@@Base+0x1f564>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	5756f6 <spr_noaccess@@Base+0x1f526>
│ │ │ │ +	bne.n	5756fe <spr_noaccess@@Base+0x1f52e>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 575658 <spr_noaccess@@Base+0x1f488>
│ │ │ │ +	cbz	r3, 575660 <spr_noaccess@@Base+0x1f490>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	bne.n	575712 <spr_noaccess@@Base+0x1f542>
│ │ │ │ +	bne.n	57571a <spr_noaccess@@Base+0x1f54a>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #208]	@ (575730 <spr_noaccess@@Base+0x1f560>)
│ │ │ │ +	ldr	r1, [pc, #208]	@ (575738 <spr_noaccess@@Base+0x1f568>)
│ │ │ │  	mov	r8, r0
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	ldr.w	r2, [r1, r2, lsl #2]
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	5756ee <spr_noaccess@@Base+0x1f51e>
│ │ │ │ +	beq.n	5756f6 <spr_noaccess@@Base+0x1f526>
│ │ │ │  	ldr.w	r1, [r1, r3, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	ldr	r0, [r4, #84]	@ 0x54
│ │ │ │  	ubfx	r0, r0, #21, #5
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldrh.w	r0, [r4, #86]	@ 0x56
│ │ │ │  	and.w	r0, r0, #31
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r0, [r4, #84]	@ 0x54
│ │ │ │  	ubfx	r0, r0, #11, #5
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #144]	@ (575734 <spr_noaccess@@Base+0x1f564>)
│ │ │ │ -	ldr	r2, [pc, #132]	@ (575728 <spr_noaccess@@Base+0x1f558>)
│ │ │ │ +	ldr	r3, [pc, #144]	@ (57573c <spr_noaccess@@Base+0x1f56c>)
│ │ │ │ +	ldr	r2, [pc, #132]	@ (575730 <spr_noaccess@@Base+0x1f560>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r5, r3]
│ │ │ │  	ldr	r5, [r3, #0]
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	add	r0, r3
│ │ │ │  	add.w	r4, r8, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	adds	r0, r7, r3
│ │ │ │  	strd	r4, r0, [sp]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ -	ldr	r0, [pc, #116]	@ (575738 <spr_noaccess@@Base+0x1f568>)
│ │ │ │ +	ldr	r0, [pc, #116]	@ (575740 <spr_noaccess@@Base+0x1f570>)
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3084	@ 0xc0c
│ │ │ │  	ldr.w	r0, [r0, #3084]	@ 0xc0c
│ │ │ │  	bl	4c61d4 <tcg_gen_call5@@Base>
│ │ │ │ @@ -1240292,53 +1240296,53 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	57567c <spr_noaccess@@Base+0x1f4ac>
│ │ │ │ +	b.n	575684 <spr_noaccess@@Base+0x1f4b4>
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	movs	r2, #0
│ │ │ │  	movt	r2, #1023	@ 0x3ff
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	ands	r2, r1
│ │ │ │  	movs	r1, #5
│ │ │ │  	orr.w	r2, r2, #3
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	ldr	r3, [pc, #40]	@ (57573c <spr_noaccess@@Base+0x1f56c>)
│ │ │ │ +	ldr	r3, [pc, #40]	@ (575744 <spr_noaccess@@Base+0x1f574>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	b.n	575658 <spr_noaccess@@Base+0x1f488>
│ │ │ │ +	b.n	575660 <spr_noaccess@@Base+0x1f490>
│ │ │ │  	nop
│ │ │ │ -	str	r1, [sp, #864]	@ 0x360
│ │ │ │ +	str	r1, [sp, #832]	@ 0x340
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strh	r6, [r0, r4]
│ │ │ │ +	strh	r6, [r7, r3]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	adds	r2, r5, r7
│ │ │ │ +	adds	r2, r4, r7
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	pop	{r1, r2, r3, r4, r6, pc}
│ │ │ │ +	pop	{r1, r2, r4, r6, pc}
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	adds	r2, r7, r4
│ │ │ │ +	adds	r2, r6, r4
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r7, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r5, [pc, #300]	@ (575884 <spr_noaccess@@Base+0x1f6b4>)
│ │ │ │ +	ldr	r5, [pc, #300]	@ (57588c <spr_noaccess@@Base+0x1f6bc>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r5, pc
│ │ │ │  	ubfx	r3, r7, #16, #5
│ │ │ │  	mov	r6, r0
│ │ │ │  	movs	r2, #16
│ │ │ │ @@ -1240386,15 +1240390,15 @@
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r5, r8, lsl #2]
│ │ │ │  	mov	r1, r4
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	lsls	r3, r7, #31
│ │ │ │ -	bmi.n	575812 <spr_noaccess@@Base+0x1f642>
│ │ │ │ +	bmi.n	57581a <spr_noaccess@@Base+0x1f64a>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1240435,44 +1240439,44 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r5, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	adds	r0, r6, r3
│ │ │ │ +	adds	r0, r5, r3
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │ -	cbnz	r2, 57589c <spr_noaccess@@Base+0x1f6cc>
│ │ │ │ +	cbnz	r2, 5758a4 <spr_noaccess@@Base+0x1f6d4>
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │ -	cbnz	r2, 5758bc <spr_noaccess@@Base+0x1f6ec>
│ │ │ │ +	cbnz	r2, 5758c4 <spr_noaccess@@Base+0x1f6f4>
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │ -	cbnz	r2, 5758dc <spr_noaccess@@Base+0x1f70c>
│ │ │ │ +	cbnz	r2, 5758e4 <spr_noaccess@@Base+0x1f714>
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │ @@ -1240482,75 +1240486,75 @@
│ │ │ │  	nop
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r7, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r6, [pc, #212]	@ (5759d4 <spr_noaccess@@Base+0x1f804>)
│ │ │ │ +	ldr	r6, [pc, #212]	@ (5759dc <spr_noaccess@@Base+0x1f80c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r6, pc
│ │ │ │  	ldrb.w	r8, [sp, #48]	@ 0x30
│ │ │ │  	cmp	r7, #0
│ │ │ │ -	beq.n	5759c6 <spr_noaccess@@Base+0x1f7f6>
│ │ │ │ +	beq.n	5759ce <spr_noaccess@@Base+0x1f7fe>
│ │ │ │  	mov	fp, r3
│ │ │ │  	mov	r5, r2
│ │ │ │  	mov	sl, r1
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrb.w	r3, [r4, #93]	@ 0x5d
│ │ │ │  	mov	r7, r0
│ │ │ │ -	cbz	r3, 575936 <spr_noaccess@@Base+0x1f766>
│ │ │ │ +	cbz	r3, 57593e <spr_noaccess@@Base+0x1f76e>
│ │ │ │  	ldr	r3, [r4, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	575936 <spr_noaccess@@Base+0x1f766>
│ │ │ │ -	ldr	r3, [pc, #176]	@ (5759d8 <spr_noaccess@@Base+0x1f808>)
│ │ │ │ +	beq.n	57593e <spr_noaccess@@Base+0x1f76e>
│ │ │ │ +	ldr	r3, [pc, #176]	@ (5759e0 <spr_noaccess@@Base+0x1f810>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │ -	cbnz	r5, 575972 <spr_noaccess@@Base+0x1f7a2>
│ │ │ │ +	cbnz	r5, 57597a <spr_noaccess@@Base+0x1f7aa>
│ │ │ │  	mov	r1, fp
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov.w	r3, sl, lsl #4
│ │ │ │  	add.w	r5, r3, #41984	@ 0xa400
│ │ │ │  	adds	r5, #168	@ 0xa8
│ │ │ │  	cmp.w	r8, #0
│ │ │ │ -	beq.n	575990 <spr_noaccess@@Base+0x1f7c0>
│ │ │ │ -	ldr	r3, [pc, #132]	@ (5759dc <spr_noaccess@@Base+0x1f80c>)
│ │ │ │ +	beq.n	575998 <spr_noaccess@@Base+0x1f7c8>
│ │ │ │ +	ldr	r3, [pc, #132]	@ (5759e4 <spr_noaccess@@Base+0x1f814>)
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r7
│ │ │ │  	ldr	r3, [r6, r3]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	mov	r2, r9
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	558ff0 <spr_noaccess@@Base+0x2e20>
│ │ │ │ -	ldr	r3, [pc, #108]	@ (5759e0 <spr_noaccess@@Base+0x1f810>)
│ │ │ │ +	ldr	r3, [pc, #108]	@ (5759e8 <spr_noaccess@@Base+0x1f818>)
│ │ │ │  	mov	r2, fp
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r5, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	mov.w	r3, sl, lsl #4
│ │ │ │  	add.w	r5, r3, #41984	@ 0xa400
│ │ │ │  	adds	r5, #168	@ 0xa8
│ │ │ │  	cmp.w	r8, #0
│ │ │ │ -	bne.n	575954 <spr_noaccess@@Base+0x1f784>
│ │ │ │ +	bne.n	57595c <spr_noaccess@@Base+0x1f78c>
│ │ │ │  	mov	r2, r9
│ │ │ │  	mov	r0, r4
│ │ │ │  	mov	r1, r7
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	bl	559190 <spr_noaccess@@Base+0x2fc0>
│ │ │ │ -	ldr	r1, [pc, #60]	@ (5759dc <spr_noaccess@@Base+0x1f80c>)
│ │ │ │ +	ldr	r1, [pc, #60]	@ (5759e4 <spr_noaccess@@Base+0x1f814>)
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r7
│ │ │ │  	ldr	r4, [r6, r1]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r0, #0
│ │ │ │ @@ -1240562,72 +1240566,72 @@
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	str	r2, [r1, r1]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	str	r2, [r0, r1]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	asrs	r0, r5, #28
│ │ │ │ +	asrs	r0, r4, #28
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r2, r3, #27
│ │ │ │ +	asrs	r2, r2, #27
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │ -	ldr.w	ip, [pc, #64]	@ 575a2c <spr_noaccess@@Base+0x1f85c>
│ │ │ │ +	ldr.w	ip, [pc, #64]	@ 575a34 <spr_noaccess@@Base+0x1f864>
│ │ │ │  	add	ip, pc
│ │ │ │ -	cbnz	r2, 575a1e <spr_noaccess@@Base+0x1f84e>
│ │ │ │ +	cbnz	r2, 575a26 <spr_noaccess@@Base+0x1f856>
│ │ │ │  	ldrb.w	r3, [r0, #89]	@ 0x59
│ │ │ │ -	cbz	r3, 575a1e <spr_noaccess@@Base+0x1f84e>
│ │ │ │ -	ldr	r1, [pc, #56]	@ (575a30 <spr_noaccess@@Base+0x1f860>)
│ │ │ │ +	cbz	r3, 575a26 <spr_noaccess@@Base+0x1f856>
│ │ │ │ +	ldr	r1, [pc, #56]	@ (575a38 <spr_noaccess@@Base+0x1f868>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	push	{r4}
│ │ │ │ -	ldr	r3, [pc, #40]	@ (575a28 <spr_noaccess@@Base+0x1f858>)
│ │ │ │ +	ldr	r3, [pc, #40]	@ (575a30 <spr_noaccess@@Base+0x1f860>)
│ │ │ │  	ldr.w	r4, [ip, r1]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │ -	ldr	r1, [pc, #40]	@ (575a34 <spr_noaccess@@Base+0x1f864>)
│ │ │ │ +	ldr	r1, [pc, #40]	@ (575a3c <spr_noaccess@@Base+0x1f86c>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r0, [r0, r3]
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	add.w	r1, r1, #3216	@ 0xc90
│ │ │ │  	pop	{r4}
│ │ │ │  	add	r3, r0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	b.w	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	ldrh	r0, [r7, #50]	@ 0x32
│ │ │ │ +	ldrh	r0, [r6, #50]	@ 0x32
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldr	r7, [pc, #384]	@ (575bb0 <spr_noaccess@@Base+0x1f9e0>)
│ │ │ │ +	ldr	r7, [pc, #352]	@ (575b98 <spr_noaccess@@Base+0x1f9c8>)
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	rev	r6, r3
│ │ │ │ +	rev	r6, r2
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │ -	ldr	r5, [pc, #164]	@ (575af0 <spr_noaccess@@Base+0x1f920>)
│ │ │ │ +	ldr	r5, [pc, #164]	@ (575af8 <spr_noaccess@@Base+0x1f928>)
│ │ │ │  	mov	r3, r1
│ │ │ │  	ldrd	r1, r2, [r0]
│ │ │ │  	add	r5, pc
│ │ │ │  	mov	r4, r0
│ │ │ │  	sub	sp, #12
│ │ │ │  	ldr.w	r1, [r5, r1, lsl #2]
│ │ │ │  	ldr.w	r0, [r5, r2, lsl #2]
│ │ │ │  	blx	r3
│ │ │ │  	ldr	r3, [r4, #8]
│ │ │ │ -	cbnz	r3, 575a7a <spr_noaccess@@Base+0x1f8aa>
│ │ │ │ +	cbnz	r3, 575a82 <spr_noaccess@@Base+0x1f8b2>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1240670,23 +1240674,23 @@
│ │ │ │  	ldr.w	r1, [r5, #128]	@ 0x80
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	asrs	r0, r0, #24
│ │ │ │ +	asrs	r0, r7, #23
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr.w	r8, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r6, [pc, #304]	@ (575c3c <spr_noaccess@@Base+0x1fa6c>)
│ │ │ │ +	ldr	r6, [pc, #304]	@ (575c44 <spr_noaccess@@Base+0x1fa74>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r6, pc
│ │ │ │  	ubfx	r3, r8, #16, #5
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r0, r5
│ │ │ │ @@ -1240735,15 +1240739,15 @@
│ │ │ │  	bl	4ca7f4 <tcg_gen_xori_i32@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r6, r7, lsl #2]
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	tst.w	r8, #1
│ │ │ │ -	bne.n	575bca <spr_noaccess@@Base+0x1f9fa>
│ │ │ │ +	bne.n	575bd2 <spr_noaccess@@Base+0x1fa02>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1240784,23 +1240788,23 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r6, #128]	@ 0x80
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	asrs	r2, r7, #20
│ │ │ │ +	asrs	r2, r6, #20
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr.w	r8, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r6, [pc, #304]	@ (575d88 <spr_noaccess@@Base+0x1fbb8>)
│ │ │ │ +	ldr	r6, [pc, #304]	@ (575d90 <spr_noaccess@@Base+0x1fbc0>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r6, pc
│ │ │ │  	ubfx	r3, r8, #16, #5
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r0, r5
│ │ │ │ @@ -1240849,15 +1240853,15 @@
│ │ │ │  	bl	4ca7f4 <tcg_gen_xori_i32@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r6, r7, lsl #2]
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	tst.w	r8, #1
│ │ │ │ -	bne.n	575d16 <spr_noaccess@@Base+0x1fb46>
│ │ │ │ +	bne.n	575d1e <spr_noaccess@@Base+0x1fb4e>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1240898,23 +1240902,23 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r6, #128]	@ 0x80
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	asrs	r6, r5, #15
│ │ │ │ +	asrs	r6, r4, #15
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr.w	r8, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r4, [pc, #312]	@ (575edc <spr_noaccess@@Base+0x1fd0c>)
│ │ │ │ +	ldr	r4, [pc, #312]	@ (575ee4 <spr_noaccess@@Base+0x1fd14>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r4, pc
│ │ │ │  	ubfx	r3, r8, #16, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r0, r6
│ │ │ │ @@ -1240964,15 +1240968,15 @@
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r4, r7, lsl #2]
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	tst.w	r8, #1
│ │ │ │ -	bne.n	575e68 <spr_noaccess@@Base+0x1fc98>
│ │ │ │ +	bne.n	575e70 <spr_noaccess@@Base+0x1fca0>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1241014,23 +1241018,23 @@
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	asrs	r2, r4, #10
│ │ │ │ +	asrs	r2, r3, #10
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr.w	r8, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r4, [pc, #312]	@ (576030 <spr_noaccess@@Base+0x1fe60>)
│ │ │ │ +	ldr	r4, [pc, #312]	@ (576038 <spr_noaccess@@Base+0x1fe68>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r4, pc
│ │ │ │  	ubfx	r3, r8, #16, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r0, r6
│ │ │ │ @@ -1241080,15 +1241084,15 @@
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r4, r7, lsl #2]
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	tst.w	r8, #1
│ │ │ │ -	bne.n	575fbc <spr_noaccess@@Base+0x1fdec>
│ │ │ │ +	bne.n	575fc4 <spr_noaccess@@Base+0x1fdf4>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1241130,34 +1241134,34 @@
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	asrs	r6, r1, #5
│ │ │ │ +	asrs	r6, r0, #5
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │ -	ldr	r5, [pc, #168]	@ (5760f0 <spr_noaccess@@Base+0x1ff20>)
│ │ │ │ +	ldr	r5, [pc, #168]	@ (5760f8 <spr_noaccess@@Base+0x1ff28>)
│ │ │ │  	mov	r3, r1
│ │ │ │  	ldr	r2, [r0, #8]
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldr	r1, [r0, #0]
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr	r0, [r0, #4]
│ │ │ │  	sub	sp, #12
│ │ │ │  	ldr.w	r2, [r5, r2, lsl #2]
│ │ │ │  	ldr.w	r1, [r5, r1, lsl #2]
│ │ │ │  	ldr.w	r0, [r5, r0, lsl #2]
│ │ │ │  	blx	r3
│ │ │ │  	ldrb	r3, [r4, #12]
│ │ │ │ -	cbnz	r3, 57607c <spr_noaccess@@Base+0x1feac>
│ │ │ │ +	cbnz	r3, 576084 <spr_noaccess@@Base+0x1feb4>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1241199,47 +1241203,47 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r5, #128]	@ 0x80
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	asrs	r2, r0, #32
│ │ │ │ +	lsrs	r2, r7, #31
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │ -	ldr	r4, [pc, #352]	@ (576268 <spr_noaccess@@Base+0x20098>)
│ │ │ │ +	ldr	r4, [pc, #352]	@ (576270 <spr_noaccess@@Base+0x200a0>)
│ │ │ │  	sub	sp, #20
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	add	r4, pc
│ │ │ │  	and.w	r3, r3, #65536	@ 0x10000
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	57622a <spr_noaccess@@Base+0x2005a>
│ │ │ │ +	beq.w	576232 <spr_noaccess@@Base+0x20062>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	mov	r5, r1
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	57623c <spr_noaccess@@Base+0x2006c>
│ │ │ │ +	beq.w	576244 <spr_noaccess@@Base+0x20074>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	fp, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #300]	@ (57626c <spr_noaccess@@Base+0x2009c>)
│ │ │ │ +	ldr	r3, [pc, #300]	@ (576274 <spr_noaccess@@Base+0x200a4>)
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	mrc	15, 0, r9, cr13, cr0, {3}
│ │ │ │ -	ldr	r6, [pc, #296]	@ (576270 <spr_noaccess@@Base+0x200a0>)
│ │ │ │ +	ldr	r6, [pc, #296]	@ (576278 <spr_noaccess@@Base+0x200a8>)
│ │ │ │  	movw	r8, #41640	@ 0xa2a8
│ │ │ │  	ldr	r4, [r4, r3]
│ │ │ │  	add	r6, pc
│ │ │ │ -	ldr	r3, [pc, #268]	@ (57625c <spr_noaccess@@Base+0x2008c>)
│ │ │ │ +	ldr	r3, [pc, #268]	@ (576264 <spr_noaccess@@Base+0x20094>)
│ │ │ │  	add.w	r1, r6, #1680	@ 0x690
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r0, [r6, #1680]	@ 0x690
│ │ │ │  	ldr.w	r2, [r9, r3]
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	add	r3, r2
│ │ │ │ @@ -1241280,40 +1241284,40 @@
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	ldr	r3, [sp, #8]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	add.w	r2, r3, #41472	@ 0xa200
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (576260 <spr_noaccess@@Base+0x20090>)
│ │ │ │ -	ldr	r0, [pc, #160]	@ (576274 <spr_noaccess@@Base+0x200a4>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (576268 <spr_noaccess@@Base+0x20098>)
│ │ │ │ +	ldr	r0, [pc, #160]	@ (57627c <spr_noaccess@@Base+0x200ac>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3348	@ 0xd14
│ │ │ │  	ldr.w	r3, [r9, r3]
│ │ │ │  	add	r7, r3
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	ldr	r2, [r4, #0]
│ │ │ │  	ldr.w	r0, [r0, #3348]	@ 0xd14
│ │ │ │  	add	r3, r2
│ │ │ │  	movs	r2, #0
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │ -	ldr	r2, [pc, #108]	@ (576264 <spr_noaccess@@Base+0x20094>)
│ │ │ │ +	ldr	r2, [pc, #108]	@ (57626c <spr_noaccess@@Base+0x2009c>)
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	r0, [r6, #2076]	@ 0x81c
│ │ │ │  	ldr.w	r1, [r9, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r3, r1
│ │ │ │  	addw	r1, r6, #2076	@ 0x81c
│ │ │ │  	bl	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	ldrb	r3, [r5, #16]
│ │ │ │ -	cbnz	r3, 576246 <spr_noaccess@@Base+0x20076>
│ │ │ │ +	cbnz	r3, 57624e <spr_noaccess@@Base+0x2007e>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1241323,70 +1241327,70 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	576214 <spr_noaccess@@Base+0x20044>
│ │ │ │ -	ldr	r3, [pc, #48]	@ (576278 <spr_noaccess@@Base+0x200a8>)
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	57621c <spr_noaccess@@Base+0x2004c>
│ │ │ │ +	ldr	r3, [pc, #48]	@ (576280 <spr_noaccess@@Base+0x200b0>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.n	576214 <spr_noaccess@@Base+0x20044>
│ │ │ │ +	b.n	57621c <spr_noaccess@@Base+0x2004c>
│ │ │ │  	nop
│ │ │ │ -	strh	r0, [r5, #56]	@ 0x38
│ │ │ │ +	strh	r0, [r4, #56]	@ 0x38
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strh	r0, [r5, #52]	@ 0x34
│ │ │ │ +	strh	r0, [r4, #52]	@ 0x34
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strh	r4, [r0, #52]	@ 0x34
│ │ │ │ +	strh	r4, [r7, #50]	@ 0x32
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldr	r0, [pc, #256]	@ (57636c <spr_noaccess@@Base+0x2019c>)
│ │ │ │ +	ldr	r0, [pc, #224]	@ (576354 <spr_noaccess@@Base+0x20184>)
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r4, #20
│ │ │ │ +	subs	r4, #12
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	sxtb	r0, r2
│ │ │ │ +	sxtb	r0, r1
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	lsrs	r6, r0, #24
│ │ │ │ +	lsrs	r6, r7, #23
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r2, [pc, #116]	@ (576304 <spr_noaccess@@Base+0x20134>)
│ │ │ │ +	ldr	r2, [pc, #116]	@ (57630c <spr_noaccess@@Base+0x2013c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r2, pc
│ │ │ │  	lsls	r3, r1, #31
│ │ │ │ -	bpl.n	5762a8 <spr_noaccess@@Base+0x200d8>
│ │ │ │ +	bpl.n	5762b0 <spr_noaccess@@Base+0x200e0>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │ -	ldr	r5, [pc, #84]	@ (576308 <spr_noaccess@@Base+0x20138>)
│ │ │ │ +	ldr	r5, [pc, #84]	@ (576310 <spr_noaccess@@Base+0x20140>)
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #72]	@ (57630c <spr_noaccess@@Base+0x2013c>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (576314 <spr_noaccess@@Base+0x20144>)
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #56]	@ (576300 <spr_noaccess@@Base+0x20130>)
│ │ │ │ -	ldr	r1, [pc, #68]	@ (576310 <spr_noaccess@@Base+0x20140>)
│ │ │ │ +	ldr	r0, [pc, #56]	@ (576308 <spr_noaccess@@Base+0x20138>)
│ │ │ │ +	ldr	r1, [pc, #68]	@ (576318 <spr_noaccess@@Base+0x20148>)
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r0, [r0, #0]
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	addw	r1, r1, #3480	@ 0xd98
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │ @@ -1241399,54 +1241403,54 @@
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r1, r6
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr.w	r0, [r5, r3, lsl #2]
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	strh	r0, [r6, #44]	@ 0x2c
│ │ │ │ +	strh	r0, [r5, #44]	@ 0x2c
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	mov	sl, r7
│ │ │ │ +	mov	sl, r6
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	lsrs	r0, r3, #22
│ │ │ │ +	lsrs	r0, r2, #22
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cbz	r4, 576328 <spr_noaccess@@Base+0x20158>
│ │ │ │ +	cbz	r4, 57632e <spr_noaccess@@Base+0x2015e>
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r2, [pc, #116]	@ (57639c <spr_noaccess@@Base+0x201cc>)
│ │ │ │ +	ldr	r2, [pc, #116]	@ (5763a4 <spr_noaccess@@Base+0x201d4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r2, pc
│ │ │ │  	lsls	r3, r1, #31
│ │ │ │ -	bpl.n	576340 <spr_noaccess@@Base+0x20170>
│ │ │ │ +	bpl.n	576348 <spr_noaccess@@Base+0x20178>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │ -	ldr	r5, [pc, #84]	@ (5763a0 <spr_noaccess@@Base+0x201d0>)
│ │ │ │ +	ldr	r5, [pc, #84]	@ (5763a8 <spr_noaccess@@Base+0x201d8>)
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #72]	@ (5763a4 <spr_noaccess@@Base+0x201d4>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (5763ac <spr_noaccess@@Base+0x201dc>)
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #56]	@ (576398 <spr_noaccess@@Base+0x201c8>)
│ │ │ │ -	ldr	r1, [pc, #68]	@ (5763a8 <spr_noaccess@@Base+0x201d8>)
│ │ │ │ +	ldr	r0, [pc, #56]	@ (5763a0 <spr_noaccess@@Base+0x201d0>)
│ │ │ │ +	ldr	r1, [pc, #68]	@ (5763b0 <spr_noaccess@@Base+0x201e0>)
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r0, [r0, #0]
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	addw	r1, r1, #3612	@ 0xe1c
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │ @@ -1241459,31 +1241463,31 @@
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r1, r6
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr.w	r0, [r5, r3, lsl #2]
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	strh	r0, [r3, #40]	@ 0x28
│ │ │ │ +	strh	r0, [r2, #40]	@ 0x28
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	mov	r2, r4
│ │ │ │ +	mov	r2, r3
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	lsrs	r0, r0, #20
│ │ │ │ +	lsrs	r0, r7, #19
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	sub	sp, #240	@ 0xf0
│ │ │ │ +	sub	sp, #208	@ 0xd0
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr.w	r8, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r6, [pc, #316]	@ (576500 <spr_noaccess@@Base+0x20330>)
│ │ │ │ +	ldr	r6, [pc, #316]	@ (576508 <spr_noaccess@@Base+0x20338>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r6, pc
│ │ │ │  	ubfx	r3, r8, #16, #5
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r0, r5
│ │ │ │ @@ -1241536,15 +1241540,15 @@
│ │ │ │  	bl	4ca7f4 <tcg_gen_xori_i32@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r6, r7, lsl #2]
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	tst.w	r8, #1
│ │ │ │ -	bne.n	57648c <spr_noaccess@@Base+0x202bc>
│ │ │ │ +	bne.n	576494 <spr_noaccess@@Base+0x202c4>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1241586,23 +1241590,23 @@
│ │ │ │  	ldr.w	r1, [r6, #128]	@ 0x80
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	lsrs	r2, r0, #18
│ │ │ │ +	lsrs	r2, r7, #17
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr.w	r8, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r6, [pc, #316]	@ (576658 <spr_noaccess@@Base+0x20488>)
│ │ │ │ +	ldr	r6, [pc, #316]	@ (576660 <spr_noaccess@@Base+0x20490>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r6, pc
│ │ │ │  	ubfx	r3, r8, #16, #5
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r0, r5
│ │ │ │ @@ -1241655,15 +1241659,15 @@
│ │ │ │  	bl	4ca7f4 <tcg_gen_xori_i32@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r6, r7, lsl #2]
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	tst.w	r8, #1
│ │ │ │ -	bne.n	5765e4 <spr_noaccess@@Base+0x20414>
│ │ │ │ +	bne.n	5765ec <spr_noaccess@@Base+0x2041c>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1241705,68 +1241709,68 @@
│ │ │ │  	ldr.w	r1, [r6, #128]	@ 0x80
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	lsrs	r2, r5, #12
│ │ │ │ +	lsrs	r2, r4, #12
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │  	ldrb.w	r5, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #24
│ │ │ │ -	ldr	r7, [pc, #272]	@ (576784 <spr_noaccess@@Base+0x205b4>)
│ │ │ │ +	ldr	r7, [pc, #272]	@ (57678c <spr_noaccess@@Base+0x205bc>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r7, pc
│ │ │ │  	cmp	r5, #0
│ │ │ │ -	beq.n	57676c <spr_noaccess@@Base+0x2059c>
│ │ │ │ +	beq.n	576774 <spr_noaccess@@Base+0x205a4>
│ │ │ │  	mov	r6, r3
│ │ │ │  	mov	sl, r2
│ │ │ │  	mov	r5, r1
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrb.w	r3, [r4, #93]	@ 0x5d
│ │ │ │  	mov	r8, r0
│ │ │ │ -	cbz	r3, 5766a6 <spr_noaccess@@Base+0x204d6>
│ │ │ │ +	cbz	r3, 5766ae <spr_noaccess@@Base+0x204de>
│ │ │ │  	ldr	r3, [r4, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	5766a6 <spr_noaccess@@Base+0x204d6>
│ │ │ │ -	ldr	r3, [pc, #240]	@ (576788 <spr_noaccess@@Base+0x205b8>)
│ │ │ │ +	beq.n	5766ae <spr_noaccess@@Base+0x204de>
│ │ │ │ +	ldr	r3, [pc, #240]	@ (576790 <spr_noaccess@@Base+0x205c0>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	ldr	r3, [pc, #228]	@ (57678c <spr_noaccess@@Base+0x205bc>)
│ │ │ │ +	ldr	r3, [pc, #228]	@ (576794 <spr_noaccess@@Base+0x205c4>)
│ │ │ │  	ldr	r2, [r5, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r1, [r5, #4]
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	ldr.w	r2, [r3, r2, lsl #2]
│ │ │ │  	strd	r2, r3, [sp, #16]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrd	r1, r2, [sp, #12]
│ │ │ │  	mov	r9, r0
│ │ │ │ -	cbz	r1, 576716 <spr_noaccess@@Base+0x20546>
│ │ │ │ +	cbz	r1, 57671e <spr_noaccess@@Base+0x2054e>
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	cbz	r6, 576720 <spr_noaccess@@Base+0x20550>
│ │ │ │ -	ldr	r3, [pc, #188]	@ (576790 <spr_noaccess@@Base+0x205c0>)
│ │ │ │ +	cbz	r6, 576728 <spr_noaccess@@Base+0x20558>
│ │ │ │ +	ldr	r3, [pc, #188]	@ (576798 <spr_noaccess@@Base+0x205c8>)
│ │ │ │  	mov	r0, r8
│ │ │ │  	ldr	r2, [r5, #0]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	ldr	r1, [pc, #148]	@ (57677c <spr_noaccess@@Base+0x205ac>)
│ │ │ │ +	ldr	r1, [pc, #148]	@ (576784 <spr_noaccess@@Base+0x205b4>)
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	mov	r3, sl
│ │ │ │  	mov	r0, r8
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │ @@ -1241781,27 +1241785,27 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, pc}
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	cmp	r6, #0
│ │ │ │ -	bne.n	5766d0 <spr_noaccess@@Base+0x20500>
│ │ │ │ -	ldr	r1, [pc, #92]	@ (576780 <spr_noaccess@@Base+0x205b0>)
│ │ │ │ +	bne.n	5766d8 <spr_noaccess@@Base+0x20508>
│ │ │ │ +	ldr	r1, [pc, #92]	@ (576788 <spr_noaccess@@Base+0x205b8>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	mov	r3, sl
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r1, [r0, r1]
│ │ │ │  	mov	r0, r8
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │  	add	r1, r9
│ │ │ │  	bl	4d6134 <tcg_gen_qemu_ld_i64_chk@@Base>
│ │ │ │ -	ldr	r3, [pc, #84]	@ (576790 <spr_noaccess@@Base+0x205c0>)
│ │ │ │ +	ldr	r3, [pc, #84]	@ (576798 <spr_noaccess@@Base+0x205c8>)
│ │ │ │  	ldr	r2, [r5, #0]
│ │ │ │  	mov	r0, r8
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r4, [r7, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ @@ -1241815,67 +1241819,67 @@
│ │ │ │  	add	sp, #24
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	add	sp, #24
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	strh	r0, [r2, #12]
│ │ │ │ +	strh	r0, [r1, #12]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strh	r2, [r2, #10]
│ │ │ │ +	strh	r2, [r1, #10]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	cmn	r6, r2
│ │ │ │ +	cmn	r6, r1
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	lsrs	r0, r7, #6
│ │ │ │ +	lsrs	r0, r6, #6
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │ -	lsrs	r6, r4, #6
│ │ │ │ +	lsrs	r6, r3, #6
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │ -	ldr	r3, [pc, #236]	@ (576890 <spr_noaccess@@Base+0x206c0>)
│ │ │ │ +	ldr	r3, [pc, #236]	@ (576898 <spr_noaccess@@Base+0x206c8>)
│ │ │ │  	sub	sp, #20
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	mov	ip, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	ands.w	r1, r2, #1
│ │ │ │ -	bne.n	5767ce <spr_noaccess@@Base+0x205fe>
│ │ │ │ +	bne.n	5767d6 <spr_noaccess@@Base+0x20606>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r4, r3, #7
│ │ │ │ -	bmi.n	576874 <spr_noaccess@@Base+0x206a4>
│ │ │ │ +	bmi.n	57687c <spr_noaccess@@Base+0x206ac>
│ │ │ │  	ldr.w	r3, [ip, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, ip
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldr.w	r1, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r1, r1, #12
│ │ │ │ -	bpl.n	5767ba <spr_noaccess@@Base+0x205ea>
│ │ │ │ +	bpl.n	5767c2 <spr_noaccess@@Base+0x205f2>
│ │ │ │  	ldrb.w	r1, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	beq.n	57687e <spr_noaccess@@Base+0x206ae>
│ │ │ │ +	beq.n	576886 <spr_noaccess@@Base+0x206b6>
│ │ │ │  	strd	r2, r3, [sp, #8]
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ubfx	r1, r2, #16, #4
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #144]	@ (576894 <spr_noaccess@@Base+0x206c4>)
│ │ │ │ +	ldr	r1, [pc, #144]	@ (57689c <spr_noaccess@@Base+0x206cc>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1241886,24 +1241890,24 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #88]	@ (57688c <spr_noaccess@@Base+0x206bc>)
│ │ │ │ +	ldr	r3, [pc, #88]	@ (576894 <spr_noaccess@@Base+0x206c4>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	adds	r2, r7, r3
│ │ │ │  	add.w	ip, r6, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #76]	@ (576898 <spr_noaccess@@Base+0x206c8>)
│ │ │ │ +	ldr	r0, [pc, #76]	@ (5768a0 <spr_noaccess@@Base+0x206d0>)
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #3744	@ 0xea0
│ │ │ │  	ldr.w	r0, [r0, #3744]	@ 0xea0
│ │ │ │  	str.w	ip, [sp]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ @@ -1241913,34 +1241917,34 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	560c7c <spr_noaccess@@Base+0xaaac>
│ │ │ │ +	b.w	560c88 <spr_noaccess@@Base+0xaab8>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strh	r2, [r0, #2]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strh	r2, [r7, #0]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	sbcs	r2, r4
│ │ │ │ +	sbcs	r2, r3
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r3, sp, #872	@ 0x368
│ │ │ │ +	add	r3, sp, #840	@ 0x348
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	mov	r4, r0
│ │ │ │ -	ldr	r6, [pc, #184]	@ (576968 <spr_noaccess@@Base+0x20798>)
│ │ │ │ +	ldr	r6, [pc, #184]	@ (576970 <spr_noaccess@@Base+0x207a0>)
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r7, r1
│ │ │ │  	add	r6, pc
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	ldr.w	r1, [r6, r3, lsl #2]
│ │ │ │ @@ -1241950,15 +1241954,15 @@
│ │ │ │  	mov	r0, r5
│ │ │ │  	blx	r7
│ │ │ │  	ldr	r3, [r4, #4]
│ │ │ │  	mov	r1, r5
│ │ │ │  	ldr.w	r0, [r6, r3, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #8]
│ │ │ │ -	cbnz	r3, 5768f4 <spr_noaccess@@Base+0x20724>
│ │ │ │ +	cbnz	r3, 5768fc <spr_noaccess@@Base+0x2072c>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1242000,43 +1242004,43 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r6, #128]	@ 0x80
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	lsls	r4, r3, #30
│ │ │ │ +	lsls	r4, r2, #30
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #240]	@ (576a70 <spr_noaccess@@Base+0x208a0>)
│ │ │ │ +	ldr	r3, [pc, #240]	@ (576a78 <spr_noaccess@@Base+0x208a8>)
│ │ │ │  	mov	ip, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	lsls	r4, r1, #31
│ │ │ │ -	bmi.n	5769a4 <spr_noaccess@@Base+0x207d4>
│ │ │ │ +	bmi.n	5769ac <spr_noaccess@@Base+0x207dc>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r1, r3, #7
│ │ │ │ -	bmi.n	576a50 <spr_noaccess@@Base+0x20880>
│ │ │ │ +	bmi.n	576a58 <spr_noaccess@@Base+0x20888>
│ │ │ │  	ldr.w	r3, [ip, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, ip
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldr.w	r2, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r2, r2, #12
│ │ │ │ -	bpl.n	576990 <spr_noaccess@@Base+0x207c0>
│ │ │ │ +	bpl.n	576998 <spr_noaccess@@Base+0x207c8>
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	576a5c <spr_noaccess@@Base+0x2088c>
│ │ │ │ +	beq.n	576a64 <spr_noaccess@@Base+0x20894>
│ │ │ │  	ubfx	r1, r1, #16, #4
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r1, #13
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	it	cs
│ │ │ │  	movcs	r1, #0
│ │ │ │  	str	r1, [sp, #8]
│ │ │ │ @@ -1242044,15 +1242048,15 @@
│ │ │ │  	ldr	r1, [sp, #8]
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #148]	@ (576a74 <spr_noaccess@@Base+0x208a4>)
│ │ │ │ +	ldr	r1, [pc, #148]	@ (576a7c <spr_noaccess@@Base+0x208ac>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1242063,24 +1242067,24 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #92]	@ (576a6c <spr_noaccess@@Base+0x2089c>)
│ │ │ │ +	ldr	r3, [pc, #92]	@ (576a74 <spr_noaccess@@Base+0x208a4>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	adds	r2, r7, r3
│ │ │ │  	add.w	ip, r6, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #80]	@ (576a78 <spr_noaccess@@Base+0x208a8>)
│ │ │ │ +	ldr	r0, [pc, #80]	@ (576a80 <spr_noaccess@@Base+0x208b0>)
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3876	@ 0xf24
│ │ │ │  	ldr.w	r0, [r0, #3876]	@ 0xf24
│ │ │ │  	str.w	ip, [sp]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ @@ -1242091,56 +1242095,56 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	movs	r1, #2
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	560c7c <spr_noaccess@@Base+0xaaac>
│ │ │ │ +	b.w	560c88 <spr_noaccess@@Base+0xaab8>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldrb	r6, [r4, #25]
│ │ │ │ +	ldrb	r6, [r3, #25]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	subs	r7, #202	@ 0xca
│ │ │ │ +	subs	r7, #194	@ 0xc2
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r1, sp, #1016	@ 0x3f8
│ │ │ │ +	add	r1, sp, #984	@ 0x3d8
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #240]	@ (576b80 <spr_noaccess@@Base+0x209b0>)
│ │ │ │ +	ldr	r3, [pc, #240]	@ (576b88 <spr_noaccess@@Base+0x209b8>)
│ │ │ │  	mov	ip, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	lsls	r4, r1, #31
│ │ │ │ -	bmi.n	576ab4 <spr_noaccess@@Base+0x208e4>
│ │ │ │ +	bmi.n	576abc <spr_noaccess@@Base+0x208ec>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r1, r3, #7
│ │ │ │ -	bmi.n	576b60 <spr_noaccess@@Base+0x20990>
│ │ │ │ +	bmi.n	576b68 <spr_noaccess@@Base+0x20998>
│ │ │ │  	ldr.w	r3, [ip, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, ip
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldr.w	r2, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r2, r2, #12
│ │ │ │ -	bpl.n	576aa0 <spr_noaccess@@Base+0x208d0>
│ │ │ │ +	bpl.n	576aa8 <spr_noaccess@@Base+0x208d8>
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	576b6c <spr_noaccess@@Base+0x2099c>
│ │ │ │ +	beq.n	576b74 <spr_noaccess@@Base+0x209a4>
│ │ │ │  	ubfx	r1, r1, #16, #4
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r1, #15
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	it	eq
│ │ │ │  	moveq	r1, #0
│ │ │ │  	str	r1, [sp, #8]
│ │ │ │ @@ -1242148,15 +1242152,15 @@
│ │ │ │  	ldr	r1, [sp, #8]
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #148]	@ (576b84 <spr_noaccess@@Base+0x209b4>)
│ │ │ │ +	ldr	r1, [pc, #148]	@ (576b8c <spr_noaccess@@Base+0x209bc>)
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1242167,24 +1242171,24 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #92]	@ (576b7c <spr_noaccess@@Base+0x209ac>)
│ │ │ │ +	ldr	r3, [pc, #92]	@ (576b84 <spr_noaccess@@Base+0x209b4>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	adds	r2, r7, r3
│ │ │ │  	add.w	ip, r6, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #80]	@ (576b88 <spr_noaccess@@Base+0x209b8>)
│ │ │ │ +	ldr	r0, [pc, #80]	@ (576b90 <spr_noaccess@@Base+0x209c0>)
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #4008	@ 0xfa8
│ │ │ │  	ldr.w	r0, [r0, #4008]	@ 0xfa8
│ │ │ │  	str.w	ip, [sp]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ @@ -1242195,36 +1242199,36 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	movs	r1, #1
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	560c7c <spr_noaccess@@Base+0xaaac>
│ │ │ │ +	b.w	560c88 <spr_noaccess@@Base+0xaab8>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldrb	r6, [r2, #21]
│ │ │ │ +	ldrb	r6, [r1, #21]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	subs	r6, #186	@ 0xba
│ │ │ │ +	subs	r6, #178	@ 0xb2
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r0, sp, #952	@ 0x3b8
│ │ │ │ +	add	r0, sp, #920	@ 0x398
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr.w	r8, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r5, [pc, #320]	@ (576ce4 <spr_noaccess@@Base+0x20b14>)
│ │ │ │ +	ldr	r5, [pc, #320]	@ (576cec <spr_noaccess@@Base+0x20b1c>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r5, pc
│ │ │ │  	ubfx	r3, r8, #16, #5
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r0, r6
│ │ │ │ @@ -1242278,15 +1242282,15 @@
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r5, r7, lsl #2]
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	tst.w	r8, #1
│ │ │ │ -	bne.n	576c72 <spr_noaccess@@Base+0x20aa2>
│ │ │ │ +	bne.n	576c7a <spr_noaccess@@Base+0x20aaa>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1242327,23 +1242331,23 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r5, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	lsls	r2, r4, #18
│ │ │ │ +	lsls	r2, r3, #18
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr.w	r8, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r5, [pc, #320]	@ (576e40 <spr_noaccess@@Base+0x20c70>)
│ │ │ │ +	ldr	r5, [pc, #320]	@ (576e48 <spr_noaccess@@Base+0x20c78>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r5, pc
│ │ │ │  	ubfx	r3, r8, #16, #5
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r0, r6
│ │ │ │ @@ -1242397,15 +1242401,15 @@
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r5, r7, lsl #2]
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	tst.w	r8, #1
│ │ │ │ -	bne.n	576dce <spr_noaccess@@Base+0x20bfe>
│ │ │ │ +	bne.n	576dd6 <spr_noaccess@@Base+0x20c06>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1242446,30 +1242450,30 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r5, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	lsls	r6, r0, #13
│ │ │ │ +	lsls	r6, r7, #12
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	lsls	r1, r2, #31
│ │ │ │ -	bpl.n	576e54 <spr_noaccess@@Base+0x20c84>
│ │ │ │ +	bpl.n	576e5c <spr_noaccess@@Base+0x20c8c>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldrb.w	r1, [r0, #111]	@ 0x6f
│ │ │ │ -	cbz	r1, 576eae <spr_noaccess@@Base+0x20cde>
│ │ │ │ +	cbz	r1, 576eb6 <spr_noaccess@@Base+0x20ce6>
│ │ │ │  	push	{r4, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │ -	ldr	r4, [pc, #76]	@ (576eb8 <spr_noaccess@@Base+0x20ce8>)
│ │ │ │ +	ldr	r4, [pc, #76]	@ (576ec0 <spr_noaccess@@Base+0x20cf0>)
│ │ │ │  	sub	sp, #8
│ │ │ │  	ubfx	r1, r2, #16, #5
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	ldr.w	r1, [r4, r1, lsl #2]
│ │ │ │  	ldr.w	r0, [r4, r2, lsl #2]
│ │ │ │ @@ -1242484,32 +1242488,32 @@
│ │ │ │  	ldr.w	r1, [r1, #188]	@ 0xbc
│ │ │ │  	ldr.w	r0, [r4, #188]	@ 0xbc
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, lr}
│ │ │ │  	b.w	4ca7f4 <tcg_gen_xori_i32@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	lsls	r4, r3, #7
│ │ │ │ +	lsls	r4, r2, #7
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	lsls	r1, r2, #31
│ │ │ │ -	bpl.n	576ecc <spr_noaccess@@Base+0x20cfc>
│ │ │ │ +	bpl.n	576ed4 <spr_noaccess@@Base+0x20d04>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldrb.w	r1, [r0, #111]	@ 0x6f
│ │ │ │ -	cbz	r1, 576f2a <spr_noaccess@@Base+0x20d5a>
│ │ │ │ +	cbz	r1, 576f32 <spr_noaccess@@Base+0x20d62>
│ │ │ │  	push	{r4, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │ -	ldr	r4, [pc, #80]	@ (576f34 <spr_noaccess@@Base+0x20d64>)
│ │ │ │ +	ldr	r4, [pc, #80]	@ (576f3c <spr_noaccess@@Base+0x20d6c>)
│ │ │ │  	sub	sp, #8
│ │ │ │  	ubfx	r1, r2, #16, #5
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	ldr.w	r1, [r4, r1, lsl #2]
│ │ │ │  	ldr.w	r0, [r4, r2, lsl #2]
│ │ │ │ @@ -1242525,64 +1242529,64 @@
│ │ │ │  	ldr.w	r1, [r1, #188]	@ 0xbc
│ │ │ │  	ldr.w	r0, [r4, #188]	@ 0xbc
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, lr}
│ │ │ │  	b.w	4ca7f4 <tcg_gen_xori_i32@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	lsls	r4, r4, #5
│ │ │ │ +	lsls	r4, r3, #5
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │ -	ldr	r5, [pc, #212]	@ (577020 <spr_noaccess@@Base+0x20e50>)
│ │ │ │ +	ldr	r5, [pc, #212]	@ (577028 <spr_noaccess@@Base+0x20e58>)
│ │ │ │  	sub	sp, #16
│ │ │ │  	ldr.w	r4, [r0, #136]	@ 0x88
│ │ │ │  	add	r5, pc
│ │ │ │  	and.w	r4, r4, #16777216	@ 0x1000000
│ │ │ │  	cmp	r4, #0
│ │ │ │ -	beq.n	576fea <spr_noaccess@@Base+0x20e1a>
│ │ │ │ +	beq.n	576ff2 <spr_noaccess@@Base+0x20e22>
│ │ │ │  	mov	r6, r2
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	mov	r8, r3
│ │ │ │  	mov	r4, r1
│ │ │ │  	mov	r3, r0
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	577014 <spr_noaccess@@Base+0x20e44>
│ │ │ │ +	beq.n	57701c <spr_noaccess@@Base+0x20e4c>
│ │ │ │  	ldrb.w	r2, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r2, 576f76 <spr_noaccess@@Base+0x20da6>
│ │ │ │ +	cbz	r2, 576f7e <spr_noaccess@@Base+0x20dae>
│ │ │ │  	ldr	r2, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r2, #32
│ │ │ │ -	bne.n	576ffc <spr_noaccess@@Base+0x20e2c>
│ │ │ │ -	ldr	r3, [pc, #172]	@ (577024 <spr_noaccess@@Base+0x20e54>)
│ │ │ │ +	bne.n	577004 <spr_noaccess@@Base+0x20e34>
│ │ │ │ +	ldr	r3, [pc, #172]	@ (57702c <spr_noaccess@@Base+0x20e5c>)
│ │ │ │  	ldr	r2, [r4, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r1, [r4, #4]
│ │ │ │  	str	r1, [sp, #8]
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	ldr.w	r2, [r3, r2, lsl #2]
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrd	r2, r1, [sp, #4]
│ │ │ │  	mov	r7, r0
│ │ │ │ -	cbnz	r1, 576fde <spr_noaccess@@Base+0x20e0e>
│ │ │ │ +	cbnz	r1, 576fe6 <spr_noaccess@@Base+0x20e16>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	cmp	r6, #1
│ │ │ │ -	beq.n	576fa8 <spr_noaccess@@Base+0x20dd8>
│ │ │ │ +	beq.n	576fb0 <spr_noaccess@@Base+0x20de0>
│ │ │ │  	negs	r2, r6
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │  	ldr	r4, [r4, #0]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #120]	@ (577028 <spr_noaccess@@Base+0x20e58>)
│ │ │ │ +	ldr	r3, [pc, #120]	@ (577030 <spr_noaccess@@Base+0x20e60>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r4, [r5, r3]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r0, [r4, #0]
│ │ │ │ @@ -1242596,52 +1242600,52 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	576f9a <spr_noaccess@@Base+0x20dca>
│ │ │ │ +	b.n	576fa2 <spr_noaccess@@Base+0x20dd2>
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #16
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │ -	ldr	r2, [pc, #44]	@ (57702c <spr_noaccess@@Base+0x20e5c>)
│ │ │ │ +	ldr	r2, [pc, #44]	@ (577034 <spr_noaccess@@Base+0x20e64>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr.w	r0, [r2, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #4]
│ │ │ │  	movs	r2, #32
│ │ │ │  	str	r2, [r3, #100]	@ 0x64
│ │ │ │ -	b.n	576f76 <spr_noaccess@@Base+0x20da6>
│ │ │ │ +	b.n	576f7e <spr_noaccess@@Base+0x20dae>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	576fc8 <spr_noaccess@@Base+0x20df8>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	576fd0 <spr_noaccess@@Base+0x20e00>
│ │ │ │  	nop
│ │ │ │ -	subs	r1, #252	@ 0xfc
│ │ │ │ +	subs	r1, #244	@ 0xf4
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	lsls	r6, r2, #3
│ │ │ │ +	lsls	r6, r1, #3
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsls	r6, r1, #1
│ │ │ │ +	lsls	r6, r0, #1
│ │ │ │  	lsls	r2, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr.w	r8, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r6, [pc, #324]	@ (57718c <spr_noaccess@@Base+0x20fbc>)
│ │ │ │ +	ldr	r6, [pc, #324]	@ (577194 <spr_noaccess@@Base+0x20fc4>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r6, pc
│ │ │ │  	ubfx	r3, r8, #16, #5
│ │ │ │  	mov	r4, r0
│ │ │ │  	movs	r2, #16
│ │ │ │ @@ -1242698,15 +1242702,15 @@
│ │ │ │  	bl	4ca7f4 <tcg_gen_xori_i32@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r6, r7, lsl #2]
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	tst.w	r8, #1
│ │ │ │ -	bne.n	57711a <spr_noaccess@@Base+0x20f4a>
│ │ │ │ +	bne.n	577122 <spr_noaccess@@Base+0x20f52>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1242747,22 +1242751,22 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r6, #128]	@ 0x80
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	vshr.u32	q8, <illegal reg q4.5>, #2
│ │ │ │ +	vshr.u32	q8, <illegal reg q4.5>, #10
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr.w	r8, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r6, [pc, #324]	@ (5772ec <spr_noaccess@@Base+0x2111c>)
│ │ │ │ +	ldr	r6, [pc, #324]	@ (5772f4 <spr_noaccess@@Base+0x21124>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r6, pc
│ │ │ │  	ubfx	r3, r8, #16, #5
│ │ │ │  	mov	r4, r0
│ │ │ │  	movs	r2, #16
│ │ │ │ @@ -1242819,15 +1242823,15 @@
│ │ │ │  	bl	4ca7f4 <tcg_gen_xori_i32@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r6, r7, lsl #2]
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	tst.w	r8, #1
│ │ │ │ -	bne.n	57727a <spr_noaccess@@Base+0x210aa>
│ │ │ │ +	bne.n	577282 <spr_noaccess@@Base+0x210b2>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1242868,80 +1242872,80 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r6, #128]	@ 0x80
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	mrc2	0, 4, r0, cr14, cr9, {2}
│ │ │ │ +	mrc2	0, 4, r0, cr6, cr9, {2}
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4032]	@ 0xfc0
│ │ │ │  	sub	sp, #28
│ │ │ │  	mov	r6, r3
│ │ │ │  	mov	r5, r1
│ │ │ │  	mov	fp, r2
│ │ │ │  	ldrb.w	r3, [sp, #68]	@ 0x44
│ │ │ │  	ldrb.w	r7, [sp, #72]	@ 0x48
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	ldrb.w	r1, [sp, #64]	@ 0x40
│ │ │ │  	orrs.w	r0, r3, r7
│ │ │ │  	ldrb.w	sl, [sp, #76]	@ 0x4c
│ │ │ │ -	bne.n	577388 <spr_noaccess@@Base+0x211b8>
│ │ │ │ -	cbz	r1, 577364 <spr_noaccess@@Base+0x21194>
│ │ │ │ +	bne.n	577390 <spr_noaccess@@Base+0x211c0>
│ │ │ │ +	cbz	r1, 57736c <spr_noaccess@@Base+0x2119c>
│ │ │ │  	mov	r4, r5
│ │ │ │  	mov	r2, fp
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4ca4f8 <tcg_gen_sub_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #496]	@ (577520 <spr_noaccess@@Base+0x21350>)
│ │ │ │ +	ldr	r3, [pc, #496]	@ (577528 <spr_noaccess@@Base+0x21358>)
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r2, [r3, #172]	@ 0xac
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4ca5c4 <tcg_gen_subi_i32@@Base>
│ │ │ │ -	cbnz	r7, 5773a4 <spr_noaccess@@Base+0x211d4>
│ │ │ │ +	cbnz	r7, 5773ac <spr_noaccess@@Base+0x211dc>
│ │ │ │  	cmp.w	sl, #0
│ │ │ │ -	bne.w	577454 <spr_noaccess@@Base+0x21284>
│ │ │ │ +	bne.w	57745c <spr_noaccess@@Base+0x2128c>
│ │ │ │  	cmp	r5, r4
│ │ │ │ -	beq.n	577372 <spr_noaccess@@Base+0x211a2>
│ │ │ │ +	beq.n	57737a <spr_noaccess@@Base+0x211aa>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca4f8 <tcg_gen_sub_i32@@Base>
│ │ │ │  	cmp.w	sl, #0
│ │ │ │ -	bne.n	577452 <spr_noaccess@@Base+0x21282>
│ │ │ │ +	bne.n	57745a <spr_noaccess@@Base+0x2128a>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	strd	r1, r3, [sp, #16]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrd	r1, r3, [sp, #16]
│ │ │ │  	mov	r4, r0
│ │ │ │ -	cbnz	r3, 5773f8 <spr_noaccess@@Base+0x21228>
│ │ │ │ +	cbnz	r3, 577400 <spr_noaccess@@Base+0x21230>
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	bne.n	577324 <spr_noaccess@@Base+0x21154>
│ │ │ │ +	bne.n	57732c <spr_noaccess@@Base+0x2115c>
│ │ │ │  	mov	r2, fp
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4ca4f8 <tcg_gen_sub_i32@@Base>
│ │ │ │ -	ldr	r7, [pc, #380]	@ (577524 <spr_noaccess@@Base+0x21354>)
│ │ │ │ +	ldr	r7, [pc, #380]	@ (57752c <spr_noaccess@@Base+0x2135c>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r8, r0
│ │ │ │  	add	r7, pc
│ │ │ │  	mov	r1, r4
│ │ │ │  	ldr.w	r0, [r7, #168]	@ 0xa8
│ │ │ │  	bl	4ca7a8 <tcg_gen_xor_i32@@Base>
│ │ │ │ @@ -1242952,60 +1242956,60 @@
│ │ │ │  	ldr.w	r1, [r7, #168]	@ 0xa8
│ │ │ │  	mov	r2, r8
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca668 <tcg_gen_and_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	ldr.w	r3, [r3, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │ -	bmi.n	577440 <spr_noaccess@@Base+0x21270>
│ │ │ │ -	ldr	r6, [pc, #332]	@ (577528 <spr_noaccess@@Base+0x21358>)
│ │ │ │ +	bmi.n	577448 <spr_noaccess@@Base+0x21278>
│ │ │ │ +	ldr	r6, [pc, #332]	@ (577530 <spr_noaccess@@Base+0x21360>)
│ │ │ │  	movs	r3, #1
│ │ │ │  	movs	r2, #31
│ │ │ │  	add	r6, pc
│ │ │ │  	ldr.w	r1, [r6, #168]	@ 0xa8
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4cbf04 <tcg_gen_extract_i32@@Base>
│ │ │ │  	ldrd	r1, r2, [r6, #164]	@ 0xa4
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	b.n	57734a <spr_noaccess@@Base+0x2117a>
│ │ │ │ +	b.n	577352 <spr_noaccess@@Base+0x21182>
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	beq.n	5774c2 <spr_noaccess@@Base+0x212f2>
│ │ │ │ +	beq.n	5774ca <spr_noaccess@@Base+0x212fa>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r1, fp
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4ca834 <tcg_gen_not_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #288]	@ (57752c <spr_noaccess@@Base+0x2135c>)
│ │ │ │ +	ldr	r1, [pc, #288]	@ (577534 <spr_noaccess@@Base+0x21364>)
│ │ │ │  	mov	r3, r8
│ │ │ │  	mov	r0, r4
│ │ │ │  	mov	r2, r6
│ │ │ │  	add	r1, pc
│ │ │ │  	str	r1, [sp, #16]
│ │ │ │  	ldr.w	r1, [r1, #172]	@ 0xac
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │  	bl	4cc430 <tcg_gen_addcio_i32@@Base>
│ │ │ │  	ldr	r0, [sp, #12]
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #12
│ │ │ │ -	bpl.n	577348 <spr_noaccess@@Base+0x21178>
│ │ │ │ +	bpl.n	577350 <spr_noaccess@@Base+0x21180>
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr.w	r2, [r2, #180]	@ 0xb4
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r1, r8
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4ca7a8 <tcg_gen_xor_i32@@Base>
│ │ │ │ -	b.n	577502 <spr_noaccess@@Base+0x21332>
│ │ │ │ +	b.n	57750a <spr_noaccess@@Base+0x2133a>
│ │ │ │  	ldr.w	r1, [r7, #168]	@ 0xa8
│ │ │ │  	movs	r3, #1
│ │ │ │  	ldr.w	r0, [r7, #176]	@ 0xb0
│ │ │ │  	movs	r2, #31
│ │ │ │  	bl	4cbf04 <tcg_gen_extract_i32@@Base>
│ │ │ │ -	b.n	5773da <spr_noaccess@@Base+0x2120a>
│ │ │ │ +	b.n	5773e2 <spr_noaccess@@Base+0x21212>
│ │ │ │  	mov	r4, r5
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ @@ -1243027,42 +1243031,42 @@
│ │ │ │  	mov	r3, r8
│ │ │ │  	mov	r1, r6
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	movs	r0, #6
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │  	mov	r1, r6
│ │ │ │ -	ldr	r6, [pc, #144]	@ (577530 <spr_noaccess@@Base+0x21360>)
│ │ │ │ +	ldr	r6, [pc, #144]	@ (577538 <spr_noaccess@@Base+0x21368>)
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	add	r6, pc
│ │ │ │  	ldr.w	r1, [r6, #164]	@ 0xa4
│ │ │ │  	ldr.w	r0, [r6, #128]	@ 0x80
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r6, #128]	@ 0x80
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	b.n	577352 <spr_noaccess@@Base+0x21182>
│ │ │ │ -	ldr	r1, [pc, #112]	@ (577534 <spr_noaccess@@Base+0x21364>)
│ │ │ │ +	b.n	57735a <spr_noaccess@@Base+0x2118a>
│ │ │ │ +	ldr	r1, [pc, #112]	@ (57753c <spr_noaccess@@Base+0x2136c>)
│ │ │ │  	mov	r3, fp
│ │ │ │  	mov	r2, r6
│ │ │ │  	movs	r0, #11
│ │ │ │  	add	r1, pc
│ │ │ │  	str	r1, [sp, #16]
│ │ │ │  	ldr.w	r1, [r1, #172]	@ 0xac
│ │ │ │  	bl	4cb00c <tcg_gen_setcond_i32@@Base>
│ │ │ │  	mov	r2, fp
│ │ │ │  	mov	r0, r4
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4ca4f8 <tcg_gen_sub_i32@@Base>
│ │ │ │  	ldr	r0, [sp, #12]
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #12
│ │ │ │ -	bpl.w	577348 <spr_noaccess@@Base+0x21178>
│ │ │ │ +	bpl.w	577350 <spr_noaccess@@Base+0x21180>
│ │ │ │  	ldr	r3, [sp, #16]
│ │ │ │  	ldr.w	r3, [r3, #180]	@ 0xb4
│ │ │ │  	str	r3, [sp, #16]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r1, fp
│ │ │ │  	mov	r9, r0
│ │ │ │ @@ -1243073,149 +1243077,149 @@
│ │ │ │  	bl	4ca7a8 <tcg_gen_xor_i32@@Base>
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	mov	r1, r9
│ │ │ │  	movs	r3, #1
│ │ │ │  	movs	r2, #32
│ │ │ │  	bl	4cbf04 <tcg_gen_extract_i32@@Base>
│ │ │ │  	cmp	r7, #0
│ │ │ │ -	beq.w	57734a <spr_noaccess@@Base+0x2117a>
│ │ │ │ -	b.n	5773a4 <spr_noaccess@@Base+0x211d4>
│ │ │ │ -	ldc2	0, cr0, [ip, #-356]	@ 0xfffffe9c
│ │ │ │ -	stc2	0, cr0, [r2], #356	@ 0x164
│ │ │ │ -	ldc2l	0, cr0, [r0], #-356	@ 0xfffffe9c
│ │ │ │ -	mcrr2	0, 5, r0, r0, cr9
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfbaa0059
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfb860059
│ │ │ │ -	ldr.w	ip, [pc, #52]	@ 577570 <spr_noaccess@@Base+0x213a0>
│ │ │ │ +	beq.w	577352 <spr_noaccess@@Base+0x21182>
│ │ │ │ +	b.n	5773ac <spr_noaccess@@Base+0x211dc>
│ │ │ │ +	ldc2	0, cr0, [r4, #-356]	@ 0xfffffe9c
│ │ │ │ +	ldc2	0, cr0, [sl], {89}	@ 0x59
│ │ │ │ +	stc2l	0, cr0, [r8], #-356	@ 0xfffffe9c
│ │ │ │ +	ldc2	0, cr0, [r8], #-356	@ 0xfffffe9c
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfba20059
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfb7e0059
│ │ │ │ +	ldr.w	ip, [pc, #52]	@ 577578 <spr_noaccess@@Base+0x213a8>
│ │ │ │  	push	{r4, lr}
│ │ │ │  	add	ip, pc
│ │ │ │  	ldrb.w	r4, [sp, #8]
│ │ │ │  	ldrb.w	lr, [sp, #16]
│ │ │ │  	ldr.w	r3, [ip, r3, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, r2, lsl #2]
│ │ │ │  	ldr.w	r1, [ip, r1, lsl #2]
│ │ │ │  	ldrb.w	ip, [sp, #12]
│ │ │ │  	str	r4, [sp, #16]
│ │ │ │  	ldrb.w	r4, [sp, #20]
│ │ │ │  	str.w	lr, [sp, #8]
│ │ │ │  	str	r4, [sp, #12]
│ │ │ │  	str.w	ip, [sp, #20]
│ │ │ │  	ldmia.w	sp!, {r4, lr}
│ │ │ │ -	b.n	5772f0 <spr_noaccess@@Base+0x21120>
│ │ │ │ +	b.n	5772f8 <spr_noaccess@@Base+0x21128>
│ │ │ │  	nop
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfb120059
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfb0a0059
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4032]	@ 0xfc0
│ │ │ │  	sub	sp, #28
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r4, r3
│ │ │ │  	mov	r9, r1
│ │ │ │ -	ldr.w	fp, [pc, #588]	@ 5777dc <spr_noaccess@@Base+0x2160c>
│ │ │ │ +	ldr.w	fp, [pc, #588]	@ 5777e4 <spr_noaccess@@Base+0x21614>
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	ldrb.w	sl, [sp, #64]	@ 0x40
│ │ │ │  	add	fp, pc
│ │ │ │  	ldrb.w	r8, [sp, #68]	@ 0x44
│ │ │ │  	bl	4c5148 <tcg_temp_new_i128@@Base>
│ │ │ │  	ldrb.w	r3, [r5, #93]	@ 0x5d
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [r5, #104]	@ 0x68
│ │ │ │  	orr.w	r2, r2, #516	@ 0x204
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │ -	cbz	r3, 5775b8 <spr_noaccess@@Base+0x213e8>
│ │ │ │ +	cbz	r3, 5775c0 <spr_noaccess@@Base+0x213f0>
│ │ │ │  	ldr	r3, [r5, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	bne.w	5776fe <spr_noaccess@@Base+0x2152e>
│ │ │ │ +	bne.w	577706 <spr_noaccess@@Base+0x21536>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	cmp.w	r9, #0
│ │ │ │ -	beq.n	57763e <spr_noaccess@@Base+0x2146e>
│ │ │ │ -	ldr	r3, [pc, #536]	@ (5777e0 <spr_noaccess@@Base+0x21610>)
│ │ │ │ +	beq.n	577646 <spr_noaccess@@Base+0x21476>
│ │ │ │ +	ldr	r3, [pc, #536]	@ (5777e8 <spr_noaccess@@Base+0x21618>)
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r9, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	adds	r3, r4, #1
│ │ │ │  	str	r3, [sp, #16]
│ │ │ │  	cmp.w	r8, #0
│ │ │ │ -	beq.n	57764e <spr_noaccess@@Base+0x2147e>
│ │ │ │ +	beq.n	577656 <spr_noaccess@@Base+0x21486>
│ │ │ │  	ldrb.w	r3, [r5, #91]	@ 0x5b
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	57768a <spr_noaccess@@Base+0x214ba>
│ │ │ │ +	bne.n	577692 <spr_noaccess@@Base+0x214c2>
│ │ │ │  	cmp.w	sl, #0
│ │ │ │ -	bne.w	577784 <spr_noaccess@@Base+0x215b4>
│ │ │ │ -	ldr	r3, [pc, #464]	@ (5777c0 <spr_noaccess@@Base+0x215f0>)
│ │ │ │ +	bne.w	57778c <spr_noaccess@@Base+0x215bc>
│ │ │ │ +	ldr	r3, [pc, #464]	@ (5777c8 <spr_noaccess@@Base+0x215f8>)
│ │ │ │  	mrc	15, 0, r9, cr13, cr0, {3}
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [r9, r3]
│ │ │ │  	movs	r3, #0
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	add	r1, r7
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	ldr	r2, [r5, #96]	@ 0x60
│ │ │ │  	bl	4d6148 <tcg_gen_qemu_ld_i128_chk@@Base>
│ │ │ │ -	ldr	r3, [pc, #472]	@ (5777e4 <spr_noaccess@@Base+0x21614>)
│ │ │ │ +	ldr	r3, [pc, #472]	@ (5777ec <spr_noaccess@@Base+0x2161c>)
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	mov	r0, r6
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	sl, [fp, r3]
│ │ │ │  	ldr.w	r1, [sl]
│ │ │ │  	bl	4d1c48 <tcg_gen_st_i128@@Base>
│ │ │ │  	cmp.w	r8, #0
│ │ │ │ -	bne.w	577780 <spr_noaccess@@Base+0x215b0>
│ │ │ │ +	bne.w	577788 <spr_noaccess@@Base+0x215b8>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	ldr	r1, [sp, #16]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	adds	r3, r4, #1
│ │ │ │  	str	r3, [sp, #16]
│ │ │ │  	cmp.w	r8, #0
│ │ │ │ -	bne.n	5775dc <spr_noaccess@@Base+0x2140c>
│ │ │ │ +	bne.n	5775e4 <spr_noaccess@@Base+0x21414>
│ │ │ │  	cmp.w	sl, #0
│ │ │ │ -	beq.n	5775ec <spr_noaccess@@Base+0x2141c>
│ │ │ │ -	ldr	r3, [pc, #396]	@ (5777e4 <spr_noaccess@@Base+0x21614>)
│ │ │ │ +	beq.n	5775f4 <spr_noaccess@@Base+0x21424>
│ │ │ │ +	ldr	r3, [pc, #396]	@ (5777ec <spr_noaccess@@Base+0x2161c>)
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	mov	r0, r6
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4d1ba0 <tcg_gen_ld_i128@@Base>
│ │ │ │ -	ldr	r1, [pc, #340]	@ (5777c4 <spr_noaccess@@Base+0x215f4>)
│ │ │ │ +	ldr	r1, [pc, #340]	@ (5777cc <spr_noaccess@@Base+0x215fc>)
│ │ │ │  	ldr	r2, [r5, #96]	@ 0x60
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │  	str.w	r8, [sp, #64]	@ 0x40
│ │ │ │  	add	r1, r7
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	4d614c <tcg_gen_qemu_st_i128_chk@@Base>
│ │ │ │  	cmp.w	sl, #0
│ │ │ │ -	beq.n	577712 <spr_noaccess@@Base+0x21542>
│ │ │ │ -	ldr	r3, [pc, #336]	@ (5777e4 <spr_noaccess@@Base+0x21614>)
│ │ │ │ +	beq.n	57771a <spr_noaccess@@Base+0x2154a>
│ │ │ │ +	ldr	r3, [pc, #336]	@ (5777ec <spr_noaccess@@Base+0x2161c>)
│ │ │ │  	addw	r2, r4, #2603	@ 0xa2b
│ │ │ │  	mov	r0, r6
│ │ │ │  	mrc	15, 0, r9, cr13, cr0, {3}
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	sl, [fp, r3]
│ │ │ │  	ldr.w	r1, [sl]
│ │ │ │  	bl	4d1ba0 <tcg_gen_ld_i128@@Base>
│ │ │ │ -	ldr	r3, [pc, #284]	@ (5777c8 <spr_noaccess@@Base+0x215f8>)
│ │ │ │ +	ldr	r3, [pc, #284]	@ (5777d0 <spr_noaccess@@Base+0x21600>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [r9, r3]
│ │ │ │  	movs	r3, #0
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	add	r1, r7
│ │ │ │ @@ -1243227,58 +1243231,58 @@
│ │ │ │  	mov	r0, r7
│ │ │ │  	movs	r2, #16
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr.w	r1, [sl]
│ │ │ │  	lsls	r2, r4, #4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4d1ba0 <tcg_gen_ld_i128@@Base>
│ │ │ │ -	ldr	r1, [pc, #236]	@ (5777cc <spr_noaccess@@Base+0x215fc>)
│ │ │ │ +	ldr	r1, [pc, #236]	@ (5777d4 <spr_noaccess@@Base+0x21604>)
│ │ │ │  	ldr	r2, [r5, #96]	@ 0x60
│ │ │ │  	movs	r4, #0
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr.w	r1, [r9, r1]
│ │ │ │  	str	r4, [sp, #64]	@ 0x40
│ │ │ │  	add	r1, r7
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	4d614c <tcg_gen_qemu_st_i128_chk@@Base>
│ │ │ │ -	ldr	r3, [pc, #232]	@ (5777e8 <spr_noaccess@@Base+0x21618>)
│ │ │ │ +	ldr	r3, [pc, #232]	@ (5777f0 <spr_noaccess@@Base+0x21620>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r5, #100]	@ 0x64
│ │ │ │ -	b.n	5775b8 <spr_noaccess@@Base+0x213e8>
│ │ │ │ -	ldr	r3, [pc, #188]	@ (5777d0 <spr_noaccess@@Base+0x21600>)
│ │ │ │ +	b.n	5775c0 <spr_noaccess@@Base+0x213f0>
│ │ │ │ +	ldr	r3, [pc, #188]	@ (5777d8 <spr_noaccess@@Base+0x21608>)
│ │ │ │  	mrc	15, 0, r9, cr13, cr0, {3}
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [r9, r3]
│ │ │ │  	str.w	sl, [sp]
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	add	r1, r7
│ │ │ │  	ldr	r2, [r5, #96]	@ 0x60
│ │ │ │  	bl	4d6148 <tcg_gen_qemu_ld_i128_chk@@Base>
│ │ │ │ -	ldr	r3, [pc, #176]	@ (5777e4 <spr_noaccess@@Base+0x21614>)
│ │ │ │ +	ldr	r3, [pc, #176]	@ (5777ec <spr_noaccess@@Base+0x2161c>)
│ │ │ │  	addw	r2, r4, #2603	@ 0xa2b
│ │ │ │  	mov	r0, r6
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	sl, [fp, r3]
│ │ │ │  	ldr.w	r1, [sl]
│ │ │ │  	bl	4d1c48 <tcg_gen_st_i128@@Base>
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r7
│ │ │ │  	movs	r2, #16
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #128]	@ (5777d4 <spr_noaccess@@Base+0x21604>)
│ │ │ │ +	ldr	r1, [pc, #128]	@ (5777dc <spr_noaccess@@Base+0x2160c>)
│ │ │ │  	ldr	r2, [r5, #96]	@ 0x60
│ │ │ │  	movs	r0, #0
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	ldr.w	r1, [r9, r1]
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │ @@ -1243289,97 +1243293,97 @@
│ │ │ │  	ldr.w	r1, [sl]
│ │ │ │  	mov	r0, r6
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	4d1c48 <tcg_gen_st_i128@@Base>
│ │ │ │  	ldr	r4, [sp, #16]
│ │ │ │ -	b.n	577746 <spr_noaccess@@Base+0x21576>
│ │ │ │ -	ldr	r1, [pc, #92]	@ (5777e4 <spr_noaccess@@Base+0x21614>)
│ │ │ │ +	b.n	57774e <spr_noaccess@@Base+0x2157e>
│ │ │ │ +	ldr	r1, [pc, #92]	@ (5777ec <spr_noaccess@@Base+0x2161c>)
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	mov	r0, r6
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	mrc	15, 0, r9, cr13, cr0, {3}
│ │ │ │  	ldr.w	sl, [fp, r1]
│ │ │ │  	ldr.w	r1, [sl]
│ │ │ │  	bl	4d1ba0 <tcg_gen_ld_i128@@Base>
│ │ │ │ -	ldr	r2, [pc, #52]	@ (5777d8 <spr_noaccess@@Base+0x21608>)
│ │ │ │ +	ldr	r2, [pc, #52]	@ (5777e0 <spr_noaccess@@Base+0x21610>)
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	r1, [r9, r2]
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	add	r1, r7
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	ldr	r2, [r5, #96]	@ 0x60
│ │ │ │  	bl	4d614c <tcg_gen_qemu_st_i128_chk@@Base>
│ │ │ │  	ldr	r4, [sp, #16]
│ │ │ │ -	b.n	5776c4 <spr_noaccess@@Base+0x214f4>
│ │ │ │ +	b.n	5776cc <spr_noaccess@@Base+0x214fc>
│ │ │ │  	nop
│ │ │ │ -	strb	r0, [r1, #10]
│ │ │ │ +	strb	r0, [r0, #10]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r2, [r1, #8]
│ │ │ │ +	strb	r2, [r0, #8]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r6, [r1, #7]
│ │ │ │ +	strb	r6, [r0, #7]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r0, [r3, #6]
│ │ │ │ +	strb	r0, [r2, #6]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r2, [r4, #5]
│ │ │ │ +	strb	r2, [r3, #5]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r6, [r4, #4]
│ │ │ │ +	strb	r6, [r3, #4]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strb	r6, [r2, #3]
│ │ │ │ +	strb	r6, [r1, #3]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	adds	r3, #182	@ 0xb6
│ │ │ │ +	adds	r3, #174	@ 0xae
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfa880059
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfa800059
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	vst4.16	{d16-d19}, [lr :64], r9
│ │ │ │ +	vst4.16	{d16-d19}, [r6 :64], r9
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov	r4, r3
│ │ │ │  	ldr	r5, [sp, #20]
│ │ │ │  	ldrb.w	ip, [sp, #12]
│ │ │ │  	ldrb.w	lr, [sp, #16]
│ │ │ │  	cmp.w	ip, #0
│ │ │ │ -	beq.n	577812 <spr_noaccess@@Base+0x21642>
│ │ │ │ -	cbz	r2, 57782a <spr_noaccess@@Base+0x2165a>
│ │ │ │ +	beq.n	57781a <spr_noaccess@@Base+0x2164a>
│ │ │ │ +	cbz	r2, 577832 <spr_noaccess@@Base+0x21662>
│ │ │ │  	eor.w	r3, lr, #1
│ │ │ │  	cmp	r1, r2
│ │ │ │  	ite	ne
│ │ │ │  	movne	r3, #0
│ │ │ │  	andeq.w	r3, r3, #1
│ │ │ │ -	cbnz	r3, 57782a <spr_noaccess@@Base+0x2165a>
│ │ │ │ -	ldr	r3, [pc, #36]	@ (577838 <spr_noaccess@@Base+0x21668>)
│ │ │ │ +	cbnz	r3, 577832 <spr_noaccess@@Base+0x21662>
│ │ │ │ +	ldr	r3, [pc, #36]	@ (577840 <spr_noaccess@@Base+0x21670>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r3, [r3, r4, lsl #2]
│ │ │ │  	strd	lr, r5, [sp, #16]
│ │ │ │  	str.w	ip, [sp, #12]
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │ -	b.w	573b18 <spr_noaccess@@Base+0x1d948>
│ │ │ │ +	b.w	573b20 <spr_noaccess@@Base+0x1d950>
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	ldrh.w	r0, [ip, r9, lsl #1]
│ │ │ │ +	ldrh.w	r0, [r4, r9, lsl #1]
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │ -	ldr	r3, [pc, #232]	@ (577938 <spr_noaccess@@Base+0x21768>)
│ │ │ │ +	ldr	r3, [pc, #232]	@ (577940 <spr_noaccess@@Base+0x21770>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r0, [pc, #228]	@ (57793c <spr_noaccess@@Base+0x2176c>)
│ │ │ │ +	ldr	r0, [pc, #228]	@ (577944 <spr_noaccess@@Base+0x21774>)
│ │ │ │  	add	r3, pc
│ │ │ │ -	ldr	r1, [pc, #216]	@ (577934 <spr_noaccess@@Base+0x21764>)
│ │ │ │ -	ldr	r4, [pc, #228]	@ (577940 <spr_noaccess@@Base+0x21770>)
│ │ │ │ +	ldr	r1, [pc, #216]	@ (57793c <spr_noaccess@@Base+0x2176c>)
│ │ │ │ +	ldr	r4, [pc, #228]	@ (577948 <spr_noaccess@@Base+0x21778>)
│ │ │ │  	ubfx	ip, r2, #16, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r3, [r3, r0]
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr	r1, [r0, r1]
│ │ │ │ @@ -1243390,23 +1243394,23 @@
│ │ │ │  	ldr.w	r0, [r4, r0, lsl #2]
│ │ │ │  	add	r3, r1
│ │ │ │  	add	r0, r1
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	ldr.w	r0, [r4, r2, lsl #2]
│ │ │ │  	add.w	r2, r1, ip
│ │ │ │  	add	r1, r0
│ │ │ │ -	ldr	r0, [pc, #176]	@ (577944 <spr_noaccess@@Base+0x21774>)
│ │ │ │ +	ldr	r0, [pc, #176]	@ (57794c <spr_noaccess@@Base+0x2177c>)
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	sub.w	r1, r0, #204	@ 0xcc
│ │ │ │  	ldr.w	r0, [r0, #-204]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	ldr	r3, [r5, #84]	@ 0x54
│ │ │ │  	lsls	r2, r3, #31
│ │ │ │ -	bmi.n	5778be <spr_noaccess@@Base+0x216ee>
│ │ │ │ +	bmi.n	5778c6 <spr_noaccess@@Base+0x216f6>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1243448,29 +1243452,29 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	strb	r4, [r3, #0]
│ │ │ │ +	strb	r4, [r2, #0]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	adds	r0, #246	@ 0xf6
│ │ │ │ +	adds	r0, #238	@ 0xee
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf7e60059
│ │ │ │ -	add	r4, sp, #560	@ 0x230
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf7de0059
│ │ │ │ +	add	r4, sp, #528	@ 0x210
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	mov	r4, r0
│ │ │ │ -	ldr	r6, [pc, #208]	@ (577a2c <spr_noaccess@@Base+0x2185c>)
│ │ │ │ +	ldr	r6, [pc, #208]	@ (577a34 <spr_noaccess@@Base+0x21864>)
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r8, r1
│ │ │ │  	add	r6, pc
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #4]
│ │ │ │ @@ -1243488,15 +1243492,15 @@
│ │ │ │  	mov	r0, r7
│ │ │ │  	blx	r8
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	mov	r1, r5
│ │ │ │  	ldr.w	r0, [r6, r3, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldrb	r3, [r4, #12]
│ │ │ │ -	cbnz	r3, 5779b6 <spr_noaccess@@Base+0x217e6>
│ │ │ │ +	cbnz	r3, 5779be <spr_noaccess@@Base+0x217ee>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1243539,22 +1243543,22 @@
│ │ │ │  	ldr.w	r1, [r6, #128]	@ 0x80
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf6f00059
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf6e80059
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr.w	r8, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r5, [pc, #332]	@ (577b94 <spr_noaccess@@Base+0x219c4>)
│ │ │ │ +	ldr	r5, [pc, #332]	@ (577b9c <spr_noaccess@@Base+0x219cc>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r5, pc
│ │ │ │  	ubfx	r3, r8, #16, #5
│ │ │ │  	mov	r4, r0
│ │ │ │  	movs	r2, #16
│ │ │ │ @@ -1243612,15 +1243616,15 @@
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r5, r7, lsl #2]
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	tst.w	r8, #1
│ │ │ │ -	bne.n	577b20 <spr_noaccess@@Base+0x21950>
│ │ │ │ +	bne.n	577b28 <spr_noaccess@@Base+0x21958>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1243662,22 +1243666,22 @@
│ │ │ │  	ldr.w	r1, [r5, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf5fe0059
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf5f60059
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr.w	r8, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r5, [pc, #332]	@ (577cfc <spr_noaccess@@Base+0x21b2c>)
│ │ │ │ +	ldr	r5, [pc, #332]	@ (577d04 <spr_noaccess@@Base+0x21b34>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r5, pc
│ │ │ │  	ubfx	r3, r8, #16, #5
│ │ │ │  	mov	r4, r0
│ │ │ │  	movs	r2, #16
│ │ │ │ @@ -1243735,15 +1243739,15 @@
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r5, r7, lsl #2]
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	tst.w	r8, #1
│ │ │ │ -	bne.n	577c88 <spr_noaccess@@Base+0x21ab8>
│ │ │ │ +	bne.n	577c90 <spr_noaccess@@Base+0x21ac0>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1243785,34 +1243789,34 @@
│ │ │ │  	ldr.w	r1, [r5, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	eors.w	r0, r6, #14221312	@ 0xd90000
│ │ │ │ +	eor.w	r0, lr, #14221312	@ 0xd90000
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r6, [pc, #224]	@ (577df8 <spr_noaccess@@Base+0x21c28>)
│ │ │ │ +	ldr	r6, [pc, #224]	@ (577e00 <spr_noaccess@@Base+0x21c30>)
│ │ │ │  	add	r6, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	577de8 <spr_noaccess@@Base+0x21c18>
│ │ │ │ +	beq.n	577df0 <spr_noaccess@@Base+0x21c20>
│ │ │ │  	ldr	r5, [r0, #84]	@ 0x54
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #196]	@ (577dfc <spr_noaccess@@Base+0x21c2c>)
│ │ │ │ +	ldr	r3, [pc, #196]	@ (577e04 <spr_noaccess@@Base+0x21c34>)
│ │ │ │  	ubfx	r2, r5, #11, #5
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ubfx	r9, r5, #16, #5
│ │ │ │  	mov	fp, r0
│ │ │ │  	mov	r0, r4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	mov.w	r9, r9, lsl #4
│ │ │ │ @@ -1243872,62 +1243876,62 @@
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	cmp	r4, #52	@ 0x34
│ │ │ │ +	cmp	r4, #44	@ 0x2c
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	577eca <spr_noaccess@@Base+0x21cfa>
│ │ │ │ +	beq.n	577ed2 <spr_noaccess@@Base+0x21d02>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 577e38 <spr_noaccess@@Base+0x21c68>
│ │ │ │ +	cbz	r3, 577e40 <spr_noaccess@@Base+0x21c70>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	577e38 <spr_noaccess@@Base+0x21c68>
│ │ │ │ -	ldr	r3, [pc, #180]	@ (577edc <spr_noaccess@@Base+0x21d0c>)
│ │ │ │ +	beq.n	577e40 <spr_noaccess@@Base+0x21c70>
│ │ │ │ +	ldr	r3, [pc, #180]	@ (577ee4 <spr_noaccess@@Base+0x21d14>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r5, r0
│ │ │ │  	tst.w	r3, #1
│ │ │ │  	ubfx	r1, r3, #16, #5
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │ -	bne.n	577ea6 <spr_noaccess@@Base+0x21cd6>
│ │ │ │ -	ldr.w	ip, [pc, #144]	@ 577ee0 <spr_noaccess@@Base+0x21d10>
│ │ │ │ +	bne.n	577eae <spr_noaccess@@Base+0x21cde>
│ │ │ │ +	ldr.w	ip, [pc, #144]	@ 577ee8 <spr_noaccess@@Base+0x21d18>
│ │ │ │  	tst.w	r3, #2031616	@ 0x1f0000
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr.w	r2, [ip, r2, lsl #2]
│ │ │ │ -	bne.n	577eb2 <spr_noaccess@@Base+0x21ce2>
│ │ │ │ +	bne.n	577eba <spr_noaccess@@Base+0x21cea>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #112]	@ (577ed8 <spr_noaccess@@Base+0x21d08>)
│ │ │ │ +	ldr	r1, [pc, #112]	@ (577ee0 <spr_noaccess@@Base+0x21d10>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │ -	ldr	r2, [pc, #108]	@ (577ee4 <spr_noaccess@@Base+0x21d14>)
│ │ │ │ +	ldr	r2, [pc, #108]	@ (577eec <spr_noaccess@@Base+0x21d1c>)
│ │ │ │  	ldr.w	lr, [r4, #104]	@ 0x68
│ │ │ │  	add	r2, pc
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr	r1, [r0, r1]
│ │ │ │  	ldr.w	r0, [r2, r3, lsl #2]
│ │ │ │  	adds	r1, r5, r1
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │ @@ -1243938,77 +1243942,77 @@
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	lsls	r2, r2, #2
│ │ │ │ -	cbnz	r1, 577ebc <spr_noaccess@@Base+0x21cec>
│ │ │ │ +	cbnz	r1, 577ec4 <spr_noaccess@@Base+0x21cf4>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	577e64 <spr_noaccess@@Base+0x21c94>
│ │ │ │ +	b.n	577e6c <spr_noaccess@@Base+0x21c9c>
│ │ │ │  	ldr.w	r1, [ip, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	577e64 <spr_noaccess@@Base+0x21c94>
│ │ │ │ -	ldr	r3, [pc, #40]	@ (577ee8 <spr_noaccess@@Base+0x21d18>)
│ │ │ │ +	b.n	577e6c <spr_noaccess@@Base+0x21c9c>
│ │ │ │ +	ldr	r3, [pc, #40]	@ (577ef0 <spr_noaccess@@Base+0x21d20>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	b.n	577e64 <spr_noaccess@@Base+0x21c94>
│ │ │ │ +	b.n	577e6c <spr_noaccess@@Base+0x21c9c>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r4, [r1, #32]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r4, [r0, #32]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf2260059
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf1fa0059
│ │ │ │ -	rsbs	r0, r6, #89	@ 0x59
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf1920059
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf21e0059
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf1f20059
│ │ │ │ +	rsb	r0, lr, #89	@ 0x59
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf18a0059
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	577fba <spr_noaccess@@Base+0x21dea>
│ │ │ │ +	beq.n	577fc2 <spr_noaccess@@Base+0x21df2>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 577f24 <spr_noaccess@@Base+0x21d54>
│ │ │ │ +	cbz	r3, 577f2c <spr_noaccess@@Base+0x21d5c>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	577f24 <spr_noaccess@@Base+0x21d54>
│ │ │ │ -	ldr	r3, [pc, #184]	@ (577fcc <spr_noaccess@@Base+0x21dfc>)
│ │ │ │ +	beq.n	577f2c <spr_noaccess@@Base+0x21d5c>
│ │ │ │ +	ldr	r3, [pc, #184]	@ (577fd4 <spr_noaccess@@Base+0x21e04>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r5, r0
│ │ │ │  	tst.w	r3, #1
│ │ │ │  	ubfx	r1, r3, #16, #5
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │ -	bne.n	577f96 <spr_noaccess@@Base+0x21dc6>
│ │ │ │ -	ldr.w	ip, [pc, #148]	@ 577fd0 <spr_noaccess@@Base+0x21e00>
│ │ │ │ +	bne.n	577f9e <spr_noaccess@@Base+0x21dce>
│ │ │ │ +	ldr.w	ip, [pc, #148]	@ 577fd8 <spr_noaccess@@Base+0x21e08>
│ │ │ │  	tst.w	r3, #2031616	@ 0x1f0000
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr.w	r2, [ip, r2, lsl #2]
│ │ │ │ -	bne.n	577fa2 <spr_noaccess@@Base+0x21dd2>
│ │ │ │ +	bne.n	577faa <spr_noaccess@@Base+0x21dda>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr	r2, [pc, #112]	@ (577fc8 <spr_noaccess@@Base+0x21df8>)
│ │ │ │ +	ldr	r2, [pc, #112]	@ (577fd0 <spr_noaccess@@Base+0x21e00>)
│ │ │ │  	mov.w	ip, #0
│ │ │ │ -	ldr	r0, [pc, #116]	@ (577fd4 <spr_noaccess@@Base+0x21e04>)
│ │ │ │ +	ldr	r0, [pc, #116]	@ (577fdc <spr_noaccess@@Base+0x21e0c>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr.w	lr, [r4, #104]	@ 0x68
│ │ │ │  	add.w	r0, r0, r3, lsl #2
│ │ │ │  	ldr	r1, [r1, r2]
│ │ │ │ @@ -1244022,57 +1244026,57 @@
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	lsls	r2, r2, #2
│ │ │ │ -	cbnz	r1, 577fac <spr_noaccess@@Base+0x21ddc>
│ │ │ │ +	cbnz	r1, 577fb4 <spr_noaccess@@Base+0x21de4>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	577f50 <spr_noaccess@@Base+0x21d80>
│ │ │ │ +	b.n	577f58 <spr_noaccess@@Base+0x21d88>
│ │ │ │  	ldr.w	r1, [ip, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	577f50 <spr_noaccess@@Base+0x21d80>
│ │ │ │ -	ldr	r3, [pc, #40]	@ (577fd8 <spr_noaccess@@Base+0x21e08>)
│ │ │ │ +	b.n	577f58 <spr_noaccess@@Base+0x21d88>
│ │ │ │ +	ldr	r3, [pc, #40]	@ (577fe0 <spr_noaccess@@Base+0x21e10>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	b.n	577f50 <spr_noaccess@@Base+0x21d80>
│ │ │ │ +	b.n	577f58 <spr_noaccess@@Base+0x21d88>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r6, [r3, #16]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r6, [r2, #16]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf13a0059
│ │ │ │ -	add.w	r0, lr, #89	@ 0x59
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf0ea0059
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf0a20059
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf1320059
│ │ │ │ +	add.w	r0, r6, #89	@ 0x59
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf0e20059
│ │ │ │ +	eors.w	r0, sl, #89	@ 0x59
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r2, [pc, #164]	@ (578094 <spr_noaccess@@Base+0x21ec4>)
│ │ │ │ +	ldr	r2, [pc, #164]	@ (57809c <spr_noaccess@@Base+0x21ecc>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	add	r2, pc
│ │ │ │  	lsls	r3, r1, #31
│ │ │ │ -	bpl.n	578008 <spr_noaccess@@Base+0x21e38>
│ │ │ │ +	bpl.n	578010 <spr_noaccess@@Base+0x21e40>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r4, [pc, #136]	@ (578098 <spr_noaccess@@Base+0x21ec8>)
│ │ │ │ +	ldr	r4, [pc, #136]	@ (5780a0 <spr_noaccess@@Base+0x21ed0>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrh.w	r3, [r5, #86]	@ 0x56
│ │ │ │  	add	r4, pc
│ │ │ │  	mov	r6, r0
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │  	mov	r0, r7
│ │ │ │ @@ -1244081,21 +1244085,21 @@
│ │ │ │  	ldr	r3, [r5, #84]	@ 0x54
│ │ │ │  	mov	r0, r6
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r1, [r4, r3, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r3, [r5, #84]	@ 0x54
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │ -	ldr	r1, [pc, #76]	@ (578090 <spr_noaccess@@Base+0x21ec0>)
│ │ │ │ +	ldr	r1, [pc, #76]	@ (578098 <spr_noaccess@@Base+0x21ec8>)
│ │ │ │  	ubfx	r3, r3, #23, #3
│ │ │ │ -	ldr	r0, [pc, #84]	@ (57809c <spr_noaccess@@Base+0x21ecc>)
│ │ │ │ +	ldr	r0, [pc, #84]	@ (5780a4 <spr_noaccess@@Base+0x21ed4>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	add.w	r4, r4, r3, lsl #2
│ │ │ │ -	ldr	r3, [pc, #76]	@ (5780a0 <spr_noaccess@@Base+0x21ed0>)
│ │ │ │ +	ldr	r3, [pc, #76]	@ (5780a8 <spr_noaccess@@Base+0x21ed8>)
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr.w	r5, [r4, #128]	@ 0x80
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	adds	r1, r6, r2
│ │ │ │ @@ -1244112,30 +1244116,30 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	nop
│ │ │ │ -	ldr	r4, [r6, #0]
│ │ │ │ +	ldr	r4, [r5, #0]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	cmp	r1, #90	@ 0x5a
│ │ │ │ +	cmp	r1, #82	@ 0x52
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	bics.w	r0, r6, #89	@ 0x59
│ │ │ │ -	add	r4, pc, #824	@ (adr r4, 5783d8 <spr_noaccess@@Base+0x22208>)
│ │ │ │ +	bic.w	r0, lr, #89	@ 0x59
│ │ │ │ +	add	r4, pc, #792	@ (adr r4, 5783c0 <spr_noaccess@@Base+0x221f0>)
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr.w	r8, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r4, [pc, #336]	@ (57820c <spr_noaccess@@Base+0x2203c>)
│ │ │ │ +	ldr	r4, [pc, #336]	@ (578214 <spr_noaccess@@Base+0x22044>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r4, pc
│ │ │ │  	ubfx	r3, r8, #16, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r0, r6
│ │ │ │ @@ -1244193,15 +1244197,15 @@
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r4, r7, lsl #2]
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	tst.w	r8, #1
│ │ │ │ -	bne.n	578198 <spr_noaccess@@Base+0x21fc8>
│ │ │ │ +	bne.n	5781a0 <spr_noaccess@@Base+0x21fd0>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1244243,22 +1244247,22 @@
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	vshr.s8	q0, <illegal reg q4.5>, #6
│ │ │ │ +	vmov.i32	q0, #41	@ 0x00000029
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr.w	r8, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r4, [pc, #336]	@ (578378 <spr_noaccess@@Base+0x221a8>)
│ │ │ │ +	ldr	r4, [pc, #336]	@ (578380 <spr_noaccess@@Base+0x221b0>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r4, pc
│ │ │ │  	ubfx	r3, r8, #16, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r0, r6
│ │ │ │ @@ -1244316,15 +1244320,15 @@
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r4, r7, lsl #2]
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	tst.w	r8, #1
│ │ │ │ -	bne.n	578304 <spr_noaccess@@Base+0x22134>
│ │ │ │ +	bne.n	57830c <spr_noaccess@@Base+0x2213c>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1244366,62 +1244370,62 @@
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	mrc	0, 0, r0, cr14, cr9, {2}
│ │ │ │ +	mrc	0, 0, r0, cr6, cr9, {2}
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r5, r0
│ │ │ │  	ldrb.w	r4, [sp, #40]	@ 0x28
│ │ │ │  	ldr	r0, [sp, #32]
│ │ │ │  	strd	r2, r1, [sp]
│ │ │ │  	ldrb.w	r6, [sp, #44]	@ 0x2c
│ │ │ │  	ldr	r7, [sp, #48]	@ 0x30
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldrd	r2, r1, [sp]
│ │ │ │ -	cbz	r4, 5783c0 <spr_noaccess@@Base+0x221f0>
│ │ │ │ -	cbz	r2, 5783d4 <spr_noaccess@@Base+0x22204>
│ │ │ │ +	cbz	r4, 5783c8 <spr_noaccess@@Base+0x221f8>
│ │ │ │ +	cbz	r2, 5783dc <spr_noaccess@@Base+0x2220c>
│ │ │ │  	eor.w	ip, r6, #1
│ │ │ │  	cmp	r1, r2
│ │ │ │  	ite	ne
│ │ │ │  	movne.w	ip, #0
│ │ │ │  	andeq.w	ip, ip, #1
│ │ │ │  	cmp.w	ip, #0
│ │ │ │ -	bne.n	5783d4 <spr_noaccess@@Base+0x22204>
│ │ │ │ +	bne.n	5783dc <spr_noaccess@@Base+0x2220c>
│ │ │ │  	mov	r3, r0
│ │ │ │  	strd	r6, r7, [sp, #36]	@ 0x24
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #32]
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	573b18 <spr_noaccess@@Base+0x1d948>
│ │ │ │ +	b.w	573b20 <spr_noaccess@@Base+0x1d950>
│ │ │ │  	ldr	r3, [r5, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	lsls	r1, r2, #31
│ │ │ │ -	bpl.n	57845a <spr_noaccess@@Base+0x2228a>
│ │ │ │ +	bpl.n	578462 <spr_noaccess@@Base+0x22292>
│ │ │ │  	ldrb.w	r1, [r0, #111]	@ 0x6f
│ │ │ │ -	cbz	r1, 578464 <spr_noaccess@@Base+0x22294>
│ │ │ │ +	cbz	r1, 57846c <spr_noaccess@@Base+0x2229c>
│ │ │ │  	push	{r4, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │ -	ldr	r3, [pc, #104]	@ (57846c <spr_noaccess@@Base+0x2229c>)
│ │ │ │ +	ldr	r3, [pc, #104]	@ (578474 <spr_noaccess@@Base+0x222a4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ubfx	ip, r2, #11, #5
│ │ │ │  	ubfx	r1, r2, #16, #5
│ │ │ │  	add	r3, pc
│ │ │ │  	ubfx	r0, r2, #21, #5
│ │ │ │  	sub	sp, #8
│ │ │ │  	ldr.w	r2, [r3, ip, lsl #2]
│ │ │ │ @@ -1244445,30 +1244449,30 @@
│ │ │ │  	b.w	4ca668 <tcg_gen_and_i32@@Base>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	mcrr	0, 5, r0, r2, cr9
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldc	0, cr0, [sl], #-356	@ 0xfffffe9c
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	lsls	r1, r2, #31
│ │ │ │ -	bpl.n	578480 <spr_noaccess@@Base+0x222b0>
│ │ │ │ +	bpl.n	578488 <spr_noaccess@@Base+0x222b8>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldrb.w	r1, [r0, #111]	@ 0x6f
│ │ │ │ -	cbz	r1, 5784ec <spr_noaccess@@Base+0x2231c>
│ │ │ │ +	cbz	r1, 5784f4 <spr_noaccess@@Base+0x22324>
│ │ │ │  	push	{r4, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │ -	ldr	r3, [pc, #92]	@ (5784f4 <spr_noaccess@@Base+0x22324>)
│ │ │ │ +	ldr	r3, [pc, #92]	@ (5784fc <spr_noaccess@@Base+0x2232c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ubfx	ip, r2, #11, #5
│ │ │ │  	ubfx	r1, r2, #16, #5
│ │ │ │  	add	r3, pc
│ │ │ │  	ubfx	r0, r2, #21, #5
│ │ │ │  	sub	sp, #8
│ │ │ │  	ldr.w	r2, [r3, ip, lsl #2]
│ │ │ │ @@ -1244488,26 +1244492,26 @@
│ │ │ │  	ldr.w	r2, [r0, #188]	@ 0xbc
│ │ │ │  	ldr.w	r0, [r3, #188]	@ 0xbc
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, lr}
│ │ │ │  	b.w	4cb9e4 <tcg_gen_nand_i32@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	subs.w	r0, r0, r9, lsr #1
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	sub.w	r0, r8, r9, lsr #1
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	lsls	r1, r2, #31
│ │ │ │ -	bpl.n	57856a <spr_noaccess@@Base+0x2239a>
│ │ │ │ +	bpl.n	578572 <spr_noaccess@@Base+0x223a2>
│ │ │ │  	ldrb.w	r1, [r0, #111]	@ 0x6f
│ │ │ │ -	cbz	r1, 578574 <spr_noaccess@@Base+0x223a4>
│ │ │ │ +	cbz	r1, 57857c <spr_noaccess@@Base+0x223ac>
│ │ │ │  	push	{r4, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │ -	ldr	r3, [pc, #104]	@ (57857c <spr_noaccess@@Base+0x223ac>)
│ │ │ │ +	ldr	r3, [pc, #104]	@ (578584 <spr_noaccess@@Base+0x223b4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ubfx	ip, r2, #11, #5
│ │ │ │  	ubfx	r1, r2, #16, #5
│ │ │ │  	add	r3, pc
│ │ │ │  	ubfx	r0, r2, #21, #5
│ │ │ │  	sub	sp, #8
│ │ │ │  	ldr.w	r2, [r3, ip, lsl #2]
│ │ │ │ @@ -1244531,30 +1244535,30 @@
│ │ │ │  	b.w	4cbacc <tcg_gen_orc_i32@@Base>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -			@ <UNDEFINED> instruction: 0xeb320059
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +			@ <UNDEFINED> instruction: 0xeb2a0059
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	lsls	r1, r2, #31
│ │ │ │ -	bpl.n	578590 <spr_noaccess@@Base+0x223c0>
│ │ │ │ +	bpl.n	578598 <spr_noaccess@@Base+0x223c8>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldrb.w	r1, [r0, #111]	@ 0x6f
│ │ │ │ -	cbz	r1, 5785fc <spr_noaccess@@Base+0x2242c>
│ │ │ │ +	cbz	r1, 578604 <spr_noaccess@@Base+0x22434>
│ │ │ │  	push	{r4, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │ -	ldr	r3, [pc, #92]	@ (578604 <spr_noaccess@@Base+0x22434>)
│ │ │ │ +	ldr	r3, [pc, #92]	@ (57860c <spr_noaccess@@Base+0x2243c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ubfx	ip, r2, #11, #5
│ │ │ │  	ubfx	r1, r2, #16, #5
│ │ │ │  	add	r3, pc
│ │ │ │  	ubfx	r0, r2, #21, #5
│ │ │ │  	sub	sp, #8
│ │ │ │  	ldr.w	r2, [r3, ip, lsl #2]
│ │ │ │ @@ -1244574,52 +1244578,52 @@
│ │ │ │  	ldr.w	r2, [r0, #188]	@ 0xbc
│ │ │ │  	ldr.w	r0, [r3, #188]	@ 0xbc
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, lr}
│ │ │ │  	b.w	4cb8dc <tcg_gen_andc_i32@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -			@ <UNDEFINED> instruction: 0xeaa00059
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	eors.w	r0, r8, r9, lsr #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #8
│ │ │ │ -	ldr	r4, [pc, #148]	@ (5786b4 <spr_noaccess@@Base+0x224e4>)
│ │ │ │ +	ldr	r4, [pc, #148]	@ (5786bc <spr_noaccess@@Base+0x224ec>)
│ │ │ │  	lsls	r2, r2, #31
│ │ │ │  	add	r4, pc
│ │ │ │ -	bpl.n	578634 <spr_noaccess@@Base+0x22464>
│ │ │ │ +	bpl.n	57863c <spr_noaccess@@Base+0x2246c>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │ -	cbz	r2, 5786a0 <spr_noaccess@@Base+0x224d0>
│ │ │ │ +	cbz	r2, 5786a8 <spr_noaccess@@Base+0x224d8>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r5, [pc, #112]	@ (5786b8 <spr_noaccess@@Base+0x224e8>)
│ │ │ │ +	ldr	r5, [pc, #112]	@ (5786c0 <spr_noaccess@@Base+0x224f0>)
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr	r3, [r6, #84]	@ 0x54
│ │ │ │  	mov	r0, r7
│ │ │ │  	add	r5, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	add.w	r2, r5, r3, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	ldr.w	r2, [r2, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #84]	@ (5786bc <spr_noaccess@@Base+0x224ec>)
│ │ │ │ -	ldr	r2, [pc, #72]	@ (5786b0 <spr_noaccess@@Base+0x224e0>)
│ │ │ │ +	ldr	r3, [pc, #84]	@ (5786c4 <spr_noaccess@@Base+0x224f4>)
│ │ │ │ +	ldr	r2, [pc, #72]	@ (5786b8 <spr_noaccess@@Base+0x224e8>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #80]	@ (5786c0 <spr_noaccess@@Base+0x224f0>)
│ │ │ │ +	ldr	r1, [pc, #80]	@ (5786c8 <spr_noaccess@@Base+0x224f8>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r4, r3]
│ │ │ │  	add	r1, pc
│ │ │ │  	adds	r1, #60	@ 0x3c
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │ @@ -1244636,61 +1244640,61 @@
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	str	r6, [r1, #32]
│ │ │ │ +	str	r6, [r0, #32]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	movs	r3, #44	@ 0x2c
│ │ │ │ +	movs	r3, #36	@ 0x24
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	and.w	r0, r2, r9, lsr #1
│ │ │ │ +	ldrd	r0, r0, [sl, #356]!	@ 0x164
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r6, [sp, #688]	@ 0x2b0
│ │ │ │ +	ldr	r6, [sp, #656]	@ 0x290
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #8
│ │ │ │ -	ldr	r4, [pc, #148]	@ (578770 <spr_noaccess@@Base+0x225a0>)
│ │ │ │ +	ldr	r4, [pc, #148]	@ (578778 <spr_noaccess@@Base+0x225a8>)
│ │ │ │  	lsls	r2, r2, #31
│ │ │ │  	add	r4, pc
│ │ │ │ -	bpl.n	5786f0 <spr_noaccess@@Base+0x22520>
│ │ │ │ +	bpl.n	5786f8 <spr_noaccess@@Base+0x22528>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │ -	cbz	r2, 57875c <spr_noaccess@@Base+0x2258c>
│ │ │ │ +	cbz	r2, 578764 <spr_noaccess@@Base+0x22594>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r5, [pc, #112]	@ (578774 <spr_noaccess@@Base+0x225a4>)
│ │ │ │ +	ldr	r5, [pc, #112]	@ (57877c <spr_noaccess@@Base+0x225ac>)
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr	r3, [r6, #84]	@ 0x54
│ │ │ │  	mov	r0, r7
│ │ │ │  	add	r5, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	add.w	r2, r5, r3, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	ldr.w	r2, [r2, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #84]	@ (578778 <spr_noaccess@@Base+0x225a8>)
│ │ │ │ -	ldr	r2, [pc, #72]	@ (57876c <spr_noaccess@@Base+0x2259c>)
│ │ │ │ +	ldr	r3, [pc, #84]	@ (578780 <spr_noaccess@@Base+0x225b0>)
│ │ │ │ +	ldr	r2, [pc, #72]	@ (578774 <spr_noaccess@@Base+0x225a4>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #80]	@ (57877c <spr_noaccess@@Base+0x225ac>)
│ │ │ │ +	ldr	r1, [pc, #80]	@ (578784 <spr_noaccess@@Base+0x225b4>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r4, r3]
│ │ │ │  	add	r1, pc
│ │ │ │  	adds	r1, #192	@ 0xc0
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │ @@ -1244707,71 +1244711,71 @@
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	str	r2, [r2, #20]
│ │ │ │ +	str	r2, [r1, #20]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	movs	r2, #112	@ 0x70
│ │ │ │ +	movs	r2, #104	@ 0x68
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	strd	r0, r0, [r6, #-356]	@ 0x164
│ │ │ │ +	ldmdb	lr!, {r0, r3, r4, r6}
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r5, [sp, #960]	@ 0x3c0
│ │ │ │ +	ldr	r5, [sp, #928]	@ 0x3a0
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	sub	sp, #20
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57885c <spr_noaccess@@Base+0x2268c>
│ │ │ │ +	beq.n	578864 <spr_noaccess@@Base+0x22694>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 5787b8 <spr_noaccess@@Base+0x225e8>
│ │ │ │ +	cbz	r3, 5787c0 <spr_noaccess@@Base+0x225f0>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	5787b8 <spr_noaccess@@Base+0x225e8>
│ │ │ │ -	ldr	r3, [pc, #200]	@ (578870 <spr_noaccess@@Base+0x226a0>)
│ │ │ │ +	beq.n	5787c0 <spr_noaccess@@Base+0x225f0>
│ │ │ │ +	ldr	r3, [pc, #200]	@ (578878 <spr_noaccess@@Base+0x226a8>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r5, r0
│ │ │ │  	tst.w	r3, #1
│ │ │ │  	ubfx	r1, r3, #16, #5
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │ -	bne.n	578838 <spr_noaccess@@Base+0x22668>
│ │ │ │ -	ldr.w	ip, [pc, #164]	@ 578874 <spr_noaccess@@Base+0x226a4>
│ │ │ │ +	bne.n	578840 <spr_noaccess@@Base+0x22670>
│ │ │ │ +	ldr.w	ip, [pc, #164]	@ 57887c <spr_noaccess@@Base+0x226ac>
│ │ │ │  	tst.w	r3, #2031616	@ 0x1f0000
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr.w	r2, [ip, r2, lsl #2]
│ │ │ │ -	bne.n	578844 <spr_noaccess@@Base+0x22674>
│ │ │ │ +	bne.n	57884c <spr_noaccess@@Base+0x2267c>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r2, [pc, #140]	@ (578878 <spr_noaccess@@Base+0x226a8>)
│ │ │ │ +	ldr	r2, [pc, #140]	@ (578880 <spr_noaccess@@Base+0x226b0>)
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r2, pc
│ │ │ │  	add.w	ip, r2, r3, lsl #2
│ │ │ │  	ldr.w	r1, [r2, r3, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #100]	@ (57886c <spr_noaccess@@Base+0x2269c>)
│ │ │ │ +	ldr	r2, [pc, #100]	@ (578874 <spr_noaccess@@Base+0x226a4>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r0, [sp, #12]
│ │ │ │  	orr.w	r3, r3, #3
│ │ │ │  	ldr	r1, [r1, r2]
│ │ │ │ @@ -1244785,160 +1244789,161 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	lsls	r2, r2, #3
│ │ │ │ -	cbnz	r1, 57884e <spr_noaccess@@Base+0x2267e>
│ │ │ │ +	cbnz	r1, 578856 <spr_noaccess@@Base+0x22686>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	5787e4 <spr_noaccess@@Base+0x22614>
│ │ │ │ +	b.n	5787ec <spr_noaccess@@Base+0x2261c>
│ │ │ │  	ldr.w	r1, [ip, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	5787e4 <spr_noaccess@@Base+0x22614>
│ │ │ │ -	ldr	r3, [pc, #44]	@ (57887c <spr_noaccess@@Base+0x226ac>)
│ │ │ │ +	b.n	5787ec <spr_noaccess@@Base+0x2261c>
│ │ │ │ +	ldr	r3, [pc, #44]	@ (578884 <spr_noaccess@@Base+0x226b4>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	b.n	5787e4 <spr_noaccess@@Base+0x22614>
│ │ │ │ +	b.n	5787ec <spr_noaccess@@Base+0x2261c>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	str	r0, [r6, #4]
│ │ │ │ +	str	r0, [r5, #4]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	stmia.w	r6!, {r0, r3, r4, r6}
│ │ │ │ -	ldrd	r0, r0, [sl], #-356	@ 0x164
│ │ │ │ -			@ <UNDEFINED> instruction: 0xe85e0059
│ │ │ │ -			@ <UNDEFINED> instruction: 0xe8000059
│ │ │ │ +	ldmia.w	lr, {r0, r3, r4, r6}
│ │ │ │ +	ldrd	r0, r0, [r2], #-356	@ 0x164
│ │ │ │ +			@ <UNDEFINED> instruction: 0xe8560059
│ │ │ │ +	b.n	578878 <spr_noaccess@@Base+0x226a8>
│ │ │ │ +	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	sub	sp, #8
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57894c <spr_noaccess@@Base+0x2277c>
│ │ │ │ +	beq.n	578954 <spr_noaccess@@Base+0x22784>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 5788b8 <spr_noaccess@@Base+0x226e8>
│ │ │ │ +	cbz	r3, 5788c0 <spr_noaccess@@Base+0x226f0>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	5788b8 <spr_noaccess@@Base+0x226e8>
│ │ │ │ -	ldr	r3, [pc, #184]	@ (578960 <spr_noaccess@@Base+0x22790>)
│ │ │ │ +	beq.n	5788c0 <spr_noaccess@@Base+0x226f0>
│ │ │ │ +	ldr	r3, [pc, #184]	@ (578968 <spr_noaccess@@Base+0x22798>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │  	ubfx	r1, r3, #16, #5
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	lsls	r5, r3, #31
│ │ │ │ -	bmi.n	578928 <spr_noaccess@@Base+0x22758>
│ │ │ │ -	ldr.w	ip, [pc, #148]	@ 578964 <spr_noaccess@@Base+0x22794>
│ │ │ │ +	bmi.n	578930 <spr_noaccess@@Base+0x22760>
│ │ │ │ +	ldr.w	ip, [pc, #148]	@ 57896c <spr_noaccess@@Base+0x2279c>
│ │ │ │  	tst.w	r3, #2031616	@ 0x1f0000
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr.w	r2, [ip, r2, lsl #2]
│ │ │ │ -	bne.n	578934 <spr_noaccess@@Base+0x22764>
│ │ │ │ +	bne.n	57893c <spr_noaccess@@Base+0x2276c>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #116]	@ (57895c <spr_noaccess@@Base+0x2278c>)
│ │ │ │ +	ldr	r2, [pc, #116]	@ (578964 <spr_noaccess@@Base+0x22794>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	orr.w	r3, r3, #3
│ │ │ │  	ldr	r1, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	adds	r1, r6, r1
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	bl	4d6134 <tcg_gen_qemu_ld_i64_chk@@Base>
│ │ │ │  	ldr	r1, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r3, [pc, #92]	@ (578968 <spr_noaccess@@Base+0x22798>)
│ │ │ │ +	ldr	r3, [pc, #92]	@ (578970 <spr_noaccess@@Base+0x227a0>)
│ │ │ │  	mov	r2, r5
│ │ │ │  	ubfx	r1, r1, #21, #5
│ │ │ │  	add	r3, pc
│ │ │ │  	add.w	r4, r3, r1, lsl #2
│ │ │ │  	ldr.w	r0, [r3, r1, lsl #2]
│ │ │ │  	ldr.w	r1, [r4, #188]	@ 0xbc
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	lsls	r2, r2, #3
│ │ │ │ -	cbnz	r1, 57893e <spr_noaccess@@Base+0x2276e>
│ │ │ │ +	cbnz	r1, 578946 <spr_noaccess@@Base+0x22776>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	5788e2 <spr_noaccess@@Base+0x22712>
│ │ │ │ +	b.n	5788ea <spr_noaccess@@Base+0x2271a>
│ │ │ │  	ldr.w	r1, [ip, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	5788e2 <spr_noaccess@@Base+0x22712>
│ │ │ │ -	ldr	r3, [pc, #44]	@ (57896c <spr_noaccess@@Base+0x2279c>)
│ │ │ │ +	b.n	5788ea <spr_noaccess@@Base+0x2271a>
│ │ │ │ +	ldr	r3, [pc, #44]	@ (578974 <spr_noaccess@@Base+0x227a4>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	b.n	5788e2 <spr_noaccess@@Base+0x22712>
│ │ │ │ +	b.n	5788ea <spr_noaccess@@Base+0x2271a>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldrsh	r6, [r1, r6]
│ │ │ │ +	ldrsh	r6, [r0, r6]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	b.n	5788b0 <spr_noaccess@@Base+0x226e0>
│ │ │ │ +	b.n	5788a8 <spr_noaccess@@Base+0x226d8>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	b.n	578860 <spr_noaccess@@Base+0x22690>
│ │ │ │ +	b.n	578858 <spr_noaccess@@Base+0x22688>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	b.n	5787ec <spr_noaccess@@Base+0x2261c>
│ │ │ │ +	b.n	5787e4 <spr_noaccess@@Base+0x22614>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	b.n	578790 <spr_noaccess@@Base+0x225c0>
│ │ │ │ +	b.n	578788 <spr_noaccess@@Base+0x225b8>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r4, [pc, #148]	@ (578a18 <spr_noaccess@@Base+0x22848>)
│ │ │ │ +	ldr	r4, [pc, #148]	@ (578a20 <spr_noaccess@@Base+0x22850>)
│ │ │ │  	lsls	r2, r2, #31
│ │ │ │  	add	r4, pc
│ │ │ │ -	bpl.n	57899a <spr_noaccess@@Base+0x227ca>
│ │ │ │ +	bpl.n	5789a2 <spr_noaccess@@Base+0x227d2>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │ -	cbz	r2, 578a06 <spr_noaccess@@Base+0x22836>
│ │ │ │ +	cbz	r2, 578a0e <spr_noaccess@@Base+0x2283e>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r5, [pc, #116]	@ (578a1c <spr_noaccess@@Base+0x2284c>)
│ │ │ │ +	ldr	r5, [pc, #116]	@ (578a24 <spr_noaccess@@Base+0x22854>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [r6, #84]	@ 0x54
│ │ │ │  	add	r5, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	add.w	r2, r5, r3, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	ldr.w	r2, [r2, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #92]	@ (578a20 <spr_noaccess@@Base+0x22850>)
│ │ │ │ -	ldr	r2, [pc, #76]	@ (578a14 <spr_noaccess@@Base+0x22844>)
│ │ │ │ +	ldr	r3, [pc, #92]	@ (578a28 <spr_noaccess@@Base+0x22858>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (578a1c <spr_noaccess@@Base+0x2284c>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #88]	@ (578a24 <spr_noaccess@@Base+0x22854>)
│ │ │ │ +	ldr	r1, [pc, #88]	@ (578a2c <spr_noaccess@@Base+0x2285c>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r4, r3]
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #324	@ 0x144
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │ @@ -1244956,58 +1244961,58 @@
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrsh	r0, [r6, r2]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrsh	r0, [r5, r2]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	subs	r6, r0, #7
│ │ │ │ +	subs	r6, r7, #6
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	b.n	578768 <spr_noaccess@@Base+0x22598>
│ │ │ │ +	b.n	578760 <spr_noaccess@@Base+0x22590>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r3, [sp, #312]	@ 0x138
│ │ │ │ +	ldr	r3, [sp, #280]	@ 0x118
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r4, [pc, #148]	@ (578ad0 <spr_noaccess@@Base+0x22900>)
│ │ │ │ +	ldr	r4, [pc, #148]	@ (578ad8 <spr_noaccess@@Base+0x22908>)
│ │ │ │  	lsls	r2, r2, #31
│ │ │ │  	add	r4, pc
│ │ │ │ -	bpl.n	578a52 <spr_noaccess@@Base+0x22882>
│ │ │ │ +	bpl.n	578a5a <spr_noaccess@@Base+0x2288a>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │ -	cbz	r2, 578abe <spr_noaccess@@Base+0x228ee>
│ │ │ │ +	cbz	r2, 578ac6 <spr_noaccess@@Base+0x228f6>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r5, [pc, #116]	@ (578ad4 <spr_noaccess@@Base+0x22904>)
│ │ │ │ +	ldr	r5, [pc, #116]	@ (578adc <spr_noaccess@@Base+0x2290c>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r3, [r6, #84]	@ 0x54
│ │ │ │  	add	r5, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	add.w	r2, r5, r3, lsl #2
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	ldr.w	r2, [r2, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #92]	@ (578ad8 <spr_noaccess@@Base+0x22908>)
│ │ │ │ -	ldr	r2, [pc, #76]	@ (578acc <spr_noaccess@@Base+0x228fc>)
│ │ │ │ +	ldr	r3, [pc, #92]	@ (578ae0 <spr_noaccess@@Base+0x22910>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (578ad4 <spr_noaccess@@Base+0x22904>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #88]	@ (578adc <spr_noaccess@@Base+0x2290c>)
│ │ │ │ +	ldr	r1, [pc, #88]	@ (578ae4 <spr_noaccess@@Base+0x22914>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r4, r3]
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #456	@ 0x1c8
│ │ │ │  	ldr	r2, [r0, r2]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │ @@ -1245025,32 +1245030,32 @@
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrb	r0, [r7, r7]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrb	r0, [r6, r7]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	subs	r6, r1, #4
│ │ │ │ +	subs	r6, r0, #4
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	b.n	5786b0 <spr_noaccess@@Base+0x224e0>
│ │ │ │ +	b.n	5786a8 <spr_noaccess@@Base+0x224d8>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r2, [sp, #600]	@ 0x258
│ │ │ │ +	ldr	r2, [sp, #568]	@ 0x238
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr.w	r8, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r5, [pc, #344]	@ (578c50 <spr_noaccess@@Base+0x22a80>)
│ │ │ │ +	ldr	r5, [pc, #344]	@ (578c58 <spr_noaccess@@Base+0x22a88>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r5, pc
│ │ │ │  	ubfx	r3, r8, #16, #5
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r0, r6
│ │ │ │ @@ -1245112,15 +1245117,15 @@
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r5, r7, lsl #2]
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	tst.w	r8, #1
│ │ │ │ -	bne.n	578bde <spr_noaccess@@Base+0x22a0e>
│ │ │ │ +	bne.n	578be6 <spr_noaccess@@Base+0x22a16>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1245161,23 +1245166,23 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r5, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	b.n	5786f0 <spr_noaccess@@Base+0x22520>
│ │ │ │ +	b.n	5786e8 <spr_noaccess@@Base+0x22518>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr.w	r8, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r5, [pc, #344]	@ (578dc4 <spr_noaccess@@Base+0x22bf4>)
│ │ │ │ +	ldr	r5, [pc, #344]	@ (578dcc <spr_noaccess@@Base+0x22bfc>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r5, pc
│ │ │ │  	ubfx	r3, r8, #16, #5
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r0, r6
│ │ │ │ @@ -1245239,15 +1245244,15 @@
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r5, r7, lsl #2]
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	tst.w	r8, #1
│ │ │ │ -	bne.n	578d52 <spr_noaccess@@Base+0x22b82>
│ │ │ │ +	bne.n	578d5a <spr_noaccess@@Base+0x22b8a>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1245288,36 +1245293,36 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r5, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	b.n	57957c <spr_noaccess@@Base+0x233ac>
│ │ │ │ +	b.n	579574 <spr_noaccess@@Base+0x233a4>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #108]	@ 0x6c
│ │ │ │  	sub	sp, #8
│ │ │ │ -	ldr	r5, [pc, #196]	@ (578ea4 <spr_noaccess@@Base+0x22cd4>)
│ │ │ │ +	ldr	r5, [pc, #196]	@ (578eac <spr_noaccess@@Base+0x22cdc>)
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	578e90 <spr_noaccess@@Base+0x22cc0>
│ │ │ │ +	beq.n	578e98 <spr_noaccess@@Base+0x22cc8>
│ │ │ │  	mov	r4, r1
│ │ │ │ -	ldr	r1, [pc, #188]	@ (578ea8 <spr_noaccess@@Base+0x22cd8>)
│ │ │ │ -	ldr	r3, [pc, #180]	@ (578ea0 <spr_noaccess@@Base+0x22cd0>)
│ │ │ │ +	ldr	r1, [pc, #188]	@ (578eb0 <spr_noaccess@@Base+0x22ce0>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (578ea8 <spr_noaccess@@Base+0x22cd8>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr.w	r8, [pc, #184]	@ 578eac <spr_noaccess@@Base+0x22cdc>
│ │ │ │ +	ldr.w	r8, [pc, #184]	@ 578eb4 <spr_noaccess@@Base+0x22ce4>
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r5, [r5, r1]
│ │ │ │  	add	r8, pc
│ │ │ │ -	ldr	r1, [pc, #176]	@ (578eb0 <spr_noaccess@@Base+0x22ce0>)
│ │ │ │ +	ldr	r1, [pc, #176]	@ (578eb8 <spr_noaccess@@Base+0x22ce8>)
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r3, [r5, #0]
│ │ │ │  	add.w	r1, r1, #1680	@ 0x690
│ │ │ │  	add	r3, r2
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ @@ -1245347,15 +1245352,15 @@
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	add.w	r2, r7, #41472	@ 0xa200
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldrb	r3, [r4, #4]
│ │ │ │ -	cbnz	r3, 578e7c <spr_noaccess@@Base+0x22cac>
│ │ │ │ +	cbnz	r3, 578e84 <spr_noaccess@@Base+0x22cb4>
│ │ │ │  	add	sp, #8
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1245366,56 +1245371,56 @@
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldrh	r0, [r1, r2]
│ │ │ │ +	ldrh	r0, [r0, r2]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	subs	r4, r5, r5
│ │ │ │ +	subs	r4, r4, r5
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	57935c <spr_noaccess@@Base+0x2318c>
│ │ │ │ +	b.n	579354 <spr_noaccess@@Base+0x23184>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	lsrs	r0, r4, #29
│ │ │ │ +	lsrs	r0, r3, #29
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r5, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r1, [pc, #284]	@ (578fe8 <spr_noaccess@@Base+0x22e18>)
│ │ │ │ +	ldr	r1, [pc, #284]	@ (578ff0 <spr_noaccess@@Base+0x22e20>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	add	r1, pc
│ │ │ │  	lsls	r2, r5, #31
│ │ │ │  	and.w	r3, r3, #16384	@ 0x4000
│ │ │ │ -	bmi.n	578ef0 <spr_noaccess@@Base+0x22d20>
│ │ │ │ +	bmi.n	578ef8 <spr_noaccess@@Base+0x22d28>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	578f6a <spr_noaccess@@Base+0x22d9a>
│ │ │ │ +	bne.n	578f72 <spr_noaccess@@Base+0x22da2>
│ │ │ │  	ldr	r3, [r4, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	578ede <spr_noaccess@@Base+0x22d0e>
│ │ │ │ +	beq.n	578ee6 <spr_noaccess@@Base+0x22d16>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	578fd2 <spr_noaccess@@Base+0x22e02>
│ │ │ │ +	beq.n	578fda <spr_noaccess@@Base+0x22e0a>
│ │ │ │  	str	r1, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #232]	@ (578fec <spr_noaccess@@Base+0x22e1c>)
│ │ │ │ +	ldr	r3, [pc, #232]	@ (578ff4 <spr_noaccess@@Base+0x22e24>)
│ │ │ │  	ubfx	r2, r5, #11, #5
│ │ │ │  	ldr	r1, [sp, #8]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1245424,17 +1245429,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #176]	@ (578fe4 <spr_noaccess@@Base+0x22e14>)
│ │ │ │ +	ldr	r3, [pc, #176]	@ (578fec <spr_noaccess@@Base+0x22e1c>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #180]	@ (578ff0 <spr_noaccess@@Base+0x22e20>)
│ │ │ │ +	ldr	r1, [pc, #180]	@ (578ff8 <spr_noaccess@@Base+0x22e28>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #588	@ 0x24c
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ @@ -1245447,26 +1245452,26 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │ -	cbz	r3, 578fd2 <spr_noaccess@@Base+0x22e02>
│ │ │ │ +	cbz	r3, 578fda <spr_noaccess@@Base+0x22e0a>
│ │ │ │  	ubfx	r3, r5, #11, #5
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	str	r3, [sp, #8]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #8]
│ │ │ │  	ubfx	r4, r5, #21, #5
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	subs	r4, r4, r3
│ │ │ │  	addw	r2, r3, #2634	@ 0xa4a
│ │ │ │ -	ldr	r3, [pc, #92]	@ (578fec <spr_noaccess@@Base+0x22e1c>)
│ │ │ │ +	ldr	r3, [pc, #92]	@ (578ff4 <spr_noaccess@@Base+0x22e24>)
│ │ │ │  	lsls	r5, r2, #4
│ │ │ │  	lsls	r7, r4, #4
│ │ │ │  	add.w	r8, r5, #16
│ │ │ │  	ldr	r4, [r1, r3]
│ │ │ │  	mov	r2, r5
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r0, r6
│ │ │ │ @@ -1245477,89 +1245482,89 @@
│ │ │ │  	bl	4cf420 <tcg_gen_clzi_i32@@Base>
│ │ │ │  	adds	r2, r7, r5
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r0, r6
│ │ │ │  	adds	r5, #4
│ │ │ │  	bl	4cd2e8 <tcg_gen_st_i32@@Base>
│ │ │ │  	cmp	r5, r8
│ │ │ │ -	bne.n	578f98 <spr_noaccess@@Base+0x22dc8>
│ │ │ │ +	bne.n	578fa0 <spr_noaccess@@Base+0x22dd0>
│ │ │ │  	add	sp, #16
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	ldr	r2, [r0, r5]
│ │ │ │ +	ldr	r2, [r7, r4]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	subs	r4, r7, r1
│ │ │ │ +	subs	r4, r6, r1
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r5, [sp, #904]	@ 0x388
│ │ │ │ +	str	r5, [sp, #872]	@ 0x368
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	sub	sp, #16
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	5790ce <spr_noaccess@@Base+0x22efe>
│ │ │ │ +	beq.n	5790d6 <spr_noaccess@@Base+0x22f06>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 57902c <spr_noaccess@@Base+0x22e5c>
│ │ │ │ +	cbz	r3, 579034 <spr_noaccess@@Base+0x22e64>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	57902c <spr_noaccess@@Base+0x22e5c>
│ │ │ │ -	ldr	r3, [pc, #196]	@ (5790e0 <spr_noaccess@@Base+0x22f10>)
│ │ │ │ +	beq.n	579034 <spr_noaccess@@Base+0x22e64>
│ │ │ │ +	ldr	r3, [pc, #196]	@ (5790e8 <spr_noaccess@@Base+0x22f18>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │  	ubfx	r1, r3, #16, #5
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	lsls	r5, r3, #31
│ │ │ │ -	bmi.n	5790aa <spr_noaccess@@Base+0x22eda>
│ │ │ │ -	ldr	r5, [pc, #160]	@ (5790e4 <spr_noaccess@@Base+0x22f14>)
│ │ │ │ +	bmi.n	5790b2 <spr_noaccess@@Base+0x22ee2>
│ │ │ │ +	ldr	r5, [pc, #160]	@ (5790ec <spr_noaccess@@Base+0x22f1c>)
│ │ │ │  	tst.w	r3, #2031616	@ 0x1f0000
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r2, [r5, r2, lsl #2]
│ │ │ │ -	bne.n	5790b6 <spr_noaccess@@Base+0x22ee6>
│ │ │ │ +	bne.n	5790be <spr_noaccess@@Base+0x22eee>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #128]	@ (5790dc <spr_noaccess@@Base+0x22f0c>)
│ │ │ │ +	ldr	r2, [pc, #128]	@ (5790e4 <spr_noaccess@@Base+0x22f14>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	orr.w	r3, r3, #1
│ │ │ │  	ldr	r1, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	adds	r1, r6, r1
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	bl	4d612c <tcg_gen_qemu_ld_i32_chk@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r2, [pc, #108]	@ (5790e8 <spr_noaccess@@Base+0x22f18>)
│ │ │ │ +	ldr	r2, [pc, #108]	@ (5790f0 <spr_noaccess@@Base+0x22f20>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	add.w	r3, r2, r3, lsl #2
│ │ │ │  	ldr.w	r0, [r3, #188]	@ 0xbc
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ @@ -1245568,92 +1245573,92 @@
│ │ │ │  	mov	r1, r5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr.w	r0, [r2, r3, lsl #2]
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	lsls	r2, r2, #1
│ │ │ │ -	cbnz	r1, 5790c0 <spr_noaccess@@Base+0x22ef0>
│ │ │ │ +	cbnz	r1, 5790c8 <spr_noaccess@@Base+0x22ef8>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	579054 <spr_noaccess@@Base+0x22e84>
│ │ │ │ +	b.n	57905c <spr_noaccess@@Base+0x22e8c>
│ │ │ │  	ldr.w	r1, [r5, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	579054 <spr_noaccess@@Base+0x22e84>
│ │ │ │ -	ldr	r3, [pc, #40]	@ (5790ec <spr_noaccess@@Base+0x22f1c>)
│ │ │ │ +	b.n	57905c <spr_noaccess@@Base+0x22e8c>
│ │ │ │ +	ldr	r3, [pc, #40]	@ (5790f4 <spr_noaccess@@Base+0x22f24>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	b.n	579054 <spr_noaccess@@Base+0x22e84>
│ │ │ │ +	b.n	57905c <spr_noaccess@@Base+0x22e8c>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r4, [r3, r0]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r4, [r2, r0]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	b.n	579148 <spr_noaccess@@Base+0x22f78>
│ │ │ │ +	b.n	579140 <spr_noaccess@@Base+0x22f70>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	b.n	5790fc <spr_noaccess@@Base+0x22f2c>
│ │ │ │ +	b.n	5790f4 <spr_noaccess@@Base+0x22f24>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	svc	206	@ 0xce
│ │ │ │ +	svc	198	@ 0xc6
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	svc	142	@ 0x8e
│ │ │ │ +	svc	134	@ 0x86
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	sub	sp, #16
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	5791ca <spr_noaccess@@Base+0x22ffa>
│ │ │ │ +	beq.n	5791d2 <spr_noaccess@@Base+0x23002>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 579128 <spr_noaccess@@Base+0x22f58>
│ │ │ │ +	cbz	r3, 579130 <spr_noaccess@@Base+0x22f60>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	579128 <spr_noaccess@@Base+0x22f58>
│ │ │ │ -	ldr	r3, [pc, #196]	@ (5791dc <spr_noaccess@@Base+0x2300c>)
│ │ │ │ +	beq.n	579130 <spr_noaccess@@Base+0x22f60>
│ │ │ │ +	ldr	r3, [pc, #196]	@ (5791e4 <spr_noaccess@@Base+0x23014>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │  	ubfx	r1, r3, #16, #5
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	lsls	r5, r3, #31
│ │ │ │ -	bmi.n	5791a6 <spr_noaccess@@Base+0x22fd6>
│ │ │ │ -	ldr	r5, [pc, #160]	@ (5791e0 <spr_noaccess@@Base+0x23010>)
│ │ │ │ +	bmi.n	5791ae <spr_noaccess@@Base+0x22fde>
│ │ │ │ +	ldr	r5, [pc, #160]	@ (5791e8 <spr_noaccess@@Base+0x23018>)
│ │ │ │  	tst.w	r3, #2031616	@ 0x1f0000
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r2, [r5, r2, lsl #2]
│ │ │ │ -	bne.n	5791b2 <spr_noaccess@@Base+0x22fe2>
│ │ │ │ +	bne.n	5791ba <spr_noaccess@@Base+0x22fea>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #128]	@ (5791d8 <spr_noaccess@@Base+0x23008>)
│ │ │ │ +	ldr	r2, [pc, #128]	@ (5791e0 <spr_noaccess@@Base+0x23010>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	orr.w	r3, r3, #2
│ │ │ │  	ldr	r1, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	adds	r1, r6, r1
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	bl	4d612c <tcg_gen_qemu_ld_i32_chk@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r2, [pc, #108]	@ (5791e4 <spr_noaccess@@Base+0x23014>)
│ │ │ │ +	ldr	r2, [pc, #108]	@ (5791ec <spr_noaccess@@Base+0x2301c>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	add.w	r3, r2, r3, lsl #2
│ │ │ │  	ldr.w	r0, [r3, #188]	@ 0xbc
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ @@ -1245662,92 +1245667,92 @@
│ │ │ │  	mov	r1, r5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr.w	r0, [r2, r3, lsl #2]
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	lsls	r2, r2, #2
│ │ │ │ -	cbnz	r1, 5791bc <spr_noaccess@@Base+0x22fec>
│ │ │ │ +	cbnz	r1, 5791c4 <spr_noaccess@@Base+0x22ff4>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	579150 <spr_noaccess@@Base+0x22f80>
│ │ │ │ +	b.n	579158 <spr_noaccess@@Base+0x22f88>
│ │ │ │  	ldr.w	r1, [r5, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	579150 <spr_noaccess@@Base+0x22f80>
│ │ │ │ -	ldr	r3, [pc, #40]	@ (5791e8 <spr_noaccess@@Base+0x23018>)
│ │ │ │ +	b.n	579158 <spr_noaccess@@Base+0x22f88>
│ │ │ │ +	ldr	r3, [pc, #40]	@ (5791f0 <spr_noaccess@@Base+0x23020>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	b.n	579150 <spr_noaccess@@Base+0x22f80>
│ │ │ │ +	b.n	579158 <spr_noaccess@@Base+0x22f88>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrsb	r0, [r4, r4]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrsb	r0, [r3, r4]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	svc	54	@ 0x36
│ │ │ │ +	svc	46	@ 0x2e
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	svc	14
│ │ │ │ +	svc	6
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	udf	#210	@ 0xd2
│ │ │ │ +	udf	#202	@ 0xca
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	udf	#146	@ 0x92
│ │ │ │ +	udf	#138	@ 0x8a
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	sub	sp, #16
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	5792c6 <spr_noaccess@@Base+0x230f6>
│ │ │ │ +	beq.n	5792ce <spr_noaccess@@Base+0x230fe>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 579224 <spr_noaccess@@Base+0x23054>
│ │ │ │ +	cbz	r3, 57922c <spr_noaccess@@Base+0x2305c>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	579224 <spr_noaccess@@Base+0x23054>
│ │ │ │ -	ldr	r3, [pc, #196]	@ (5792d8 <spr_noaccess@@Base+0x23108>)
│ │ │ │ +	beq.n	57922c <spr_noaccess@@Base+0x2305c>
│ │ │ │ +	ldr	r3, [pc, #196]	@ (5792e0 <spr_noaccess@@Base+0x23110>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │  	ubfx	r1, r3, #16, #5
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	lsls	r5, r3, #31
│ │ │ │ -	bmi.n	5792a2 <spr_noaccess@@Base+0x230d2>
│ │ │ │ -	ldr	r5, [pc, #160]	@ (5792dc <spr_noaccess@@Base+0x2310c>)
│ │ │ │ +	bmi.n	5792aa <spr_noaccess@@Base+0x230da>
│ │ │ │ +	ldr	r5, [pc, #160]	@ (5792e4 <spr_noaccess@@Base+0x23114>)
│ │ │ │  	tst.w	r3, #2031616	@ 0x1f0000
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r2, [r5, r2, lsl #2]
│ │ │ │ -	bne.n	5792ae <spr_noaccess@@Base+0x230de>
│ │ │ │ +	bne.n	5792b6 <spr_noaccess@@Base+0x230e6>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #128]	@ (5792d4 <spr_noaccess@@Base+0x23104>)
│ │ │ │ +	ldr	r2, [pc, #128]	@ (5792dc <spr_noaccess@@Base+0x2310c>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	orr.w	r3, r3, #9
│ │ │ │  	ldr	r1, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	adds	r1, r6, r1
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	bl	4d612c <tcg_gen_qemu_ld_i32_chk@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r2, [pc, #108]	@ (5792e0 <spr_noaccess@@Base+0x23110>)
│ │ │ │ +	ldr	r2, [pc, #108]	@ (5792e8 <spr_noaccess@@Base+0x23118>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	add.w	r3, r2, r3, lsl #2
│ │ │ │  	ldr.w	r0, [r3, #188]	@ 0xbc
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ @@ -1245756,47 +1245761,47 @@
│ │ │ │  	mov	r1, r5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr.w	r0, [r2, r3, lsl #2]
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	lsls	r2, r2, #1
│ │ │ │ -	cbnz	r1, 5792b8 <spr_noaccess@@Base+0x230e8>
│ │ │ │ +	cbnz	r1, 5792c0 <spr_noaccess@@Base+0x230f0>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	57924c <spr_noaccess@@Base+0x2307c>
│ │ │ │ +	b.n	579254 <spr_noaccess@@Base+0x23084>
│ │ │ │  	ldr.w	r1, [r5, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	57924c <spr_noaccess@@Base+0x2307c>
│ │ │ │ -	ldr	r3, [pc, #40]	@ (5792e4 <spr_noaccess@@Base+0x23114>)
│ │ │ │ +	b.n	579254 <spr_noaccess@@Base+0x23084>
│ │ │ │ +	ldr	r3, [pc, #40]	@ (5792ec <spr_noaccess@@Base+0x2311c>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	b.n	57924c <spr_noaccess@@Base+0x2307c>
│ │ │ │ +	b.n	579254 <spr_noaccess@@Base+0x23084>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldrsb	r4, [r4, r0]
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldrsb	r4, [r3, r0]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	udf	#58	@ 0x3a
│ │ │ │ +	udf	#50	@ 0x32
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	udf	#18
│ │ │ │ +	udf	#10
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ble.n	579290 <spr_noaccess@@Base+0x230c0>
│ │ │ │ +	ble.n	579288 <spr_noaccess@@Base+0x230b8>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ble.n	579214 <spr_noaccess@@Base+0x23044>
│ │ │ │ +	ble.n	57920c <spr_noaccess@@Base+0x2303c>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	mov	r5, r1
│ │ │ │ -	ldr	r4, [pc, #248]	@ (5793f4 <spr_noaccess@@Base+0x23224>)
│ │ │ │ +	ldr	r4, [pc, #248]	@ (5793fc <spr_noaccess@@Base+0x2322c>)
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r8, r0
│ │ │ │  	add	r4, pc
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1245816,34 +1245821,34 @@
│ │ │ │  	mov	r3, r7
│ │ │ │  	ldr.w	r1, [r4, #168]	@ 0xa8
│ │ │ │  	mov	r2, r6
│ │ │ │  	movs	r0, #9
│ │ │ │  	bl	4cb00c <tcg_gen_setcond_i32@@Base>
│ │ │ │  	ldr.w	r3, [r8, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │ -	bmi.n	579372 <spr_noaccess@@Base+0x231a2>
│ │ │ │ -	ldr	r4, [pc, #172]	@ (5793f8 <spr_noaccess@@Base+0x23228>)
│ │ │ │ +	bmi.n	57937a <spr_noaccess@@Base+0x231aa>
│ │ │ │ +	ldr	r4, [pc, #172]	@ (579400 <spr_noaccess@@Base+0x23230>)
│ │ │ │  	add	r4, pc
│ │ │ │  	ldrd	r1, r2, [r4, #164]	@ 0xa4
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	ldrb	r3, [r5, #12]
│ │ │ │ -	cbnz	r3, 579380 <spr_noaccess@@Base+0x231b0>
│ │ │ │ +	cbnz	r3, 579388 <spr_noaccess@@Base+0x231b8>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │  	ldr.w	r1, [r4, #168]	@ 0xa8
│ │ │ │  	ldr.w	r0, [r4, #176]	@ 0xb0
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	57934a <spr_noaccess@@Base+0x2317a>
│ │ │ │ +	b.n	579352 <spr_noaccess@@Base+0x23182>
│ │ │ │  	ldr	r3, [r5, #0]
│ │ │ │  	movs	r0, #0
│ │ │ │  	ldr.w	r7, [r4, r3, lsl #2]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │ @@ -1245877,55 +1245882,55 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	ble.n	579498 <spr_noaccess@@Base+0x232c8>
│ │ │ │ +	ble.n	579490 <spr_noaccess@@Base+0x232c0>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ble.n	579404 <spr_noaccess@@Base+0x23234>
│ │ │ │ +	bgt.n	5793fc <spr_noaccess@@Base+0x2322c>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	sub	sp, #16
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	5794e0 <spr_noaccess@@Base+0x23310>
│ │ │ │ +	beq.n	5794e8 <spr_noaccess@@Base+0x23318>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 579434 <spr_noaccess@@Base+0x23264>
│ │ │ │ +	cbz	r3, 57943c <spr_noaccess@@Base+0x2326c>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	579434 <spr_noaccess@@Base+0x23264>
│ │ │ │ -	ldr	r3, [pc, #208]	@ (5794f4 <spr_noaccess@@Base+0x23324>)
│ │ │ │ +	beq.n	57943c <spr_noaccess@@Base+0x2326c>
│ │ │ │ +	ldr	r3, [pc, #208]	@ (5794fc <spr_noaccess@@Base+0x2332c>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │  	ubfx	r1, r3, #16, #5
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	lsls	r5, r3, #31
│ │ │ │ -	bmi.n	5794bc <spr_noaccess@@Base+0x232ec>
│ │ │ │ -	ldr	r5, [pc, #172]	@ (5794f8 <spr_noaccess@@Base+0x23328>)
│ │ │ │ +	bmi.n	5794c4 <spr_noaccess@@Base+0x232f4>
│ │ │ │ +	ldr	r5, [pc, #172]	@ (579500 <spr_noaccess@@Base+0x23330>)
│ │ │ │  	tst.w	r3, #2031616	@ 0x1f0000
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r2, [r5, r2, lsl #2]
│ │ │ │ -	bne.n	5794c8 <spr_noaccess@@Base+0x232f8>
│ │ │ │ +	bne.n	5794d0 <spr_noaccess@@Base+0x23300>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #140]	@ (5794f0 <spr_noaccess@@Base+0x23320>)
│ │ │ │ +	ldr	r2, [pc, #140]	@ (5794f8 <spr_noaccess@@Base+0x23328>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	orr.w	r3, r3, #1
│ │ │ │  	ldr	r1, [r1, r2]
│ │ │ │ @@ -1245935,15 +1245940,15 @@
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	bl	4d612c <tcg_gen_qemu_ld_i32_chk@@Base>
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	movs	r2, #16
│ │ │ │  	bl	4ca8d0 <tcg_gen_shli_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r2, [pc, #108]	@ (5794fc <spr_noaccess@@Base+0x2332c>)
│ │ │ │ +	ldr	r2, [pc, #108]	@ (579504 <spr_noaccess@@Base+0x23334>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	add.w	r3, r2, r3, lsl #2
│ │ │ │  	ldr.w	r0, [r3, #188]	@ 0xbc
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ @@ -1245952,172 +1245957,172 @@
│ │ │ │  	mov	r1, r5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr.w	r0, [r2, r3, lsl #2]
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	lsls	r2, r2, #1
│ │ │ │ -	cbnz	r1, 5794d2 <spr_noaccess@@Base+0x23302>
│ │ │ │ +	cbnz	r1, 5794da <spr_noaccess@@Base+0x2330a>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	57945c <spr_noaccess@@Base+0x2328c>
│ │ │ │ +	b.n	579464 <spr_noaccess@@Base+0x23294>
│ │ │ │  	ldr.w	r1, [r5, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	57945c <spr_noaccess@@Base+0x2328c>
│ │ │ │ -	ldr	r3, [pc, #44]	@ (579500 <spr_noaccess@@Base+0x23330>)
│ │ │ │ +	b.n	579464 <spr_noaccess@@Base+0x23294>
│ │ │ │ +	ldr	r3, [pc, #44]	@ (579508 <spr_noaccess@@Base+0x23338>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	b.n	57945c <spr_noaccess@@Base+0x2328c>
│ │ │ │ +	b.n	579464 <spr_noaccess@@Base+0x23294>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	strb	r4, [r2, r0]
│ │ │ │ +	strb	r4, [r1, r0]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	bgt.n	57954c <spr_noaccess@@Base+0x2337c>
│ │ │ │ +	bgt.n	579544 <spr_noaccess@@Base+0x23374>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	bgt.n	579500 <spr_noaccess@@Base+0x23330>
│ │ │ │ +	blt.n	5794f8 <spr_noaccess@@Base+0x23328>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	blt.n	579478 <spr_noaccess@@Base+0x232a8>
│ │ │ │ +	blt.n	579470 <spr_noaccess@@Base+0x232a0>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	blt.n	5795fc <spr_noaccess@@Base+0x2342c>
│ │ │ │ +	blt.n	5795f4 <spr_noaccess@@Base+0x23424>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │ -	ldr.w	ip, [pc, #60]	@ 579548 <spr_noaccess@@Base+0x23378>
│ │ │ │ +	ldr.w	ip, [pc, #60]	@ 579550 <spr_noaccess@@Base+0x23380>
│ │ │ │  	add	ip, pc
│ │ │ │ -	cbnz	r2, 579538 <spr_noaccess@@Base+0x23368>
│ │ │ │ -	ldr	r1, [pc, #56]	@ (57954c <spr_noaccess@@Base+0x2337c>)
│ │ │ │ +	cbnz	r2, 579540 <spr_noaccess@@Base+0x23370>
│ │ │ │ +	ldr	r1, [pc, #56]	@ (579554 <spr_noaccess@@Base+0x23384>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	push	{r4}
│ │ │ │ -	ldr	r3, [pc, #40]	@ (579544 <spr_noaccess@@Base+0x23374>)
│ │ │ │ +	ldr	r3, [pc, #40]	@ (57954c <spr_noaccess@@Base+0x2337c>)
│ │ │ │  	ldr.w	r4, [ip, r1]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │ -	ldr	r1, [pc, #44]	@ (579550 <spr_noaccess@@Base+0x23380>)
│ │ │ │ +	ldr	r1, [pc, #44]	@ (579558 <spr_noaccess@@Base+0x23388>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r0, [r0, r3]
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	add.w	r1, r1, #720	@ 0x2d0
│ │ │ │  	pop	{r4}
│ │ │ │  	add	r3, r0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	b.w	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	strh	r6, [r3, r5]
│ │ │ │ +	strh	r6, [r2, r5]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	asrs	r0, r0, #17
│ │ │ │ +	asrs	r0, r7, #16
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrh	r4, [r7, #62]	@ 0x3e
│ │ │ │ +	ldrh	r4, [r6, #62]	@ 0x3e
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │ -	ldr.w	ip, [pc, #60]	@ 579598 <spr_noaccess@@Base+0x233c8>
│ │ │ │ +	ldr.w	ip, [pc, #60]	@ 5795a0 <spr_noaccess@@Base+0x233d0>
│ │ │ │  	add	ip, pc
│ │ │ │ -	cbnz	r2, 579588 <spr_noaccess@@Base+0x233b8>
│ │ │ │ -	ldr	r1, [pc, #56]	@ (57959c <spr_noaccess@@Base+0x233cc>)
│ │ │ │ +	cbnz	r2, 579590 <spr_noaccess@@Base+0x233c0>
│ │ │ │ +	ldr	r1, [pc, #56]	@ (5795a4 <spr_noaccess@@Base+0x233d4>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	push	{r4}
│ │ │ │ -	ldr	r3, [pc, #40]	@ (579594 <spr_noaccess@@Base+0x233c4>)
│ │ │ │ +	ldr	r3, [pc, #40]	@ (57959c <spr_noaccess@@Base+0x233cc>)
│ │ │ │  	ldr.w	r4, [ip, r1]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │ -	ldr	r1, [pc, #44]	@ (5795a0 <spr_noaccess@@Base+0x233d0>)
│ │ │ │ +	ldr	r1, [pc, #44]	@ (5795a8 <spr_noaccess@@Base+0x233d8>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r0, [r0, r3]
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	add.w	r1, r1, #852	@ 0x354
│ │ │ │  	pop	{r4}
│ │ │ │  	add	r3, r0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	b.w	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	strh	r6, [r1, r4]
│ │ │ │ +	strh	r6, [r0, r4]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	asrs	r0, r6, #15
│ │ │ │ +	asrs	r0, r5, #15
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrh	r4, [r5, #60]	@ 0x3c
│ │ │ │ +	ldrh	r4, [r4, #60]	@ 0x3c
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │ -	cbnz	r2, 5795c0 <spr_noaccess@@Base+0x233f0>
│ │ │ │ +	cbnz	r2, 5795c8 <spr_noaccess@@Base+0x233f8>
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │ -	ldr	r3, [pc, #28]	@ (5795cc <spr_noaccess@@Base+0x233fc>)
│ │ │ │ +	ldr	r3, [pc, #28]	@ (5795d4 <spr_noaccess@@Base+0x23404>)
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #344]	@ 0x158
│ │ │ │  	ldr.w	r0, [r3, r2, lsl #2]
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	bge.n	57950c <spr_noaccess@@Base+0x2333c>
│ │ │ │ +	bge.n	579504 <spr_noaccess@@Base+0x23334>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	mov	r3, r0
│ │ │ │  	sub	sp, #20
│ │ │ │  	ldrd	r1, r0, [r0]
│ │ │ │  	ldr	r2, [r3, #8]
│ │ │ │  	cmp	r1, r0
│ │ │ │ -	beq.n	579638 <spr_noaccess@@Base+0x23468>
│ │ │ │ +	beq.n	579640 <spr_noaccess@@Base+0x23470>
│ │ │ │  	cmp	r1, r2
│ │ │ │ -	beq.n	579622 <spr_noaccess@@Base+0x23452>
│ │ │ │ -	ldr.w	ip, [pc, #212]	@ 5796c8 <spr_noaccess@@Base+0x234f8>
│ │ │ │ +	beq.n	57962a <spr_noaccess@@Base+0x2345a>
│ │ │ │ +	ldr.w	ip, [pc, #212]	@ 5796d0 <spr_noaccess@@Base+0x23500>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr.w	r2, [ip, r2, lsl #2]
│ │ │ │  	ldr.w	r1, [ip, r1, lsl #2]
│ │ │ │  	ldr.w	r0, [ip, r0, lsl #2]
│ │ │ │  	bl	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	ldrb	r2, [r3, #12]
│ │ │ │ -	cbnz	r2, 57964e <spr_noaccess@@Base+0x2347e>
│ │ │ │ +	cbnz	r2, 579656 <spr_noaccess@@Base+0x23486>
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │ -	ldr	r2, [pc, #168]	@ (5796cc <spr_noaccess@@Base+0x234fc>)
│ │ │ │ +	ldr	r2, [pc, #168]	@ (5796d4 <spr_noaccess@@Base+0x23504>)
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr.w	r1, [r2, r1, lsl #2]
│ │ │ │  	ldr.w	r0, [r2, r0, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │ -	b.n	57960c <spr_noaccess@@Base+0x2343c>
│ │ │ │ +	b.n	579614 <spr_noaccess@@Base+0x23444>
│ │ │ │  	cmp	r1, r2
│ │ │ │ -	bne.n	5795f2 <spr_noaccess@@Base+0x23422>
│ │ │ │ +	bne.n	5795fa <spr_noaccess@@Base+0x2342a>
│ │ │ │  	ldrb	r3, [r3, #12]
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	579610 <spr_noaccess@@Base+0x23440>
│ │ │ │ -	ldr	r4, [pc, #140]	@ (5796d0 <spr_noaccess@@Base+0x23500>)
│ │ │ │ +	beq.n	579618 <spr_noaccess@@Base+0x23448>
│ │ │ │ +	ldr	r4, [pc, #140]	@ (5796d8 <spr_noaccess@@Base+0x23508>)
│ │ │ │  	movs	r0, #0
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr.w	r5, [r4, r1, lsl #2]
│ │ │ │ -	b.n	57965a <spr_noaccess@@Base+0x2348a>
│ │ │ │ -	ldr	r4, [pc, #132]	@ (5796d4 <spr_noaccess@@Base+0x23504>)
│ │ │ │ +	b.n	579662 <spr_noaccess@@Base+0x23492>
│ │ │ │ +	ldr	r4, [pc, #132]	@ (5796dc <spr_noaccess@@Base+0x2350c>)
│ │ │ │  	movs	r0, #0
│ │ │ │  	ldr	r3, [r3, #4]
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr.w	r5, [r4, r3, lsl #2]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ @@ -1246153,30 +1246158,30 @@
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	bge.n	57977c <spr_noaccess@@Base+0x235ac>
│ │ │ │ +	bge.n	579774 <spr_noaccess@@Base+0x235a4>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	bge.n	579724 <spr_noaccess@@Base+0x23554>
│ │ │ │ +	bge.n	57971c <spr_noaccess@@Base+0x2354c>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	bge.n	5796e8 <spr_noaccess@@Base+0x23518>
│ │ │ │ +	bge.n	5796e0 <spr_noaccess@@Base+0x23510>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	bls.n	5796d0 <spr_noaccess@@Base+0x23500>
│ │ │ │ +	bls.n	5796c8 <spr_noaccess@@Base+0x234f8>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	mov	r5, r0
│ │ │ │  	sub	sp, #12
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r6, [pc, #244]	@ (5797e8 <spr_noaccess@@Base+0x23618>)
│ │ │ │ +	ldr	r6, [pc, #244]	@ (5797f0 <spr_noaccess@@Base+0x23620>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	movs	r2, #26
│ │ │ │  	ldr	r3, [r5, #84]	@ 0x54
│ │ │ │  	add	r6, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r1, [r6, r3, lsl #2]
│ │ │ │  	bl	4ca8d0 <tcg_gen_shli_i32@@Base>
│ │ │ │ @@ -1246204,15 +1246209,15 @@
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r1, r4
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │  	ldr.w	r0, [r6, r3, lsl #2]
│ │ │ │  	bl	4cab40 <tcg_gen_shr_i32@@Base>
│ │ │ │  	ldr	r3, [r5, #84]	@ 0x54
│ │ │ │  	lsls	r2, r3, #31
│ │ │ │ -	bmi.n	579770 <spr_noaccess@@Base+0x235a0>
│ │ │ │ +	bmi.n	579778 <spr_noaccess@@Base+0x235a8>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1246255,21 +1246260,21 @@
│ │ │ │  	ldr.w	r1, [r6, #128]	@ 0x80
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	bls.n	57989c <spr_noaccess@@Base+0x236cc>
│ │ │ │ +	bls.n	579894 <spr_noaccess@@Base+0x236c4>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │ -	ldr	r4, [pc, #272]	@ (579910 <spr_noaccess@@Base+0x23740>)
│ │ │ │ +	ldr	r4, [pc, #272]	@ (579918 <spr_noaccess@@Base+0x23748>)
│ │ │ │  	sub	sp, #20
│ │ │ │  	mov	r8, r0
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr	r0, [sp, #48]	@ 0x30
│ │ │ │  	ldrb.w	r9, [sp, #56]	@ 0x38
│ │ │ │  	ldr.w	r6, [r4, r2, lsl #2]
│ │ │ │  	ldr.w	r5, [r4, r1, lsl #2]
│ │ │ │ @@ -1246287,19 +1246292,19 @@
│ │ │ │  	mov	r3, r0
│ │ │ │  	strd	r7, r0, [sp]
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4cc2c8 <tcg_gen_add2_i32@@Base>
│ │ │ │  	ldr.w	r3, [r8, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │ -	bmi.n	579860 <spr_noaccess@@Base+0x23690>
│ │ │ │ +	bmi.n	579868 <spr_noaccess@@Base+0x23698>
│ │ │ │  	cmp.w	r9, #0
│ │ │ │ -	bne.n	57988a <spr_noaccess@@Base+0x236ba>
│ │ │ │ +	bne.n	579892 <spr_noaccess@@Base+0x236c2>
│ │ │ │  	cmp	r5, r4
│ │ │ │ -	beq.n	5798fa <spr_noaccess@@Base+0x2372a>
│ │ │ │ +	beq.n	579902 <spr_noaccess@@Base+0x23732>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r2, r7
│ │ │ │ @@ -1246312,15 +1246317,15 @@
│ │ │ │  	bl	4ca7a8 <tcg_gen_xor_i32@@Base>
│ │ │ │  	ldr	r0, [sp, #12]
│ │ │ │  	mov	r1, r8
│ │ │ │  	movs	r3, #1
│ │ │ │  	movs	r2, #32
│ │ │ │  	bl	4cbf04 <tcg_gen_extract_i32@@Base>
│ │ │ │  	cmp.w	r9, #0
│ │ │ │ -	beq.n	57984e <spr_noaccess@@Base+0x2367e>
│ │ │ │ +	beq.n	579856 <spr_noaccess@@Base+0x23686>
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │ @@ -1246341,46 +1246346,46 @@
│ │ │ │  	mov	r2, r4
│ │ │ │  	mov	r1, r6
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	movs	r0, #6
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │  	mov	r1, r6
│ │ │ │ -	ldr	r6, [pc, #60]	@ (579914 <spr_noaccess@@Base+0x23744>)
│ │ │ │ +	ldr	r6, [pc, #60]	@ (57991c <spr_noaccess@@Base+0x2374c>)
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	add	r6, pc
│ │ │ │  	ldr.w	r1, [r6, #164]	@ 0xa4
│ │ │ │  	ldr.w	r0, [r6, #128]	@ 0x80
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r6, #128]	@ 0x80
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	cmp	r5, r4
│ │ │ │ -	bne.n	579852 <spr_noaccess@@Base+0x23682>
│ │ │ │ +	bne.n	57985a <spr_noaccess@@Base+0x2368a>
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │ -	bhi.n	5799b0 <spr_noaccess@@Base+0x237e0>
│ │ │ │ +	bhi.n	5799a8 <spr_noaccess@@Base+0x237d8>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	bvc.n	579a00 <spr_noaccess@@Base+0x23830>
│ │ │ │ +	bvc.n	5799f8 <spr_noaccess@@Base+0x23828>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr.w	r8, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r5, [pc, #356]	@ (579a94 <spr_noaccess@@Base+0x238c4>)
│ │ │ │ +	ldr	r5, [pc, #356]	@ (579a9c <spr_noaccess@@Base+0x238cc>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r5, pc
│ │ │ │  	ubfx	r3, r8, #16, #5
│ │ │ │  	mov	r4, r0
│ │ │ │  	movs	r2, #16
│ │ │ │ @@ -1246446,15 +1246451,15 @@
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r5, r7, lsl #2]
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	tst.w	r8, #1
│ │ │ │ -	bne.n	579a20 <spr_noaccess@@Base+0x23850>
│ │ │ │ +	bne.n	579a28 <spr_noaccess@@Base+0x23858>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1246496,23 +1246501,23 @@
│ │ │ │  	ldr.w	r1, [r5, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	bvc.n	579ac4 <spr_noaccess@@Base+0x238f4>
│ │ │ │ +	bvc.n	579abc <spr_noaccess@@Base+0x238ec>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr.w	r8, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r5, [pc, #356]	@ (579c14 <spr_noaccess@@Base+0x23a44>)
│ │ │ │ +	ldr	r5, [pc, #356]	@ (579c1c <spr_noaccess@@Base+0x23a4c>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r5, pc
│ │ │ │  	ubfx	r3, r8, #16, #5
│ │ │ │  	mov	r4, r0
│ │ │ │  	movs	r2, #16
│ │ │ │ @@ -1246578,15 +1246583,15 @@
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	ldr.w	r0, [r5, r7, lsl #2]
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	tst.w	r8, #1
│ │ │ │ -	bne.n	579ba0 <spr_noaccess@@Base+0x239d0>
│ │ │ │ +	bne.n	579ba8 <spr_noaccess@@Base+0x239d8>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1246628,48 +1246633,48 @@
│ │ │ │  	ldr.w	r1, [r5, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	bpl.n	579b44 <spr_noaccess@@Base+0x23974>
│ │ │ │ +	bpl.n	579b3c <spr_noaccess@@Base+0x2396c>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r5, [pc, #160]	@ (579ccc <spr_noaccess@@Base+0x23afc>)
│ │ │ │ +	ldr	r5, [pc, #160]	@ (579cd4 <spr_noaccess@@Base+0x23b04>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	lsls	r3, r2, #31
│ │ │ │ -	bpl.n	579c44 <spr_noaccess@@Base+0x23a74>
│ │ │ │ +	bpl.n	579c4c <spr_noaccess@@Base+0x23a7c>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	579cbe <spr_noaccess@@Base+0x23aee>
│ │ │ │ +	beq.n	579cc6 <spr_noaccess@@Base+0x23af6>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │ -	ldr	r3, [pc, #120]	@ (579cd0 <spr_noaccess@@Base+0x23b00>)
│ │ │ │ +	ldr	r3, [pc, #120]	@ (579cd8 <spr_noaccess@@Base+0x23b08>)
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	add.w	ip, r3, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #96]	@ (579cd4 <spr_noaccess@@Base+0x23b04>)
│ │ │ │ +	ldr	r2, [pc, #96]	@ (579cdc <spr_noaccess@@Base+0x23b0c>)
│ │ │ │  	ldr	r0, [sp, #4]
│ │ │ │  	ldr	r1, [r5, r2]
│ │ │ │  	movw	r2, #42672	@ 0xa6b0
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	ldr	r3, [sp, #0]
│ │ │ │ @@ -1246689,61 +1246694,61 @@
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	lsrs	r6, r3, #20
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	lsrs	r6, r2, #20
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	bcc.n	579cbc <spr_noaccess@@Base+0x23aec>
│ │ │ │ +	bcc.n	579cb4 <spr_noaccess@@Base+0x23ae4>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	sub	sp, #8
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	579dd6 <spr_noaccess@@Base+0x23c06>
│ │ │ │ +	beq.n	579dde <spr_noaccess@@Base+0x23c0e>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 579d12 <spr_noaccess@@Base+0x23b42>
│ │ │ │ +	cbz	r3, 579d1a <spr_noaccess@@Base+0x23b4a>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	579d12 <spr_noaccess@@Base+0x23b42>
│ │ │ │ -	ldr	r3, [pc, #232]	@ (579dec <spr_noaccess@@Base+0x23c1c>)
│ │ │ │ +	beq.n	579d1a <spr_noaccess@@Base+0x23b4a>
│ │ │ │ +	ldr	r3, [pc, #232]	@ (579df4 <spr_noaccess@@Base+0x23c24>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r1, r3, #16, #5
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	lsls	r6, r3, #31
│ │ │ │ -	bmi.n	579db2 <spr_noaccess@@Base+0x23be2>
│ │ │ │ -	ldr	r6, [pc, #200]	@ (579df0 <spr_noaccess@@Base+0x23c20>)
│ │ │ │ +	bmi.n	579dba <spr_noaccess@@Base+0x23bea>
│ │ │ │ +	ldr	r6, [pc, #200]	@ (579df8 <spr_noaccess@@Base+0x23c28>)
│ │ │ │  	tst.w	r3, #2031616	@ 0x1f0000
│ │ │ │  	add	r6, pc
│ │ │ │  	ldr.w	r2, [r6, r2, lsl #2]
│ │ │ │ -	bne.n	579dbe <spr_noaccess@@Base+0x23bee>
│ │ │ │ +	bne.n	579dc6 <spr_noaccess@@Base+0x23bf6>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mrc	15, 0, r6, cr13, cr0, {3}
│ │ │ │ -	ldr	r7, [pc, #176]	@ (579df4 <spr_noaccess@@Base+0x23c24>)
│ │ │ │ +	ldr	r7, [pc, #176]	@ (579dfc <spr_noaccess@@Base+0x23c2c>)
│ │ │ │  	mov.w	r8, #0
│ │ │ │ -	ldr	r1, [pc, #156]	@ (579de4 <spr_noaccess@@Base+0x23c14>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (579dec <spr_noaccess@@Base+0x23c1c>)
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	add	r7, pc
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	add.w	r2, r7, r2, lsl #2
│ │ │ │  	orr.w	r3, r3, #2
│ │ │ │ @@ -1246756,15 +1246761,15 @@
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	movs	r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr.w	r0, [r7, r3, lsl #2]
│ │ │ │ -	ldr	r3, [pc, #100]	@ (579de8 <spr_noaccess@@Base+0x23c18>)
│ │ │ │ +	ldr	r3, [pc, #100]	@ (579df0 <spr_noaccess@@Base+0x23c20>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r6, r3]
│ │ │ │  	str.w	r8, [sp]
│ │ │ │  	add	r1, r5
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │ @@ -1246775,83 +1246780,83 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	lsls	r2, r2, #3
│ │ │ │ -	cbnz	r1, 579dc8 <spr_noaccess@@Base+0x23bf8>
│ │ │ │ +	cbnz	r1, 579dd0 <spr_noaccess@@Base+0x23c00>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	579d3a <spr_noaccess@@Base+0x23b6a>
│ │ │ │ +	b.n	579d42 <spr_noaccess@@Base+0x23b72>
│ │ │ │  	ldr.w	r1, [r6, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	579d3a <spr_noaccess@@Base+0x23b6a>
│ │ │ │ -	ldr	r3, [pc, #44]	@ (579df8 <spr_noaccess@@Base+0x23c28>)
│ │ │ │ +	b.n	579d42 <spr_noaccess@@Base+0x23b72>
│ │ │ │ +	ldr	r3, [pc, #44]	@ (579e00 <spr_noaccess@@Base+0x23c30>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	b.n	579d3a <spr_noaccess@@Base+0x23b6a>
│ │ │ │ +	b.n	579d42 <spr_noaccess@@Base+0x23b72>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r3, [pc, #184]	@ (579ea0 <spr_noaccess@@Base+0x23cd0>)
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r3, [pc, #152]	@ (579e88 <spr_noaccess@@Base+0x23cb8>)
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldr	r2, [pc, #992]	@ (57a1cc <spr_noaccess@@Base+0x23ffc>)
│ │ │ │ +	ldr	r2, [pc, #960]	@ (57a1b4 <spr_noaccess@@Base+0x23fe4>)
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	bcc.n	579e88 <spr_noaccess@@Base+0x23cb8>
│ │ │ │ +	bcc.n	579e80 <spr_noaccess@@Base+0x23cb0>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	bcc.n	579e3c <spr_noaccess@@Base+0x23c6c>
│ │ │ │ +	bcc.n	579e34 <spr_noaccess@@Base+0x23c64>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	bcc.n	579e00 <spr_noaccess@@Base+0x23c30>
│ │ │ │ +	bcs.n	579df8 <spr_noaccess@@Base+0x23c28>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	bcs.n	579d08 <spr_noaccess@@Base+0x23b38>
│ │ │ │ +	bcs.n	579f00 <spr_noaccess@@Base+0x23d30>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	sub	sp, #8
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	579efa <spr_noaccess@@Base+0x23d2a>
│ │ │ │ +	beq.n	579f02 <spr_noaccess@@Base+0x23d32>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 579e36 <spr_noaccess@@Base+0x23c66>
│ │ │ │ +	cbz	r3, 579e3e <spr_noaccess@@Base+0x23c6e>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	579e36 <spr_noaccess@@Base+0x23c66>
│ │ │ │ -	ldr	r3, [pc, #232]	@ (579f10 <spr_noaccess@@Base+0x23d40>)
│ │ │ │ +	beq.n	579e3e <spr_noaccess@@Base+0x23c6e>
│ │ │ │ +	ldr	r3, [pc, #232]	@ (579f18 <spr_noaccess@@Base+0x23d48>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r1, r3, #16, #5
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	lsls	r6, r3, #31
│ │ │ │ -	bmi.n	579ed6 <spr_noaccess@@Base+0x23d06>
│ │ │ │ -	ldr	r6, [pc, #200]	@ (579f14 <spr_noaccess@@Base+0x23d44>)
│ │ │ │ +	bmi.n	579ede <spr_noaccess@@Base+0x23d0e>
│ │ │ │ +	ldr	r6, [pc, #200]	@ (579f1c <spr_noaccess@@Base+0x23d4c>)
│ │ │ │  	tst.w	r3, #2031616	@ 0x1f0000
│ │ │ │  	add	r6, pc
│ │ │ │  	ldr.w	r2, [r6, r2, lsl #2]
│ │ │ │ -	bne.n	579ee2 <spr_noaccess@@Base+0x23d12>
│ │ │ │ +	bne.n	579eea <spr_noaccess@@Base+0x23d1a>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mrc	15, 0, r6, cr13, cr0, {3}
│ │ │ │ -	ldr	r7, [pc, #176]	@ (579f18 <spr_noaccess@@Base+0x23d48>)
│ │ │ │ +	ldr	r7, [pc, #176]	@ (579f20 <spr_noaccess@@Base+0x23d50>)
│ │ │ │  	mov.w	r8, #0
│ │ │ │ -	ldr	r1, [pc, #156]	@ (579f08 <spr_noaccess@@Base+0x23d38>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (579f10 <spr_noaccess@@Base+0x23d40>)
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	add	r7, pc
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	add.w	r2, r7, r2, lsl #2
│ │ │ │  	orr.w	r3, r3, #1
│ │ │ │ @@ -1246864,15 +1246869,15 @@
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	movs	r2, #2
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr.w	r0, [r7, r3, lsl #2]
│ │ │ │ -	ldr	r3, [pc, #100]	@ (579f0c <spr_noaccess@@Base+0x23d3c>)
│ │ │ │ +	ldr	r3, [pc, #100]	@ (579f14 <spr_noaccess@@Base+0x23d44>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r6, r3]
│ │ │ │  	str.w	r8, [sp]
│ │ │ │  	add	r1, r5
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │ @@ -1246883,83 +1246888,83 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	lsls	r2, r2, #2
│ │ │ │ -	cbnz	r1, 579eec <spr_noaccess@@Base+0x23d1c>
│ │ │ │ +	cbnz	r1, 579ef4 <spr_noaccess@@Base+0x23d24>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	579e5e <spr_noaccess@@Base+0x23c8e>
│ │ │ │ +	b.n	579e66 <spr_noaccess@@Base+0x23c96>
│ │ │ │  	ldr.w	r1, [r6, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	579e5e <spr_noaccess@@Base+0x23c8e>
│ │ │ │ -	ldr	r3, [pc, #44]	@ (579f1c <spr_noaccess@@Base+0x23d4c>)
│ │ │ │ +	b.n	579e66 <spr_noaccess@@Base+0x23c96>
│ │ │ │ +	ldr	r3, [pc, #44]	@ (579f24 <spr_noaccess@@Base+0x23d54>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	b.n	579e5e <spr_noaccess@@Base+0x23c8e>
│ │ │ │ +	b.n	579e66 <spr_noaccess@@Base+0x23c96>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r2, [pc, #40]	@ (579f34 <spr_noaccess@@Base+0x23d64>)
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r2, [pc, #8]	@ (579f1c <spr_noaccess@@Base+0x23d4c>)
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldr	r1, [pc, #848]	@ (57a260 <spr_noaccess@@Base+0x24090>)
│ │ │ │ +	ldr	r1, [pc, #816]	@ (57a248 <spr_noaccess@@Base+0x24078>)
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	bcs.n	579f64 <spr_noaccess@@Base+0x23d94>
│ │ │ │ +	bcs.n	579f5c <spr_noaccess@@Base+0x23d8c>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	bcs.n	579f18 <spr_noaccess@@Base+0x23d48>
│ │ │ │ +	bne.n	579f10 <spr_noaccess@@Base+0x23d40>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	bne.n	579edc <spr_noaccess@@Base+0x23d0c>
│ │ │ │ +	bne.n	579ed4 <spr_noaccess@@Base+0x23d04>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	bne.n	579fe4 <spr_noaccess@@Base+0x23e14>
│ │ │ │ +	bne.n	579fdc <spr_noaccess@@Base+0x23e0c>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	sub	sp, #8
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57a01e <spr_noaccess@@Base+0x23e4e>
│ │ │ │ +	beq.n	57a026 <spr_noaccess@@Base+0x23e56>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 579f5a <spr_noaccess@@Base+0x23d8a>
│ │ │ │ +	cbz	r3, 579f62 <spr_noaccess@@Base+0x23d92>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	579f5a <spr_noaccess@@Base+0x23d8a>
│ │ │ │ -	ldr	r3, [pc, #232]	@ (57a034 <spr_noaccess@@Base+0x23e64>)
│ │ │ │ +	beq.n	579f62 <spr_noaccess@@Base+0x23d92>
│ │ │ │ +	ldr	r3, [pc, #232]	@ (57a03c <spr_noaccess@@Base+0x23e6c>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r1, r3, #16, #5
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	lsls	r6, r3, #31
│ │ │ │ -	bmi.n	579ffa <spr_noaccess@@Base+0x23e2a>
│ │ │ │ -	ldr	r6, [pc, #200]	@ (57a038 <spr_noaccess@@Base+0x23e68>)
│ │ │ │ +	bmi.n	57a002 <spr_noaccess@@Base+0x23e32>
│ │ │ │ +	ldr	r6, [pc, #200]	@ (57a040 <spr_noaccess@@Base+0x23e70>)
│ │ │ │  	tst.w	r3, #2031616	@ 0x1f0000
│ │ │ │  	add	r6, pc
│ │ │ │  	ldr.w	r2, [r6, r2, lsl #2]
│ │ │ │ -	bne.n	57a006 <spr_noaccess@@Base+0x23e36>
│ │ │ │ +	bne.n	57a00e <spr_noaccess@@Base+0x23e3e>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mrc	15, 0, r6, cr13, cr0, {3}
│ │ │ │ -	ldr	r7, [pc, #176]	@ (57a03c <spr_noaccess@@Base+0x23e6c>)
│ │ │ │ +	ldr	r7, [pc, #176]	@ (57a044 <spr_noaccess@@Base+0x23e74>)
│ │ │ │  	mov.w	r8, #0
│ │ │ │ -	ldr	r1, [pc, #156]	@ (57a02c <spr_noaccess@@Base+0x23e5c>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (57a034 <spr_noaccess@@Base+0x23e64>)
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	add	r7, pc
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	add.w	r2, r7, r2, lsl #2
│ │ │ │  	orr.w	r3, r3, #1
│ │ │ │ @@ -1246972,15 +1246977,15 @@
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	movs	r2, #2
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr.w	r0, [r7, r3, lsl #2]
│ │ │ │ -	ldr	r3, [pc, #100]	@ (57a030 <spr_noaccess@@Base+0x23e60>)
│ │ │ │ +	ldr	r3, [pc, #100]	@ (57a038 <spr_noaccess@@Base+0x23e68>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r6, r3]
│ │ │ │  	str.w	r8, [sp]
│ │ │ │  	add	r1, r5
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │ @@ -1246991,83 +1246996,83 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	lsls	r2, r2, #2
│ │ │ │ -	cbnz	r1, 57a010 <spr_noaccess@@Base+0x23e40>
│ │ │ │ +	cbnz	r1, 57a018 <spr_noaccess@@Base+0x23e48>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	579f82 <spr_noaccess@@Base+0x23db2>
│ │ │ │ +	b.n	579f8a <spr_noaccess@@Base+0x23dba>
│ │ │ │  	ldr.w	r1, [r6, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	579f82 <spr_noaccess@@Base+0x23db2>
│ │ │ │ -	ldr	r3, [pc, #44]	@ (57a040 <spr_noaccess@@Base+0x23e70>)
│ │ │ │ +	b.n	579f8a <spr_noaccess@@Base+0x23dba>
│ │ │ │ +	ldr	r3, [pc, #44]	@ (57a048 <spr_noaccess@@Base+0x23e78>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	b.n	579f82 <spr_noaccess@@Base+0x23db2>
│ │ │ │ +	b.n	579f8a <spr_noaccess@@Base+0x23dba>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r0, [pc, #920]	@ (57a3c8 <spr_noaccess@@Base+0x241f8>)
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r0, [pc, #888]	@ (57a3b0 <spr_noaccess@@Base+0x241e0>)
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldr	r0, [pc, #704]	@ (57a2f4 <spr_noaccess@@Base+0x24124>)
│ │ │ │ +	ldr	r0, [pc, #672]	@ (57a2dc <spr_noaccess@@Base+0x2410c>)
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	bne.n	57a040 <spr_noaccess@@Base+0x23e70>
│ │ │ │ +	beq.n	57a038 <spr_noaccess@@Base+0x23e68>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	beq.n	579ff4 <spr_noaccess@@Base+0x23e24>
│ │ │ │ +	beq.n	579fec <spr_noaccess@@Base+0x23e1c>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	beq.n	579fb8 <spr_noaccess@@Base+0x23de8>
│ │ │ │ +	beq.n	579fb0 <spr_noaccess@@Base+0x23de0>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	beq.n	57a0c0 <spr_noaccess@@Base+0x23ef0>
│ │ │ │ +	beq.n	57a0b8 <spr_noaccess@@Base+0x23ee8>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	sub	sp, #8
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57a142 <spr_noaccess@@Base+0x23f72>
│ │ │ │ +	beq.n	57a14a <spr_noaccess@@Base+0x23f7a>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 57a07e <spr_noaccess@@Base+0x23eae>
│ │ │ │ +	cbz	r3, 57a086 <spr_noaccess@@Base+0x23eb6>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	57a07e <spr_noaccess@@Base+0x23eae>
│ │ │ │ -	ldr	r3, [pc, #232]	@ (57a158 <spr_noaccess@@Base+0x23f88>)
│ │ │ │ +	beq.n	57a086 <spr_noaccess@@Base+0x23eb6>
│ │ │ │ +	ldr	r3, [pc, #232]	@ (57a160 <spr_noaccess@@Base+0x23f90>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r1, r3, #16, #5
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	lsls	r6, r3, #31
│ │ │ │ -	bmi.n	57a11e <spr_noaccess@@Base+0x23f4e>
│ │ │ │ -	ldr	r6, [pc, #200]	@ (57a15c <spr_noaccess@@Base+0x23f8c>)
│ │ │ │ +	bmi.n	57a126 <spr_noaccess@@Base+0x23f56>
│ │ │ │ +	ldr	r6, [pc, #200]	@ (57a164 <spr_noaccess@@Base+0x23f94>)
│ │ │ │  	tst.w	r3, #2031616	@ 0x1f0000
│ │ │ │  	add	r6, pc
│ │ │ │  	ldr.w	r2, [r6, r2, lsl #2]
│ │ │ │ -	bne.n	57a12a <spr_noaccess@@Base+0x23f5a>
│ │ │ │ +	bne.n	57a132 <spr_noaccess@@Base+0x23f62>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mrc	15, 0, r6, cr13, cr0, {3}
│ │ │ │ -	ldr	r7, [pc, #176]	@ (57a160 <spr_noaccess@@Base+0x23f90>)
│ │ │ │ +	ldr	r7, [pc, #176]	@ (57a168 <spr_noaccess@@Base+0x23f98>)
│ │ │ │  	mov.w	r8, #0
│ │ │ │ -	ldr	r1, [pc, #156]	@ (57a150 <spr_noaccess@@Base+0x23f80>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (57a158 <spr_noaccess@@Base+0x23f88>)
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	add	r7, pc
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	add.w	r2, r7, r2, lsl #2
│ │ │ │  	orr.w	r3, r3, #2
│ │ │ │ @@ -1247080,15 +1247085,15 @@
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	movs	r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr.w	r0, [r7, r3, lsl #2]
│ │ │ │ -	ldr	r3, [pc, #100]	@ (57a154 <spr_noaccess@@Base+0x23f84>)
│ │ │ │ +	ldr	r3, [pc, #100]	@ (57a15c <spr_noaccess@@Base+0x23f8c>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r6, r3]
│ │ │ │  	str.w	r8, [sp]
│ │ │ │  	add	r1, r5
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │ @@ -1247099,83 +1247104,83 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	lsls	r2, r2, #3
│ │ │ │ -	cbnz	r1, 57a134 <spr_noaccess@@Base+0x23f64>
│ │ │ │ +	cbnz	r1, 57a13c <spr_noaccess@@Base+0x23f6c>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	57a0a6 <spr_noaccess@@Base+0x23ed6>
│ │ │ │ +	b.n	57a0ae <spr_noaccess@@Base+0x23ede>
│ │ │ │  	ldr.w	r1, [r6, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	57a0a6 <spr_noaccess@@Base+0x23ed6>
│ │ │ │ -	ldr	r3, [pc, #44]	@ (57a164 <spr_noaccess@@Base+0x23f94>)
│ │ │ │ +	b.n	57a0ae <spr_noaccess@@Base+0x23ede>
│ │ │ │ +	ldr	r3, [pc, #44]	@ (57a16c <spr_noaccess@@Base+0x23f9c>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	b.n	57a0a6 <spr_noaccess@@Base+0x23ed6>
│ │ │ │ +	b.n	57a0ae <spr_noaccess@@Base+0x23ede>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -			@ <UNDEFINED> instruction: 0x47c2
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +			@ <UNDEFINED> instruction: 0x47ba
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	blxns	r1
│ │ │ │ +	blxns	r0
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldmia	r7, {r5, r6, r7}
│ │ │ │ +	ldmia	r7, {r3, r4, r6, r7}
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldmia	r7, {r3, r4, r5, r7}
│ │ │ │ +	ldmia	r7, {r4, r5, r7}
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldmia	r7, {r3, r4, r7}
│ │ │ │ +	ldmia	r7, {r4, r7}
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldmia	r7!, {r1, r3, r4}
│ │ │ │ +	ldmia	r7!, {r1, r4}
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	sub	sp, #8
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57a266 <spr_noaccess@@Base+0x24096>
│ │ │ │ +	beq.n	57a26e <spr_noaccess@@Base+0x2409e>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 57a1a2 <spr_noaccess@@Base+0x23fd2>
│ │ │ │ +	cbz	r3, 57a1aa <spr_noaccess@@Base+0x23fda>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	57a1a2 <spr_noaccess@@Base+0x23fd2>
│ │ │ │ -	ldr	r3, [pc, #232]	@ (57a27c <spr_noaccess@@Base+0x240ac>)
│ │ │ │ +	beq.n	57a1aa <spr_noaccess@@Base+0x23fda>
│ │ │ │ +	ldr	r3, [pc, #232]	@ (57a284 <spr_noaccess@@Base+0x240b4>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r1, r3, #16, #5
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	lsls	r6, r3, #31
│ │ │ │ -	bmi.n	57a242 <spr_noaccess@@Base+0x24072>
│ │ │ │ -	ldr	r6, [pc, #200]	@ (57a280 <spr_noaccess@@Base+0x240b0>)
│ │ │ │ +	bmi.n	57a24a <spr_noaccess@@Base+0x2407a>
│ │ │ │ +	ldr	r6, [pc, #200]	@ (57a288 <spr_noaccess@@Base+0x240b8>)
│ │ │ │  	tst.w	r3, #2031616	@ 0x1f0000
│ │ │ │  	add	r6, pc
│ │ │ │  	ldr.w	r2, [r6, r2, lsl #2]
│ │ │ │ -	bne.n	57a24e <spr_noaccess@@Base+0x2407e>
│ │ │ │ +	bne.n	57a256 <spr_noaccess@@Base+0x24086>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mrc	15, 0, r6, cr13, cr0, {3}
│ │ │ │ -	ldr	r7, [pc, #176]	@ (57a284 <spr_noaccess@@Base+0x240b4>)
│ │ │ │ +	ldr	r7, [pc, #176]	@ (57a28c <spr_noaccess@@Base+0x240bc>)
│ │ │ │  	mov.w	r8, #0
│ │ │ │ -	ldr	r1, [pc, #156]	@ (57a274 <spr_noaccess@@Base+0x240a4>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (57a27c <spr_noaccess@@Base+0x240ac>)
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	add	r7, pc
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	add.w	r2, r7, r2, lsl #2
│ │ │ │  	orr.w	r3, r3, #9
│ │ │ │ @@ -1247188,15 +1247193,15 @@
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	movs	r2, #2
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr.w	r0, [r7, r3, lsl #2]
│ │ │ │ -	ldr	r3, [pc, #100]	@ (57a278 <spr_noaccess@@Base+0x240a8>)
│ │ │ │ +	ldr	r3, [pc, #100]	@ (57a280 <spr_noaccess@@Base+0x240b0>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r6, r3]
│ │ │ │  	str.w	r8, [sp]
│ │ │ │  	add	r1, r5
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │ @@ -1247207,93 +1247212,93 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	lsls	r2, r2, #2
│ │ │ │ -	cbnz	r1, 57a258 <spr_noaccess@@Base+0x24088>
│ │ │ │ +	cbnz	r1, 57a260 <spr_noaccess@@Base+0x24090>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	57a1ca <spr_noaccess@@Base+0x23ffa>
│ │ │ │ +	b.n	57a1d2 <spr_noaccess@@Base+0x24002>
│ │ │ │  	ldr.w	r1, [r6, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	57a1ca <spr_noaccess@@Base+0x23ffa>
│ │ │ │ -	ldr	r3, [pc, #44]	@ (57a288 <spr_noaccess@@Base+0x240b8>)
│ │ │ │ +	b.n	57a1d2 <spr_noaccess@@Base+0x24002>
│ │ │ │ +	ldr	r3, [pc, #44]	@ (57a290 <spr_noaccess@@Base+0x240c0>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	b.n	57a1ca <spr_noaccess@@Base+0x23ffa>
│ │ │ │ +	b.n	57a1d2 <spr_noaccess@@Base+0x24002>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	mov	lr, r3
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	mov	lr, r2
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	mov	r0, sp
│ │ │ │ +	mov	r0, ip
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldmia	r6!, {r2, r3, r4, r5, r7}
│ │ │ │ +	ldmia	r6!, {r2, r4, r5, r7}
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldmia	r6!, {r2, r4, r7}
│ │ │ │ +	ldmia	r6!, {r2, r3, r7}
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldmia	r6, {r2, r4, r5, r6}
│ │ │ │ +	ldmia	r6, {r2, r3, r5, r6}
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldmia	r5, {r1, r2, r4, r5, r6, r7}
│ │ │ │ +	ldmia	r5, {r1, r2, r3, r5, r6, r7}
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │ -	ldr.w	r8, [pc, #296]	@ 57a3c8 <spr_noaccess@@Base+0x241f8>
│ │ │ │ +	ldr.w	r8, [pc, #296]	@ 57a3d0 <spr_noaccess@@Base+0x24200>
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	add	r8, pc
│ │ │ │  	and.w	r3, r3, #2
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57a38e <spr_noaccess@@Base+0x241be>
│ │ │ │ +	beq.n	57a396 <spr_noaccess@@Base+0x241c6>
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r5, r1
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57a3b4 <spr_noaccess@@Base+0x241e4>
│ │ │ │ +	beq.n	57a3bc <spr_noaccess@@Base+0x241ec>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrb.w	r3, [r4, #93]	@ 0x5d
│ │ │ │  	mov	r7, r0
│ │ │ │ -	cbz	r3, 57a2ce <spr_noaccess@@Base+0x240fe>
│ │ │ │ +	cbz	r3, 57a2d6 <spr_noaccess@@Base+0x24106>
│ │ │ │  	ldr	r3, [r4, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	bne.n	57a3a0 <spr_noaccess@@Base+0x241d0>
│ │ │ │ -	ldr	r3, [pc, #252]	@ (57a3cc <spr_noaccess@@Base+0x241fc>)
│ │ │ │ +	bne.n	57a3a8 <spr_noaccess@@Base+0x241d8>
│ │ │ │ +	ldr	r3, [pc, #252]	@ (57a3d4 <spr_noaccess@@Base+0x24204>)
│ │ │ │  	ldr	r2, [r5, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r1, [r5, #4]
│ │ │ │  	str	r1, [sp, #16]
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldr.w	r2, [r3, r2, lsl #2]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrd	r2, r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	bne.n	57a382 <spr_noaccess@@Base+0x241b2>
│ │ │ │ +	bne.n	57a38a <spr_noaccess@@Base+0x241ba>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #216]	@ (57a3d0 <spr_noaccess@@Base+0x24200>)
│ │ │ │ +	ldr	r3, [pc, #216]	@ (57a3d8 <spr_noaccess@@Base+0x24208>)
│ │ │ │  	mov	r0, r7
│ │ │ │  	ldr	r2, [r5, #0]
│ │ │ │  	ldr.w	r3, [r8, r3]
│ │ │ │  	mrc	15, 0, r8, cr13, cr0, {3}
│ │ │ │  	mov	r1, r3
│ │ │ │  	movw	r3, #41640	@ 0xa2a8
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #168]	@ (57a3c0 <spr_noaccess@@Base+0x241f0>)
│ │ │ │ +	ldr	r3, [pc, #168]	@ (57a3c8 <spr_noaccess@@Base+0x241f8>)
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r0, r7
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [r8, r3]
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ @@ -1247308,15 +1247313,15 @@
│ │ │ │  	ldr	r2, [r5, #0]
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r0, r7
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #116]	@ (57a3c4 <spr_noaccess@@Base+0x241f4>)
│ │ │ │ +	ldr	r3, [pc, #116]	@ (57a3cc <spr_noaccess@@Base+0x241fc>)
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r0, r7
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [r8, r3]
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	add	r1, r6
│ │ │ │ @@ -1247331,112 +1247336,112 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	57a2f4 <spr_noaccess@@Base+0x24124>
│ │ │ │ +	b.n	57a2fc <spr_noaccess@@Base+0x2412c>
│ │ │ │  	mov	r0, r3
│ │ │ │  	add	sp, #24
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │ -	ldr	r3, [pc, #48]	@ (57a3d4 <spr_noaccess@@Base+0x24204>)
│ │ │ │ +	ldr	r3, [pc, #48]	@ (57a3dc <spr_noaccess@@Base+0x2420c>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	b.n	57a2ce <spr_noaccess@@Base+0x240fe>
│ │ │ │ +	b.n	57a2d6 <spr_noaccess@@Base+0x24106>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	57a36c <spr_noaccess@@Base+0x2419c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	57a374 <spr_noaccess@@Base+0x241a4>
│ │ │ │  	nop
│ │ │ │ -	cmp	r2, ip
│ │ │ │ +	cmp	r2, fp
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	cmp	r0, r5
│ │ │ │ +	cmp	r0, r4
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	lsls	r6, r4, #26
│ │ │ │ +	lsls	r6, r3, #26
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldmia	r5, {r1, r2, r3, r4, r5, r6}
│ │ │ │ +	ldmia	r5, {r1, r2, r4, r5, r6}
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldmia	r4!, {r2, r3, r5, r7}
│ │ │ │ +	ldmia	r4!, {r2, r5, r7}
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │ -	ldr.w	r8, [pc, #292]	@ 57a510 <spr_noaccess@@Base+0x24340>
│ │ │ │ +	ldr.w	r8, [pc, #292]	@ 57a518 <spr_noaccess@@Base+0x24348>
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	add	r8, pc
│ │ │ │  	and.w	r3, r3, #2
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57a4d8 <spr_noaccess@@Base+0x24308>
│ │ │ │ +	beq.n	57a4e0 <spr_noaccess@@Base+0x24310>
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r5, r1
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57a4fe <spr_noaccess@@Base+0x2432e>
│ │ │ │ +	beq.n	57a506 <spr_noaccess@@Base+0x24336>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrb.w	r3, [r4, #93]	@ 0x5d
│ │ │ │  	mov	r6, r0
│ │ │ │ -	cbz	r3, 57a41a <spr_noaccess@@Base+0x2424a>
│ │ │ │ +	cbz	r3, 57a422 <spr_noaccess@@Base+0x24252>
│ │ │ │  	ldr	r3, [r4, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	bne.n	57a4ea <spr_noaccess@@Base+0x2431a>
│ │ │ │ -	ldr	r3, [pc, #248]	@ (57a514 <spr_noaccess@@Base+0x24344>)
│ │ │ │ +	bne.n	57a4f2 <spr_noaccess@@Base+0x24322>
│ │ │ │ +	ldr	r3, [pc, #248]	@ (57a51c <spr_noaccess@@Base+0x2434c>)
│ │ │ │  	ldr	r2, [r5, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r1, [r5, #4]
│ │ │ │  	str	r1, [sp, #16]
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldr.w	r2, [r3, r2, lsl #2]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrd	r2, r1, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	bne.n	57a4cc <spr_noaccess@@Base+0x242fc>
│ │ │ │ +	bne.n	57a4d4 <spr_noaccess@@Base+0x24304>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #196]	@ (57a508 <spr_noaccess@@Base+0x24338>)
│ │ │ │ +	ldr	r3, [pc, #196]	@ (57a510 <spr_noaccess@@Base+0x24340>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	movs	r0, #0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r2, r3]
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	add	r1, r7
│ │ │ │  	orr.w	r3, r3, #3
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	bl	4d6134 <tcg_gen_qemu_ld_i64_chk@@Base>
│ │ │ │ -	ldr	r3, [pc, #180]	@ (57a518 <spr_noaccess@@Base+0x24348>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (57a520 <spr_noaccess@@Base+0x24350>)
│ │ │ │  	ldr	r2, [r5, #0]
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr.w	r8, [r8, r3]
│ │ │ │  	movw	r3, #41640	@ 0xa2a8
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	ldr.w	r1, [r8]
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	movs	r2, #8
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #132]	@ (57a50c <spr_noaccess@@Base+0x2433c>)
│ │ │ │ +	ldr	r3, [pc, #132]	@ (57a514 <spr_noaccess@@Base+0x24344>)
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	movs	r0, #0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r2, r3]
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	mov	r0, r6
│ │ │ │ @@ -1247458,84 +1247463,84 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	57a440 <spr_noaccess@@Base+0x24270>
│ │ │ │ +	b.n	57a448 <spr_noaccess@@Base+0x24278>
│ │ │ │  	mov	r0, r3
│ │ │ │  	add	sp, #24
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │ -	ldr	r3, [pc, #48]	@ (57a51c <spr_noaccess@@Base+0x2434c>)
│ │ │ │ +	ldr	r3, [pc, #48]	@ (57a524 <spr_noaccess@@Base+0x24354>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	b.n	57a41a <spr_noaccess@@Base+0x2424a>
│ │ │ │ +	b.n	57a422 <spr_noaccess@@Base+0x24252>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	57a4b6 <spr_noaccess@@Base+0x242e6>
│ │ │ │ -	add	r4, r6
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	57a4be <spr_noaccess@@Base+0x242ee>
│ │ │ │ +	add	r4, r5
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	mvns	r0, r6
│ │ │ │ +	mvns	r0, r5
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	lsls	r2, r3, #21
│ │ │ │ +	lsls	r2, r2, #21
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldmia	r4, {r1, r4, r5}
│ │ │ │ +	ldmia	r4!, {r1, r3, r5}
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldmia	r3!, {r1, r5, r6}
│ │ │ │ +	ldmia	r3, {r1, r3, r4, r6}
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4024]	@ 0xfb8
│ │ │ │ -	ldr.w	lr, [pc, #384]	@ 57a6b0 <spr_noaccess@@Base+0x244e0>
│ │ │ │ +	ldr.w	lr, [pc, #384]	@ 57a6b8 <spr_noaccess@@Base+0x244e8>
│ │ │ │  	sub	sp, #60	@ 0x3c
│ │ │ │ -	ldr	r4, [pc, #380]	@ (57a6b4 <spr_noaccess@@Base+0x244e4>)
│ │ │ │ +	ldr	r4, [pc, #380]	@ (57a6bc <spr_noaccess@@Base+0x244ec>)
│ │ │ │  	movs	r3, #0
│ │ │ │  	add	lr, pc
│ │ │ │  	add.w	ip, sp, #24
│ │ │ │  	str	r3, [sp, #24]
│ │ │ │  	cmp	r2, #2
│ │ │ │ -	ldr	r5, [pc, #372]	@ (57a6b8 <spr_noaccess@@Base+0x244e8>)
│ │ │ │ +	ldr	r5, [pc, #372]	@ (57a6c0 <spr_noaccess@@Base+0x244f0>)
│ │ │ │  	ldr.w	r4, [lr, r4]
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr	r4, [r4, #0]
│ │ │ │  	str	r4, [sp, #52]	@ 0x34
│ │ │ │  	mov.w	r4, #0
│ │ │ │  	mov	r4, r1
│ │ │ │  	strd	r3, r3, [ip, #4]
│ │ │ │  	str.w	r3, [ip, #12]
│ │ │ │  	str.w	r3, [ip, #24]
│ │ │ │ -	beq.n	57a61c <spr_noaccess@@Base+0x2444c>
│ │ │ │ -	ldr	r3, [pc, #344]	@ (57a6bc <spr_noaccess@@Base+0x244ec>)
│ │ │ │ +	beq.n	57a624 <spr_noaccess@@Base+0x24454>
│ │ │ │ +	ldr	r3, [pc, #344]	@ (57a6c4 <spr_noaccess@@Base+0x244f4>)
│ │ │ │  	add	r3, pc
│ │ │ │  	strb.w	r2, [sp, #48]	@ 0x30
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	ldr	r3, [pc, #332]	@ (57a6c0 <spr_noaccess@@Base+0x244f0>)
│ │ │ │ +	ldr	r3, [pc, #332]	@ (57a6c8 <spr_noaccess@@Base+0x244f8>)
│ │ │ │  	add	r3, pc
│ │ │ │  	add.w	r3, r3, #272	@ 0x110
│ │ │ │  	str	r3, [sp, #44]	@ 0x2c
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.w	57a6a0 <spr_noaccess@@Base+0x244d0>
│ │ │ │ +	beq.w	57a6a8 <spr_noaccess@@Base+0x244d8>
│ │ │ │  	ldrb	r2, [r4, #8]
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	cmp	r2, #64	@ 0x40
│ │ │ │ -	bhi.n	57a5d4 <spr_noaccess@@Base+0x24404>
│ │ │ │ +	bhi.n	57a5dc <spr_noaccess@@Base+0x2440c>
│ │ │ │  	tbb	[pc, r2]
│ │ │ │  	ldr	r7, [r1, #36]	@ 0x24
│ │ │ │  	strb	r6, [r5, #9]
│ │ │ │  	movs	r4, #118	@ 0x76
│ │ │ │  	movs	r4, #36	@ 0x24
│ │ │ │  	movs	r4, #122	@ 0x7a
│ │ │ │  	movs	r4, #36	@ 0x24
│ │ │ │ @@ -1247562,152 +1247567,152 @@
│ │ │ │  	movs	r4, #36	@ 0x24
│ │ │ │  	movs	r4, #36	@ 0x24
│ │ │ │  	movs	r4, #36	@ 0x24
│ │ │ │  	movs	r4, #36	@ 0x24
│ │ │ │  	movs	r4, #36	@ 0x24
│ │ │ │  	movs	r4, #36	@ 0x24
│ │ │ │  	lsls	r3, r1, #1
│ │ │ │ -	ldr	r1, [pc, #244]	@ (57a6c4 <spr_noaccess@@Base+0x244f4>)
│ │ │ │ +	ldr	r1, [pc, #244]	@ (57a6cc <spr_noaccess@@Base+0x244fc>)
│ │ │ │  	add	r1, pc
│ │ │ │  	str	r1, [sp, #32]
│ │ │ │  	ldr	r1, [r4, #4]
│ │ │ │  	addw	r0, r3, #2602	@ 0xa2a
│ │ │ │  	movs	r3, #16
│ │ │ │  	movs	r4, #0
│ │ │ │  	addw	r1, r1, #2602	@ 0xa2a
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	mov	r2, r3
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	str.w	ip, [sp, #8]
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │  	bl	4de314 <tcg_gen_gvec_2i@@Base>
│ │ │ │ -	ldr	r2, [pc, #208]	@ (57a6c8 <spr_noaccess@@Base+0x244f8>)
│ │ │ │ -	ldr	r3, [pc, #188]	@ (57a6b4 <spr_noaccess@@Base+0x244e4>)
│ │ │ │ +	ldr	r2, [pc, #208]	@ (57a6d0 <spr_noaccess@@Base+0x24500>)
│ │ │ │ +	ldr	r3, [pc, #188]	@ (57a6bc <spr_noaccess@@Base+0x244ec>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	ldr	r2, [r3, #0]
│ │ │ │  	ldr	r3, [sp, #52]	@ 0x34
│ │ │ │  	eors	r2, r3
│ │ │ │  	mov.w	r3, #0
│ │ │ │ -	bne.n	57a6aa <spr_noaccess@@Base+0x244da>
│ │ │ │ +	bne.n	57a6b2 <spr_noaccess@@Base+0x244e2>
│ │ │ │  	add	sp, #60	@ 0x3c
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │ -	ldr	r3, [pc, #172]	@ (57a6cc <spr_noaccess@@Base+0x244fc>)
│ │ │ │ +	ldr	r3, [pc, #172]	@ (57a6d4 <spr_noaccess@@Base+0x24504>)
│ │ │ │  	add	r3, pc
│ │ │ │ -	b.n	57a566 <spr_noaccess@@Base+0x24396>
│ │ │ │ -	ldr	r1, [pc, #172]	@ (57a6d0 <spr_noaccess@@Base+0x24500>)
│ │ │ │ +	b.n	57a56e <spr_noaccess@@Base+0x2439e>
│ │ │ │ +	ldr	r1, [pc, #172]	@ (57a6d8 <spr_noaccess@@Base+0x24508>)
│ │ │ │  	add	r1, pc
│ │ │ │  	str	r1, [sp, #32]
│ │ │ │ -	b.n	57a5d4 <spr_noaccess@@Base+0x24404>
│ │ │ │ +	b.n	57a5dc <spr_noaccess@@Base+0x2440c>
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r0, #0
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	movw	r2, #41640	@ 0xa2a8
│ │ │ │  	add.w	r2, r2, r3, lsl #4
│ │ │ │ -	ldr	r3, [pc, #148]	@ (57a6d4 <spr_noaccess@@Base+0x24504>)
│ │ │ │ +	ldr	r3, [pc, #148]	@ (57a6dc <spr_noaccess@@Base+0x2450c>)
│ │ │ │  	ldr	r5, [r5, r3]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r4, [r4, #0]
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	b.n	57a5f4 <spr_noaccess@@Base+0x24424>
│ │ │ │ -	ldr	r1, [pc, #116]	@ (57a6d8 <spr_noaccess@@Base+0x24508>)
│ │ │ │ +	b.n	57a5fc <spr_noaccess@@Base+0x2442c>
│ │ │ │ +	ldr	r1, [pc, #116]	@ (57a6e0 <spr_noaccess@@Base+0x24510>)
│ │ │ │  	add	r1, pc
│ │ │ │  	str	r1, [sp, #32]
│ │ │ │ -	b.n	57a5d4 <spr_noaccess@@Base+0x24404>
│ │ │ │ -	ldr	r1, [pc, #112]	@ (57a6dc <spr_noaccess@@Base+0x2450c>)
│ │ │ │ +	b.n	57a5dc <spr_noaccess@@Base+0x2440c>
│ │ │ │ +	ldr	r1, [pc, #112]	@ (57a6e4 <spr_noaccess@@Base+0x24514>)
│ │ │ │  	add	r1, pc
│ │ │ │  	str	r1, [sp, #32]
│ │ │ │ -	b.n	57a5d4 <spr_noaccess@@Base+0x24404>
│ │ │ │ -	ldr	r1, [pc, #108]	@ (57a6e0 <spr_noaccess@@Base+0x24510>)
│ │ │ │ +	b.n	57a5dc <spr_noaccess@@Base+0x2440c>
│ │ │ │ +	ldr	r1, [pc, #108]	@ (57a6e8 <spr_noaccess@@Base+0x24518>)
│ │ │ │  	add	r1, pc
│ │ │ │  	str	r1, [sp, #32]
│ │ │ │ -	b.n	57a5d4 <spr_noaccess@@Base+0x24404>
│ │ │ │ -	ldr	r1, [pc, #104]	@ (57a6e4 <spr_noaccess@@Base+0x24514>)
│ │ │ │ +	b.n	57a5dc <spr_noaccess@@Base+0x2440c>
│ │ │ │ +	ldr	r1, [pc, #104]	@ (57a6ec <spr_noaccess@@Base+0x2451c>)
│ │ │ │  	add	r1, pc
│ │ │ │  	str	r1, [sp, #32]
│ │ │ │ -	b.n	57a5d4 <spr_noaccess@@Base+0x24404>
│ │ │ │ -	ldr	r1, [pc, #100]	@ (57a6e8 <spr_noaccess@@Base+0x24518>)
│ │ │ │ +	b.n	57a5dc <spr_noaccess@@Base+0x2440c>
│ │ │ │ +	ldr	r1, [pc, #100]	@ (57a6f0 <spr_noaccess@@Base+0x24520>)
│ │ │ │  	add	r1, pc
│ │ │ │  	str	r1, [sp, #32]
│ │ │ │ -	b.n	57a5d4 <spr_noaccess@@Base+0x24404>
│ │ │ │ -	ldr	r1, [pc, #96]	@ (57a6ec <spr_noaccess@@Base+0x2451c>)
│ │ │ │ +	b.n	57a5dc <spr_noaccess@@Base+0x2440c>
│ │ │ │ +	ldr	r1, [pc, #96]	@ (57a6f4 <spr_noaccess@@Base+0x24524>)
│ │ │ │  	add	r1, pc
│ │ │ │  	str	r1, [sp, #32]
│ │ │ │ -	b.n	57a5d4 <spr_noaccess@@Base+0x24404>
│ │ │ │ -	ldr	r1, [pc, #92]	@ (57a6f0 <spr_noaccess@@Base+0x24520>)
│ │ │ │ +	b.n	57a5dc <spr_noaccess@@Base+0x2440c>
│ │ │ │ +	ldr	r1, [pc, #92]	@ (57a6f8 <spr_noaccess@@Base+0x24528>)
│ │ │ │  	add	r1, pc
│ │ │ │  	str	r1, [sp, #32]
│ │ │ │ -	b.n	57a5d4 <spr_noaccess@@Base+0x24404>
│ │ │ │ -	ldr	r1, [pc, #88]	@ (57a6f4 <spr_noaccess@@Base+0x24524>)
│ │ │ │ +	b.n	57a5dc <spr_noaccess@@Base+0x2440c>
│ │ │ │ +	ldr	r1, [pc, #88]	@ (57a6fc <spr_noaccess@@Base+0x2452c>)
│ │ │ │  	add	r1, pc
│ │ │ │  	str	r1, [sp, #32]
│ │ │ │ -	b.n	57a5d4 <spr_noaccess@@Base+0x24404>
│ │ │ │ +	b.n	57a5dc <spr_noaccess@@Base+0x2440c>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	57a5f4 <spr_noaccess@@Base+0x24424>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	57a5fc <spr_noaccess@@Base+0x2442c>
│ │ │ │  	blx	2596c8 <__stack_chk_fail@plt>
│ │ │ │  	nop
│ │ │ │ -	lsls	r4, r2, #16
│ │ │ │ +	lsls	r4, r1, #16
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	bics	r4, r1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsls	r4, r0, #16
│ │ │ │ +	lsls	r4, r7, #15
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	cmp	r4, #101	@ 0x65
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffe6daa
│ │ │ │ +	cmp	r4, #93	@ 0x5d
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffe6da2
│ │ │ │  	movs	r5, r6
│ │ │ │ -	adds	r4, #161	@ 0xa1
│ │ │ │ -	vrsra.u32	q8, q2, #2
│ │ │ │ +	adds	r4, #153	@ 0x99
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffe034c
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	cmp	r4, #11
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffe35e5
│ │ │ │ +	cmp	r4, #3
│ │ │ │ +	vsli.64	<illegal reg q9.5>, <illegal reg q6.5>, #62	@ 0x3e
│ │ │ │  	vrsra.u32	<illegal reg q9.5>, q12, #2
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r6, #147	@ 0x93
│ │ │ │ -	vqshlu.s32	d19, d7, #30
│ │ │ │ -	vqrshrun.s64	d20, <illegal reg q15.5>, #2
│ │ │ │ -	vsri.64	d19, d31, #2
│ │ │ │ -	vsri.32	<illegal reg q9.5>, <illegal reg q15.5>, #2
│ │ │ │ -	vtbl.8	d20, {d14}, d11
│ │ │ │ -	vraddhn.i<illegal width 128>	d19, q7, <illegal reg q11.5>
│ │ │ │ -	vabdl.u<illegal width 64>	q10, d30, d7
│ │ │ │ +	adds	r6, #139	@ 0x8b
│ │ │ │ +	vrsubhn.i<illegal width 128>	d19, q7, <illegal reg q7.5>
│ │ │ │ +	vqrshrun.s64	d20, <illegal reg q11.5>, #2
│ │ │ │ +	vsri.64	d19, d23, #2
│ │ │ │ +	vsri.32	<illegal reg q9.5>, <illegal reg q11.5>, #2
│ │ │ │ +	vtbl.8	d20, {d14}, d3
│ │ │ │ +	vsri.32	d19, d15, #2
│ │ │ │ +	vqshl.u32	q10, <illegal reg q15.5>, #30
│ │ │ │  	vsli.32	d27, d0, #30
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4088]	@ 0xff8
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │ -	ldr.w	ip, [pc, #88]	@ 57a764 <spr_noaccess@@Base+0x24594>
│ │ │ │ +	ldr.w	ip, [pc, #88]	@ 57a76c <spr_noaccess@@Base+0x2459c>
│ │ │ │  	add	ip, pc
│ │ │ │ -	cbnz	r2, 57a752 <spr_noaccess@@Base+0x24582>
│ │ │ │ -	ldr	r3, [pc, #76]	@ (57a760 <spr_noaccess@@Base+0x24590>)
│ │ │ │ +	cbnz	r2, 57a75a <spr_noaccess@@Base+0x2458a>
│ │ │ │ +	ldr	r3, [pc, #76]	@ (57a768 <spr_noaccess@@Base+0x24598>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r1, r3]
│ │ │ │ -	ldr	r3, [pc, #68]	@ (57a768 <spr_noaccess@@Base+0x24598>)
│ │ │ │ +	ldr	r3, [pc, #68]	@ (57a770 <spr_noaccess@@Base+0x245a0>)
│ │ │ │  	ldr.w	r3, [ip, r3]
│ │ │ │ -	ldr.w	ip, [pc, #68]	@ 57a76c <spr_noaccess@@Base+0x2459c>
│ │ │ │ +	ldr.w	ip, [pc, #68]	@ 57a774 <spr_noaccess@@Base+0x245a4>
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r3, r1
│ │ │ │  	add.w	r1, ip, #984	@ 0x3d8
│ │ │ │  	ldr.w	r0, [ip, #984]	@ 0x3d8
│ │ │ │  	bl	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	movs	r3, #3
│ │ │ │ @@ -1247720,39 +1247725,39 @@
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, pc}
│ │ │ │  	ldmia.w	sp!, {r4, lr}
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #6
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	adcs	r2, r4
│ │ │ │ +	adcs	r2, r3
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	lsls	r6, r7, #8
│ │ │ │ +	lsls	r6, r6, #8
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrb	r6, [r6, #23]
│ │ │ │ +	ldrb	r6, [r5, #23]
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	push	{r4, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4088]	@ 0xff8
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │ -	ldr.w	ip, [pc, #88]	@ 57a7dc <spr_noaccess@@Base+0x2460c>
│ │ │ │ +	ldr.w	ip, [pc, #88]	@ 57a7e4 <spr_noaccess@@Base+0x24614>
│ │ │ │  	add	ip, pc
│ │ │ │ -	cbnz	r2, 57a7ca <spr_noaccess@@Base+0x245fa>
│ │ │ │ -	ldr	r3, [pc, #76]	@ (57a7d8 <spr_noaccess@@Base+0x24608>)
│ │ │ │ +	cbnz	r2, 57a7d2 <spr_noaccess@@Base+0x24602>
│ │ │ │ +	ldr	r3, [pc, #76]	@ (57a7e0 <spr_noaccess@@Base+0x24610>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r1, r3]
│ │ │ │ -	ldr	r3, [pc, #68]	@ (57a7e0 <spr_noaccess@@Base+0x24610>)
│ │ │ │ +	ldr	r3, [pc, #68]	@ (57a7e8 <spr_noaccess@@Base+0x24618>)
│ │ │ │  	ldr.w	r3, [ip, r3]
│ │ │ │ -	ldr.w	ip, [pc, #68]	@ 57a7e4 <spr_noaccess@@Base+0x24614>
│ │ │ │ +	ldr.w	ip, [pc, #68]	@ 57a7ec <spr_noaccess@@Base+0x2461c>
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r3, r1
│ │ │ │  	addw	r1, ip, #1116	@ 0x45c
│ │ │ │  	ldr.w	r0, [ip, #1116]	@ 0x45c
│ │ │ │  	bl	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	movs	r3, #3
│ │ │ │ @@ -1247765,39 +1247770,39 @@
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, pc}
│ │ │ │  	ldmia.w	sp!, {r4, lr}
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #6
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	lsrs	r2, r5
│ │ │ │ +	lsrs	r2, r4
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	lsls	r6, r0, #7
│ │ │ │ +	lsls	r6, r7, #6
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrb	r6, [r7, #21]
│ │ │ │ +	ldrb	r6, [r6, #21]
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	push	{r4, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4088]	@ 0xff8
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │ -	ldr.w	ip, [pc, #88]	@ 57a854 <spr_noaccess@@Base+0x24684>
│ │ │ │ +	ldr.w	ip, [pc, #88]	@ 57a85c <spr_noaccess@@Base+0x2468c>
│ │ │ │  	add	ip, pc
│ │ │ │ -	cbnz	r2, 57a842 <spr_noaccess@@Base+0x24672>
│ │ │ │ -	ldr	r3, [pc, #76]	@ (57a850 <spr_noaccess@@Base+0x24680>)
│ │ │ │ +	cbnz	r2, 57a84a <spr_noaccess@@Base+0x2467a>
│ │ │ │ +	ldr	r3, [pc, #76]	@ (57a858 <spr_noaccess@@Base+0x24688>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r1, r3]
│ │ │ │ -	ldr	r3, [pc, #68]	@ (57a858 <spr_noaccess@@Base+0x24688>)
│ │ │ │ +	ldr	r3, [pc, #68]	@ (57a860 <spr_noaccess@@Base+0x24690>)
│ │ │ │  	ldr.w	r3, [ip, r3]
│ │ │ │ -	ldr.w	ip, [pc, #68]	@ 57a85c <spr_noaccess@@Base+0x2468c>
│ │ │ │ +	ldr.w	ip, [pc, #68]	@ 57a864 <spr_noaccess@@Base+0x24694>
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r3, r1
│ │ │ │  	add.w	r1, ip, #1248	@ 0x4e0
│ │ │ │  	ldr.w	r0, [ip, #1248]	@ 0x4e0
│ │ │ │  	bl	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	movs	r3, #3
│ │ │ │ @@ -1247810,39 +1247815,39 @@
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, pc}
│ │ │ │  	ldmia.w	sp!, {r4, lr}
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #6
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	eors	r2, r6
│ │ │ │ +	eors	r2, r5
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	lsls	r6, r1, #5
│ │ │ │ +	lsls	r6, r0, #5
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrb	r6, [r0, #20]
│ │ │ │ +	ldrb	r6, [r7, #19]
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	push	{r4, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4088]	@ 0xff8
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │ -	ldr.w	ip, [pc, #88]	@ 57a8cc <spr_noaccess@@Base+0x246fc>
│ │ │ │ +	ldr.w	ip, [pc, #88]	@ 57a8d4 <spr_noaccess@@Base+0x24704>
│ │ │ │  	add	ip, pc
│ │ │ │ -	cbnz	r2, 57a8ba <spr_noaccess@@Base+0x246ea>
│ │ │ │ -	ldr	r3, [pc, #76]	@ (57a8c8 <spr_noaccess@@Base+0x246f8>)
│ │ │ │ +	cbnz	r2, 57a8c2 <spr_noaccess@@Base+0x246f2>
│ │ │ │ +	ldr	r3, [pc, #76]	@ (57a8d0 <spr_noaccess@@Base+0x24700>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r1, r3]
│ │ │ │ -	ldr	r3, [pc, #68]	@ (57a8d0 <spr_noaccess@@Base+0x24700>)
│ │ │ │ +	ldr	r3, [pc, #68]	@ (57a8d8 <spr_noaccess@@Base+0x24708>)
│ │ │ │  	ldr.w	r3, [ip, r3]
│ │ │ │ -	ldr.w	ip, [pc, #68]	@ 57a8d4 <spr_noaccess@@Base+0x24704>
│ │ │ │ +	ldr.w	ip, [pc, #68]	@ 57a8dc <spr_noaccess@@Base+0x2470c>
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r3, r1
│ │ │ │  	addw	r1, ip, #1380	@ 0x564
│ │ │ │  	ldr.w	r0, [ip, #1380]	@ 0x564
│ │ │ │  	bl	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	movs	r3, #3
│ │ │ │ @@ -1247855,30 +1247860,30 @@
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, pc}
│ │ │ │  	ldmia.w	sp!, {r4, lr}
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #6
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	subs	r7, #250	@ 0xfa
│ │ │ │ +	subs	r7, #242	@ 0xf2
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	lsls	r6, r2, #3
│ │ │ │ +	lsls	r6, r1, #3
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrb	r6, [r1, #18]
│ │ │ │ +	ldrb	r6, [r0, #18]
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	mov	r4, r0
│ │ │ │  	sub	sp, #12
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r5, [pc, #252]	@ (57a9f0 <spr_noaccess@@Base+0x24820>)
│ │ │ │ +	ldr	r5, [pc, #252]	@ (57a9f8 <spr_noaccess@@Base+0x24828>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	movs	r2, #26
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	add	r5, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	bl	4ca8d0 <tcg_gen_shli_i32@@Base>
│ │ │ │ @@ -1247908,15 +1247913,15 @@
│ │ │ │  	ldrh.w	r3, [r4, #86]	@ 0x56
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	lsls	r2, r3, #31
│ │ │ │ -	bmi.n	57a97a <spr_noaccess@@Base+0x247aa>
│ │ │ │ +	bmi.n	57a982 <spr_noaccess@@Base+0x247b2>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1247958,35 +1247963,35 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r5, #128]	@ 0x80
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	stmia	r7!, {r3, r4, r6}
│ │ │ │ +	stmia	r7!, {r4, r6}
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │ -	ldr	r3, [pc, #296]	@ (57ab34 <spr_noaccess@@Base+0x24964>)
│ │ │ │ +	ldr	r3, [pc, #296]	@ (57ab3c <spr_noaccess@@Base+0x2496c>)
│ │ │ │  	sub	sp, #20
│ │ │ │  	add	r3, pc
│ │ │ │  	ubfx	r1, r2, #21, #5
│ │ │ │  	ubfx	r0, r2, #16, #5
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	ldr.w	r5, [r3, r0, lsl #2]
│ │ │ │  	mov	r9, r1
│ │ │ │  	ubfx	r1, r2, #11, #5
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	ubfx	r3, r2, #6, #5
│ │ │ │  	ubfx	r2, r2, #1, #5
│ │ │ │ -	cbnz	r3, 57aa9e <spr_noaccess@@Base+0x248ce>
│ │ │ │ +	cbnz	r3, 57aaa6 <spr_noaccess@@Base+0x248d6>
│ │ │ │  	rsb	r2, r2, #31
│ │ │ │  	mov.w	r3, #4294967295	@ 0xffffffff
│ │ │ │  	lsl.w	r8, r3, r2
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ @@ -1248010,35 +1248015,35 @@
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov	r2, r8
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │  	ldr	r3, [r6, #84]	@ 0x54
│ │ │ │  	lsls	r3, r3, #31
│ │ │ │ -	bmi.n	57aac0 <spr_noaccess@@Base+0x248f0>
│ │ │ │ +	bmi.n	57aac8 <spr_noaccess@@Base+0x248f8>
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │  	mov.w	r0, #4294967295	@ 0xffffffff
│ │ │ │  	cmp	r2, #31
│ │ │ │  	lsr.w	r8, r0, r3
│ │ │ │ -	beq.n	57aa3e <spr_noaccess@@Base+0x2486e>
│ │ │ │ +	beq.n	57aa46 <spr_noaccess@@Base+0x24876>
│ │ │ │  	lsrs	r0, r2
│ │ │ │  	cmp	r3, r2
│ │ │ │  	mov.w	r3, #4294967295	@ 0xffffffff
│ │ │ │  	it	ls
│ │ │ │  	movls	r3, #0
│ │ │ │  	eor.w	r2, r8, r0, lsr #1
│ │ │ │  	eor.w	r8, r2, r3
│ │ │ │ -	b.n	57aa3e <spr_noaccess@@Base+0x2486e>
│ │ │ │ +	b.n	57aa46 <spr_noaccess@@Base+0x24876>
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │ @@ -1248058,66 +1248063,66 @@
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r3, r7
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	mov	r1, r4
│ │ │ │  	movs	r0, #6
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │ -	ldr	r4, [pc, #44]	@ (57ab38 <spr_noaccess@@Base+0x24968>)
│ │ │ │ +	ldr	r4, [pc, #44]	@ (57ab40 <spr_noaccess@@Base+0x24970>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr.w	r1, [r4, #164]	@ 0xa4
│ │ │ │  	ldr.w	r0, [r4, #128]	@ 0x80
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	stmia	r6!, {r2, r6}
│ │ │ │ +	stmia	r6!, {r2, r3, r4, r5}
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	stmia	r5!, {r1, r2, r3, r4, r5}
│ │ │ │ +	stmia	r5!, {r1, r2, r4, r5}
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #24
│ │ │ │ -	ldr	r3, [pc, #316]	@ (57ac90 <spr_noaccess@@Base+0x24ac0>)
│ │ │ │ +	ldr	r3, [pc, #316]	@ (57ac98 <spr_noaccess@@Base+0x24ac8>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	lsls	r5, r1, #31
│ │ │ │ -	bmi.n	57ab74 <spr_noaccess@@Base+0x249a4>
│ │ │ │ +	bmi.n	57ab7c <spr_noaccess@@Base+0x249ac>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r0, r3, #7
│ │ │ │ -	bmi.n	57ac36 <spr_noaccess@@Base+0x24a66>
│ │ │ │ +	bmi.n	57ac3e <spr_noaccess@@Base+0x24a6e>
│ │ │ │  	ldr	r3, [r4, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #24
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldr.w	r2, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r2, r2, #12
│ │ │ │ -	bpl.n	57ab62 <spr_noaccess@@Base+0x24992>
│ │ │ │ +	bpl.n	57ab6a <spr_noaccess@@Base+0x2499a>
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	57ac7c <spr_noaccess@@Base+0x24aac>
│ │ │ │ +	beq.n	57ac84 <spr_noaccess@@Base+0x24ab4>
│ │ │ │  	strd	r1, r3, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [sp, #16]
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	ubfx	r2, r1, #16, #5
│ │ │ │ -	ldr	r1, [pc, #252]	@ (57ac94 <spr_noaccess@@Base+0x24ac4>)
│ │ │ │ +	ldr	r1, [pc, #252]	@ (57ac9c <spr_noaccess@@Base+0x24acc>)
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │ @@ -1248138,25 +1248143,25 @@
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldrb.w	r0, [r4, #85]	@ 0x55
│ │ │ │  	ubfx	r0, r0, #1, #1
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #172]	@ (57ac98 <spr_noaccess@@Base+0x24ac8>)
│ │ │ │ -	ldr	r3, [pc, #156]	@ (57ac8c <spr_noaccess@@Base+0x24abc>)
│ │ │ │ +	ldr	r2, [pc, #172]	@ (57aca0 <spr_noaccess@@Base+0x24ad0>)
│ │ │ │ +	ldr	r3, [pc, #156]	@ (57ac94 <spr_noaccess@@Base+0x24ac4>)
│ │ │ │  	add	r2, pc
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	ip, [r2, #152]	@ 0x98
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #152]	@ (57ac9c <spr_noaccess@@Base+0x24acc>)
│ │ │ │ +	ldr	r0, [pc, #152]	@ (57aca4 <spr_noaccess@@Base+0x24ad4>)
│ │ │ │  	adds	r3, r7, r2
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	add.w	r4, r8, r2
│ │ │ │  	add	r0, pc
│ │ │ │  	adds	r3, r6, r2
│ │ │ │  	add.w	r1, r0, #1512	@ 0x5e8
│ │ │ │  	add	r2, ip
│ │ │ │ @@ -1248168,15 +1248173,15 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldrb.w	r3, [r4, #109]	@ 0x6d
│ │ │ │ -	cbz	r3, 57ac7c <spr_noaccess@@Base+0x24aac>
│ │ │ │ +	cbz	r3, 57ac84 <spr_noaccess@@Base+0x24ab4>
│ │ │ │  	ubfx	r3, r1, #11, #5
│ │ │ │  	ubfx	r2, r1, #16, #5
│ │ │ │  	ubfx	r1, r1, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	movs	r4, #16
│ │ │ │ @@ -1248195,47 +1248200,47 @@
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #24
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	subs	r4, #140	@ 0x8c
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	subs	r4, #132	@ 0x84
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldc2l	0, cr0, [r8, #280]!	@ 0x118
│ │ │ │ +	ldc2l	0, cr0, [r0, #280]!	@ 0x118
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	stmia	r4!, {r1, r5, r6}
│ │ │ │ +	stmia	r4!, {r1, r3, r4, r6}
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldrb	r4, [r2, #4]
│ │ │ │ +	ldrb	r4, [r1, #4]
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r3, r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	mov	r4, r0
│ │ │ │ -	ldr	r5, [pc, #596]	@ (57af0c <spr_noaccess@@Base+0x24d3c>)
│ │ │ │ +	ldr	r5, [pc, #596]	@ (57af14 <spr_noaccess@@Base+0x24d44>)
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	57af00 <spr_noaccess@@Base+0x24d30>
│ │ │ │ +	beq.w	57af08 <spr_noaccess@@Base+0x24d38>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │  	ubfx	r2, r3, #8, #2
│ │ │ │  	cmp	r2, #2
│ │ │ │ -	beq.w	57ae1c <spr_noaccess@@Base+0x24c4c>
│ │ │ │ +	beq.w	57ae24 <spr_noaccess@@Base+0x24c54>
│ │ │ │  	cmp	r2, #3
│ │ │ │ -	beq.n	57ad5c <spr_noaccess@@Base+0x24b8c>
│ │ │ │ +	beq.n	57ad64 <spr_noaccess@@Base+0x24b94>
│ │ │ │  	cmp	r2, #1
│ │ │ │ -	beq.w	57ae5a <spr_noaccess@@Base+0x24c8a>
│ │ │ │ -	ldr	r2, [pc, #556]	@ (57af10 <spr_noaccess@@Base+0x24d40>)
│ │ │ │ +	beq.w	57ae62 <spr_noaccess@@Base+0x24c92>
│ │ │ │ +	ldr	r2, [pc, #556]	@ (57af18 <spr_noaccess@@Base+0x24d48>)
│ │ │ │  	mov	r0, r7
│ │ │ │  	ldr	r5, [r5, r2]
│ │ │ │  	lsls	r2, r3, #3
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	orrs	r3, r2
│ │ │ │  	movw	r2, #41640	@ 0xa2a8
│ │ │ │ @@ -1248270,15 +1248275,15 @@
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #428]	@ (57af10 <spr_noaccess@@Base+0x24d40>)
│ │ │ │ +	ldr	r2, [pc, #428]	@ (57af18 <spr_noaccess@@Base+0x24d48>)
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r8, r0
│ │ │ │  	mov	r0, r7
│ │ │ │  	movw	r9, #41640	@ 0xa2a8
│ │ │ │  	ldr	r5, [r5, r2]
│ │ │ │  	lsls	r2, r3, #3
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │ @@ -1248340,16 +1248345,16 @@
│ │ │ │  	movs	r2, #32
│ │ │ │  	movs	r3, #0
│ │ │ │  	bl	4cdff8 <tcg_gen_shri_i64@@Base>
│ │ │ │  	mov	r2, r8
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4cd9e4 <tcg_gen_or_i64@@Base>
│ │ │ │ -	b.n	57ad1e <spr_noaccess@@Base+0x24b4e>
│ │ │ │ -	ldr	r2, [pc, #240]	@ (57af10 <spr_noaccess@@Base+0x24d40>)
│ │ │ │ +	b.n	57ad26 <spr_noaccess@@Base+0x24b56>
│ │ │ │ +	ldr	r2, [pc, #240]	@ (57af18 <spr_noaccess@@Base+0x24d48>)
│ │ │ │  	mov	r0, r7
│ │ │ │  	ldr	r5, [r5, r2]
│ │ │ │  	lsls	r2, r3, #3
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	orrs	r2, r3
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │ @@ -1248362,17 +1248367,17 @@
│ │ │ │  	mov	r0, r6
│ │ │ │  	lsls	r3, r2, #4
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	add.w	r2, ip, r2, lsl #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	b.n	57ad1e <spr_noaccess@@Base+0x24b4e>
│ │ │ │ +	b.n	57ad26 <spr_noaccess@@Base+0x24b56>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #176]	@ (57af10 <spr_noaccess@@Base+0x24d40>)
│ │ │ │ +	ldr	r2, [pc, #176]	@ (57af18 <spr_noaccess@@Base+0x24d48>)
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	movw	r9, #41640	@ 0xa2a8
│ │ │ │  	mov	r8, r0
│ │ │ │  	mov	r0, r7
│ │ │ │  	ldr	r5, [r5, r2]
│ │ │ │  	lsls	r2, r3, #3
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │ @@ -1248424,47 +1248429,47 @@
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r0, r8
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	add.w	r2, r9, r2, lsl #4
│ │ │ │ -	b.n	57ae00 <spr_noaccess@@Base+0x24c30>
│ │ │ │ +	b.n	57ae08 <spr_noaccess@@Base+0x24c38>
│ │ │ │  	ldmia.w	sp!, {r3, r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldc2	0, cr0, [r4], {70}	@ 0x46
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	stc2	0, cr0, [ip], {70}	@ 0x46
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r5, [pc, #204]	@ (57aff4 <spr_noaccess@@Base+0x24e24>)
│ │ │ │ +	ldr	r5, [pc, #204]	@ (57affc <spr_noaccess@@Base+0x24e2c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	lsls	r3, r2, #31
│ │ │ │ -	bpl.n	57af40 <spr_noaccess@@Base+0x24d70>
│ │ │ │ +	bpl.n	57af48 <spr_noaccess@@Base+0x24d78>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	57afe0 <spr_noaccess@@Base+0x24e10>
│ │ │ │ +	beq.n	57afe8 <spr_noaccess@@Base+0x24e18>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │ -	ldr	r3, [pc, #160]	@ (57aff8 <spr_noaccess@@Base+0x24e28>)
│ │ │ │ +	ldr	r3, [pc, #160]	@ (57b000 <spr_noaccess@@Base+0x24e30>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	mov	r0, r7
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	add.w	ip, r3, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │ @@ -1248476,24 +1248481,24 @@
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add.w	ip, r3, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │ -	ldr	r1, [pc, #92]	@ (57aff0 <spr_noaccess@@Base+0x24e20>)
│ │ │ │ +	ldr	r1, [pc, #92]	@ (57aff8 <spr_noaccess@@Base+0x24e28>)
│ │ │ │  	ubfx	r2, r2, #23, #3
│ │ │ │ -	ldr	r0, [pc, #96]	@ (57affc <spr_noaccess@@Base+0x24e2c>)
│ │ │ │ +	ldr	r0, [pc, #96]	@ (57b004 <spr_noaccess@@Base+0x24e34>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	add.w	r3, r3, r2, lsl #2
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr.w	ip, [r3, #128]	@ 0x80
│ │ │ │ -	ldr	r3, [pc, #80]	@ (57b000 <spr_noaccess@@Base+0x24e30>)
│ │ │ │ +	ldr	r3, [pc, #80]	@ (57b008 <spr_noaccess@@Base+0x24e38>)
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	adds	r1, r6, r2
│ │ │ │  	adds	r4, r7, r2
│ │ │ │  	ldr	r3, [r5, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	addw	r1, r0, #1644	@ 0x66c
│ │ │ │ @@ -1248510,50 +1248515,50 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	subs	r0, #226	@ 0xe2
│ │ │ │ +	subs	r0, #218	@ 0xda
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfa220046
│ │ │ │ -	stmia	r0!, {r4, r5, r6, r7}
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfa1a0046
│ │ │ │ +	stmia	r0!, {r3, r5, r6, r7}
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	strb	r2, [r7, #21]
│ │ │ │ +	strb	r2, [r6, #21]
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r5, [pc, #204]	@ (57b0e4 <spr_noaccess@@Base+0x24f14>)
│ │ │ │ +	ldr	r5, [pc, #204]	@ (57b0ec <spr_noaccess@@Base+0x24f1c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	lsls	r3, r2, #31
│ │ │ │ -	bpl.n	57b030 <spr_noaccess@@Base+0x24e60>
│ │ │ │ +	bpl.n	57b038 <spr_noaccess@@Base+0x24e68>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	57b0d0 <spr_noaccess@@Base+0x24f00>
│ │ │ │ +	beq.n	57b0d8 <spr_noaccess@@Base+0x24f08>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │ -	ldr	r3, [pc, #160]	@ (57b0e8 <spr_noaccess@@Base+0x24f18>)
│ │ │ │ +	ldr	r3, [pc, #160]	@ (57b0f0 <spr_noaccess@@Base+0x24f20>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	mov	r0, r7
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	add.w	ip, r3, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │ @@ -1248565,24 +1248570,24 @@
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add.w	ip, r3, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │ -	ldr	r1, [pc, #92]	@ (57b0e0 <spr_noaccess@@Base+0x24f10>)
│ │ │ │ +	ldr	r1, [pc, #92]	@ (57b0e8 <spr_noaccess@@Base+0x24f18>)
│ │ │ │  	ubfx	r2, r2, #23, #3
│ │ │ │ -	ldr	r0, [pc, #96]	@ (57b0ec <spr_noaccess@@Base+0x24f1c>)
│ │ │ │ +	ldr	r0, [pc, #96]	@ (57b0f4 <spr_noaccess@@Base+0x24f24>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	add.w	r3, r3, r2, lsl #2
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr.w	ip, [r3, #128]	@ 0x80
│ │ │ │ -	ldr	r3, [pc, #80]	@ (57b0f0 <spr_noaccess@@Base+0x24f20>)
│ │ │ │ +	ldr	r3, [pc, #80]	@ (57b0f8 <spr_noaccess@@Base+0x24f28>)
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	adds	r1, r6, r2
│ │ │ │  	adds	r4, r7, r2
│ │ │ │  	ldr	r3, [r5, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	add.w	r1, r0, #1776	@ 0x6f0
│ │ │ │ @@ -1248599,50 +1248604,50 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	adds	r7, #242	@ 0xf2
│ │ │ │ +	adds	r7, #234	@ 0xea
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldrsh.w	r0, [r2, r6]
│ │ │ │ -	stmia	r0!, {}
│ │ │ │ -	lsls	r1, r3, #1
│ │ │ │ -	strb	r2, [r1, #18]
│ │ │ │ +	vld4.16	{d0-d3}, [sl], r6
│ │ │ │ +	it	<und>
│ │ │ │ +	lsl<und>	r1, r3, #1
│ │ │ │ +	strb	r2, [r0, #18]
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r5, [pc, #204]	@ (57b1d4 <spr_noaccess@@Base+0x25004>)
│ │ │ │ +	ldr	r5, [pc, #204]	@ (57b1dc <spr_noaccess@@Base+0x2500c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	lsls	r3, r2, #31
│ │ │ │ -	bpl.n	57b120 <spr_noaccess@@Base+0x24f50>
│ │ │ │ +	bpl.n	57b128 <spr_noaccess@@Base+0x24f58>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	57b1c0 <spr_noaccess@@Base+0x24ff0>
│ │ │ │ +	beq.n	57b1c8 <spr_noaccess@@Base+0x24ff8>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │ -	ldr	r3, [pc, #160]	@ (57b1d8 <spr_noaccess@@Base+0x25008>)
│ │ │ │ +	ldr	r3, [pc, #160]	@ (57b1e0 <spr_noaccess@@Base+0x25010>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	mov	r0, r7
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	add.w	ip, r3, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │ @@ -1248654,24 +1248659,24 @@
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add.w	ip, r3, r2, lsl #2
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, #188]	@ 0xbc
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │ -	ldr	r1, [pc, #92]	@ (57b1d0 <spr_noaccess@@Base+0x25000>)
│ │ │ │ +	ldr	r1, [pc, #92]	@ (57b1d8 <spr_noaccess@@Base+0x25008>)
│ │ │ │  	ubfx	r2, r2, #23, #3
│ │ │ │ -	ldr	r0, [pc, #96]	@ (57b1dc <spr_noaccess@@Base+0x2500c>)
│ │ │ │ +	ldr	r0, [pc, #96]	@ (57b1e4 <spr_noaccess@@Base+0x25014>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	add.w	r3, r3, r2, lsl #2
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr.w	ip, [r3, #128]	@ 0x80
│ │ │ │ -	ldr	r3, [pc, #80]	@ (57b1e0 <spr_noaccess@@Base+0x25010>)
│ │ │ │ +	ldr	r3, [pc, #80]	@ (57b1e8 <spr_noaccess@@Base+0x25018>)
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	adds	r1, r6, r2
│ │ │ │  	adds	r4, r7, r2
│ │ │ │  	ldr	r3, [r5, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	addw	r1, r0, #1908	@ 0x774
│ │ │ │ @@ -1248688,42 +1248693,42 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	adds	r7, #2
│ │ │ │ +	adds	r6, #250	@ 0xfa
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	str.w	r0, [r2, r6]
│ │ │ │ -	yield
│ │ │ │ -	lsls	r1, r3, #1
│ │ │ │ -	strb	r2, [r3, #14]
│ │ │ │ +	ldrh.w	r0, [sl, r6]
│ │ │ │ +	it	eq
│ │ │ │ +	lsleq	r1, r3, #1
│ │ │ │ +	strb	r2, [r2, #14]
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r3, r2, #31
│ │ │ │ -	bpl.n	57b208 <spr_noaccess@@Base+0x25038>
│ │ │ │ +	bpl.n	57b210 <spr_noaccess@@Base+0x25040>
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │ -	cbz	r2, 57b282 <spr_noaccess@@Base+0x250b2>
│ │ │ │ +	cbz	r2, 57b28a <spr_noaccess@@Base+0x250ba>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r5, [pc, #124]	@ (57b290 <spr_noaccess@@Base+0x250c0>)
│ │ │ │ +	ldr	r5, [pc, #124]	@ (57b298 <spr_noaccess@@Base+0x250c8>)
│ │ │ │  	ldrh.w	r3, [r4, #86]	@ 0x56
│ │ │ │  	mov	r6, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │ @@ -1248753,36 +1248758,36 @@
│ │ │ │  	add.w	r5, r5, r3, lsl #2
│ │ │ │  	ldr.w	r0, [r5, #188]	@ 0xbc
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	movs	r1, #32
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	bkpt	0x0036
│ │ │ │ +	bkpt	0x002e
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r3, r2, #31
│ │ │ │ -	bpl.n	57b2b8 <spr_noaccess@@Base+0x250e8>
│ │ │ │ +	bpl.n	57b2c0 <spr_noaccess@@Base+0x250f0>
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │ -	cbz	r2, 57b332 <spr_noaccess@@Base+0x25162>
│ │ │ │ +	cbz	r2, 57b33a <spr_noaccess@@Base+0x2516a>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r5, [pc, #120]	@ (57b340 <spr_noaccess@@Base+0x25170>)
│ │ │ │ +	ldr	r5, [pc, #120]	@ (57b348 <spr_noaccess@@Base+0x25178>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │  	mov	r1, r6
│ │ │ │ @@ -1248811,36 +1248816,36 @@
│ │ │ │  	add.w	r5, r5, r3, lsl #2
│ │ │ │  	ldr.w	r0, [r5, #188]	@ 0xbc
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	movs	r1, #32
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	pop	{r3, r7, pc}
│ │ │ │ +	pop	{r7, pc}
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r3, r2, #31
│ │ │ │ -	bpl.n	57b368 <spr_noaccess@@Base+0x25198>
│ │ │ │ +	bpl.n	57b370 <spr_noaccess@@Base+0x251a0>
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │ -	cbz	r2, 57b3e2 <spr_noaccess@@Base+0x25212>
│ │ │ │ +	cbz	r2, 57b3ea <spr_noaccess@@Base+0x2521a>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r5, [pc, #120]	@ (57b3f0 <spr_noaccess@@Base+0x25220>)
│ │ │ │ +	ldr	r5, [pc, #120]	@ (57b3f8 <spr_noaccess@@Base+0x25228>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldrh.w	r2, [r4, #86]	@ 0x56
│ │ │ │  	mov	r1, r6
│ │ │ │ @@ -1248869,48 +1248874,48 @@
│ │ │ │  	add.w	r5, r5, r3, lsl #2
│ │ │ │  	ldr.w	r0, [r5, #188]	@ 0xbc
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	movs	r1, #32
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	pop	{r3, r4, r6, r7}
│ │ │ │ +	pop	{r4, r6, r7}
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │ -	ldr	r1, [pc, #320]	@ (57b544 <spr_noaccess@@Base+0x25374>)
│ │ │ │ +	ldr	r1, [pc, #320]	@ (57b54c <spr_noaccess@@Base+0x2537c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	sub	sp, #20
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	add	r1, pc
│ │ │ │  	and.w	r3, r3, #16384	@ 0x4000
│ │ │ │  	ands.w	r0, r2, #1
│ │ │ │ -	bne.n	57b430 <spr_noaccess@@Base+0x25260>
│ │ │ │ +	bne.n	57b438 <spr_noaccess@@Base+0x25268>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	57b4ac <spr_noaccess@@Base+0x252dc>
│ │ │ │ +	bne.n	57b4b4 <spr_noaccess@@Base+0x252e4>
│ │ │ │  	ldr	r3, [r4, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57b41e <spr_noaccess@@Base+0x2524e>
│ │ │ │ +	beq.n	57b426 <spr_noaccess@@Base+0x25256>
│ │ │ │  	ldrb.w	r3, [r4, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57b52a <spr_noaccess@@Base+0x2535a>
│ │ │ │ +	beq.n	57b532 <spr_noaccess@@Base+0x25362>
│ │ │ │  	strd	r2, r1, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #256]	@ (57b548 <spr_noaccess@@Base+0x25378>)
│ │ │ │ +	ldr	r3, [pc, #256]	@ (57b550 <spr_noaccess@@Base+0x25380>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1248920,17 +1248925,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #196]	@ (57b53c <spr_noaccess@@Base+0x2536c>)
│ │ │ │ +	ldr	r3, [pc, #196]	@ (57b544 <spr_noaccess@@Base+0x25374>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #204]	@ (57b54c <spr_noaccess@@Base+0x2537c>)
│ │ │ │ +	ldr	r1, [pc, #204]	@ (57b554 <spr_noaccess@@Base+0x25384>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	addw	r1, r1, #2172	@ 0x87c
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ @@ -1248944,19 +1248949,19 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldrb.w	r3, [r4, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57b52a <spr_noaccess@@Base+0x2535a>
│ │ │ │ +	beq.n	57b532 <spr_noaccess@@Base+0x25362>
│ │ │ │  	strd	r2, r1, [sp, #8]
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #136]	@ (57b548 <spr_noaccess@@Base+0x25378>)
│ │ │ │ +	ldr	r3, [pc, #136]	@ (57b550 <spr_noaccess@@Base+0x25380>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1248966,24 +1248971,24 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #76]	@ (57b540 <spr_noaccess@@Base+0x25370>)
│ │ │ │ +	ldr	r3, [pc, #76]	@ (57b548 <spr_noaccess@@Base+0x25378>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	mov	r2, r7
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #72]	@ (57b550 <spr_noaccess@@Base+0x25380>)
│ │ │ │ +	ldr	r0, [pc, #72]	@ (57b558 <spr_noaccess@@Base+0x25388>)
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #2040	@ 0x7f8
│ │ │ │  	ldr.w	r0, [r0, #2040]	@ 0x7f8
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r0, #0
│ │ │ │ @@ -1248994,57 +1248999,57 @@
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	adds	r3, #254	@ 0xfe
│ │ │ │ +	adds	r3, #246	@ 0xf6
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	adds	r3, #132	@ 0x84
│ │ │ │ +	adds	r3, #124	@ 0x7c
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf53e0046
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf5360046
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strb	r6, [r3, #2]
│ │ │ │ +	strb	r6, [r2, #2]
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	strb	r0, [r3, #0]
│ │ │ │ +	strb	r0, [r2, #0]
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │ -	ldr	r1, [pc, #320]	@ (57b6a4 <spr_noaccess@@Base+0x254d4>)
│ │ │ │ +	ldr	r1, [pc, #320]	@ (57b6ac <spr_noaccess@@Base+0x254dc>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	sub	sp, #20
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	add	r1, pc
│ │ │ │  	and.w	r3, r3, #16384	@ 0x4000
│ │ │ │  	ands.w	r0, r2, #1
│ │ │ │ -	bne.n	57b590 <spr_noaccess@@Base+0x253c0>
│ │ │ │ +	bne.n	57b598 <spr_noaccess@@Base+0x253c8>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	57b60c <spr_noaccess@@Base+0x2543c>
│ │ │ │ +	bne.n	57b614 <spr_noaccess@@Base+0x25444>
│ │ │ │  	ldr	r3, [r4, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57b57e <spr_noaccess@@Base+0x253ae>
│ │ │ │ +	beq.n	57b586 <spr_noaccess@@Base+0x253b6>
│ │ │ │  	ldrb.w	r3, [r4, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57b68a <spr_noaccess@@Base+0x254ba>
│ │ │ │ +	beq.n	57b692 <spr_noaccess@@Base+0x254c2>
│ │ │ │  	strd	r2, r1, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #256]	@ (57b6a8 <spr_noaccess@@Base+0x254d8>)
│ │ │ │ +	ldr	r3, [pc, #256]	@ (57b6b0 <spr_noaccess@@Base+0x254e0>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1249054,17 +1249059,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #196]	@ (57b69c <spr_noaccess@@Base+0x254cc>)
│ │ │ │ +	ldr	r3, [pc, #196]	@ (57b6a4 <spr_noaccess@@Base+0x254d4>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #204]	@ (57b6ac <spr_noaccess@@Base+0x254dc>)
│ │ │ │ +	ldr	r1, [pc, #204]	@ (57b6b4 <spr_noaccess@@Base+0x254e4>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	addw	r1, r1, #2436	@ 0x984
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ @@ -1249078,19 +1249083,19 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldrb.w	r3, [r4, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57b68a <spr_noaccess@@Base+0x254ba>
│ │ │ │ +	beq.n	57b692 <spr_noaccess@@Base+0x254c2>
│ │ │ │  	strd	r2, r1, [sp, #8]
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #136]	@ (57b6a8 <spr_noaccess@@Base+0x254d8>)
│ │ │ │ +	ldr	r3, [pc, #136]	@ (57b6b0 <spr_noaccess@@Base+0x254e0>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1249100,24 +1249105,24 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #76]	@ (57b6a0 <spr_noaccess@@Base+0x254d0>)
│ │ │ │ +	ldr	r3, [pc, #76]	@ (57b6a8 <spr_noaccess@@Base+0x254d8>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	mov	r2, r7
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #72]	@ (57b6b0 <spr_noaccess@@Base+0x254e0>)
│ │ │ │ +	ldr	r0, [pc, #72]	@ (57b6b8 <spr_noaccess@@Base+0x254e8>)
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #2304	@ 0x900
│ │ │ │  	ldr.w	r0, [r0, #2304]	@ 0x900
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r0, #0
│ │ │ │ @@ -1249128,57 +1249133,57 @@
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	adds	r2, #158	@ 0x9e
│ │ │ │ +	adds	r2, #150	@ 0x96
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	adds	r2, #36	@ 0x24
│ │ │ │ +	adds	r2, #28
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf3de0046
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf3d60046
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r6, [r7, #112]	@ 0x70
│ │ │ │ +	ldr	r6, [r6, #112]	@ 0x70
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	ldr	r0, [r7, #104]	@ 0x68
│ │ │ │ +	ldr	r0, [r6, #104]	@ 0x68
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r5, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r1, [pc, #296]	@ (57b7f0 <spr_noaccess@@Base+0x25620>)
│ │ │ │ +	ldr	r1, [pc, #296]	@ (57b7f8 <spr_noaccess@@Base+0x25628>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	add	r1, pc
│ │ │ │  	lsls	r2, r5, #31
│ │ │ │  	and.w	r3, r3, #16384	@ 0x4000
│ │ │ │ -	bmi.n	57b6ee <spr_noaccess@@Base+0x2551e>
│ │ │ │ +	bmi.n	57b6f6 <spr_noaccess@@Base+0x25526>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	57b766 <spr_noaccess@@Base+0x25596>
│ │ │ │ +	bne.n	57b76e <spr_noaccess@@Base+0x2559e>
│ │ │ │  	ldr	r3, [r4, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57b6dc <spr_noaccess@@Base+0x2550c>
│ │ │ │ +	beq.n	57b6e4 <spr_noaccess@@Base+0x25514>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57b7da <spr_noaccess@@Base+0x2560a>
│ │ │ │ +	beq.n	57b7e2 <spr_noaccess@@Base+0x25612>
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #240]	@ (57b7f4 <spr_noaccess@@Base+0x25624>)
│ │ │ │ +	ldr	r3, [pc, #240]	@ (57b7fc <spr_noaccess@@Base+0x2562c>)
│ │ │ │  	ubfx	r2, r5, #11, #5
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r6, [r1, r3]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │ @@ -1249187,17 +1249192,17 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #184]	@ (57b7ec <spr_noaccess@@Base+0x2561c>)
│ │ │ │ +	ldr	r3, [pc, #184]	@ (57b7f4 <spr_noaccess@@Base+0x25624>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #192]	@ (57b7f8 <spr_noaccess@@Base+0x25628>)
│ │ │ │ +	ldr	r1, [pc, #192]	@ (57b800 <spr_noaccess@@Base+0x25630>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	addw	r1, r1, #2568	@ 0xa08
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ @@ -1249210,23 +1249215,23 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │ -	cbz	r3, 57b7da <spr_noaccess@@Base+0x2560a>
│ │ │ │ +	cbz	r3, 57b7e2 <spr_noaccess@@Base+0x25612>
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ubfx	r3, r5, #11, #5
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	ubfx	r5, r5, #21, #5
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r7, r3, #4
│ │ │ │ -	ldr	r3, [pc, #112]	@ (57b7f4 <spr_noaccess@@Base+0x25624>)
│ │ │ │ +	ldr	r3, [pc, #112]	@ (57b7fc <spr_noaccess@@Base+0x2562c>)
│ │ │ │  	add.w	r2, r7, #41984	@ 0xa400
│ │ │ │  	lsls	r5, r5, #4
│ │ │ │  	adds	r2, #168	@ 0xa8
│ │ │ │  	ldr	r6, [r1, r3]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	movs	r3, #0
│ │ │ │ @@ -1249257,63 +1249262,63 @@
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	adds	r1, #68	@ 0x44
│ │ │ │ +	adds	r1, #60	@ 0x3c
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf27e0046
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf2760046
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r4, [r4, #92]	@ 0x5c
│ │ │ │ +	ldr	r4, [r3, #92]	@ 0x5c
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │ -	ldr	r7, [pc, #308]	@ (57b944 <spr_noaccess@@Base+0x25774>)
│ │ │ │ +	ldr	r7, [pc, #308]	@ (57b94c <spr_noaccess@@Base+0x2577c>)
│ │ │ │  	sub	sp, #28
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	add	r7, pc
│ │ │ │  	and.w	r3, r3, #524288	@ 0x80000
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57b8fc <spr_noaccess@@Base+0x2572c>
│ │ │ │ +	beq.n	57b904 <spr_noaccess@@Base+0x25734>
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r6, r1
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	57b930 <spr_noaccess@@Base+0x25760>
│ │ │ │ +	beq.w	57b938 <spr_noaccess@@Base+0x25768>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrb.w	r3, [r4, #93]	@ 0x5d
│ │ │ │  	mov	r9, r0
│ │ │ │ -	cbz	r3, 57b844 <spr_noaccess@@Base+0x25674>
│ │ │ │ +	cbz	r3, 57b84c <spr_noaccess@@Base+0x2567c>
│ │ │ │  	ldr	r3, [r4, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	bne.n	57b90e <spr_noaccess@@Base+0x2573e>
│ │ │ │ -	ldr	r3, [pc, #256]	@ (57b948 <spr_noaccess@@Base+0x25778>)
│ │ │ │ +	bne.n	57b916 <spr_noaccess@@Base+0x25746>
│ │ │ │ +	ldr	r3, [pc, #256]	@ (57b950 <spr_noaccess@@Base+0x25780>)
│ │ │ │  	ldr	r2, [r6, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r1, [r6, #4]
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	ldr.w	r2, [r3, r2, lsl #2]
│ │ │ │  	strd	r2, r3, [sp, #16]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrd	r1, r2, [sp, #12]
│ │ │ │  	mov	r5, r0
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	bne.n	57b8f0 <spr_noaccess@@Base+0x25720>
│ │ │ │ +	bne.n	57b8f8 <spr_noaccess@@Base+0x25728>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #208]	@ (57b93c <spr_noaccess@@Base+0x2576c>)
│ │ │ │ +	ldr	r3, [pc, #208]	@ (57b944 <spr_noaccess@@Base+0x25774>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	mov	r0, r8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r2, r3]
│ │ │ │  	movs	r3, #0
│ │ │ │ @@ -1249322,30 +1249327,30 @@
│ │ │ │  	add	r1, r5
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	bl	4d6134 <tcg_gen_qemu_ld_i64_chk@@Base>
│ │ │ │  	movs	r2, #8
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #172]	@ (57b940 <spr_noaccess@@Base+0x25770>)
│ │ │ │ +	ldr	r3, [pc, #172]	@ (57b948 <spr_noaccess@@Base+0x25778>)
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	mov	r0, r9
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r2, r3]
│ │ │ │  	movs	r3, #0
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	movs	r3, #19
│ │ │ │  	add	r1, r5
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	bl	4d6134 <tcg_gen_qemu_ld_i64_chk@@Base>
│ │ │ │  	ldrb.w	r3, [r4, #91]	@ 0x5b
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	57b922 <spr_noaccess@@Base+0x25752>
│ │ │ │ -	ldr	r3, [pc, #148]	@ (57b94c <spr_noaccess@@Base+0x2577c>)
│ │ │ │ +	bne.n	57b92a <spr_noaccess@@Base+0x2575a>
│ │ │ │ +	ldr	r3, [pc, #148]	@ (57b954 <spr_noaccess@@Base+0x25784>)
│ │ │ │  	mov	r0, r8
│ │ │ │  	ldr	r2, [r6, #0]
│ │ │ │  	ldr	r4, [r7, r3]
│ │ │ │  	movw	r3, #41640	@ 0xa2a8
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ @@ -1249362,100 +1249367,100 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	57b86a <spr_noaccess@@Base+0x2569a>
│ │ │ │ +	b.n	57b872 <spr_noaccess@@Base+0x256a2>
│ │ │ │  	mov	r0, r3
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │ -	ldr	r3, [pc, #64]	@ (57b950 <spr_noaccess@@Base+0x25780>)
│ │ │ │ +	ldr	r3, [pc, #64]	@ (57b958 <spr_noaccess@@Base+0x25788>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	b.n	57b844 <spr_noaccess@@Base+0x25674>
│ │ │ │ +	b.n	57b84c <spr_noaccess@@Base+0x2567c>
│ │ │ │  	mov	r3, r9
│ │ │ │  	mov	r2, r8
│ │ │ │  	mov	r1, r9
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	559a30 <spr_noaccess@@Base+0x3860>
│ │ │ │ -	b.n	57b8b4 <spr_noaccess@@Base+0x256e4>
│ │ │ │ +	b.n	57b8bc <spr_noaccess@@Base+0x256ec>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	57b8da <spr_noaccess@@Base+0x2570a>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	57b8e2 <spr_noaccess@@Base+0x25712>
│ │ │ │  	nop
│ │ │ │ -	adds	r0, #10
│ │ │ │ +	adds	r0, #2
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	cmp	r7, #228	@ 0xe4
│ │ │ │ +	cmp	r7, #220	@ 0xdc
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf1380046
│ │ │ │ -			@ <UNDEFINED> instruction: 0xb808
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf1300046
│ │ │ │ +			@ <UNDEFINED> instruction: 0xb800
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -			@ <UNDEFINED> instruction: 0xb73e
│ │ │ │ +			@ <UNDEFINED> instruction: 0xb736
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57ba6e <spr_noaccess@@Base+0x2589e>
│ │ │ │ +	beq.n	57ba76 <spr_noaccess@@Base+0x258a6>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 57b98e <spr_noaccess@@Base+0x257be>
│ │ │ │ +	cbz	r3, 57b996 <spr_noaccess@@Base+0x257c6>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	57b98e <spr_noaccess@@Base+0x257be>
│ │ │ │ -	ldr	r3, [pc, #260]	@ (57ba84 <spr_noaccess@@Base+0x258b4>)
│ │ │ │ +	beq.n	57b996 <spr_noaccess@@Base+0x257c6>
│ │ │ │ +	ldr	r3, [pc, #260]	@ (57ba8c <spr_noaccess@@Base+0x258bc>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r1, r3, #16, #5
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	lsls	r6, r3, #31
│ │ │ │ -	bmi.n	57ba4a <spr_noaccess@@Base+0x2587a>
│ │ │ │ -	ldr	r6, [pc, #228]	@ (57ba88 <spr_noaccess@@Base+0x258b8>)
│ │ │ │ +	bmi.n	57ba52 <spr_noaccess@@Base+0x25882>
│ │ │ │ +	ldr	r6, [pc, #228]	@ (57ba90 <spr_noaccess@@Base+0x258c0>)
│ │ │ │  	tst.w	r3, #2031616	@ 0x1f0000
│ │ │ │  	add	r6, pc
│ │ │ │  	ldr.w	r2, [r6, r2, lsl #2]
│ │ │ │ -	bne.n	57ba56 <spr_noaccess@@Base+0x25886>
│ │ │ │ +	bne.n	57ba5e <spr_noaccess@@Base+0x2588e>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r6, [pc, #204]	@ (57ba8c <spr_noaccess@@Base+0x258bc>)
│ │ │ │ +	ldr	r6, [pc, #204]	@ (57ba94 <spr_noaccess@@Base+0x258c4>)
│ │ │ │  	movs	r2, #16
│ │ │ │  	mov	r7, r0
│ │ │ │  	mrc	15, 0, r9, cr13, cr0, {3}
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r6, pc
│ │ │ │  	mov.w	r8, #0
│ │ │ │  	add.w	r3, r6, r3, lsl #2
│ │ │ │  	ldr.w	r1, [r3, #188]	@ 0xbc
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #156]	@ (57ba7c <spr_noaccess@@Base+0x258ac>)
│ │ │ │ +	ldr	r2, [pc, #156]	@ (57ba84 <spr_noaccess@@Base+0x258b4>)
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	mov	r0, r7
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	orr.w	r3, r3, #1
│ │ │ │  	ldr.w	r1, [r9, r2]
│ │ │ │  	str.w	r8, [sp]
│ │ │ │ @@ -1249468,15 +1249473,15 @@
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r0, r7
│ │ │ │  	movs	r2, #16
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr.w	r1, [r6, r3, lsl #2]
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #104]	@ (57ba80 <spr_noaccess@@Base+0x258b0>)
│ │ │ │ +	ldr	r3, [pc, #104]	@ (57ba88 <spr_noaccess@@Base+0x258b8>)
│ │ │ │  	mov	r0, r7
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [r9, r3]
│ │ │ │  	str.w	r8, [sp]
│ │ │ │  	add	r1, r5
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │ @@ -1249488,88 +1249493,88 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │  	lsls	r2, r2, #2
│ │ │ │ -	cbnz	r1, 57ba60 <spr_noaccess@@Base+0x25890>
│ │ │ │ +	cbnz	r1, 57ba68 <spr_noaccess@@Base+0x25898>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	57b9b6 <spr_noaccess@@Base+0x257e6>
│ │ │ │ +	b.n	57b9be <spr_noaccess@@Base+0x257ee>
│ │ │ │  	ldr.w	r1, [r6, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	57b9b6 <spr_noaccess@@Base+0x257e6>
│ │ │ │ -	ldr	r3, [pc, #44]	@ (57ba90 <spr_noaccess@@Base+0x258c0>)
│ │ │ │ +	b.n	57b9be <spr_noaccess@@Base+0x257ee>
│ │ │ │ +	ldr	r3, [pc, #44]	@ (57ba98 <spr_noaccess@@Base+0x258c8>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	b.n	57b9b6 <spr_noaccess@@Base+0x257e6>
│ │ │ │ +	b.n	57b9be <spr_noaccess@@Base+0x257ee>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	cmp	r6, #154	@ 0x9a
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	cmp	r6, #146	@ 0x92
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	cmp	r6, #98	@ 0x62
│ │ │ │ +	cmp	r6, #90	@ 0x5a
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xb6d0
│ │ │ │ +			@ <UNDEFINED> instruction: 0xb6c8
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xb6a8
│ │ │ │ +			@ <UNDEFINED> instruction: 0xb6a0
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xb686
│ │ │ │ +			@ <UNDEFINED> instruction: 0xb67e
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	push	{r1, r2, r3, r5, r6, r7, lr}
│ │ │ │ +	push	{r1, r2, r5, r6, r7, lr}
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57bb9a <spr_noaccess@@Base+0x259ca>
│ │ │ │ +	beq.n	57bba2 <spr_noaccess@@Base+0x259d2>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 57bace <spr_noaccess@@Base+0x258fe>
│ │ │ │ +	cbz	r3, 57bad6 <spr_noaccess@@Base+0x25906>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	57bace <spr_noaccess@@Base+0x258fe>
│ │ │ │ -	ldr	r3, [pc, #240]	@ (57bbb0 <spr_noaccess@@Base+0x259e0>)
│ │ │ │ +	beq.n	57bad6 <spr_noaccess@@Base+0x25906>
│ │ │ │ +	ldr	r3, [pc, #240]	@ (57bbb8 <spr_noaccess@@Base+0x259e8>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r1, r3, #16, #5
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	lsls	r6, r3, #31
│ │ │ │ -	bmi.n	57bb76 <spr_noaccess@@Base+0x259a6>
│ │ │ │ -	ldr	r6, [pc, #208]	@ (57bbb4 <spr_noaccess@@Base+0x259e4>)
│ │ │ │ +	bmi.n	57bb7e <spr_noaccess@@Base+0x259ae>
│ │ │ │ +	ldr	r6, [pc, #208]	@ (57bbbc <spr_noaccess@@Base+0x259ec>)
│ │ │ │  	tst.w	r3, #2031616	@ 0x1f0000
│ │ │ │  	add	r6, pc
│ │ │ │  	ldr.w	r2, [r6, r2, lsl #2]
│ │ │ │ -	bne.n	57bb82 <spr_noaccess@@Base+0x259b2>
│ │ │ │ +	bne.n	57bb8a <spr_noaccess@@Base+0x259ba>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #172]	@ (57bba8 <spr_noaccess@@Base+0x259d8>)
│ │ │ │ +	ldr	r2, [pc, #172]	@ (57bbb0 <spr_noaccess@@Base+0x259e0>)
│ │ │ │  	mrc	15, 0, r8, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	movs	r7, #0
│ │ │ │  	orr.w	r3, r3, #1
│ │ │ │  	mov	r6, r0
│ │ │ │ -	ldr.w	r9, [pc, #168]	@ 57bbb8 <spr_noaccess@@Base+0x259e8>
│ │ │ │ +	ldr.w	r9, [pc, #168]	@ 57bbc0 <spr_noaccess@@Base+0x259f0>
│ │ │ │  	ldr.w	r1, [r8, r2]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	add	r9, pc
│ │ │ │  	add	r1, r5
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	bl	4d612c <tcg_gen_qemu_ld_i32_chk@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ @@ -1249579,15 +1249584,15 @@
│ │ │ │  	add.w	r3, r9, r3, lsl #2
│ │ │ │  	ldr.w	r0, [r3, #188]	@ 0xbc
│ │ │ │  	bl	4ca8d0 <tcg_gen_shli_i32@@Base>
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	movs	r2, #2
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #104]	@ (57bbac <spr_noaccess@@Base+0x259dc>)
│ │ │ │ +	ldr	r3, [pc, #104]	@ (57bbb4 <spr_noaccess@@Base+0x259e4>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [r8, r3]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	add	r1, r5
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │ @@ -1249599,76 +1249604,76 @@
│ │ │ │  	mov	r1, r6
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr.w	r0, [r9, r3, lsl #2]
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca8d0 <tcg_gen_shli_i32@@Base>
│ │ │ │  	lsls	r2, r2, #2
│ │ │ │ -	cbnz	r1, 57bb8c <spr_noaccess@@Base+0x259bc>
│ │ │ │ +	cbnz	r1, 57bb94 <spr_noaccess@@Base+0x259c4>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	57baf6 <spr_noaccess@@Base+0x25926>
│ │ │ │ +	b.n	57bafe <spr_noaccess@@Base+0x2592e>
│ │ │ │  	ldr.w	r1, [r6, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	57baf6 <spr_noaccess@@Base+0x25926>
│ │ │ │ -	ldr	r3, [pc, #44]	@ (57bbbc <spr_noaccess@@Base+0x259ec>)
│ │ │ │ +	b.n	57bafe <spr_noaccess@@Base+0x2592e>
│ │ │ │ +	ldr	r3, [pc, #44]	@ (57bbc4 <spr_noaccess@@Base+0x259f4>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	b.n	57baf6 <spr_noaccess@@Base+0x25926>
│ │ │ │ +	b.n	57bafe <spr_noaccess@@Base+0x2592e>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	cmp	r5, #122	@ 0x7a
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	cmp	r5, #114	@ 0x72
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	cmp	r5, #54	@ 0x36
│ │ │ │ +	cmp	r5, #46	@ 0x2e
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	push	{r4, r7, lr}
│ │ │ │ +	push	{r3, r7, lr}
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	push	{r3, r5, r6, lr}
│ │ │ │ +	push	{r5, r6, lr}
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	push	{r3, r4, r5, lr}
│ │ │ │ +	push	{r4, r5, lr}
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	push	{r1, r6, r7}
│ │ │ │ +	push	{r1, r3, r4, r5, r7}
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │ -	ldr	r2, [pc, #336]	@ (57bd28 <spr_noaccess@@Base+0x25b58>)
│ │ │ │ +	ldr	r2, [pc, #336]	@ (57bd30 <spr_noaccess@@Base+0x25b60>)
│ │ │ │  	sub	sp, #16
│ │ │ │  	add	r2, pc
│ │ │ │  	ubfx	r0, r3, #16, #5
│ │ │ │  	ubfx	r1, r3, #21, #5
│ │ │ │  	ubfx	r5, r3, #1, #5
│ │ │ │  	ldr.w	r4, [r2, r0, lsl #2]
│ │ │ │  	ubfx	r0, r3, #6, #5
│ │ │ │  	ldr.w	r1, [r2, r1, lsl #2]
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	rsb	r3, r5, #31
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	bne.n	57bc24 <spr_noaccess@@Base+0x25a54>
│ │ │ │ +	bne.n	57bc2c <spr_noaccess@@Base+0x25a5c>
│ │ │ │  	cmp	r0, r5
│ │ │ │ -	bls.n	57bc90 <spr_noaccess@@Base+0x25ac0>
│ │ │ │ +	bls.n	57bc98 <spr_noaccess@@Base+0x25ac8>
│ │ │ │  	mov.w	r3, #4294967295	@ 0xffffffff
│ │ │ │  	cmp	r0, r5
│ │ │ │  	mov.w	ip, #4294967295	@ 0xffffffff
│ │ │ │  	it	ls
│ │ │ │  	movls.w	ip, #0
│ │ │ │  	lsr.w	r5, r3, r5
│ │ │ │  	lsr.w	r6, r3, r0
│ │ │ │  	eor.w	r6, r6, r5, lsr #1
│ │ │ │  	eor.w	r6, r6, ip
│ │ │ │ -	b.n	57bc2e <spr_noaccess@@Base+0x25a5e>
│ │ │ │ +	b.n	57bc36 <spr_noaccess@@Base+0x25a66>
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	bne.n	57bd18 <spr_noaccess@@Base+0x25b48>
│ │ │ │ +	bne.n	57bd20 <spr_noaccess@@Base+0x25b50>
│ │ │ │  	mov.w	r6, #4294967295	@ 0xffffffff
│ │ │ │  	lsls	r6, r3
│ │ │ │  	strd	r2, r1, [sp, #8]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │ @@ -1249691,15 +1249696,15 @@
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	ldr	r3, [r7, #84]	@ 0x54
│ │ │ │  	lsls	r3, r3, #31
│ │ │ │ -	bmi.n	57bca6 <spr_noaccess@@Base+0x25ad6>
│ │ │ │ +	bmi.n	57bcae <spr_noaccess@@Base+0x25ade>
│ │ │ │  	add	sp, #16
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1249709,15 +1249714,15 @@
│ │ │ │  	subs	r5, r5, r0
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r4
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	bl	4cbe88 <tcg_gen_deposit_i32@@Base>
│ │ │ │  	ldr	r3, [r7, #84]	@ 0x54
│ │ │ │  	lsls	r3, r3, #31
│ │ │ │ -	bpl.n	57bc7a <spr_noaccess@@Base+0x25aaa>
│ │ │ │ +	bpl.n	57bc82 <spr_noaccess@@Base+0x25ab2>
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │ @@ -1249731,15 +1249736,15 @@
│ │ │ │  	mov	r1, r5
│ │ │ │  	strd	r8, r0, [sp]
│ │ │ │  	movs	r0, #2
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │  	movs	r0, #4
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r2, r4
│ │ │ │ -	ldr	r4, [pc, #72]	@ (57bd2c <spr_noaccess@@Base+0x25b5c>)
│ │ │ │ +	ldr	r4, [pc, #72]	@ (57bd34 <spr_noaccess@@Base+0x25b64>)
│ │ │ │  	mov	r3, r7
│ │ │ │  	mov	r1, r5
│ │ │ │  	strd	r0, r5, [sp]
│ │ │ │  	add	r4, pc
│ │ │ │  	movs	r0, #6
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │  	mov	r1, r5
│ │ │ │ @@ -1249751,67 +1249756,67 @@
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	cmp	r5, #31
│ │ │ │ -	bne.w	57bc02 <spr_noaccess@@Base+0x25a32>
│ │ │ │ +	bne.w	57bc0a <spr_noaccess@@Base+0x25a3a>
│ │ │ │  	mov.w	r6, #4294967295	@ 0xffffffff
│ │ │ │  	lsrs	r6, r0
│ │ │ │ -	b.n	57bc2e <spr_noaccess@@Base+0x25a5e>
│ │ │ │ +	b.n	57bc36 <spr_noaccess@@Base+0x25a66>
│ │ │ │  	nop
│ │ │ │ -	push	{r3, r4, r5, r6}
│ │ │ │ +	push	{r4, r5, r6}
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	cbz	r6, 57bd88 <spr_noaccess@@Base+0x25bb8>
│ │ │ │ +	cbz	r6, 57bd8e <spr_noaccess@@Base+0x25bbe>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	ldrb.w	r1, [r0, #88]	@ 0x58
│ │ │ │ -	cbnz	r1, 57bd48 <spr_noaccess@@Base+0x25b78>
│ │ │ │ +	cbnz	r1, 57bd50 <spr_noaccess@@Base+0x25b80>
│ │ │ │  	ldrb.w	r2, [r0, #112]	@ 0x70
│ │ │ │ -	cbz	r2, 57bd52 <spr_noaccess@@Base+0x25b82>
│ │ │ │ -	ldr	r3, [pc, #28]	@ (57bd5c <spr_noaccess@@Base+0x25b8c>)
│ │ │ │ +	cbz	r2, 57bd5a <spr_noaccess@@Base+0x25b8a>
│ │ │ │ +	ldr	r3, [pc, #28]	@ (57bd64 <spr_noaccess@@Base+0x25b94>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #128]	@ 0x80
│ │ │ │  	b.w	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #5
│ │ │ │  	movs	r1, #95	@ 0x5f
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	cbz	r2, 57bda4 <spr_noaccess@@Base+0x25bd4>
│ │ │ │ +	cbz	r2, 57bdaa <spr_noaccess@@Base+0x25bda>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr	r4, [r0, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │ -	ldr	r5, [pc, #312]	@ (57beb0 <spr_noaccess@@Base+0x25ce0>)
│ │ │ │ +	ldr	r5, [pc, #312]	@ (57beb8 <spr_noaccess@@Base+0x25ce8>)
│ │ │ │  	sub	sp, #8
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	ldr.w	r6, [r5, r1, lsl #2]
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	mov	r0, r6
│ │ │ │ -	cbnz	r4, 57bdc4 <spr_noaccess@@Base+0x25bf4>
│ │ │ │ +	cbnz	r4, 57bdcc <spr_noaccess@@Base+0x25bfc>
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │  	ldr.w	r0, [r5, #172]	@ 0xac
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr.w	r3, [r7, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #12
│ │ │ │ -	bmi.n	57bea2 <spr_noaccess@@Base+0x25cd2>
│ │ │ │ +	bmi.n	57beaa <spr_noaccess@@Base+0x25cda>
│ │ │ │  	ldr	r3, [r7, #84]	@ 0x54
│ │ │ │  	lsls	r3, r3, #31
│ │ │ │ -	bmi.n	57be18 <spr_noaccess@@Base+0x25c48>
│ │ │ │ +	bmi.n	57be20 <spr_noaccess@@Base+0x25c50>
│ │ │ │  	add	sp, #8
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1249835,22 +1249840,22 @@
│ │ │ │  	ldr.w	r2, [r5, #172]	@ 0xac
│ │ │ │  	movs	r3, #0
│ │ │ │  	movs	r0, #9
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4cb0bc <tcg_gen_setcondi_i32@@Base>
│ │ │ │  	ldr.w	r3, [r7, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #12
│ │ │ │ -	bmi.n	57be8a <spr_noaccess@@Base+0x25cba>
│ │ │ │ +	bmi.n	57be92 <spr_noaccess@@Base+0x25cc2>
│ │ │ │  	mov	r2, r4
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4cae54 <tcg_gen_sari_i32@@Base>
│ │ │ │  	ldr	r3, [r7, #84]	@ 0x54
│ │ │ │  	lsls	r3, r3, #31
│ │ │ │ -	bpl.n	57bdae <spr_noaccess@@Base+0x25bde>
│ │ │ │ +	bpl.n	57bdb6 <spr_noaccess@@Base+0x25be6>
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │ @@ -1249870,15 +1249875,15 @@
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r3, r7
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	mov	r1, r4
│ │ │ │  	movs	r0, #6
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │ -	ldr	r4, [pc, #80]	@ (57beb4 <spr_noaccess@@Base+0x25ce4>)
│ │ │ │ +	ldr	r4, [pc, #80]	@ (57bebc <spr_noaccess@@Base+0x25cec>)
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr.w	r1, [r4, #164]	@ 0xa4
│ │ │ │  	ldr.w	r0, [r4, #128]	@ 0x80
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │ @@ -1249890,95 +1249895,95 @@
│ │ │ │  	ldr.w	r1, [r5, #172]	@ 0xac
│ │ │ │  	ldr.w	r0, [r5, #180]	@ 0xb4
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov	r2, r4
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4cae54 <tcg_gen_sari_i32@@Base>
│ │ │ │ -	b.n	57be12 <spr_noaccess@@Base+0x25c42>
│ │ │ │ +	b.n	57be1a <spr_noaccess@@Base+0x25c4a>
│ │ │ │  	ldr.w	r0, [r5, #180]	@ 0xb4
│ │ │ │  	mov	r1, r4
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	57bda8 <spr_noaccess@@Base+0x25bd8>
│ │ │ │ +	b.n	57bdb0 <spr_noaccess@@Base+0x25be0>
│ │ │ │  	nop
│ │ │ │ -	uxtb	r4, r2
│ │ │ │ +	uxtb	r4, r1
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	cbz	r6, 57bef0 <spr_noaccess@@Base+0x25d20>
│ │ │ │ +	cbz	r6, 57bef6 <spr_noaccess@@Base+0x25d26>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	ldrb.w	r1, [r0, #88]	@ 0x58
│ │ │ │ -	cbnz	r1, 57bed0 <spr_noaccess@@Base+0x25d00>
│ │ │ │ +	cbnz	r1, 57bed8 <spr_noaccess@@Base+0x25d08>
│ │ │ │  	ldrb.w	r2, [r0, #112]	@ 0x70
│ │ │ │ -	cbz	r2, 57beda <spr_noaccess@@Base+0x25d0a>
│ │ │ │ -	ldr	r3, [pc, #28]	@ (57bee4 <spr_noaccess@@Base+0x25d14>)
│ │ │ │ +	cbz	r2, 57bee2 <spr_noaccess@@Base+0x25d12>
│ │ │ │ +	ldr	r3, [pc, #28]	@ (57beec <spr_noaccess@@Base+0x25d1c>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #128]	@ 0x80
│ │ │ │  	b.w	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #5
│ │ │ │  	movs	r1, #95	@ 0x5f
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	cbz	r2, 57bf0a <spr_noaccess@@Base+0x25d3a>
│ │ │ │ +	cbz	r2, 57bf10 <spr_noaccess@@Base+0x25d40>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r7, [pc, #360]	@ (57c068 <spr_noaccess@@Base+0x25e98>)
│ │ │ │ +	ldr	r7, [pc, #360]	@ (57c070 <spr_noaccess@@Base+0x25ea0>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r7, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57bff4 <spr_noaccess@@Base+0x25e24>
│ │ │ │ +	beq.n	57bffc <spr_noaccess@@Base+0x25e2c>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 57bf26 <spr_noaccess@@Base+0x25d56>
│ │ │ │ +	cbz	r3, 57bf2e <spr_noaccess@@Base+0x25d5e>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #48	@ 0x30
│ │ │ │ -	beq.n	57bf26 <spr_noaccess@@Base+0x25d56>
│ │ │ │ -	ldr	r3, [pc, #340]	@ (57c06c <spr_noaccess@@Base+0x25e9c>)
│ │ │ │ +	beq.n	57bf2e <spr_noaccess@@Base+0x25d5e>
│ │ │ │ +	ldr	r3, [pc, #340]	@ (57c074 <spr_noaccess@@Base+0x25ea4>)
│ │ │ │  	movs	r1, #48	@ 0x30
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #48	@ 0x30
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #316]	@ (57c070 <spr_noaccess@@Base+0x25ea0>)
│ │ │ │ +	ldr	r1, [pc, #316]	@ (57c078 <spr_noaccess@@Base+0x25ea8>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	ldr.w	r2, [r1, r2, lsl #2]
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57bfea <spr_noaccess@@Base+0x25e1a>
│ │ │ │ +	beq.n	57bff2 <spr_noaccess@@Base+0x25e22>
│ │ │ │  	ldr.w	r1, [r1, r3, lsl #2]
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #288]	@ (57c074 <spr_noaccess@@Base+0x25ea4>)
│ │ │ │ +	ldr	r3, [pc, #288]	@ (57c07c <spr_noaccess@@Base+0x25eac>)
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	ldrb.w	r7, [r4, #91]	@ 0x5b
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	mov	r9, r3
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	add.w	r2, r2, #41472	@ 0xa200
│ │ │ │  	cmp	r7, #0
│ │ │ │ -	bne.n	57c002 <spr_noaccess@@Base+0x25e32>
│ │ │ │ +	bne.n	57c00a <spr_noaccess@@Base+0x25e3a>
│ │ │ │  	adds	r2, #168	@ 0xa8
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #224]	@ (57c058 <spr_noaccess@@Base+0x25e88>)
│ │ │ │ +	ldr	r3, [pc, #224]	@ (57c060 <spr_noaccess@@Base+0x25e90>)
│ │ │ │  	mrc	15, 0, r8, cr13, cr0, {3}
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [r8, r3]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	add	r1, r5
│ │ │ │ @@ -1249993,15 +1249998,15 @@
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	movw	r3, #41656	@ 0xa2b8
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr.w	r1, [r9]
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #160]	@ (57c05c <spr_noaccess@@Base+0x25e8c>)
│ │ │ │ +	ldr	r3, [pc, #160]	@ (57c064 <spr_noaccess@@Base+0x25e94>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [r8, r3]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	add	r1, r5
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │ @@ -1250015,24 +1250020,24 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │  	mov	r1, r2
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	57bf52 <spr_noaccess@@Base+0x25d82>
│ │ │ │ +	b.n	57bf5a <spr_noaccess@@Base+0x25d8a>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	adds	r2, #184	@ 0xb8
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #84]	@ (57c060 <spr_noaccess@@Base+0x25e90>)
│ │ │ │ +	ldr	r2, [pc, #84]	@ (57c068 <spr_noaccess@@Base+0x25e98>)
│ │ │ │  	mrc	15, 0, r8, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	movs	r7, #0
│ │ │ │  	orr.w	r3, r3, #3
│ │ │ │  	mov	r0, r6
│ │ │ │ @@ -1250048,63 +1250053,63 @@
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	movw	r3, #41640	@ 0xa2a8
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr.w	r1, [r9]
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #20]	@ (57c064 <spr_noaccess@@Base+0x25e94>)
│ │ │ │ +	ldr	r3, [pc, #20]	@ (57c06c <spr_noaccess@@Base+0x25e9c>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │ -	b.n	57bfc0 <spr_noaccess@@Base+0x25df0>
│ │ │ │ -	cmp	r0, #254	@ 0xfe
│ │ │ │ +	b.n	57bfc8 <spr_noaccess@@Base+0x25df8>
│ │ │ │ +	cmp	r0, #246	@ 0xf6
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	cmp	r0, #192	@ 0xc0
│ │ │ │ +	cmp	r0, #184	@ 0xb8
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	cmp	r0, #106	@ 0x6a
│ │ │ │ +	cmp	r0, #98	@ 0x62
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	cmp	r0, #42	@ 0x2a
│ │ │ │ +	cmp	r0, #34	@ 0x22
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	orr.w	r0, sl, r6, lsl #1
│ │ │ │ -	cbz	r0, 57c07e <spr_noaccess@@Base+0x25eae>
│ │ │ │ +	orr.w	r0, r2, r6, lsl #1
│ │ │ │ +	cbz	r0, 57c084 <spr_noaccess@@Base+0x25eb4>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	cbz	r6, 57c078 <spr_noaccess@@Base+0x25ea8>
│ │ │ │ +	cbz	r6, 57c07e <spr_noaccess@@Base+0x25eae>
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	mov	r4, r0
│ │ │ │ -	ldr	r2, [pc, #404]	@ (57c224 <spr_noaccess@@Base+0x26054>)
│ │ │ │ +	ldr	r2, [pc, #404]	@ (57c22c <spr_noaccess@@Base+0x2605c>)
│ │ │ │  	sub	sp, #24
│ │ │ │  	add	r2, pc
│ │ │ │  	ubfx	r0, r3, #16, #5
│ │ │ │  	ubfx	r1, r3, #21, #5
│ │ │ │  	ubfx	ip, r3, #1, #5
│ │ │ │  	ldr.w	r5, [r2, r0, lsl #2]
│ │ │ │  	ubfx	r0, r3, #6, #5
│ │ │ │  	ldr.w	r1, [r2, r1, lsl #2]
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	add.w	r3, ip, #1
│ │ │ │  	subs	r3, r3, r0
│ │ │ │  	cmp	r2, #0
│ │ │ │  	it	ne
│ │ │ │  	cmpne	r3, #0
│ │ │ │ -	ble.n	57c128 <spr_noaccess@@Base+0x25f58>
│ │ │ │ +	ble.n	57c130 <spr_noaccess@@Base+0x25f60>
│ │ │ │  	rsb	r6, r2, #31
│ │ │ │  	cmp	r6, ip
│ │ │ │ -	beq.w	57c1e4 <spr_noaccess@@Base+0x26014>
│ │ │ │ +	beq.w	57c1ec <spr_noaccess@@Base+0x2601c>
│ │ │ │  	cmp.w	ip, #31
│ │ │ │ -	beq.n	57c1c2 <spr_noaccess@@Base+0x25ff2>
│ │ │ │ +	beq.n	57c1ca <spr_noaccess@@Base+0x25ffa>
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	bne.w	57c1ec <spr_noaccess@@Base+0x2601c>
│ │ │ │ +	bne.w	57c1f4 <spr_noaccess@@Base+0x26024>
│ │ │ │  	rsb	ip, ip, #31
│ │ │ │  	mov.w	r3, #4294967295	@ 0xffffffff
│ │ │ │  	lsl.w	r3, r3, ip
│ │ │ │  	strd	r2, r3, [sp, #16]
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │ @@ -1250119,38 +1250124,38 @@
│ │ │ │  	ldr	r2, [sp, #20]
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	lsls	r3, r3, #31
│ │ │ │ -	bmi.n	57c150 <spr_noaccess@@Base+0x25f80>
│ │ │ │ +	bmi.n	57c158 <spr_noaccess@@Base+0x25f88>
│ │ │ │  	add	sp, #24
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	cmp.w	ip, #31
│ │ │ │ -	beq.n	57c1c2 <spr_noaccess@@Base+0x25ff2>
│ │ │ │ +	beq.n	57c1ca <spr_noaccess@@Base+0x25ffa>
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	bne.n	57c208 <spr_noaccess@@Base+0x26038>
│ │ │ │ +	bne.n	57c210 <spr_noaccess@@Base+0x26040>
│ │ │ │  	rsb	ip, ip, #31
│ │ │ │  	mov.w	r3, #4294967295	@ 0xffffffff
│ │ │ │  	lsl.w	r3, r3, ip
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.n	57c0de <spr_noaccess@@Base+0x25f0e>
│ │ │ │ +	bne.n	57c0e6 <spr_noaccess@@Base+0x25f16>
│ │ │ │  	mov	r2, r3
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	lsls	r3, r3, #31
│ │ │ │ -	bpl.n	57c112 <spr_noaccess@@Base+0x25f42>
│ │ │ │ +	bpl.n	57c11a <spr_noaccess@@Base+0x25f4a>
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │ @@ -1250170,15 +1250175,15 @@
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r3, r7
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	mov	r1, r4
│ │ │ │  	movs	r0, #6
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │ -	ldr	r4, [pc, #140]	@ (57c228 <spr_noaccess@@Base+0x26058>)
│ │ │ │ +	ldr	r4, [pc, #140]	@ (57c230 <spr_noaccess@@Base+0x26060>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr.w	r1, [r4, #164]	@ 0xa4
│ │ │ │  	ldr.w	r0, [r4, #128]	@ 0x80
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │ @@ -1250190,64 +1250195,64 @@
│ │ │ │  	negs	r6, r2
│ │ │ │  	and.w	r6, r6, #31
│ │ │ │  	add.w	ip, r3, r6
│ │ │ │  	cmp.w	ip, #32
│ │ │ │  	itt	gt
│ │ │ │  	movgt.w	r3, #4294967295	@ 0xffffffff
│ │ │ │  	lsrgt	r3, r0
│ │ │ │ -	bgt.n	57c0de <spr_noaccess@@Base+0x25f0e>
│ │ │ │ +	bgt.n	57c0e6 <spr_noaccess@@Base+0x25f16>
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4cbf04 <tcg_gen_extract_i32@@Base>
│ │ │ │ -	b.n	57c10c <spr_noaccess@@Base+0x25f3c>
│ │ │ │ +	b.n	57c114 <spr_noaccess@@Base+0x25f44>
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4cc084 <tcg_gen_deposit_z_i32@@Base>
│ │ │ │ -	b.n	57c10c <spr_noaccess@@Base+0x25f3c>
│ │ │ │ +	b.n	57c114 <spr_noaccess@@Base+0x25f44>
│ │ │ │  	mov.w	r3, #4294967295	@ 0xffffffff
│ │ │ │  	cmp	r0, ip
│ │ │ │  	mov.w	r6, #4294967295	@ 0xffffffff
│ │ │ │  	it	ls
│ │ │ │  	movls	r6, #0
│ │ │ │  	lsr.w	ip, r3, ip
│ │ │ │  	lsrs	r3, r0
│ │ │ │  	eor.w	r3, r3, ip, lsr #1
│ │ │ │  	eors	r3, r6
│ │ │ │ -	b.n	57c0de <spr_noaccess@@Base+0x25f0e>
│ │ │ │ +	b.n	57c0e6 <spr_noaccess@@Base+0x25f16>
│ │ │ │  	mov.w	r3, #4294967295	@ 0xffffffff
│ │ │ │  	cmp	r0, ip
│ │ │ │  	mov.w	r6, #4294967295	@ 0xffffffff
│ │ │ │  	it	ls
│ │ │ │  	movls	r6, #0
│ │ │ │  	lsr.w	ip, r3, ip
│ │ │ │  	lsrs	r3, r0
│ │ │ │  	eor.w	r3, r3, ip, lsr #1
│ │ │ │  	eors	r3, r6
│ │ │ │ -	b.n	57c13e <spr_noaccess@@Base+0x25f6e>
│ │ │ │ -	add	r7, sp, #768	@ 0x300
│ │ │ │ +	b.n	57c146 <spr_noaccess@@Base+0x25f76>
│ │ │ │ +	add	r7, sp, #736	@ 0x2e0
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	add	r6, sp, #696	@ 0x2b8
│ │ │ │ +	add	r6, sp, #664	@ 0x298
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r3, r2, #31
│ │ │ │ -	bpl.n	57c252 <spr_noaccess@@Base+0x26082>
│ │ │ │ +	bpl.n	57c25a <spr_noaccess@@Base+0x2608a>
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	57c2f2 <spr_noaccess@@Base+0x26122>
│ │ │ │ +	beq.n	57c2fa <spr_noaccess@@Base+0x2612a>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r4, [pc, #160]	@ (57c300 <spr_noaccess@@Base+0x26130>)
│ │ │ │ +	ldr	r4, [pc, #160]	@ (57c308 <spr_noaccess@@Base+0x26138>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrh.w	r3, [r6, #86]	@ 0x56
│ │ │ │  	add	r4, pc
│ │ │ │  	mov	r7, r0
│ │ │ │  	mov	r0, r5
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │ @@ -1250289,36 +1250294,36 @@
│ │ │ │  	add.w	r4, r4, r3, lsl #2
│ │ │ │  	ldr.w	r0, [r4, #188]	@ 0xbc
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	movs	r1, #32
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	add	r5, sp, #920	@ 0x398
│ │ │ │ +	add	r5, sp, #888	@ 0x378
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r3, r2, #31
│ │ │ │ -	bpl.n	57c32a <spr_noaccess@@Base+0x2615a>
│ │ │ │ +	bpl.n	57c332 <spr_noaccess@@Base+0x26162>
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	57c3ca <spr_noaccess@@Base+0x261fa>
│ │ │ │ +	beq.n	57c3d2 <spr_noaccess@@Base+0x26202>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r4, [pc, #160]	@ (57c3d8 <spr_noaccess@@Base+0x26208>)
│ │ │ │ +	ldr	r4, [pc, #160]	@ (57c3e0 <spr_noaccess@@Base+0x26210>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrh.w	r3, [r6, #86]	@ 0x56
│ │ │ │  	add	r4, pc
│ │ │ │  	mov	r7, r0
│ │ │ │  	mov	r0, r5
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │ @@ -1250360,63 +1250365,63 @@
│ │ │ │  	add.w	r4, r4, r3, lsl #2
│ │ │ │  	ldr.w	r0, [r4, #188]	@ 0xbc
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	movs	r1, #32
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	add	r5, sp, #56	@ 0x38
│ │ │ │ +	add	r5, sp, #24
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	57c516 <spr_noaccess@@Base+0x26346>
│ │ │ │ +	beq.w	57c51e <spr_noaccess@@Base+0x2634e>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 57c418 <spr_noaccess@@Base+0x26248>
│ │ │ │ +	cbz	r3, 57c420 <spr_noaccess@@Base+0x26250>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	57c418 <spr_noaccess@@Base+0x26248>
│ │ │ │ -	ldr	r3, [pc, #292]	@ (57c52c <spr_noaccess@@Base+0x2635c>)
│ │ │ │ +	beq.n	57c420 <spr_noaccess@@Base+0x26250>
│ │ │ │ +	ldr	r3, [pc, #292]	@ (57c534 <spr_noaccess@@Base+0x26364>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r7, r0
│ │ │ │  	ubfx	r1, r3, #16, #5
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	lsls	r5, r3, #31
│ │ │ │ -	bmi.n	57c4f2 <spr_noaccess@@Base+0x26322>
│ │ │ │ -	ldr	r5, [pc, #256]	@ (57c530 <spr_noaccess@@Base+0x26360>)
│ │ │ │ +	bmi.n	57c4fa <spr_noaccess@@Base+0x2632a>
│ │ │ │ +	ldr	r5, [pc, #256]	@ (57c538 <spr_noaccess@@Base+0x26368>)
│ │ │ │  	tst.w	r3, #2031616	@ 0x1f0000
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r2, [r5, r2, lsl #2]
│ │ │ │ -	bne.n	57c4fe <spr_noaccess@@Base+0x2632e>
│ │ │ │ +	bne.n	57c506 <spr_noaccess@@Base+0x26336>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #220]	@ (57c524 <spr_noaccess@@Base+0x26354>)
│ │ │ │ +	ldr	r2, [pc, #220]	@ (57c52c <spr_noaccess@@Base+0x2635c>)
│ │ │ │  	mrc	15, 0, r9, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	mov.w	r8, #0
│ │ │ │  	orr.w	r3, r3, #1
│ │ │ │  	mov	r6, r0
│ │ │ │ -	ldr	r5, [pc, #216]	@ (57c534 <spr_noaccess@@Base+0x26364>)
│ │ │ │ +	ldr	r5, [pc, #216]	@ (57c53c <spr_noaccess@@Base+0x2636c>)
│ │ │ │  	ldr.w	r1, [r9, r2]
│ │ │ │  	str.w	r8, [sp]
│ │ │ │  	add	r5, pc
│ │ │ │  	add	r1, r7
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	bl	4d612c <tcg_gen_qemu_ld_i32_chk@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ @@ -1250433,15 +1250438,15 @@
│ │ │ │  	ldr.w	r1, [r3, #188]	@ 0xbc
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r7
│ │ │ │  	movs	r2, #2
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #128]	@ (57c528 <spr_noaccess@@Base+0x26358>)
│ │ │ │ +	ldr	r3, [pc, #128]	@ (57c530 <spr_noaccess@@Base+0x26360>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [r9, r3]
│ │ │ │  	str.w	r8, [sp]
│ │ │ │  	add	r1, r7
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │ @@ -1250460,64 +1250465,64 @@
│ │ │ │  	add.w	r1, r5, r3, lsl #2
│ │ │ │  	ldr.w	r0, [r5, r3, lsl #2]
│ │ │ │  	ldr.w	r1, [r1, #188]	@ 0xbc
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	lsls	r2, r2, #2
│ │ │ │ -	cbnz	r1, 57c508 <spr_noaccess@@Base+0x26338>
│ │ │ │ +	cbnz	r1, 57c510 <spr_noaccess@@Base+0x26340>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	57c440 <spr_noaccess@@Base+0x26270>
│ │ │ │ +	b.n	57c448 <spr_noaccess@@Base+0x26278>
│ │ │ │  	ldr.w	r1, [r5, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	57c440 <spr_noaccess@@Base+0x26270>
│ │ │ │ -	ldr	r3, [pc, #44]	@ (57c538 <spr_noaccess@@Base+0x26368>)
│ │ │ │ +	b.n	57c448 <spr_noaccess@@Base+0x26278>
│ │ │ │ +	ldr	r3, [pc, #44]	@ (57c540 <spr_noaccess@@Base+0x26370>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	b.n	57c440 <spr_noaccess@@Base+0x26270>
│ │ │ │ +	b.n	57c448 <spr_noaccess@@Base+0x26278>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	movs	r4, #48	@ 0x30
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	movs	r4, #40	@ 0x28
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	movs	r3, #212	@ 0xd4
│ │ │ │ +	movs	r3, #204	@ 0xcc
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	add	r4, sp, #280	@ 0x118
│ │ │ │ +	add	r4, sp, #248	@ 0xf8
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	add	r4, sp, #120	@ 0x78
│ │ │ │ +	add	r4, sp, #88	@ 0x58
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	add	r3, sp, #944	@ 0x3b0
│ │ │ │ +	add	r3, sp, #912	@ 0x390
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	add	r3, sp, #280	@ 0x118
│ │ │ │ +	add	r3, sp, #248	@ 0xf8
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr.w	lr, [pc, #100]	@ 57c5b8 <spr_noaccess@@Base+0x263e8>
│ │ │ │ +	ldr.w	lr, [pc, #100]	@ 57c5c0 <spr_noaccess@@Base+0x263f0>
│ │ │ │  	add	lr, pc
│ │ │ │ -	cbnz	r2, 57c5a4 <spr_noaccess@@Base+0x263d4>
│ │ │ │ +	cbnz	r2, 57c5ac <spr_noaccess@@Base+0x263dc>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #84]	@ (57c5b4 <spr_noaccess@@Base+0x263e4>)
│ │ │ │ +	ldr	r1, [pc, #84]	@ (57c5bc <spr_noaccess@@Base+0x263ec>)
│ │ │ │  	ubfx	ip, r3, #11, #5
│ │ │ │ -	ldr	r3, [pc, #84]	@ (57c5bc <spr_noaccess@@Base+0x263ec>)
│ │ │ │ +	ldr	r3, [pc, #84]	@ (57c5c4 <spr_noaccess@@Base+0x263f4>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr.w	r3, [lr, r3]
│ │ │ │ -	ldr.w	lr, [pc, #80]	@ 57c5c0 <spr_noaccess@@Base+0x263f0>
│ │ │ │ +	ldr.w	lr, [pc, #80]	@ 57c5c8 <spr_noaccess@@Base+0x263f8>
│ │ │ │  	ldr	r1, [r0, r1]
│ │ │ │  	add	lr, pc
│ │ │ │ -	ldr	r0, [pc, #76]	@ (57c5c4 <spr_noaccess@@Base+0x263f4>)
│ │ │ │ +	ldr	r0, [pc, #76]	@ (57c5cc <spr_noaccess@@Base+0x263fc>)
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr.w	ip, [lr, ip, lsl #2]
│ │ │ │  	add	r3, r1
│ │ │ │  	add	ip, r1
│ │ │ │  	addw	r1, r0, #2700	@ 0xa8c
│ │ │ │  	ldr.w	r0, [r0, #2700]	@ 0xa8c
│ │ │ │ @@ -1250532,45 +1250537,45 @@
│ │ │ │  	pop	{pc}
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #12
│ │ │ │  	ldr.w	lr, [sp], #4
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	movs	r3, #22
│ │ │ │ +	movs	r3, #14
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	b.n	57cdac <spr_noaccess@@Base+0x26bdc>
│ │ │ │ +	b.n	57cda4 <spr_noaccess@@Base+0x26bd4>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r2, sp, #880	@ 0x370
│ │ │ │ +	add	r2, sp, #848	@ 0x350
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldrsh	r6, [r4, r6]
│ │ │ │ +	ldrsh	r6, [r3, r6]
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr.w	lr, [pc, #100]	@ 57c644 <spr_noaccess@@Base+0x26474>
│ │ │ │ +	ldr.w	lr, [pc, #100]	@ 57c64c <spr_noaccess@@Base+0x2647c>
│ │ │ │  	add	lr, pc
│ │ │ │ -	cbnz	r2, 57c630 <spr_noaccess@@Base+0x26460>
│ │ │ │ +	cbnz	r2, 57c638 <spr_noaccess@@Base+0x26468>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #84]	@ (57c640 <spr_noaccess@@Base+0x26470>)
│ │ │ │ +	ldr	r1, [pc, #84]	@ (57c648 <spr_noaccess@@Base+0x26478>)
│ │ │ │  	ubfx	ip, r3, #11, #5
│ │ │ │ -	ldr	r3, [pc, #84]	@ (57c648 <spr_noaccess@@Base+0x26478>)
│ │ │ │ +	ldr	r3, [pc, #84]	@ (57c650 <spr_noaccess@@Base+0x26480>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr.w	r3, [lr, r3]
│ │ │ │ -	ldr.w	lr, [pc, #80]	@ 57c64c <spr_noaccess@@Base+0x2647c>
│ │ │ │ +	ldr.w	lr, [pc, #80]	@ 57c654 <spr_noaccess@@Base+0x26484>
│ │ │ │  	ldr	r1, [r0, r1]
│ │ │ │  	add	lr, pc
│ │ │ │ -	ldr	r0, [pc, #76]	@ (57c650 <spr_noaccess@@Base+0x26480>)
│ │ │ │ +	ldr	r0, [pc, #76]	@ (57c658 <spr_noaccess@@Base+0x26488>)
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr.w	ip, [lr, ip, lsl #2]
│ │ │ │  	add	r3, r1
│ │ │ │  	add	ip, r1
│ │ │ │  	add.w	r1, r0, #2832	@ 0xb10
│ │ │ │  	ldr.w	r0, [r0, #2832]	@ 0xb10
│ │ │ │ @@ -1250585,54 +1250590,54 @@
│ │ │ │  	pop	{pc}
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #12
│ │ │ │  	ldr.w	lr, [sp], #4
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	movs	r2, #138	@ 0x8a
│ │ │ │ +	movs	r2, #130	@ 0x82
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	b.n	57cd20 <spr_noaccess@@Base+0x26b50>
│ │ │ │ +	b.n	57cd18 <spr_noaccess@@Base+0x26b48>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r2, sp, #320	@ 0x140
│ │ │ │ +	add	r2, sp, #288	@ 0x120
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldrsh	r2, [r3, r4]
│ │ │ │ +	ldrsh	r2, [r2, r4]
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │ -	ldr	r1, [pc, #392]	@ (57c7f0 <spr_noaccess@@Base+0x26620>)
│ │ │ │ +	ldr	r1, [pc, #392]	@ (57c7f8 <spr_noaccess@@Base+0x26628>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	sub	sp, #16
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	add	r1, pc
│ │ │ │  	and.w	r3, r3, #16384	@ 0x4000
│ │ │ │  	ands.w	r0, r2, #1
│ │ │ │ -	bne.n	57c692 <spr_noaccess@@Base+0x264c2>
│ │ │ │ +	bne.n	57c69a <spr_noaccess@@Base+0x264ca>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	57c736 <spr_noaccess@@Base+0x26566>
│ │ │ │ +	bne.n	57c73e <spr_noaccess@@Base+0x2656e>
│ │ │ │  	ldr	r3, [r4, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57c680 <spr_noaccess@@Base+0x264b0>
│ │ │ │ +	beq.n	57c688 <spr_noaccess@@Base+0x264b8>
│ │ │ │  	ldrb.w	r3, [r4, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	57c7d6 <spr_noaccess@@Base+0x26606>
│ │ │ │ +	beq.w	57c7de <spr_noaccess@@Base+0x2660e>
│ │ │ │  	strd	r2, r1, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #328]	@ (57c7f4 <spr_noaccess@@Base+0x26624>)
│ │ │ │ +	ldr	r3, [pc, #328]	@ (57c7fc <spr_noaccess@@Base+0x2662c>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	ubfx	r2, r2, #16, #5
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1250652,24 +1250657,24 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #240]	@ (57c7e8 <spr_noaccess@@Base+0x26618>)
│ │ │ │ +	ldr	r3, [pc, #240]	@ (57c7f0 <spr_noaccess@@Base+0x26620>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #236]	@ (57c7f8 <spr_noaccess@@Base+0x26628>)
│ │ │ │ +	ldr	r0, [pc, #236]	@ (57c800 <spr_noaccess@@Base+0x26630>)
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3096	@ 0xc18
│ │ │ │  	ldr.w	r0, [r0, #3096]	@ 0xc18
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ @@ -1250679,19 +1250684,19 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldrb.w	r3, [r4, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57c7d6 <spr_noaccess@@Base+0x26606>
│ │ │ │ +	beq.n	57c7de <spr_noaccess@@Base+0x2660e>
│ │ │ │  	strd	r2, r1, [sp, #8]
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #168]	@ (57c7f4 <spr_noaccess@@Base+0x26624>)
│ │ │ │ +	ldr	r3, [pc, #168]	@ (57c7fc <spr_noaccess@@Base+0x2662c>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	ubfx	r2, r2, #16, #5
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1250712,25 +1250717,25 @@
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #80]	@ (57c7ec <spr_noaccess@@Base+0x2661c>)
│ │ │ │ +	ldr	r3, [pc, #80]	@ (57c7f4 <spr_noaccess@@Base+0x26624>)
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	mov	r2, r8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r4, r3]
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #76]	@ (57c7fc <spr_noaccess@@Base+0x2662c>)
│ │ │ │ +	ldr	r0, [pc, #76]	@ (57c804 <spr_noaccess@@Base+0x26634>)
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #2964	@ 0xb94
│ │ │ │  	ldr.w	r0, [r0, #2964]	@ 0xb94
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	add	sp, #16
│ │ │ │  	movs	r0, #0
│ │ │ │ @@ -1250741,58 +1250746,58 @@
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	movs	r1, #126	@ 0x7e
│ │ │ │ +	movs	r1, #118	@ 0x76
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	movs	r0, #220	@ 0xdc
│ │ │ │ +	movs	r0, #212	@ 0xd4
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	b.n	57cdac <spr_noaccess@@Base+0x26bdc>
│ │ │ │ +	b.n	57cda4 <spr_noaccess@@Base+0x26bd4>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrsh	r0, [r2, r0]
│ │ │ │ +	ldrsh	r0, [r1, r0]
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	ldrb	r0, [r6, r5]
│ │ │ │ +	ldrb	r0, [r5, r5]
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │ -	ldr	r1, [pc, #392]	@ (57c99c <spr_noaccess@@Base+0x267cc>)
│ │ │ │ +	ldr	r1, [pc, #392]	@ (57c9a4 <spr_noaccess@@Base+0x267d4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	sub	sp, #16
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	add	r1, pc
│ │ │ │  	and.w	r3, r3, #16384	@ 0x4000
│ │ │ │  	ands.w	r0, r2, #1
│ │ │ │ -	bne.n	57c83e <spr_noaccess@@Base+0x2666e>
│ │ │ │ +	bne.n	57c846 <spr_noaccess@@Base+0x26676>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	57c8e2 <spr_noaccess@@Base+0x26712>
│ │ │ │ +	bne.n	57c8ea <spr_noaccess@@Base+0x2671a>
│ │ │ │  	ldr	r3, [r4, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57c82c <spr_noaccess@@Base+0x2665c>
│ │ │ │ +	beq.n	57c834 <spr_noaccess@@Base+0x26664>
│ │ │ │  	ldrb.w	r3, [r4, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	57c982 <spr_noaccess@@Base+0x267b2>
│ │ │ │ +	beq.w	57c98a <spr_noaccess@@Base+0x267ba>
│ │ │ │  	strd	r2, r1, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #328]	@ (57c9a0 <spr_noaccess@@Base+0x267d0>)
│ │ │ │ +	ldr	r3, [pc, #328]	@ (57c9a8 <spr_noaccess@@Base+0x267d8>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	ubfx	r2, r2, #16, #5
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1250812,24 +1250817,24 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #240]	@ (57c994 <spr_noaccess@@Base+0x267c4>)
│ │ │ │ +	ldr	r3, [pc, #240]	@ (57c99c <spr_noaccess@@Base+0x267cc>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #236]	@ (57c9a4 <spr_noaccess@@Base+0x267d4>)
│ │ │ │ +	ldr	r0, [pc, #236]	@ (57c9ac <spr_noaccess@@Base+0x267dc>)
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #3360	@ 0xd20
│ │ │ │  	ldr.w	r0, [r0, #3360]	@ 0xd20
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ @@ -1250839,19 +1250844,19 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldrb.w	r3, [r4, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57c982 <spr_noaccess@@Base+0x267b2>
│ │ │ │ +	beq.n	57c98a <spr_noaccess@@Base+0x267ba>
│ │ │ │  	strd	r2, r1, [sp, #8]
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #168]	@ (57c9a0 <spr_noaccess@@Base+0x267d0>)
│ │ │ │ +	ldr	r3, [pc, #168]	@ (57c9a8 <spr_noaccess@@Base+0x267d8>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r1, r3]
│ │ │ │  	ubfx	r2, r2, #16, #5
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1250872,25 +1250877,25 @@
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #80]	@ (57c998 <spr_noaccess@@Base+0x267c8>)
│ │ │ │ +	ldr	r3, [pc, #80]	@ (57c9a0 <spr_noaccess@@Base+0x267d0>)
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	mov	r2, r8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r4, r3]
│ │ │ │  	adds	r4, r6, r3
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #76]	@ (57c9a8 <spr_noaccess@@Base+0x267d8>)
│ │ │ │ +	ldr	r0, [pc, #76]	@ (57c9b0 <spr_noaccess@@Base+0x267e0>)
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3228	@ 0xc9c
│ │ │ │  	ldr.w	r0, [r0, #3228]	@ 0xc9c
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	add	sp, #16
│ │ │ │  	movs	r0, #0
│ │ │ │ @@ -1250901,53 +1250906,53 @@
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	subs	r2, r2, #7
│ │ │ │ +	subs	r2, r1, #7
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	subs	r0, r6, #4
│ │ │ │ +	subs	r0, r5, #4
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	b.n	57cc00 <spr_noaccess@@Base+0x26a30>
│ │ │ │ +	b.n	57cbf8 <spr_noaccess@@Base+0x26a28>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrb	r4, [r4, r1]
│ │ │ │ +	ldrb	r4, [r3, r1]
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	ldrh	r4, [r0, r7]
│ │ │ │ +	ldrh	r4, [r7, r6]
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	push	{r3, r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │ -	ldr	r5, [pc, #284]	@ (57cad8 <spr_noaccess@@Base+0x26908>)
│ │ │ │ +	ldr	r5, [pc, #284]	@ (57cae0 <spr_noaccess@@Base+0x26910>)
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	add	r5, pc
│ │ │ │  	and.w	r3, r3, #2
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57ca56 <spr_noaccess@@Base+0x26886>
│ │ │ │ +	beq.n	57ca5e <spr_noaccess@@Base+0x2688e>
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	mov	r4, r1
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57cacc <spr_noaccess@@Base+0x268fc>
│ │ │ │ +	beq.n	57cad4 <spr_noaccess@@Base+0x26904>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldrd	r3, r2, [r4]
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	beq.n	57ca64 <spr_noaccess@@Base+0x26894>
│ │ │ │ +	beq.n	57ca6c <spr_noaccess@@Base+0x2689c>
│ │ │ │  	ldr	r1, [r4, #8]
│ │ │ │  	cmp	r3, r1
│ │ │ │ -	beq.n	57ca64 <spr_noaccess@@Base+0x26894>
│ │ │ │ +	beq.n	57ca6c <spr_noaccess@@Base+0x2689c>
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r3, r2, #4
│ │ │ │ -	ldr	r2, [pc, #236]	@ (57cadc <spr_noaccess@@Base+0x2690c>)
│ │ │ │ +	ldr	r2, [pc, #236]	@ (57cae4 <spr_noaccess@@Base+0x26914>)
│ │ │ │  	ldr	r5, [r5, r2]
│ │ │ │  	ldrb	r2, [r4, #12]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	ubfx	r2, r2, #1, #1
│ │ │ │  	eor.w	r2, r2, #1
│ │ │ │  	add.w	r2, r3, r2, lsl #3
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ @@ -1250982,15 +1250987,15 @@
│ │ │ │  	mov	r0, r3
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r3, r4, r5, r6, r7, pc}
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #112]	@ (57cadc <spr_noaccess@@Base+0x2690c>)
│ │ │ │ +	ldr	r3, [pc, #112]	@ (57cae4 <spr_noaccess@@Base+0x26914>)
│ │ │ │  	ldrb	r2, [r4, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	mov	r0, r7
│ │ │ │  	ldr	r5, [r5, r3]
│ │ │ │  	ubfx	r2, r2, #1, #1
│ │ │ │  	ldr	r3, [r4, #4]
│ │ │ │  	eor.w	r2, r2, #1
│ │ │ │ @@ -1251017,46 +1251022,46 @@
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #0]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r0, r6
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	b.n	57ca44 <spr_noaccess@@Base+0x26874>
│ │ │ │ +	b.n	57ca4c <spr_noaccess@@Base+0x2687c>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	57ca44 <spr_noaccess@@Base+0x26874>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	57ca4c <spr_noaccess@@Base+0x2687c>
│ │ │ │  	nop
│ │ │ │ -	svc	140	@ 0x8c
│ │ │ │ +	svc	132	@ 0x84
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r2, [pc, #400]	@ (57cc74 <spr_noaccess@@Base+0x26aa4>)
│ │ │ │ +	ldr	r2, [pc, #400]	@ (57cc7c <spr_noaccess@@Base+0x26aac>)
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	add	r2, pc
│ │ │ │  	and.w	r3, r3, #524288	@ 0x80000
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	57cc36 <spr_noaccess@@Base+0x26a66>
│ │ │ │ +	beq.w	57cc3e <spr_noaccess@@Base+0x26a6e>
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	sub	sp, #24
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r5, r1
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	57cc58 <spr_noaccess@@Base+0x26a88>
│ │ │ │ +	beq.w	57cc60 <spr_noaccess@@Base+0x26a90>
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #340]	@ (57cc78 <spr_noaccess@@Base+0x26aa8>)
│ │ │ │ +	ldr	r3, [pc, #340]	@ (57cc80 <spr_noaccess@@Base+0x26ab0>)
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	mov	r7, r0
│ │ │ │  	mov	sl, r0
│ │ │ │  	mov	r0, r8
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	ldr	r2, [r5, #0]
│ │ │ │  	mov	r6, r3
│ │ │ │ @@ -1251067,46 +1251072,46 @@
│ │ │ │  	ldr	r2, [r5, #0]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	mov	r0, r7
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	ldrb.w	r3, [r4, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 57cb5a <spr_noaccess@@Base+0x2698a>
│ │ │ │ +	cbz	r3, 57cb62 <spr_noaccess@@Base+0x26992>
│ │ │ │  	ldr	r3, [r4, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	bne.n	57cc44 <spr_noaccess@@Base+0x26a74>
│ │ │ │ -	ldr	r3, [pc, #288]	@ (57cc7c <spr_noaccess@@Base+0x26aac>)
│ │ │ │ +	bne.n	57cc4c <spr_noaccess@@Base+0x26a7c>
│ │ │ │ +	ldr	r3, [pc, #288]	@ (57cc84 <spr_noaccess@@Base+0x26ab4>)
│ │ │ │  	ldr	r2, [r5, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r1, [r5, #4]
│ │ │ │  	str	r1, [sp, #16]
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldr.w	r2, [r3, r2, lsl #2]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrd	r2, r1, [sp, #12]
│ │ │ │  	mov	r5, r0
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	bne.n	57cbf2 <spr_noaccess@@Base+0x26a22>
│ │ │ │ +	bne.n	57cbfa <spr_noaccess@@Base+0x26a2a>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldrb.w	r3, [r4, #91]	@ 0x5b
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57cc04 <spr_noaccess@@Base+0x26a34>
│ │ │ │ +	beq.n	57cc0c <spr_noaccess@@Base+0x26a3c>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r3, sl
│ │ │ │  	mov	r1, r0
│ │ │ │  	mov	r8, r0
│ │ │ │  	mov	r2, r9
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	559a30 <spr_noaccess@@Base+0x3860>
│ │ │ │ -	ldr	r3, [pc, #192]	@ (57cc64 <spr_noaccess@@Base+0x26a94>)
│ │ │ │ +	ldr	r3, [pc, #192]	@ (57cc6c <spr_noaccess@@Base+0x26a9c>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	mrc	15, 0, r6, cr13, cr0, {3}
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	movs	r7, #0
│ │ │ │  	ldr	r1, [r6, r3]
│ │ │ │  	movs	r3, #19
│ │ │ │ @@ -1251114,15 +1251119,15 @@
│ │ │ │  	add	r1, r5
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	bl	4d6138 <tcg_gen_qemu_st_i64_chk@@Base>
│ │ │ │  	movs	r2, #8
│ │ │ │  	mov	r0, r5
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #160]	@ (57cc68 <spr_noaccess@@Base+0x26a98>)
│ │ │ │ +	ldr	r3, [pc, #160]	@ (57cc70 <spr_noaccess@@Base+0x26aa0>)
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	mov	r0, r8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r6, r3]
│ │ │ │  	movs	r3, #19
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │ @@ -1251137,116 +1251142,116 @@
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, pc}
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	ldrb.w	r3, [r4, #91]	@ 0x5b
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	57cb88 <spr_noaccess@@Base+0x269b8>
│ │ │ │ +	bne.n	57cb90 <spr_noaccess@@Base+0x269c0>
│ │ │ │  	mov	r7, r3
│ │ │ │ -	ldr	r3, [pc, #100]	@ (57cc6c <spr_noaccess@@Base+0x26a9c>)
│ │ │ │ +	ldr	r3, [pc, #100]	@ (57cc74 <spr_noaccess@@Base+0x26aa4>)
│ │ │ │  	mrc	15, 0, r6, cr13, cr0, {3}
│ │ │ │  	mov	r0, r9
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r6, r3]
│ │ │ │  	movs	r3, #19
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	add	r1, r5
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	bl	4d6138 <tcg_gen_qemu_st_i64_chk@@Base>
│ │ │ │  	movs	r2, #8
│ │ │ │  	mov	r0, r5
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #68]	@ (57cc70 <spr_noaccess@@Base+0x26aa0>)
│ │ │ │ +	ldr	r3, [pc, #68]	@ (57cc78 <spr_noaccess@@Base+0x26aa8>)
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	mov	r0, sl
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │ -	b.n	57cbd0 <spr_noaccess@@Base+0x26a00>
│ │ │ │ +	b.n	57cbd8 <spr_noaccess@@Base+0x26a08>
│ │ │ │  	mov	r0, r3
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │ -	ldr	r3, [pc, #56]	@ (57cc80 <spr_noaccess@@Base+0x26ab0>)
│ │ │ │ +	ldr	r3, [pc, #56]	@ (57cc88 <spr_noaccess@@Base+0x26ab8>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	b.n	57cb5a <spr_noaccess@@Base+0x2698a>
│ │ │ │ +	b.n	57cb62 <spr_noaccess@@Base+0x26992>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	57cbdc <spr_noaccess@@Base+0x26a0c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	57cbe4 <spr_noaccess@@Base+0x26a14>
│ │ │ │  	nop
│ │ │ │ -	adds	r4, r2, #3
│ │ │ │ +	adds	r4, r1, #3
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	adds	r0, r6, #2
│ │ │ │ +	adds	r0, r5, #2
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	adds	r6, r5, #1
│ │ │ │ +	adds	r6, r4, #1
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	adds	r4, r1, #1
│ │ │ │ +	adds	r4, r0, #1
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	udf	#102	@ 0x66
│ │ │ │ +	udf	#94	@ 0x5e
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r4, pc, #968	@ (adr r4, 57d048 <spr_noaccess@@Base+0x26e78>)
│ │ │ │ +	add	r4, pc, #936	@ (adr r4, 57d030 <spr_noaccess@@Base+0x26e60>)
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	add	r4, pc, #32	@ (adr r4, 57cca4 <spr_noaccess@@Base+0x26ad4>)
│ │ │ │ +	add	r4, pc, #0	@ (adr r4, 57cc8c <spr_noaccess@@Base+0x26abc>)
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	mov	r4, r1
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	ldr	r1, [pc, #680]	@ (57cf44 <spr_noaccess@@Base+0x26d74>)
│ │ │ │ +	ldr	r1, [pc, #680]	@ (57cf4c <spr_noaccess@@Base+0x26d7c>)
│ │ │ │  	mov	r7, r2
│ │ │ │  	sub	sp, #16
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	add	r1, pc
│ │ │ │  	ldrb	r2, [r4, #4]
│ │ │ │ -	cbnz	r3, 57ccd2 <spr_noaccess@@Base+0x26b02>
│ │ │ │ +	cbnz	r3, 57ccda <spr_noaccess@@Base+0x26b0a>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.w	57cde0 <spr_noaccess@@Base+0x26c10>
│ │ │ │ +	beq.w	57cde8 <spr_noaccess@@Base+0x26c18>
│ │ │ │  	ldr.w	r2, [r0, #144]	@ 0x90
│ │ │ │  	and.w	r2, r2, #1
│ │ │ │  	orrs	r2, r3
│ │ │ │  	it	ne
│ │ │ │  	movne	r0, r3
│ │ │ │ -	beq.w	57cdd4 <spr_noaccess@@Base+0x26c04>
│ │ │ │ +	beq.w	57cddc <spr_noaccess@@Base+0x26c0c>
│ │ │ │  	add	sp, #16
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, pc}
│ │ │ │ -	ldr	r3, [pc, #628]	@ (57cf48 <spr_noaccess@@Base+0x26d78>)
│ │ │ │ +	ldr	r3, [pc, #628]	@ (57cf50 <spr_noaccess@@Base+0x26d80>)
│ │ │ │  	ldr	r1, [r4, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	mov	r9, r1
│ │ │ │  	ldr	r1, [r4, #12]
│ │ │ │  	ldr.w	r3, [r3, r1, lsl #2]
│ │ │ │  	mov	r8, r3
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	mov	sl, r3
│ │ │ │ -	cbz	r2, 57cd5e <spr_noaccess@@Base+0x26b8e>
│ │ │ │ +	cbz	r2, 57cd66 <spr_noaccess@@Base+0x26b96>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	cmp	r7, #0
│ │ │ │ -	bne.w	57ced0 <spr_noaccess@@Base+0x26d00>
│ │ │ │ +	bne.w	57ced8 <spr_noaccess@@Base+0x26d08>
│ │ │ │  	movs	r0, #8
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	movs	r0, #2
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	strd	r5, r0, [sp]
│ │ │ │  	movs	r5, #14
│ │ │ │ @@ -1251263,33 +1251268,33 @@
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #524]	@ (57cf4c <spr_noaccess@@Base+0x26d7c>)
│ │ │ │ +	ldr	r3, [pc, #524]	@ (57cf54 <spr_noaccess@@Base+0x26d84>)
│ │ │ │  	add	r3, pc
│ │ │ │  	add.w	r4, r3, sl, lsl #2
│ │ │ │  	ldr.w	r1, [r3, #164]	@ 0xa4
│ │ │ │  	ldr.w	r0, [r4, #128]	@ 0x80
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	b.n	57ce80 <spr_noaccess@@Base+0x26cb0>
│ │ │ │ +	b.n	57ce88 <spr_noaccess@@Base+0x26cb8>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r1, r9
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r0, r6
│ │ │ │  	cmp	r7, #0
│ │ │ │ -	bne.w	57cef2 <spr_noaccess@@Base+0x26d22>
│ │ │ │ +	bne.w	57cefa <spr_noaccess@@Base+0x26d2a>
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov	r1, r8
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ @@ -1251314,39 +1251319,39 @@
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	mov	r0, r7
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #388]	@ (57cf50 <spr_noaccess@@Base+0x26d80>)
│ │ │ │ +	ldr	r3, [pc, #388]	@ (57cf58 <spr_noaccess@@Base+0x26d88>)
│ │ │ │  	add	r3, pc
│ │ │ │  	add.w	r4, r3, sl, lsl #2
│ │ │ │ -	b.n	57ce68 <spr_noaccess@@Base+0x26c98>
│ │ │ │ -	ldr	r3, [pc, #380]	@ (57cf54 <spr_noaccess@@Base+0x26d84>)
│ │ │ │ +	b.n	57ce70 <spr_noaccess@@Base+0x26ca0>
│ │ │ │ +	ldr	r3, [pc, #380]	@ (57cf5c <spr_noaccess@@Base+0x26d8c>)
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	lsls	r3, r3, #20
│ │ │ │ -	bmi.w	57cf2c <spr_noaccess@@Base+0x26d5c>
│ │ │ │ -	ldr	r3, [pc, #372]	@ (57cf58 <spr_noaccess@@Base+0x26d88>)
│ │ │ │ +	bmi.w	57cf34 <spr_noaccess@@Base+0x26d64>
│ │ │ │ +	ldr	r3, [pc, #372]	@ (57cf60 <spr_noaccess@@Base+0x26d90>)
│ │ │ │  	ldrd	r1, r2, [r4, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r0, [r4, #0]
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	mov	r9, r0
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	ldr.w	r4, [r3, r2, lsl #2]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r0, r6
│ │ │ │  	cmp	r7, #0
│ │ │ │ -	bne.n	57ce96 <spr_noaccess@@Base+0x26cc6>
│ │ │ │ +	bne.n	57ce9e <spr_noaccess@@Base+0x26cce>
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ @@ -1251371,15 +1251376,15 @@
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	mov	r0, r7
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #248]	@ (57cf5c <spr_noaccess@@Base+0x26d8c>)
│ │ │ │ +	ldr	r3, [pc, #248]	@ (57cf64 <spr_noaccess@@Base+0x26d94>)
│ │ │ │  	add	r3, pc
│ │ │ │  	add.w	r4, r3, r9, lsl #2
│ │ │ │  	ldr.w	r1, [r3, #164]	@ 0xa4
│ │ │ │  	ldr.w	r0, [r4, #128]	@ 0x80
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │  	mov	r2, r8
│ │ │ │ @@ -1251409,28 +1251414,28 @@
│ │ │ │  	mov	r3, r5
│ │ │ │  	strd	r7, r0, [sp]
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r1, r4
│ │ │ │  	movs	r0, #2
│ │ │ │  	movs	r7, #6
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │ -	b.n	57ce42 <spr_noaccess@@Base+0x26c72>
│ │ │ │ +	b.n	57ce4a <spr_noaccess@@Base+0x26c7a>
│ │ │ │  	movs	r0, #8
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	movs	r0, #2
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r3, r8
│ │ │ │  	strd	r5, r0, [sp]
│ │ │ │  	mov	r2, r9
│ │ │ │  	mov	r1, r4
│ │ │ │  	movs	r0, #2
│ │ │ │  	movs	r5, #6
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │ -	b.n	57cd1e <spr_noaccess@@Base+0x26b4e>
│ │ │ │ +	b.n	57cd26 <spr_noaccess@@Base+0x26b56>
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov	r1, r8
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ @@ -1251443,91 +1251448,91 @@
│ │ │ │  	mov	r3, r5
│ │ │ │  	strd	r7, r0, [sp]
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r1, r4
│ │ │ │  	movs	r0, #2
│ │ │ │  	movs	r7, #6
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │ -	b.n	57cdac <spr_noaccess@@Base+0x26bdc>
│ │ │ │ -	cbz	r7, 57cf3e <spr_noaccess@@Base+0x26d6e>
│ │ │ │ -	ldr	r1, [pc, #48]	@ (57cf60 <spr_noaccess@@Base+0x26d90>)
│ │ │ │ +	b.n	57cdb4 <spr_noaccess@@Base+0x26be4>
│ │ │ │ +	cbz	r7, 57cf46 <spr_noaccess@@Base+0x26d76>
│ │ │ │ +	ldr	r1, [pc, #48]	@ (57cf68 <spr_noaccess@@Base+0x26d98>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │ -	ldr	r0, [pc, #44]	@ (57cf64 <spr_noaccess@@Base+0x26d94>)
│ │ │ │ +	ldr	r0, [pc, #44]	@ (57cf6c <spr_noaccess@@Base+0x26d9c>)
│ │ │ │  	add	r0, pc
│ │ │ │  	bl	7235d4 <qemu_log@@Base>
│ │ │ │ -	b.n	57cde0 <spr_noaccess@@Base+0x26c10>
│ │ │ │ -	ldr	r1, [pc, #40]	@ (57cf68 <spr_noaccess@@Base+0x26d98>)
│ │ │ │ +	b.n	57cde8 <spr_noaccess@@Base+0x26c18>
│ │ │ │ +	ldr	r1, [pc, #40]	@ (57cf70 <spr_noaccess@@Base+0x26da0>)
│ │ │ │  	add	r1, pc
│ │ │ │ -	b.n	57cf32 <spr_noaccess@@Base+0x26d62>
│ │ │ │ -	bgt.n	57ce98 <spr_noaccess@@Base+0x26cc8>
│ │ │ │ +	b.n	57cf3a <spr_noaccess@@Base+0x26d6a>
│ │ │ │ +	bgt.n	57ce90 <spr_noaccess@@Base+0x26cc0>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	add	r3, pc, #488	@ (adr r3, 57d134 <spr_noaccess@@Base+0x26f64>)
│ │ │ │ +	add	r3, pc, #456	@ (adr r3, 57d11c <spr_noaccess@@Base+0x26f4c>)
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	add	r3, pc, #72	@ (adr r3, 57cf98 <spr_noaccess@@Base+0x26dc8>)
│ │ │ │ +	add	r3, pc, #40	@ (adr r3, 57cf80 <spr_noaccess@@Base+0x26db0>)
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	add	r2, pc, #528	@ (adr r2, 57d164 <spr_noaccess@@Base+0x26f94>)
│ │ │ │ +	add	r2, pc, #496	@ (adr r2, 57d14c <spr_noaccess@@Base+0x26f7c>)
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	orrs	r4, r5
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r2, pc, #424	@ (adr r2, 57d104 <spr_noaccess@@Base+0x26f34>)
│ │ │ │ +	add	r2, pc, #392	@ (adr r2, 57d0ec <spr_noaccess@@Base+0x26f1c>)
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	add	r1, pc, #952	@ (adr r1, 57d318 <spr_noaccess@@Base+0x27148>)
│ │ │ │ +	add	r1, pc, #920	@ (adr r1, 57d300 <spr_noaccess@@Base+0x27130>)
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	adds	r0, r4, r1
│ │ │ │ +	adds	r0, r3, r1
│ │ │ │  	movs	r5, r4
│ │ │ │ -	movs	r5, #214	@ 0xd6
│ │ │ │ +	movs	r5, #206	@ 0xce
│ │ │ │  	movs	r4, r4
│ │ │ │ -	strh	r0, [r5, #32]
│ │ │ │ +	strh	r0, [r4, #32]
│ │ │ │  	movs	r0, r4
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	mov	r4, r1
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	ldr	r1, [pc, #704]	@ (57d244 <spr_noaccess@@Base+0x27074>)
│ │ │ │ +	ldr	r1, [pc, #704]	@ (57d24c <spr_noaccess@@Base+0x2707c>)
│ │ │ │  	mov	r8, r2
│ │ │ │  	sub	sp, #16
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	add	r1, pc
│ │ │ │  	ldrb	r2, [r4, #4]
│ │ │ │ -	cbnz	r3, 57cfba <spr_noaccess@@Base+0x26dea>
│ │ │ │ +	cbnz	r3, 57cfc2 <spr_noaccess@@Base+0x26df2>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.w	57d0d4 <spr_noaccess@@Base+0x26f04>
│ │ │ │ +	beq.w	57d0dc <spr_noaccess@@Base+0x26f0c>
│ │ │ │  	ldr.w	r2, [r0, #144]	@ 0x90
│ │ │ │  	and.w	r2, r2, #1
│ │ │ │  	orrs	r2, r3
│ │ │ │  	it	ne
│ │ │ │  	movne	r0, r3
│ │ │ │ -	beq.w	57d0c8 <spr_noaccess@@Base+0x26ef8>
│ │ │ │ +	beq.w	57d0d0 <spr_noaccess@@Base+0x26f00>
│ │ │ │  	add	sp, #16
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, pc}
│ │ │ │ -	ldr	r3, [pc, #652]	@ (57d248 <spr_noaccess@@Base+0x27078>)
│ │ │ │ +	ldr	r3, [pc, #652]	@ (57d250 <spr_noaccess@@Base+0x27080>)
│ │ │ │  	ldr	r1, [r4, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r0, [r4, #12]
│ │ │ │  	ldr.w	r3, [r3, r1, lsl #2]
│ │ │ │  	mov	r9, r3
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	57d04a <spr_noaccess@@Base+0x26e7a>
│ │ │ │ +	beq.n	57d052 <spr_noaccess@@Base+0x26e82>
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	mov	r7, r3
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	cmp.w	r8, #0
│ │ │ │ -	bne.w	57d1ca <spr_noaccess@@Base+0x26ffa>
│ │ │ │ +	bne.w	57d1d2 <spr_noaccess@@Base+0x27002>
│ │ │ │  	movs	r0, #8
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	movs	r0, #2
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	strd	r5, r0, [sp]
│ │ │ │  	movs	r5, #14
│ │ │ │ @@ -1251544,37 +1251549,37 @@
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, sl
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #544]	@ (57d24c <spr_noaccess@@Base+0x2707c>)
│ │ │ │ +	ldr	r3, [pc, #544]	@ (57d254 <spr_noaccess@@Base+0x27084>)
│ │ │ │  	add	r3, pc
│ │ │ │  	add.w	r4, r3, r7, lsl #2
│ │ │ │  	ldr.w	r1, [r3, #164]	@ 0xa4
│ │ │ │  	ldr.w	r0, [r4, #128]	@ 0x80
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │  	mov	r2, sl
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	b.n	57d17a <spr_noaccess@@Base+0x26faa>
│ │ │ │ +	b.n	57d182 <spr_noaccess@@Base+0x26fb2>
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	mov	r7, r0
│ │ │ │  	mov	sl, r3
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r1, r9
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r0, r6
│ │ │ │  	cmp.w	r8, #0
│ │ │ │ -	bne.w	57d1ec <spr_noaccess@@Base+0x2701c>
│ │ │ │ +	bne.w	57d1f4 <spr_noaccess@@Base+0x27024>
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ @@ -1251599,23 +1251604,23 @@
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	mov	r0, r7
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #396]	@ (57d250 <spr_noaccess@@Base+0x27080>)
│ │ │ │ +	ldr	r3, [pc, #396]	@ (57d258 <spr_noaccess@@Base+0x27088>)
│ │ │ │  	add	r3, pc
│ │ │ │ -	b.n	57d15e <spr_noaccess@@Base+0x26f8e>
│ │ │ │ -	ldr	r3, [pc, #392]	@ (57d254 <spr_noaccess@@Base+0x27084>)
│ │ │ │ +	b.n	57d166 <spr_noaccess@@Base+0x26f96>
│ │ │ │ +	ldr	r3, [pc, #392]	@ (57d25c <spr_noaccess@@Base+0x2708c>)
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	lsls	r3, r3, #20
│ │ │ │ -	bmi.w	57d226 <spr_noaccess@@Base+0x27056>
│ │ │ │ -	ldr	r3, [pc, #384]	@ (57d258 <spr_noaccess@@Base+0x27088>)
│ │ │ │ +	bmi.w	57d22e <spr_noaccess@@Base+0x2705e>
│ │ │ │ +	ldr	r3, [pc, #384]	@ (57d260 <spr_noaccess@@Base+0x27090>)
│ │ │ │  	ldrd	r2, r0, [r4, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │ @@ -1251624,15 +1251629,15 @@
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r9, r0
│ │ │ │  	mov	r0, r6
│ │ │ │  	cmp.w	r8, #0
│ │ │ │ -	bne.n	57d190 <spr_noaccess@@Base+0x26fc0>
│ │ │ │ +	bne.n	57d198 <spr_noaccess@@Base+0x26fc8>
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r4
│ │ │ │  	movs	r5, #14
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │ @@ -1251657,15 +1251662,15 @@
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #256]	@ (57d25c <spr_noaccess@@Base+0x2708c>)
│ │ │ │ +	ldr	r3, [pc, #256]	@ (57d264 <spr_noaccess@@Base+0x27094>)
│ │ │ │  	add	r3, pc
│ │ │ │  	add.w	r4, r3, sl, lsl #2
│ │ │ │  	ldr.w	r1, [r3, #164]	@ 0xa4
│ │ │ │  	ldr.w	r0, [r4, #128]	@ 0x80
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │  	mov	r2, r8
│ │ │ │ @@ -1251695,28 +1251700,28 @@
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r3, r9
│ │ │ │  	strd	r7, r0, [sp]
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r1, r4
│ │ │ │  	movs	r0, #2
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │ -	b.n	57d13c <spr_noaccess@@Base+0x26f6c>
│ │ │ │ +	b.n	57d144 <spr_noaccess@@Base+0x26f74>
│ │ │ │  	movs	r0, #8
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	movs	r0, #2
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r3, r6
│ │ │ │  	strd	r5, r0, [sp]
│ │ │ │  	mov	r2, r9
│ │ │ │  	mov	r1, r4
│ │ │ │  	movs	r0, #2
│ │ │ │  	movs	r5, #6
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │ -	b.n	57d00a <spr_noaccess@@Base+0x26e3a>
│ │ │ │ +	b.n	57d012 <spr_noaccess@@Base+0x26e42>
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ @@ -1251729,54 +1251734,54 @@
│ │ │ │  	mov	r3, r5
│ │ │ │  	strd	r7, r0, [sp]
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r1, r4
│ │ │ │  	movs	r0, #2
│ │ │ │  	movs	r7, #6
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │ -	b.n	57d0a4 <spr_noaccess@@Base+0x26ed4>
│ │ │ │ +	b.n	57d0ac <spr_noaccess@@Base+0x26edc>
│ │ │ │  	cmp.w	r8, #0
│ │ │ │ -	beq.n	57d23c <spr_noaccess@@Base+0x2706c>
│ │ │ │ -	ldr	r1, [pc, #48]	@ (57d260 <spr_noaccess@@Base+0x27090>)
│ │ │ │ +	beq.n	57d244 <spr_noaccess@@Base+0x27074>
│ │ │ │ +	ldr	r1, [pc, #48]	@ (57d268 <spr_noaccess@@Base+0x27098>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │ -	ldr	r0, [pc, #48]	@ (57d264 <spr_noaccess@@Base+0x27094>)
│ │ │ │ +	ldr	r0, [pc, #48]	@ (57d26c <spr_noaccess@@Base+0x2709c>)
│ │ │ │  	add	r0, pc
│ │ │ │  	bl	7235d4 <qemu_log@@Base>
│ │ │ │ -	b.n	57d0d4 <spr_noaccess@@Base+0x26f04>
│ │ │ │ -	ldr	r1, [pc, #40]	@ (57d268 <spr_noaccess@@Base+0x27098>)
│ │ │ │ +	b.n	57d0dc <spr_noaccess@@Base+0x26f0c>
│ │ │ │ +	ldr	r1, [pc, #40]	@ (57d270 <spr_noaccess@@Base+0x270a0>)
│ │ │ │  	add	r1, pc
│ │ │ │ -	b.n	57d230 <spr_noaccess@@Base+0x27060>
│ │ │ │ +	b.n	57d238 <spr_noaccess@@Base+0x27068>
│ │ │ │  	nop
│ │ │ │ -	bls.n	57d1c8 <spr_noaccess@@Base+0x26ff8>
│ │ │ │ +	bls.n	57d1c0 <spr_noaccess@@Base+0x26ff0>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	add	r0, pc, #584	@ (adr r0, 57d494 <spr_noaccess@@Base+0x272c4>)
│ │ │ │ +	add	r0, pc, #552	@ (adr r0, 57d47c <spr_noaccess@@Base+0x272ac>)
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	add	r0, pc, #152	@ (adr r0, 57d2e8 <spr_noaccess@@Base+0x27118>)
│ │ │ │ +	add	r0, pc, #120	@ (adr r0, 57d2d0 <spr_noaccess@@Base+0x27100>)
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldr	r7, [sp, #560]	@ 0x230
│ │ │ │ +	ldr	r7, [sp, #528]	@ 0x210
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	orrs	r4, r5
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r7, [sp, #472]	@ 0x1d8
│ │ │ │ +	ldr	r7, [sp, #440]	@ 0x1b8
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldr	r6, [sp, #976]	@ 0x3d0
│ │ │ │ +	ldr	r6, [sp, #944]	@ 0x3b0
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	subs	r4, #194	@ 0xc2
│ │ │ │ +	subs	r4, #186	@ 0xba
│ │ │ │  	movs	r4, r4
│ │ │ │ -	movs	r2, #216	@ 0xd8
│ │ │ │ +	movs	r2, #208	@ 0xd0
│ │ │ │  	movs	r4, r4
│ │ │ │ -	movs	r2, #246	@ 0xf6
│ │ │ │ +	movs	r2, #238	@ 0xee
│ │ │ │  	movs	r4, r4
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4032]	@ 0xfc0
│ │ │ │  	mov	fp, r0
│ │ │ │ -	ldr	r0, [pc, #448]	@ (57d440 <spr_noaccess@@Base+0x27270>)
│ │ │ │ +	ldr	r0, [pc, #448]	@ (57d448 <spr_noaccess@@Base+0x27278>)
│ │ │ │  	sub	sp, #28
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr.w	r8, [sp, #72]	@ 0x48
│ │ │ │  	ldr.w	r1, [r0, r1, lsl #2]
│ │ │ │  	ldr.w	r3, [r0, r3, lsl #2]
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	ldr.w	r1, [r0, r2, lsl #2]
│ │ │ │ @@ -1251795,15 +1251800,15 @@
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r1, [sp, #16]
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	cmp.w	r8, #0
│ │ │ │ -	beq.n	57d358 <spr_noaccess@@Base+0x27188>
│ │ │ │ +	beq.n	57d360 <spr_noaccess@@Base+0x27190>
│ │ │ │  	mov.w	r3, #2147483648	@ 0x80000000
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r1, r6
│ │ │ │  	movs	r0, #8
│ │ │ │  	bl	4cb0bc <tcg_gen_setcondi_i32@@Base>
│ │ │ │  	mov.w	r3, #4294967295	@ 0xffffffff
│ │ │ │  	mov	r2, r5
│ │ │ │ @@ -1251836,17 +1251841,17 @@
│ │ │ │  	mov	r0, r4
│ │ │ │  	mov	r2, r5
│ │ │ │  	bl	4cb3d4 <tcg_gen_div_i32@@Base>
│ │ │ │  	ldr	r0, [sp, #12]
│ │ │ │  	mov	r1, r4
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	cmp.w	r9, #0
│ │ │ │ -	bne.n	57d394 <spr_noaccess@@Base+0x271c4>
│ │ │ │ +	bne.n	57d39c <spr_noaccess@@Base+0x271cc>
│ │ │ │  	cmp.w	sl, #0
│ │ │ │ -	bne.n	57d3be <spr_noaccess@@Base+0x271ee>
│ │ │ │ +	bne.n	57d3c6 <spr_noaccess@@Base+0x271f6>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1251869,30 +1251874,30 @@
│ │ │ │  	mov	r0, r4
│ │ │ │  	mov	r2, r5
│ │ │ │  	bl	4cb674 <tcg_gen_divu_i32@@Base>
│ │ │ │  	ldr	r0, [sp, #12]
│ │ │ │  	mov	r1, r4
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	cmp.w	r9, #0
│ │ │ │ -	beq.n	57d33c <spr_noaccess@@Base+0x2716c>
│ │ │ │ -	ldr	r4, [pc, #172]	@ (57d444 <spr_noaccess@@Base+0x27274>)
│ │ │ │ +	beq.n	57d344 <spr_noaccess@@Base+0x27174>
│ │ │ │ +	ldr	r4, [pc, #172]	@ (57d44c <spr_noaccess@@Base+0x2727c>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr.w	r0, [r4, #168]	@ 0xa8
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r3, [fp, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │ -	bmi.n	57d432 <spr_noaccess@@Base+0x27262>
│ │ │ │ -	ldr	r3, [pc, #156]	@ (57d448 <spr_noaccess@@Base+0x27278>)
│ │ │ │ +	bmi.n	57d43a <spr_noaccess@@Base+0x2726a>
│ │ │ │ +	ldr	r3, [pc, #156]	@ (57d450 <spr_noaccess@@Base+0x27280>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldrd	r1, r2, [r3, #164]	@ 0xa4
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	cmp.w	sl, #0
│ │ │ │ -	beq.n	57d342 <spr_noaccess@@Base+0x27172>
│ │ │ │ +	beq.n	57d34a <spr_noaccess@@Base+0x2717a>
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │ @@ -1251913,15 +1251918,15 @@
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r3, r6
│ │ │ │  	strd	r0, r4, [sp]
│ │ │ │  	mov	r1, r4
│ │ │ │  	movs	r0, #6
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │ -	ldr	r4, [pc, #64]	@ (57d44c <spr_noaccess@@Base+0x2727c>)
│ │ │ │ +	ldr	r4, [pc, #64]	@ (57d454 <spr_noaccess@@Base+0x27284>)
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr.w	r1, [r4, #164]	@ 0xa4
│ │ │ │  	ldr.w	r0, [r4, #128]	@ 0x80
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │ @@ -1251929,48 +1251934,48 @@
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	ldr.w	r0, [r4, #176]	@ 0xb0
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	57d3aa <spr_noaccess@@Base+0x271da>
│ │ │ │ +	b.n	57d3b2 <spr_noaccess@@Base+0x271e2>
│ │ │ │  	nop
│ │ │ │ -	ldr	r5, [sp, #824]	@ 0x338
│ │ │ │ +	ldr	r5, [sp, #792]	@ 0x318
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldr	r4, [sp, #736]	@ 0x2e0
│ │ │ │ +	ldr	r4, [sp, #704]	@ 0x2c0
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldr	r4, [sp, #656]	@ 0x290
│ │ │ │ +	ldr	r4, [sp, #624]	@ 0x270
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldr	r4, [sp, #248]	@ 0xf8
│ │ │ │ +	ldr	r4, [sp, #216]	@ 0xd8
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldr	r5, [r0, #84]	@ 0x54
│ │ │ │  	mov	r4, r0
│ │ │ │ -	ldr	r3, [pc, #344]	@ (57d5c0 <spr_noaccess@@Base+0x273f0>)
│ │ │ │ +	ldr	r3, [pc, #344]	@ (57d5c8 <spr_noaccess@@Base+0x273f8>)
│ │ │ │  	sub	sp, #16
│ │ │ │  	ldr.w	r2, [r0, #144]	@ 0x90
│ │ │ │  	add	r3, pc
│ │ │ │  	lsls	r0, r5, #31
│ │ │ │ -	bmi.n	57d51e <spr_noaccess@@Base+0x2734e>
│ │ │ │ +	bmi.n	57d526 <spr_noaccess@@Base+0x27356>
│ │ │ │  	lsls	r1, r2, #17
│ │ │ │ -	bpl.n	57d522 <spr_noaccess@@Base+0x27352>
│ │ │ │ +	bpl.n	57d52a <spr_noaccess@@Base+0x2735a>
│ │ │ │  	ldrb.w	r2, [r4, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.w	57d5ac <spr_noaccess@@Base+0x273dc>
│ │ │ │ +	beq.w	57d5b4 <spr_noaccess@@Base+0x273e4>
│ │ │ │  	str	r3, [sp, #8]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #304]	@ (57d5c4 <spr_noaccess@@Base+0x273f4>)
│ │ │ │ +	ldr	r2, [pc, #304]	@ (57d5cc <spr_noaccess@@Base+0x273fc>)
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr	r3, [sp, #8]
│ │ │ │  	mov	r0, sl
│ │ │ │  	ldr	r4, [r3, r2]
│ │ │ │  	ubfx	r3, r5, #11, #5
│ │ │ │  	lsls	r6, r3, #4
│ │ │ │  	add.w	r2, r6, #41984	@ 0xa400
│ │ │ │ @@ -1252017,53 +1252022,53 @@
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r0, r8
│ │ │ │  	adds	r2, r3, r5
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	lsls	r2, r2, #12
│ │ │ │ -	bmi.n	57d534 <spr_noaccess@@Base+0x27364>
│ │ │ │ +	bmi.n	57d53c <spr_noaccess@@Base+0x2736c>
│ │ │ │  	ldr	r3, [r4, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldrb.w	r2, [r4, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	57d5ac <spr_noaccess@@Base+0x273dc>
│ │ │ │ +	beq.n	57d5b4 <spr_noaccess@@Base+0x273e4>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #128]	@ (57d5c4 <spr_noaccess@@Base+0x273f4>)
│ │ │ │ +	ldr	r1, [pc, #128]	@ (57d5cc <spr_noaccess@@Base+0x273fc>)
│ │ │ │  	ubfx	r2, r5, #11, #5
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #96]	@ (57d5bc <spr_noaccess@@Base+0x273ec>)
│ │ │ │ +	ldr	r2, [pc, #96]	@ (57d5c4 <spr_noaccess@@Base+0x273f4>)
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │ -	ldr	r1, [pc, #96]	@ (57d5c8 <spr_noaccess@@Base+0x273f8>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (57d5d0 <spr_noaccess@@Base+0x27400>)
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r2, [r4, r2]
│ │ │ │  	ubfx	r4, r3, #16, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r0, r2
│ │ │ │  	ldr.w	r4, [r1, r4, lsl #2]
│ │ │ │  	ldr.w	r1, [r1, r3, lsl #2]
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	adds	r3, r2, r4
│ │ │ │ -	ldr	r0, [pc, #68]	@ (57d5cc <spr_noaccess@@Base+0x273fc>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (57d5d4 <spr_noaccess@@Base+0x27404>)
│ │ │ │  	add	r2, r1
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3492	@ 0xda4
│ │ │ │  	ldr.w	r0, [r0, #3492]	@ 0xda4
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │  	add	sp, #16
│ │ │ │  	movs	r0, #0
│ │ │ │ @@ -1252074,24 +1252079,24 @@
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, pc}
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	asrs	r2, r3, #12
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	asrs	r2, r2, #12
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	bmi.n	57d584 <spr_noaccess@@Base+0x273b4>
│ │ │ │ +	bmi.n	57d57c <spr_noaccess@@Base+0x273ac>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r2, [sp, #920]	@ 0x398
│ │ │ │ +	ldr	r2, [sp, #888]	@ 0x378
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldr	r7, [pc, #608]	@ (57d830 <spr_noaccess@@Base+0x27660>)
│ │ │ │ +	ldr	r7, [pc, #576]	@ (57d818 <spr_noaccess@@Base+0x27648>)
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4032]	@ 0xfc0
│ │ │ │  	sub	sp, #28
│ │ │ │  	mov	r6, r3
│ │ │ │ @@ -1252102,35 +1252107,35 @@
│ │ │ │  	ldr	r2, [sp, #68]	@ 0x44
│ │ │ │  	ldr	r4, [sp, #64]	@ 0x40
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	orrs.w	r2, r3, r8
│ │ │ │  	ldrb.w	r9, [sp, #72]	@ 0x48
│ │ │ │  	ldrb.w	r7, [sp, #84]	@ 0x54
│ │ │ │  	str	r4, [sp, #12]
│ │ │ │ -	beq.n	57d67a <spr_noaccess@@Base+0x274aa>
│ │ │ │ +	beq.n	57d682 <spr_noaccess@@Base+0x274b2>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	mov	fp, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57d6a4 <spr_noaccess@@Base+0x274d4>
│ │ │ │ +	beq.n	57d6ac <spr_noaccess@@Base+0x274dc>
│ │ │ │  	cmp.w	r9, #0
│ │ │ │ -	bne.n	57d714 <spr_noaccess@@Base+0x27544>
│ │ │ │ +	bne.n	57d71c <spr_noaccess@@Base+0x2754c>
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r3, r0
│ │ │ │  	strd	r6, r0, [sp]
│ │ │ │  	mov	r2, sl
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4cc2c8 <tcg_gen_add2_i32@@Base>
│ │ │ │  	ldr.w	r3, [fp, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #12
│ │ │ │ -	bpl.n	57d65e <spr_noaccess@@Base+0x2748e>
│ │ │ │ +	bpl.n	57d666 <spr_noaccess@@Base+0x27496>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r9, r0
│ │ │ │  	mov	r1, sl
│ │ │ │  	bl	4ca7a8 <tcg_gen_xor_i32@@Base>
│ │ │ │  	mov	r2, r4
│ │ │ │  	mov	r1, r9
│ │ │ │ @@ -1252138,46 +1252143,46 @@
│ │ │ │  	bl	4ca7a8 <tcg_gen_xor_i32@@Base>
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	mov	r1, r9
│ │ │ │  	movs	r3, #1
│ │ │ │  	movs	r2, #32
│ │ │ │  	bl	4cbf04 <tcg_gen_extract_i32@@Base>
│ │ │ │  	cmp.w	r8, #0
│ │ │ │ -	bne.n	57d6b2 <spr_noaccess@@Base+0x274e2>
│ │ │ │ +	bne.n	57d6ba <spr_noaccess@@Base+0x274ea>
│ │ │ │  	cmp	r7, #0
│ │ │ │ -	bne.n	57d74a <spr_noaccess@@Base+0x2757a>
│ │ │ │ +	bne.n	57d752 <spr_noaccess@@Base+0x27582>
│ │ │ │  	cmp	r5, r4
│ │ │ │ -	beq.n	57d68e <spr_noaccess@@Base+0x274be>
│ │ │ │ +	beq.n	57d696 <spr_noaccess@@Base+0x274c6>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r1, sl
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	cmp.w	r9, #0
│ │ │ │ -	bne.n	57d706 <spr_noaccess@@Base+0x27536>
│ │ │ │ +	bne.n	57d70e <spr_noaccess@@Base+0x2753e>
│ │ │ │  	cmp	r7, #0
│ │ │ │ -	bne.n	57d748 <spr_noaccess@@Base+0x27578>
│ │ │ │ +	bne.n	57d750 <spr_noaccess@@Base+0x27580>
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r1, sl
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	cmp.w	r9, #0
│ │ │ │ -	bne.n	57d724 <spr_noaccess@@Base+0x27554>
│ │ │ │ -	ldr.w	r8, [pc, #260]	@ 57d7b8 <spr_noaccess@@Base+0x275e8>
│ │ │ │ +	bne.n	57d72c <spr_noaccess@@Base+0x2755c>
│ │ │ │ +	ldr.w	r8, [pc, #260]	@ 57d7c0 <spr_noaccess@@Base+0x275f0>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r9, r0
│ │ │ │  	add	r8, pc
│ │ │ │  	mov	r1, r4
│ │ │ │  	ldr.w	r0, [r8, #168]	@ 0xa8
│ │ │ │  	bl	4ca7a8 <tcg_gen_xor_i32@@Base>
│ │ │ │ @@ -1252187,52 +1252192,52 @@
│ │ │ │  	bl	4ca7a8 <tcg_gen_xor_i32@@Base>
│ │ │ │  	ldr.w	r1, [r8, #168]	@ 0xa8
│ │ │ │  	mov	r2, r9
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4cb8dc <tcg_gen_andc_i32@@Base>
│ │ │ │  	ldr.w	r3, [fp, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │ -	bmi.n	57d736 <spr_noaccess@@Base+0x27566>
│ │ │ │ -	ldr	r6, [pc, #208]	@ (57d7bc <spr_noaccess@@Base+0x275ec>)
│ │ │ │ +	bmi.n	57d73e <spr_noaccess@@Base+0x2756e>
│ │ │ │ +	ldr	r6, [pc, #208]	@ (57d7c4 <spr_noaccess@@Base+0x275f4>)
│ │ │ │  	movs	r3, #1
│ │ │ │  	movs	r2, #31
│ │ │ │  	add	r6, pc
│ │ │ │  	ldr.w	r1, [r6, #168]	@ 0xa8
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4cbf04 <tcg_gen_extract_i32@@Base>
│ │ │ │  	ldrd	r1, r2, [r6, #164]	@ 0xa4
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	b.n	57d664 <spr_noaccess@@Base+0x27494>
│ │ │ │ +	b.n	57d66c <spr_noaccess@@Base+0x2749c>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	mov	r4, r5
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	57d664 <spr_noaccess@@Base+0x27494>
│ │ │ │ +	b.n	57d66c <spr_noaccess@@Base+0x2749c>
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r2, sl
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	mov	r1, r3
│ │ │ │  	mov	r3, r6
│ │ │ │  	bl	4cc430 <tcg_gen_addcio_i32@@Base>
│ │ │ │ -	b.n	57d632 <spr_noaccess@@Base+0x27462>
│ │ │ │ +	b.n	57d63a <spr_noaccess@@Base+0x2746a>
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	cmp.w	r8, #0
│ │ │ │ -	beq.n	57d664 <spr_noaccess@@Base+0x27494>
│ │ │ │ -	b.n	57d6b2 <spr_noaccess@@Base+0x274e2>
│ │ │ │ +	beq.n	57d66c <spr_noaccess@@Base+0x2749c>
│ │ │ │ +	b.n	57d6ba <spr_noaccess@@Base+0x274ea>
│ │ │ │  	ldr.w	r1, [r8, #168]	@ 0xa8
│ │ │ │  	movs	r3, #1
│ │ │ │  	ldr.w	r0, [r8, #176]	@ 0xb0
│ │ │ │  	movs	r2, #31
│ │ │ │  	bl	4cbf04 <tcg_gen_extract_i32@@Base>
│ │ │ │ -	b.n	57d6e8 <spr_noaccess@@Base+0x27518>
│ │ │ │ +	b.n	57d6f0 <spr_noaccess@@Base+0x27520>
│ │ │ │  	mov	r4, r5
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ @@ -1252254,37 +1252259,37 @@
│ │ │ │  	mov	r3, r8
│ │ │ │  	mov	r1, r6
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	movs	r0, #6
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │  	mov	r1, r6
│ │ │ │ -	ldr	r6, [pc, #40]	@ (57d7c0 <spr_noaccess@@Base+0x275f0>)
│ │ │ │ +	ldr	r6, [pc, #40]	@ (57d7c8 <spr_noaccess@@Base+0x275f8>)
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	add	r6, pc
│ │ │ │  	ldr.w	r1, [r6, #164]	@ 0xa4
│ │ │ │  	ldr.w	r0, [r6, #128]	@ 0x80
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r6, #128]	@ 0x80
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	b.n	57d668 <spr_noaccess@@Base+0x27498>
│ │ │ │ -	ldr	r1, [sp, #584]	@ 0x248
│ │ │ │ +	b.n	57d670 <spr_noaccess@@Base+0x274a0>
│ │ │ │ +	ldr	r1, [sp, #552]	@ 0x228
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldr	r1, [sp, #392]	@ 0x188
│ │ │ │ +	ldr	r1, [sp, #360]	@ 0x168
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldr	r0, [sp, #720]	@ 0x2d0
│ │ │ │ +	ldr	r0, [sp, #688]	@ 0x2b0
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │ -	ldr.w	ip, [pc, #84]	@ 57d828 <spr_noaccess@@Base+0x27658>
│ │ │ │ +	ldr.w	ip, [pc, #84]	@ 57d830 <spr_noaccess@@Base+0x27660>
│ │ │ │  	sub	sp, #24
│ │ │ │  	add	ip, pc
│ │ │ │  	ldrb.w	lr, [sp, #32]
│ │ │ │  	ldr.w	r3, [ip, r3, lsl #2]
│ │ │ │  	ldr.w	r2, [ip, r2, lsl #2]
│ │ │ │  	ldr.w	r1, [ip, r1, lsl #2]
│ │ │ │  	str.w	lr, [sp, #16]
│ │ │ │ @@ -1252294,73 +1252299,73 @@
│ │ │ │  	str.w	lr, [sp, #8]
│ │ │ │  	ldrb.w	lr, [sp, #44]	@ 0x2c
│ │ │ │  	str.w	lr, [sp, #12]
│ │ │ │  	ldr.w	r4, [ip, #180]	@ 0xb4
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │  	ldr.w	r4, [ip, #172]	@ 0xac
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	57d5d0 <spr_noaccess@@Base+0x27400>
│ │ │ │ +	bl	57d5d8 <spr_noaccess@@Base+0x27408>
│ │ │ │  	add	sp, #24
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, pc}
│ │ │ │  	nop
│ │ │ │ -	ldr	r0, [sp, #480]	@ 0x1e0
│ │ │ │ +	ldr	r0, [sp, #448]	@ 0x1c0
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r3, [r0, #111]	@ 0x6f
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	57d9a4 <spr_noaccess@@Base+0x277d4>
│ │ │ │ +	beq.w	57d9ac <spr_noaccess@@Base+0x277dc>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 57d868 <spr_noaccess@@Base+0x27698>
│ │ │ │ +	cbz	r3, 57d870 <spr_noaccess@@Base+0x276a0>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	57d868 <spr_noaccess@@Base+0x27698>
│ │ │ │ -	ldr	r3, [pc, #364]	@ (57d9c4 <spr_noaccess@@Base+0x277f4>)
│ │ │ │ +	beq.n	57d870 <spr_noaccess@@Base+0x276a0>
│ │ │ │ +	ldr	r3, [pc, #364]	@ (57d9cc <spr_noaccess@@Base+0x277fc>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r1, r3, #16, #5
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	lsls	r6, r3, #31
│ │ │ │ -	bmi.w	57d980 <spr_noaccess@@Base+0x277b0>
│ │ │ │ -	ldr	r6, [pc, #328]	@ (57d9c8 <spr_noaccess@@Base+0x277f8>)
│ │ │ │ +	bmi.w	57d988 <spr_noaccess@@Base+0x277b8>
│ │ │ │ +	ldr	r6, [pc, #328]	@ (57d9d0 <spr_noaccess@@Base+0x27800>)
│ │ │ │  	tst.w	r3, #2031616	@ 0x1f0000
│ │ │ │  	add	r6, pc
│ │ │ │  	ldr.w	r2, [r6, r2, lsl #2]
│ │ │ │ -	bne.n	57d98c <spr_noaccess@@Base+0x277bc>
│ │ │ │ +	bne.n	57d994 <spr_noaccess@@Base+0x277c4>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r6, [pc, #304]	@ (57d9cc <spr_noaccess@@Base+0x277fc>)
│ │ │ │ +	ldr	r6, [pc, #304]	@ (57d9d4 <spr_noaccess@@Base+0x27804>)
│ │ │ │  	movs	r2, #16
│ │ │ │  	mov	r9, r0
│ │ │ │  	mrc	15, 0, r8, cr13, cr0, {3}
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r6, pc
│ │ │ │  	movs	r7, #0
│ │ │ │  	add.w	r3, r6, r3, lsl #2
│ │ │ │  	ldr.w	r1, [r3, #188]	@ 0xbc
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #252]	@ (57d9b4 <spr_noaccess@@Base+0x277e4>)
│ │ │ │ +	ldr	r2, [pc, #252]	@ (57d9bc <spr_noaccess@@Base+0x277ec>)
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	mov	r0, r9
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	orr.w	r3, r3, #1
│ │ │ │  	ldr.w	r1, [r8, r2]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │ @@ -1252371,15 +1252376,15 @@
│ │ │ │  	mov	r0, r5
│ │ │ │  	movs	r2, #2
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add.w	r3, r6, r3, lsl #2
│ │ │ │  	ldr.w	r0, [r3, #188]	@ 0xbc
│ │ │ │ -	ldr	r3, [pc, #204]	@ (57d9b8 <spr_noaccess@@Base+0x277e8>)
│ │ │ │ +	ldr	r3, [pc, #204]	@ (57d9c0 <spr_noaccess@@Base+0x277f0>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [r8, r3]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	add	r1, r5
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │ @@ -1252391,15 +1252396,15 @@
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r0, r9
│ │ │ │  	movs	r2, #16
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr.w	r1, [r6, r3, lsl #2]
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #152]	@ (57d9bc <spr_noaccess@@Base+0x277ec>)
│ │ │ │ +	ldr	r3, [pc, #152]	@ (57d9c4 <spr_noaccess@@Base+0x277f4>)
│ │ │ │  	mov	r0, r9
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [r8, r3]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	add	r1, r5
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │ @@ -1252409,15 +1252414,15 @@
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	movs	r2, #2
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr.w	r0, [r6, r3, lsl #2]
│ │ │ │ -	ldr	r3, [pc, #108]	@ (57d9c0 <spr_noaccess@@Base+0x277f0>)
│ │ │ │ +	ldr	r3, [pc, #108]	@ (57d9c8 <spr_noaccess@@Base+0x277f8>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [r8, r3]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	add	r1, r5
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │ @@ -1252428,79 +1252433,79 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │  	lsls	r2, r2, #3
│ │ │ │ -	cbnz	r1, 57d996 <spr_noaccess@@Base+0x277c6>
│ │ │ │ +	cbnz	r1, 57d99e <spr_noaccess@@Base+0x277ce>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	57d892 <spr_noaccess@@Base+0x276c2>
│ │ │ │ +	b.n	57d89a <spr_noaccess@@Base+0x276ca>
│ │ │ │  	ldr.w	r1, [r6, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	57d892 <spr_noaccess@@Base+0x276c2>
│ │ │ │ -	ldr	r3, [pc, #56]	@ (57d9d0 <spr_noaccess@@Base+0x27800>)
│ │ │ │ +	b.n	57d89a <spr_noaccess@@Base+0x276ca>
│ │ │ │ +	ldr	r3, [pc, #56]	@ (57d9d8 <spr_noaccess@@Base+0x27808>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	b.n	57d892 <spr_noaccess@@Base+0x276c2>
│ │ │ │ +	b.n	57d89a <spr_noaccess@@Base+0x276ca>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	lsrs	r0, r0, #31
│ │ │ │ +	lsrs	r0, r7, #30
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	lsrs	r0, r2, #30
│ │ │ │ +	lsrs	r0, r1, #30
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	lsrs	r0, r3, #29
│ │ │ │ +	lsrs	r0, r2, #29
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	lsrs	r2, r5, #28
│ │ │ │ +	lsrs	r2, r4, #28
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	str	r7, [sp, #984]	@ 0x3d8
│ │ │ │ +	str	r7, [sp, #952]	@ 0x3b8
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	str	r7, [sp, #816]	@ 0x330
│ │ │ │ +	str	r7, [sp, #784]	@ 0x310
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	str	r7, [sp, #680]	@ 0x2a8
│ │ │ │ +	str	r7, [sp, #648]	@ 0x288
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	str	r6, [sp, #736]	@ 0x2e0
│ │ │ │ +	str	r6, [sp, #704]	@ 0x2c0
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │ -	ldr	r3, [pc, #444]	@ (57dba4 <spr_noaccess@@Base+0x279d4>)
│ │ │ │ +	ldr	r3, [pc, #444]	@ (57dbac <spr_noaccess@@Base+0x279dc>)
│ │ │ │  	sub	sp, #28
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	ands.w	r1, r2, #1
│ │ │ │ -	bne.n	57da10 <spr_noaccess@@Base+0x27840>
│ │ │ │ +	bne.n	57da18 <spr_noaccess@@Base+0x27848>
│ │ │ │  	mov	r9, r1
│ │ │ │  	ldr.w	r1, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r0, r1, #7
│ │ │ │ -	bmi.n	57dada <spr_noaccess@@Base+0x2790a>
│ │ │ │ +	bmi.n	57dae2 <spr_noaccess@@Base+0x27912>
│ │ │ │  	ldr	r3, [r4, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldr.w	r1, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r1, r1, #17
│ │ │ │ -	bpl.n	57d9fe <spr_noaccess@@Base+0x2782e>
│ │ │ │ +	bpl.n	57da06 <spr_noaccess@@Base+0x27836>
│ │ │ │  	ldrb.w	r1, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	beq.w	57db8a <spr_noaccess@@Base+0x279ba>
│ │ │ │ +	beq.w	57db92 <spr_noaccess@@Base+0x279c2>
│ │ │ │  	strd	r2, r3, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #380]	@ (57dba8 <spr_noaccess@@Base+0x279d8>)
│ │ │ │ +	ldr	r1, [pc, #380]	@ (57dbb0 <spr_noaccess@@Base+0x279e0>)
│ │ │ │  	mov	r9, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	ubfx	r2, r2, #16, #5
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1252530,24 +1252535,24 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #260]	@ (57db9c <spr_noaccess@@Base+0x279cc>)
│ │ │ │ +	ldr	r3, [pc, #260]	@ (57dba4 <spr_noaccess@@Base+0x279d4>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	add.w	r0, r8, r3
│ │ │ │  	add.w	r4, r9, r3
│ │ │ │  	strd	r4, r0, [sp]
│ │ │ │  	adds	r2, r7, r3
│ │ │ │ -	ldr	r0, [pc, #252]	@ (57dbac <spr_noaccess@@Base+0x279dc>)
│ │ │ │ +	ldr	r0, [pc, #252]	@ (57dbb4 <spr_noaccess@@Base+0x279e4>)
│ │ │ │  	add	r3, r6
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3756	@ 0xeac
│ │ │ │  	ldr.w	r0, [r0, #3756]	@ 0xeac
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1252557,18 +1252562,18 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │  	ldrb.w	r1, [r4, #109]	@ 0x6d
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	beq.n	57db8a <spr_noaccess@@Base+0x279ba>
│ │ │ │ +	beq.n	57db92 <spr_noaccess@@Base+0x279c2>
│ │ │ │  	strd	r2, r3, [sp, #16]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #188]	@ (57dba8 <spr_noaccess@@Base+0x279d8>)
│ │ │ │ +	ldr	r1, [pc, #188]	@ (57dbb0 <spr_noaccess@@Base+0x279e0>)
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr	r5, [r3, r1]
│ │ │ │  	ubfx	r2, r2, #16, #5
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1252594,24 +1252599,24 @@
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r0, [r4, #84]	@ 0x54
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	ubfx	r0, r0, #6, #4
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #84]	@ (57dba0 <spr_noaccess@@Base+0x279d0>)
│ │ │ │ +	ldr	r3, [pc, #84]	@ (57dba8 <spr_noaccess@@Base+0x279d8>)
│ │ │ │  	mov	r2, r9
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r4, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	adds	r0, r7, r3
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │ -	ldr	r0, [pc, #80]	@ (57dbb0 <spr_noaccess@@Base+0x279e0>)
│ │ │ │ +	ldr	r0, [pc, #80]	@ (57dbb8 <spr_noaccess@@Base+0x279e8>)
│ │ │ │  	add.w	r4, r8, r3
│ │ │ │  	add	r3, r6
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3624	@ 0xe28
│ │ │ │  	ldr.w	r0, [r0, #3624]	@ 0xe28
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ @@ -1252624,51 +1252629,51 @@
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	lsrs	r2, r4, #23
│ │ │ │ +	lsrs	r2, r3, #23
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	lsrs	r6, r5, #20
│ │ │ │ +	lsrs	r6, r4, #20
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldmia	r7!, {r5, r6}
│ │ │ │ +	ldmia	r7!, {r3, r4, r6}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r2, [pc, #424]	@ (57dd58 <spr_noaccess@@Base+0x27b88>)
│ │ │ │ +	ldr	r2, [pc, #392]	@ (57dd40 <spr_noaccess@@Base+0x27b70>)
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	ldr	r1, [pc, #752]	@ (57dea4 <spr_noaccess@@Base+0x27cd4>)
│ │ │ │ +	ldr	r1, [pc, #720]	@ (57de8c <spr_noaccess@@Base+0x27cbc>)
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │ -	ldr	r3, [pc, #376]	@ (57dd40 <spr_noaccess@@Base+0x27b70>)
│ │ │ │ +	ldr	r3, [pc, #376]	@ (57dd48 <spr_noaccess@@Base+0x27b78>)
│ │ │ │  	sub	sp, #20
│ │ │ │  	ldr	r4, [r0, #84]	@ 0x54
│ │ │ │  	mov	r5, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r2, [r0, #144]	@ 0x90
│ │ │ │  	ands.w	r1, r4, #1
│ │ │ │ -	bne.n	57dc9e <spr_noaccess@@Base+0x27ace>
│ │ │ │ +	bne.n	57dca6 <spr_noaccess@@Base+0x27ad6>
│ │ │ │  	lsls	r0, r2, #17
│ │ │ │ -	bpl.n	57dca2 <spr_noaccess@@Base+0x27ad2>
│ │ │ │ +	bpl.n	57dcaa <spr_noaccess@@Base+0x27ada>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.w	57dd2c <spr_noaccess@@Base+0x27b5c>
│ │ │ │ +	beq.w	57dd34 <spr_noaccess@@Base+0x27b64>
│ │ │ │  	mov	r9, r1
│ │ │ │  	str	r3, [sp, #8]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #332]	@ (57dd44 <spr_noaccess@@Base+0x27b74>)
│ │ │ │ +	ldr	r2, [pc, #332]	@ (57dd4c <spr_noaccess@@Base+0x27b7c>)
│ │ │ │  	ldr	r3, [sp, #8]
│ │ │ │  	mov	r5, r0
│ │ │ │  	ldr	r6, [r3, r2]
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	lsls	r7, r3, #4
│ │ │ │  	add.w	r2, r7, #41984	@ 0xa400
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │ @@ -1252728,53 +1252733,53 @@
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	adds	r2, r0, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	lsls	r2, r2, #12
│ │ │ │ -	bmi.n	57dcb4 <spr_noaccess@@Base+0x27ae4>
│ │ │ │ +	bmi.n	57dcbc <spr_noaccess@@Base+0x27aec>
│ │ │ │  	ldr	r3, [r5, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	57dd2c <spr_noaccess@@Base+0x27b5c>
│ │ │ │ +	beq.n	57dd34 <spr_noaccess@@Base+0x27b64>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #128]	@ (57dd44 <spr_noaccess@@Base+0x27b74>)
│ │ │ │ +	ldr	r1, [pc, #128]	@ (57dd4c <spr_noaccess@@Base+0x27b7c>)
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #92]	@ (57dd3c <spr_noaccess@@Base+0x27b6c>)
│ │ │ │ +	ldr	r2, [pc, #92]	@ (57dd44 <spr_noaccess@@Base+0x27b74>)
│ │ │ │  	ldr	r3, [r5, #84]	@ 0x54
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │ -	ldr	r1, [pc, #96]	@ (57dd48 <spr_noaccess@@Base+0x27b78>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (57dd50 <spr_noaccess@@Base+0x27b80>)
│ │ │ │  	ldr	r0, [sp, #8]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r2, [r4, r2]
│ │ │ │  	ubfx	r4, r3, #16, #5
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r0, r2
│ │ │ │  	ldr.w	r4, [r1, r4, lsl #2]
│ │ │ │  	ldr.w	r1, [r1, r3, lsl #2]
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	adds	r3, r2, r4
│ │ │ │ -	ldr	r0, [pc, #68]	@ (57dd4c <spr_noaccess@@Base+0x27b7c>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (57dd54 <spr_noaccess@@Base+0x27b84>)
│ │ │ │  	add	r2, r1
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #3888	@ 0xf30
│ │ │ │  	ldr.w	r0, [r0, #3888]	@ 0xf30
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r0, #0
│ │ │ │ @@ -1252785,49 +1252790,49 @@
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	lsrs	r2, r3, #14
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	lsrs	r2, r2, #14
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldmia	r5!, {r7}
│ │ │ │ +	ldmia	r5, {r3, r4, r5, r6}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r3, [sp, #408]	@ 0x198
│ │ │ │ +	str	r3, [sp, #376]	@ 0x178
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldr	r0, [pc, #96]	@ (57ddb0 <spr_noaccess@@Base+0x27be0>)
│ │ │ │ +	ldr	r0, [pc, #64]	@ (57dd98 <spr_noaccess@@Base+0x27bc8>)
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr.w	ip, [pc, #116]	@ 57dddc <spr_noaccess@@Base+0x27c0c>
│ │ │ │ +	ldr.w	ip, [pc, #116]	@ 57dde4 <spr_noaccess@@Base+0x27c14>
│ │ │ │  	mov	r3, r0
│ │ │ │  	add	ip, pc
│ │ │ │ -	cbnz	r2, 57ddc6 <spr_noaccess@@Base+0x27bf6>
│ │ │ │ -	ldr	r0, [pc, #112]	@ (57dde0 <spr_noaccess@@Base+0x27c10>)
│ │ │ │ +	cbnz	r2, 57ddce <spr_noaccess@@Base+0x27bfe>
│ │ │ │ +	ldr	r0, [pc, #112]	@ (57dde8 <spr_noaccess@@Base+0x27c18>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r3, #84]	@ 0x54
│ │ │ │ -	ldr	r3, [pc, #96]	@ (57ddd8 <spr_noaccess@@Base+0x27c08>)
│ │ │ │ +	ldr	r3, [pc, #96]	@ (57dde0 <spr_noaccess@@Base+0x27c10>)
│ │ │ │  	ldr.w	r0, [ip, r0]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │ -	ldr.w	ip, [pc, #96]	@ 57dde4 <spr_noaccess@@Base+0x27c14>
│ │ │ │ +	ldr.w	ip, [pc, #96]	@ 57ddec <spr_noaccess@@Base+0x27c1c>
│ │ │ │  	ubfx	lr, r2, #21, #5
│ │ │ │  	ubfx	r2, r2, #16, #5
│ │ │ │  	ldr	r1, [r1, r3]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r3, [r0, #0]
│ │ │ │ -	ldr	r0, [pc, #84]	@ (57dde8 <spr_noaccess@@Base+0x27c18>)
│ │ │ │ +	ldr	r0, [pc, #84]	@ (57ddf0 <spr_noaccess@@Base+0x27c20>)
│ │ │ │  	ldr.w	lr, [ip, lr, lsl #2]
│ │ │ │  	add	r3, r1
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr.w	ip, [ip, r2, lsl #2]
│ │ │ │  	add.w	r2, r1, lr
│ │ │ │  	add	ip, r1
│ │ │ │  	addw	r1, r0, #4020	@ 0xfb4
│ │ │ │ @@ -1252844,46 +1252849,46 @@
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #12
│ │ │ │  	ldr.w	lr, [sp], #4
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	lsrs	r0, r0, #12
│ │ │ │ +	lsrs	r0, r7, #11
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldmia	r3!, {r1, r5, r6, r7}
│ │ │ │ +	ldmia	r3, {r1, r3, r4, r6, r7}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r2, [sp, #776]	@ 0x308
│ │ │ │ +	str	r2, [sp, #744]	@ 0x2e8
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0x4786
│ │ │ │ +	bx	pc
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	push	{r4, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #8
│ │ │ │ -	ldr.w	ip, [pc, #116]	@ 57de78 <spr_noaccess@@Base+0x27ca8>
│ │ │ │ +	ldr.w	ip, [pc, #116]	@ 57de80 <spr_noaccess@@Base+0x27cb0>
│ │ │ │  	add	ip, pc
│ │ │ │ -	cbnz	r2, 57de62 <spr_noaccess@@Base+0x27c92>
│ │ │ │ -	ldr	r3, [pc, #104]	@ (57de74 <spr_noaccess@@Base+0x27ca4>)
│ │ │ │ +	cbnz	r2, 57de6a <spr_noaccess@@Base+0x27c9a>
│ │ │ │ +	ldr	r3, [pc, #104]	@ (57de7c <spr_noaccess@@Base+0x27cac>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr.w	lr, [r0, #84]	@ 0x54
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │ -	ldr	r0, [pc, #100]	@ (57de7c <spr_noaccess@@Base+0x27cac>)
│ │ │ │ +	ldr	r0, [pc, #100]	@ (57de84 <spr_noaccess@@Base+0x27cb4>)
│ │ │ │  	ubfx	r4, lr, #21, #5
│ │ │ │  	ubfx	lr, lr, #16, #5
│ │ │ │  	ldr	r1, [r1, r3]
│ │ │ │  	add	r0, pc
│ │ │ │ -	ldr	r3, [pc, #88]	@ (57de80 <spr_noaccess@@Base+0x27cb0>)
│ │ │ │ +	ldr	r3, [pc, #88]	@ (57de88 <spr_noaccess@@Base+0x27cb8>)
│ │ │ │  	ldr.w	r3, [ip, r3]
│ │ │ │ -	ldr.w	ip, [pc, #88]	@ 57de84 <spr_noaccess@@Base+0x27cb4>
│ │ │ │ +	ldr.w	ip, [pc, #88]	@ 57de8c <spr_noaccess@@Base+0x27cbc>
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r3, r1
│ │ │ │  	ldr.w	r4, [ip, r4, lsl #2]
│ │ │ │  	adds	r4, r1, r4
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │  	ldr.w	ip, [ip, lr, lsl #2]
│ │ │ │ @@ -1252902,71 +1252907,71 @@
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	lsrs	r2, r5, #9
│ │ │ │ +	lsrs	r2, r4, #9
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldmia	r3, {r3, r6}
│ │ │ │ +	ldmia	r3!, {r6}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrsb	r6, [r6, r7]
│ │ │ │ +	ldrsb	r6, [r5, r7]
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r2, [sp, #136]	@ 0x88
│ │ │ │ +	str	r2, [sp, #104]	@ 0x68
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4032]	@ 0xfc0
│ │ │ │ -	ldr	r7, [pc, #448]	@ (57e05c <spr_noaccess@@Base+0x27e8c>)
│ │ │ │ +	ldr	r7, [pc, #448]	@ (57e064 <spr_noaccess@@Base+0x27e94>)
│ │ │ │  	sub	sp, #28
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	add	r7, pc
│ │ │ │  	and.w	r3, r3, #2
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	57e01c <spr_noaccess@@Base+0x27e4c>
│ │ │ │ +	beq.w	57e024 <spr_noaccess@@Base+0x27e54>
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r5, r1
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	57e042 <spr_noaccess@@Base+0x27e72>
│ │ │ │ +	beq.w	57e04a <spr_noaccess@@Base+0x27e7a>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrb.w	r3, [r4, #93]	@ 0x5d
│ │ │ │  	mov	fp, r0
│ │ │ │ -	cbz	r3, 57ded4 <spr_noaccess@@Base+0x27d04>
│ │ │ │ +	cbz	r3, 57dedc <spr_noaccess@@Base+0x27d0c>
│ │ │ │  	ldr	r3, [r4, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	bne.w	57e02e <spr_noaccess@@Base+0x27e5e>
│ │ │ │ -	ldr	r3, [pc, #392]	@ (57e060 <spr_noaccess@@Base+0x27e90>)
│ │ │ │ +	bne.w	57e036 <spr_noaccess@@Base+0x27e66>
│ │ │ │ +	ldr	r3, [pc, #392]	@ (57e068 <spr_noaccess@@Base+0x27e98>)
│ │ │ │  	ldr	r2, [r5, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r1, [r5, #4]
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	ldr.w	r2, [r3, r2, lsl #2]
│ │ │ │  	strd	r2, r3, [sp, #16]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrd	r1, r2, [sp, #12]
│ │ │ │  	mov	r6, r0
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	bne.n	57dfc4 <spr_noaccess@@Base+0x27df4>
│ │ │ │ +	bne.n	57dfcc <spr_noaccess@@Base+0x27dfc>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldrb.w	r3, [r4, #91]	@ 0x5b
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57dfd8 <spr_noaccess@@Base+0x27e08>
│ │ │ │ +	beq.n	57dfe0 <spr_noaccess@@Base+0x27e10>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #316]	@ (57e04c <spr_noaccess@@Base+0x27e7c>)
│ │ │ │ +	ldr	r3, [pc, #316]	@ (57e054 <spr_noaccess@@Base+0x27e84>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	mov	r9, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	mov	r0, r8
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	ldr	r1, [r2, r3]
│ │ │ │ @@ -1252988,15 +1252993,15 @@
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │  	mov	r1, r9
│ │ │ │  	bl	4d094c <tcg_gen_deposit_i64@@Base>
│ │ │ │  	movs	r2, #8
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #248]	@ (57e050 <spr_noaccess@@Base+0x27e80>)
│ │ │ │ +	ldr	r3, [pc, #248]	@ (57e058 <spr_noaccess@@Base+0x27e88>)
│ │ │ │  	ldr	r0, [sp, #12]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	ldr	r1, [r0, r3]
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r0, r8
│ │ │ │ @@ -1253011,15 +1253016,15 @@
│ │ │ │  	bl	4cdff8 <tcg_gen_shri_i64@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	mov	r2, r8
│ │ │ │  	mov	r1, r9
│ │ │ │  	mov	r0, fp
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	bl	4d094c <tcg_gen_deposit_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #216]	@ (57e064 <spr_noaccess@@Base+0x27e94>)
│ │ │ │ +	ldr	r3, [pc, #216]	@ (57e06c <spr_noaccess@@Base+0x27e9c>)
│ │ │ │  	mov	r0, sl
│ │ │ │  	ldr	r2, [r5, #0]
│ │ │ │  	ldr	r4, [r7, r3]
│ │ │ │  	movw	r3, #41640	@ 0xa2a8
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ @@ -1253039,16 +1253044,16 @@
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	ldrb.w	r3, [r4, #91]	@ 0x5b
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	57df04 <spr_noaccess@@Base+0x27d34>
│ │ │ │ -	ldr	r3, [pc, #120]	@ (57e054 <spr_noaccess@@Base+0x27e84>)
│ │ │ │ +	bne.n	57df0c <spr_noaccess@@Base+0x27d3c>
│ │ │ │ +	ldr	r3, [pc, #120]	@ (57e05c <spr_noaccess@@Base+0x27e8c>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	mov	r0, sl
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	str	r2, [sp, #16]
│ │ │ │  	ldr	r1, [r2, r3]
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │ @@ -1253057,83 +1253062,83 @@
│ │ │ │  	movs	r3, #19
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	bl	4d6134 <tcg_gen_qemu_ld_i64_chk@@Base>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r6
│ │ │ │  	movs	r2, #8
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #84]	@ (57e058 <spr_noaccess@@Base+0x27e88>)
│ │ │ │ +	ldr	r3, [pc, #84]	@ (57e060 <spr_noaccess@@Base+0x27e90>)
│ │ │ │  	ldr	r1, [sp, #16]
│ │ │ │  	mov	r0, fp
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	ldr	r1, [r1, r3]
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	add	r1, r6
│ │ │ │  	movs	r3, #19
│ │ │ │  	bl	4d6134 <tcg_gen_qemu_ld_i64_chk@@Base>
│ │ │ │ -	b.n	57df88 <spr_noaccess@@Base+0x27db8>
│ │ │ │ +	b.n	57df90 <spr_noaccess@@Base+0x27dc0>
│ │ │ │  	mov	r0, r3
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │ -	ldr	r3, [pc, #56]	@ (57e068 <spr_noaccess@@Base+0x27e98>)
│ │ │ │ +	ldr	r3, [pc, #56]	@ (57e070 <spr_noaccess@@Base+0x27ea0>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	b.n	57ded4 <spr_noaccess@@Base+0x27d04>
│ │ │ │ +	b.n	57dedc <spr_noaccess@@Base+0x27d0c>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	57dfae <spr_noaccess@@Base+0x27dde>
│ │ │ │ -	lsrs	r6, r4, #5
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	57dfb6 <spr_noaccess@@Base+0x27de6>
│ │ │ │ +	lsrs	r6, r3, #5
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	lsrs	r4, r4, #4
│ │ │ │ +	lsrs	r4, r3, #4
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	lsrs	r4, r3, #2
│ │ │ │ +	lsrs	r4, r2, #2
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	lsrs	r6, r6, #1
│ │ │ │ +	lsrs	r6, r5, #1
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldmia	r2, {r2, r3, r5, r7}
│ │ │ │ +	ldmia	r2, {r2, r5, r7}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	str	r1, [sp, #480]	@ 0x1e0
│ │ │ │ +	str	r1, [sp, #448]	@ 0x1c0
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r0, [sp, #120]	@ 0x78
│ │ │ │ +	str	r0, [sp, #88]	@ 0x58
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │ -	ldr	r6, [pc, #432]	@ (57e230 <spr_noaccess@@Base+0x28060>)
│ │ │ │ +	ldr	r6, [pc, #432]	@ (57e238 <spr_noaccess@@Base+0x28068>)
│ │ │ │  	sub	sp, #20
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	add	r6, pc
│ │ │ │  	and.w	r3, r3, #2
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	57e1f0 <spr_noaccess@@Base+0x28020>
│ │ │ │ +	beq.w	57e1f8 <spr_noaccess@@Base+0x28028>
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r5, r1
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	57e216 <spr_noaccess@@Base+0x28046>
│ │ │ │ +	beq.w	57e21e <spr_noaccess@@Base+0x2804e>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	mov	sl, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #392]	@ (57e234 <spr_noaccess@@Base+0x28064>)
│ │ │ │ +	ldr	r3, [pc, #392]	@ (57e23c <spr_noaccess@@Base+0x2806c>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r2, [r5, #0]
│ │ │ │  	mov	fp, r0
│ │ │ │  	mov	r0, r8
│ │ │ │  	ldr	r6, [r6, r3]
│ │ │ │  	movw	r3, #41640	@ 0xa2a8
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │ @@ -1253142,35 +1253147,35 @@
│ │ │ │  	ldr	r2, [r5, #0]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	mov	r0, r7
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	ldrb.w	r3, [r4, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 57e0e2 <spr_noaccess@@Base+0x27f12>
│ │ │ │ +	cbz	r3, 57e0ea <spr_noaccess@@Base+0x27f1a>
│ │ │ │  	ldr	r3, [r4, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	bne.w	57e202 <spr_noaccess@@Base+0x28032>
│ │ │ │ +	bne.w	57e20a <spr_noaccess@@Base+0x2803a>
│ │ │ │  	ldr	r3, [r5, #4]
│ │ │ │  	ldr	r2, [r5, #8]
│ │ │ │ -	ldr	r5, [pc, #336]	@ (57e238 <spr_noaccess@@Base+0x28068>)
│ │ │ │ +	ldr	r5, [pc, #336]	@ (57e240 <spr_noaccess@@Base+0x28070>)
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r2, [r5, r2, lsl #2]
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrd	r2, r3, [sp, #8]
│ │ │ │  	mov	r6, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	57e1a4 <spr_noaccess@@Base+0x27fd4>
│ │ │ │ +	bne.n	57e1ac <spr_noaccess@@Base+0x27fdc>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldrb.w	r5, [r4, #91]	@ 0x5b
│ │ │ │  	cmp	r5, #0
│ │ │ │ -	beq.n	57e1b4 <spr_noaccess@@Base+0x27fe4>
│ │ │ │ +	beq.n	57e1bc <spr_noaccess@@Base+0x27fec>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	movs	r5, #32
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r1, sl
│ │ │ │  	mov	r8, r0
│ │ │ │  	movs	r2, #32
│ │ │ │ @@ -1253180,15 +1253185,15 @@
│ │ │ │  	bl	4cdff8 <tcg_gen_shri_i64@@Base>
│ │ │ │  	mov	r2, sl
│ │ │ │  	mov	r3, r5
│ │ │ │  	mov	r1, r9
│ │ │ │  	mov	r0, r8
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	bl	4d094c <tcg_gen_deposit_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #228]	@ (57e220 <spr_noaccess@@Base+0x28050>)
│ │ │ │ +	ldr	r3, [pc, #228]	@ (57e228 <spr_noaccess@@Base+0x28058>)
│ │ │ │  	mov	r0, r8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r7, r3]
│ │ │ │  	movs	r3, #0
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	movs	r3, #3
│ │ │ │ @@ -1253206,15 +1253211,15 @@
│ │ │ │  	bl	4cdff8 <tcg_gen_shri_i64@@Base>
│ │ │ │  	mov	r2, fp
│ │ │ │  	mov	r1, r9
│ │ │ │  	mov	r3, r5
│ │ │ │  	mov	r0, r8
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	bl	4d094c <tcg_gen_deposit_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #172]	@ (57e224 <spr_noaccess@@Base+0x28054>)
│ │ │ │ +	ldr	r3, [pc, #172]	@ (57e22c <spr_noaccess@@Base+0x2805c>)
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	mov	r0, r8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r7, r3]
│ │ │ │  	movs	r3, #0
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │ @@ -1253229,111 +1253234,111 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	ldrb.w	r5, [r4, #91]	@ 0x5b
│ │ │ │  	cmp	r5, #0
│ │ │ │ -	bne.n	57e10e <spr_noaccess@@Base+0x27f3e>
│ │ │ │ -	ldr	r3, [pc, #112]	@ (57e228 <spr_noaccess@@Base+0x28058>)
│ │ │ │ +	bne.n	57e116 <spr_noaccess@@Base+0x27f46>
│ │ │ │ +	ldr	r3, [pc, #112]	@ (57e230 <spr_noaccess@@Base+0x28060>)
│ │ │ │  	mrc	15, 0, r7, cr13, cr0, {3}
│ │ │ │  	mov	r0, sl
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r7, r3]
│ │ │ │  	movs	r3, #19
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	add	r1, r6
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	bl	4d6138 <tcg_gen_qemu_st_i64_chk@@Base>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r6
│ │ │ │  	movs	r2, #8
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #80]	@ (57e22c <spr_noaccess@@Base+0x2805c>)
│ │ │ │ +	ldr	r3, [pc, #80]	@ (57e234 <spr_noaccess@@Base+0x28064>)
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	mov	r0, fp
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r7, r3]
│ │ │ │  	movs	r3, #19
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	add	r1, r6
│ │ │ │  	bl	4d6138 <tcg_gen_qemu_st_i64_chk@@Base>
│ │ │ │ -	b.n	57e18e <spr_noaccess@@Base+0x27fbe>
│ │ │ │ +	b.n	57e196 <spr_noaccess@@Base+0x27fc6>
│ │ │ │  	mov	r0, r3
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │ -	ldr	r3, [pc, #56]	@ (57e23c <spr_noaccess@@Base+0x2806c>)
│ │ │ │ +	ldr	r3, [pc, #56]	@ (57e244 <spr_noaccess@@Base+0x28074>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	b.n	57e0e2 <spr_noaccess@@Base+0x27f12>
│ │ │ │ +	b.n	57e0ea <spr_noaccess@@Base+0x27f1a>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	57e18e <spr_noaccess@@Base+0x27fbe>
│ │ │ │ -	lsls	r6, r7, #28
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	57e196 <spr_noaccess@@Base+0x27fc6>
│ │ │ │ +	lsls	r6, r6, #28
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	lsls	r0, r0, #28
│ │ │ │ +	lsls	r0, r7, #27
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	lsls	r0, r0, #27
│ │ │ │ +	lsls	r0, r7, #26
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	lsls	r6, r3, #26
│ │ │ │ +	lsls	r6, r2, #26
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	ldmia	r0!, {r3, r6, r7}
│ │ │ │ +	ldmia	r0!, {r6, r7}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrh	r6, [r4, #58]	@ 0x3a
│ │ │ │ +	ldrh	r6, [r3, #58]	@ 0x3a
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldrh	r2, [r1, #50]	@ 0x32
│ │ │ │ +	ldrh	r2, [r0, #50]	@ 0x32
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │  	mov	r3, r0
│ │ │ │ -	ldr	r1, [pc, #132]	@ (57e2cc <spr_noaccess@@Base+0x280fc>)
│ │ │ │ +	ldr	r1, [pc, #132]	@ (57e2d4 <spr_noaccess@@Base+0x28104>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.n	57e2be <spr_noaccess@@Base+0x280ee>
│ │ │ │ +	bne.n	57e2c6 <spr_noaccess@@Base+0x280f6>
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	sub	sp, #20
│ │ │ │  	ldrh.w	r0, [r0, #86]	@ 0x56
│ │ │ │  	and.w	r0, r0, #15
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	str	r3, [sp, #8]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #8]
│ │ │ │ -	ldr	r2, [pc, #84]	@ (57e2c8 <spr_noaccess@@Base+0x280f8>)
│ │ │ │ +	ldr	r2, [pc, #84]	@ (57e2d0 <spr_noaccess@@Base+0x28100>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	ldr	r3, [r3, #84]	@ 0x54
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ubfx	ip, r3, #21, #5
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r3, r2]
│ │ │ │ -	ldr	r3, [pc, #72]	@ (57e2d0 <spr_noaccess@@Base+0x28100>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (57e2d8 <spr_noaccess@@Base+0x28108>)
│ │ │ │  	add	r0, r2
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │ -	ldr	r1, [pc, #72]	@ (57e2d4 <spr_noaccess@@Base+0x28104>)
│ │ │ │ +	ldr	r1, [pc, #72]	@ (57e2dc <spr_noaccess@@Base+0x2810c>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r3, r2
│ │ │ │  	ldr.w	r1, [r1, ip, lsl #2]
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │ -	ldr	r0, [pc, #60]	@ (57e2d8 <spr_noaccess@@Base+0x28108>)
│ │ │ │ +	ldr	r0, [pc, #60]	@ (57e2e0 <spr_noaccess@@Base+0x28110>)
│ │ │ │  	add	r2, r1
│ │ │ │  	add	r0, pc
│ │ │ │  	sub.w	r1, r0, #60	@ 0x3c
│ │ │ │  	ldr.w	r0, [r0, #-60]
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r0, #0
│ │ │ │ @@ -1253343,57 +1253348,57 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{pc}
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	lsls	r6, r0, #24
│ │ │ │ +	lsls	r6, r7, #23
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	stmia	r7!, {r2}
│ │ │ │ +	stmia	r6!, {r2, r3, r4, r5, r6, r7}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrh	r4, [r0, #46]	@ 0x2e
│ │ │ │ +	ldrh	r4, [r7, #44]	@ 0x2c
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	strh	r4, [r7, r5]
│ │ │ │ +	strh	r4, [r6, r5]
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	ldr	r3, [pc, #264]	@ (57e3e8 <spr_noaccess@@Base+0x28218>)
│ │ │ │ +	ldr	r3, [pc, #264]	@ (57e3f0 <spr_noaccess@@Base+0x28220>)
│ │ │ │  	and.w	r0, r0, #256	@ 0x100
│ │ │ │  	add	r3, pc
│ │ │ │ -	cbnz	r0, 57e2f2 <spr_noaccess@@Base+0x28122>
│ │ │ │ +	cbnz	r0, 57e2fa <spr_noaccess@@Base+0x2812a>
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │  	mov	r4, r2
│ │ │ │ -	ldr	r2, [pc, #228]	@ (57e3ec <spr_noaccess@@Base+0x2821c>)
│ │ │ │ -	ldr	r5, [pc, #232]	@ (57e3f0 <spr_noaccess@@Base+0x28220>)
│ │ │ │ +	ldr	r2, [pc, #228]	@ (57e3f4 <spr_noaccess@@Base+0x28224>)
│ │ │ │ +	ldr	r5, [pc, #232]	@ (57e3f8 <spr_noaccess@@Base+0x28228>)
│ │ │ │  	sub	sp, #28
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	ldr	r2, [r4, #4]
│ │ │ │  	ldrb	r0, [r4, #12]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r7, [r5, r2, lsl #2]
│ │ │ │  	ldr	r2, [r4, #8]
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldr.w	r6, [r5, r1, lsl #2]
│ │ │ │  	ldr.w	r3, [r5, r2, lsl #2]
│ │ │ │  	str	r3, [sp, #16]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #180]	@ (57e3e4 <spr_noaccess@@Base+0x28214>)
│ │ │ │ +	ldr	r2, [pc, #180]	@ (57e3ec <spr_noaccess@@Base+0x2821c>)
│ │ │ │  	mrc	15, 0, ip, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #192]	@ (57e3f4 <spr_noaccess@@Base+0x28224>)
│ │ │ │ +	ldr	r1, [pc, #192]	@ (57e3fc <spr_noaccess@@Base+0x2822c>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [sp, #16]
│ │ │ │  	add	r1, pc
│ │ │ │  	adds	r1, #72	@ 0x48
│ │ │ │  	ldr.w	r2, [ip, r2]
│ │ │ │  	add	r0, r2
│ │ │ │ @@ -1253404,15 +1253409,15 @@
│ │ │ │  	adds	r0, r2, r7
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r6
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	ldrb	r3, [r4, #13]
│ │ │ │ -	cbnz	r3, 57e374 <spr_noaccess@@Base+0x281a4>
│ │ │ │ +	cbnz	r3, 57e37c <spr_noaccess@@Base+0x281ac>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1253452,58 +1253457,58 @@
│ │ │ │  	ldr.w	r1, [r5, #164]	@ 0xa4
│ │ │ │  	ldr.w	r0, [r5, #128]	@ 0x80
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r5, #128]	@ 0x80
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	b.n	57e35e <spr_noaccess@@Base+0x2818e>
│ │ │ │ -	lsls	r0, r1, #21
│ │ │ │ +	b.n	57e366 <spr_noaccess@@Base+0x28196>
│ │ │ │ +	lsls	r0, r0, #21
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	stmia	r6!, {r1, r3, r5, r6}
│ │ │ │ +	stmia	r6!, {r1, r5, r6}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrh	r6, [r0, #42]	@ 0x2a
│ │ │ │ +	ldrh	r6, [r7, #40]	@ 0x28
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	strh	r6, [r3, r3]
│ │ │ │ +	strh	r6, [r2, r3]
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	ldr	r3, [pc, #264]	@ (57e504 <spr_noaccess@@Base+0x28334>)
│ │ │ │ +	ldr	r3, [pc, #264]	@ (57e50c <spr_noaccess@@Base+0x2833c>)
│ │ │ │  	and.w	r0, r0, #256	@ 0x100
│ │ │ │  	add	r3, pc
│ │ │ │ -	cbnz	r0, 57e40e <spr_noaccess@@Base+0x2823e>
│ │ │ │ +	cbnz	r0, 57e416 <spr_noaccess@@Base+0x28246>
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │  	mov	r4, r2
│ │ │ │ -	ldr	r2, [pc, #228]	@ (57e508 <spr_noaccess@@Base+0x28338>)
│ │ │ │ -	ldr	r5, [pc, #232]	@ (57e50c <spr_noaccess@@Base+0x2833c>)
│ │ │ │ +	ldr	r2, [pc, #228]	@ (57e510 <spr_noaccess@@Base+0x28340>)
│ │ │ │ +	ldr	r5, [pc, #232]	@ (57e514 <spr_noaccess@@Base+0x28344>)
│ │ │ │  	sub	sp, #28
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	ldr	r2, [r4, #4]
│ │ │ │  	ldrb	r0, [r4, #12]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r7, [r5, r2, lsl #2]
│ │ │ │  	ldr	r2, [r4, #8]
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldr.w	r6, [r5, r1, lsl #2]
│ │ │ │  	ldr.w	r3, [r5, r2, lsl #2]
│ │ │ │  	str	r3, [sp, #16]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #180]	@ (57e500 <spr_noaccess@@Base+0x28330>)
│ │ │ │ +	ldr	r2, [pc, #180]	@ (57e508 <spr_noaccess@@Base+0x28338>)
│ │ │ │  	mrc	15, 0, ip, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #192]	@ (57e510 <spr_noaccess@@Base+0x28340>)
│ │ │ │ +	ldr	r1, [pc, #192]	@ (57e518 <spr_noaccess@@Base+0x28348>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [sp, #16]
│ │ │ │  	add	r1, pc
│ │ │ │  	adds	r1, #204	@ 0xcc
│ │ │ │  	ldr.w	r2, [ip, r2]
│ │ │ │  	add	r0, r2
│ │ │ │ @@ -1253514,15 +1253519,15 @@
│ │ │ │  	adds	r0, r2, r7
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r6
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	ldrb	r3, [r4, #13]
│ │ │ │ -	cbnz	r3, 57e490 <spr_noaccess@@Base+0x282c0>
│ │ │ │ +	cbnz	r3, 57e498 <spr_noaccess@@Base+0x282c8>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1253562,52 +1253567,52 @@
│ │ │ │  	ldr.w	r1, [r5, #164]	@ 0xa4
│ │ │ │  	ldr.w	r0, [r5, #128]	@ 0x80
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r5, #128]	@ 0x80
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	b.n	57e47a <spr_noaccess@@Base+0x282aa>
│ │ │ │ -	lsls	r4, r5, #16
│ │ │ │ +	b.n	57e482 <spr_noaccess@@Base+0x282b2>
│ │ │ │ +	lsls	r4, r4, #16
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	stmia	r5!, {r1, r2, r3, r6}
│ │ │ │ +	stmia	r5!, {r1, r2, r6}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrh	r2, [r5, #32]
│ │ │ │ +	ldrh	r2, [r4, #32]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	str	r2, [r0, r7]
│ │ │ │ +	str	r2, [r7, r6]
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	push	{r4, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r4, [pc, #132]	@ (57e5b0 <spr_noaccess@@Base+0x283e0>)
│ │ │ │ +	ldr	r4, [pc, #132]	@ (57e5b8 <spr_noaccess@@Base+0x283e8>)
│ │ │ │  	mov	r3, r0
│ │ │ │  	add	r4, pc
│ │ │ │ -	cbnz	r2, 57e59c <spr_noaccess@@Base+0x283cc>
│ │ │ │ +	cbnz	r2, 57e5a4 <spr_noaccess@@Base+0x283d4>
│ │ │ │  	ldrh.w	r0, [r0, #86]	@ 0x56
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	and.w	r0, r0, #15
│ │ │ │  	str	r3, [sp, #8]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #8]
│ │ │ │ -	ldr.w	lr, [pc, #112]	@ 57e5b4 <spr_noaccess@@Base+0x283e4>
│ │ │ │ -	ldr.w	ip, [pc, #112]	@ 57e5b8 <spr_noaccess@@Base+0x283e8>
│ │ │ │ +	ldr.w	lr, [pc, #112]	@ 57e5bc <spr_noaccess@@Base+0x283ec>
│ │ │ │ +	ldr.w	ip, [pc, #112]	@ 57e5c0 <spr_noaccess@@Base+0x283f0>
│ │ │ │  	ldr	r1, [r3, #84]	@ 0x54
│ │ │ │  	add	lr, pc
│ │ │ │ -	ldr	r3, [pc, #92]	@ (57e5ac <spr_noaccess@@Base+0x283dc>)
│ │ │ │ +	ldr	r3, [pc, #92]	@ (57e5b4 <spr_noaccess@@Base+0x283e4>)
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ubfx	r1, r1, #21, #5
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r4, [r4, ip]
│ │ │ │ -	ldr.w	ip, [pc, #92]	@ 57e5bc <spr_noaccess@@Base+0x283ec>
│ │ │ │ +	ldr.w	ip, [pc, #92]	@ 57e5c4 <spr_noaccess@@Base+0x283f4>
│ │ │ │  	ldr.w	r1, [lr, r1, lsl #2]
│ │ │ │  	mrc	15, 0, lr, cr13, cr0, {3}
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r4, #0]
│ │ │ │  	ldr.w	r3, [lr, r3]
│ │ │ │  	add	r1, r3
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │ @@ -1253626,54 +1253631,54 @@
│ │ │ │  	pop	{r4, pc}
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	lsls	r6, r4, #12
│ │ │ │ +	lsls	r6, r3, #12
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	stmia	r4!, {r5}
│ │ │ │ +	stmia	r4!, {r3, r4}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrh	r4, [r0, #24]
│ │ │ │ +	ldrh	r4, [r7, #22]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r6, [r5, r2]
│ │ │ │ +	str	r6, [r4, r2]
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldrb.w	r5, [r0, #88]	@ 0x58
│ │ │ │  	mov	r2, r0
│ │ │ │ -	ldr	r4, [pc, #128]	@ (57e658 <spr_noaccess@@Base+0x28488>)
│ │ │ │ +	ldr	r4, [pc, #128]	@ (57e660 <spr_noaccess@@Base+0x28490>)
│ │ │ │  	add	r4, pc
│ │ │ │ -	cbnz	r5, 57e644 <spr_noaccess@@Base+0x28474>
│ │ │ │ -	ldr	r3, [pc, #128]	@ (57e65c <spr_noaccess@@Base+0x2848c>)
│ │ │ │ +	cbnz	r5, 57e64c <spr_noaccess@@Base+0x2847c>
│ │ │ │ +	ldr	r3, [pc, #128]	@ (57e664 <spr_noaccess@@Base+0x28494>)
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #344]	@ 0x158
│ │ │ │  	lsls	r3, r0, #16
│ │ │ │ -	bpl.n	57e636 <spr_noaccess@@Base+0x28466>
│ │ │ │ +	bpl.n	57e63e <spr_noaccess@@Base+0x2846e>
│ │ │ │  	mov	r0, r1
│ │ │ │  	mov	r6, r2
│ │ │ │  	mov.w	r2, #32768	@ 0x8000
│ │ │ │  	bl	4ca700 <tcg_gen_ori_i32@@Base>
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4ee54c <translator_io_start@@Base>
│ │ │ │ -	ldr	r3, [pc, #88]	@ (57e654 <spr_noaccess@@Base+0x28484>)
│ │ │ │ +	ldr	r3, [pc, #88]	@ (57e65c <spr_noaccess@@Base+0x2848c>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [pc, #92]	@ (57e660 <spr_noaccess@@Base+0x28490>)
│ │ │ │ +	ldr	r0, [pc, #92]	@ (57e668 <spr_noaccess@@Base+0x28498>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	mov	r2, r5
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r1, [r1, r3]
│ │ │ │ -	ldr	r3, [pc, #84]	@ (57e664 <spr_noaccess@@Base+0x28494>)
│ │ │ │ +	ldr	r3, [pc, #84]	@ (57e66c <spr_noaccess@@Base+0x2849c>)
│ │ │ │  	ldr	r3, [r4, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r3, r1
│ │ │ │  	add.w	r1, r0, #468	@ 0x1d4
│ │ │ │  	ldr.w	r0, [r0, #468]	@ 0x1d4
│ │ │ │  	bl	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	movs	r3, #4
│ │ │ │ @@ -1253691,61 +1253696,61 @@
│ │ │ │  	b.w	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #6
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	lsls	r2, r7, #9
│ │ │ │ +	lsls	r2, r6, #9
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	stmia	r3!, {r1, r2, r4, r5, r6}
│ │ │ │ +	stmia	r3!, {r1, r2, r3, r5, r6}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrh	r2, [r6, #18]
│ │ │ │ +	ldrh	r2, [r5, #18]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	str	r0, [r2, r0]
│ │ │ │ +	str	r0, [r1, r0]
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │ -	ldr	r1, [pc, #140]	@ (57e6fc <spr_noaccess@@Base+0x2852c>)
│ │ │ │ +	ldr	r1, [pc, #140]	@ (57e704 <spr_noaccess@@Base+0x28534>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.n	57e6ec <spr_noaccess@@Base+0x2851c>
│ │ │ │ +	bne.n	57e6f4 <spr_noaccess@@Base+0x28524>
│ │ │ │  	push	{lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #20
│ │ │ │  	ubfx	r2, r2, #11, #10
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	lsls	r0, r2, #5
│ │ │ │  	and.w	r0, r0, #992	@ 0x3e0
│ │ │ │  	orr.w	r0, r0, r2, lsr #5
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #8]
│ │ │ │ -	ldr	r2, [pc, #88]	@ (57e6f8 <spr_noaccess@@Base+0x28528>)
│ │ │ │ +	ldr	r2, [pc, #88]	@ (57e700 <spr_noaccess@@Base+0x28530>)
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	ldr	r3, [r3, #84]	@ 0x54
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ubfx	ip, r3, #21, #5
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r3, r2]
│ │ │ │ -	ldr	r3, [pc, #76]	@ (57e700 <spr_noaccess@@Base+0x28530>)
│ │ │ │ +	ldr	r3, [pc, #76]	@ (57e708 <spr_noaccess@@Base+0x28538>)
│ │ │ │  	add	r0, r2
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │ -	ldr	r1, [pc, #72]	@ (57e704 <spr_noaccess@@Base+0x28534>)
│ │ │ │ +	ldr	r1, [pc, #72]	@ (57e70c <spr_noaccess@@Base+0x2853c>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r3, r2
│ │ │ │  	ldr.w	r1, [r1, ip, lsl #2]
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │ -	ldr	r0, [pc, #64]	@ (57e708 <spr_noaccess@@Base+0x28538>)
│ │ │ │ +	ldr	r0, [pc, #64]	@ (57e710 <spr_noaccess@@Base+0x28540>)
│ │ │ │  	add	r2, r1
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #4020	@ 0xfb4
│ │ │ │  	ldr.w	r0, [r0, #4020]	@ 0xfb4
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r0, #0
│ │ │ │ @@ -1253756,54 +1253761,54 @@
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{pc}
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	lsls	r0, r3, #7
│ │ │ │ +	lsls	r0, r2, #7
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	stmia	r2!, {r1, r2, r3, r4, r6, r7}
│ │ │ │ +	stmia	r2!, {r1, r2, r4, r6, r7}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrh	r6, [r2, #12]
│ │ │ │ +	ldrh	r6, [r1, #12]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	subs	r6, #86	@ 0x56
│ │ │ │ +	subs	r6, #78	@ 0x4e
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	push	{r4, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r4, [pc, #140]	@ (57e7b0 <spr_noaccess@@Base+0x285e0>)
│ │ │ │ +	ldr	r4, [pc, #140]	@ (57e7b8 <spr_noaccess@@Base+0x285e8>)
│ │ │ │  	add	r4, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.n	57e79c <spr_noaccess@@Base+0x285cc>
│ │ │ │ +	bne.n	57e7a4 <spr_noaccess@@Base+0x285d4>
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	ubfx	r1, r1, #11, #10
│ │ │ │  	lsls	r0, r1, #5
│ │ │ │  	and.w	r0, r0, #992	@ 0x3e0
│ │ │ │  	orr.w	r0, r0, r1, lsr #5
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #8]
│ │ │ │ -	ldr.w	lr, [pc, #112]	@ 57e7b4 <spr_noaccess@@Base+0x285e4>
│ │ │ │ -	ldr.w	ip, [pc, #112]	@ 57e7b8 <spr_noaccess@@Base+0x285e8>
│ │ │ │ +	ldr.w	lr, [pc, #112]	@ 57e7bc <spr_noaccess@@Base+0x285ec>
│ │ │ │ +	ldr.w	ip, [pc, #112]	@ 57e7c0 <spr_noaccess@@Base+0x285f0>
│ │ │ │  	ldr	r1, [r3, #84]	@ 0x54
│ │ │ │  	add	lr, pc
│ │ │ │ -	ldr	r3, [pc, #92]	@ (57e7ac <spr_noaccess@@Base+0x285dc>)
│ │ │ │ +	ldr	r3, [pc, #92]	@ (57e7b4 <spr_noaccess@@Base+0x285e4>)
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	ubfx	r1, r1, #21, #5
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r4, [r4, ip]
│ │ │ │ -	ldr.w	ip, [pc, #92]	@ 57e7bc <spr_noaccess@@Base+0x285ec>
│ │ │ │ +	ldr.w	ip, [pc, #92]	@ 57e7c4 <spr_noaccess@@Base+0x285f4>
│ │ │ │  	ldr.w	r1, [lr, r1, lsl #2]
│ │ │ │  	mrc	15, 0, lr, cr13, cr0, {3}
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r4, [r4, #0]
│ │ │ │  	ldr.w	r3, [lr, r3]
│ │ │ │  	add	r1, r3
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │ @@ -1253822,59 +1253827,59 @@
│ │ │ │  	pop	{r4, pc}
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	lsls	r6, r4, #4
│ │ │ │ +	lsls	r6, r3, #4
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	stmia	r2!, {r1, r3, r5}
│ │ │ │ +	stmia	r2!, {r1, r5}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrh	r4, [r0, #8]
│ │ │ │ +	ldrh	r4, [r7, #6]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r6, [pc, #696]	@ (57ea78 <spr_noaccess@@Base+0x288a8>)
│ │ │ │ +	ldr	r6, [pc, #664]	@ (57ea60 <spr_noaccess@@Base+0x28890>)
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r6, [pc, #128]	@ (57e858 <spr_noaccess@@Base+0x28688>)
│ │ │ │ +	ldr	r6, [pc, #128]	@ (57e860 <spr_noaccess@@Base+0x28690>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r6, pc
│ │ │ │ -	cbnz	r2, 57e842 <spr_noaccess@@Base+0x28672>
│ │ │ │ +	cbnz	r2, 57e84a <spr_noaccess@@Base+0x2867a>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r5, [pc, #120]	@ (57e85c <spr_noaccess@@Base+0x2868c>)
│ │ │ │ +	ldr	r5, [pc, #120]	@ (57e864 <spr_noaccess@@Base+0x28694>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	add	r5, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	movs	r3, #4
│ │ │ │  	bl	4cbf04 <tcg_gen_extract_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r4, [pc, #88]	@ (57e854 <spr_noaccess@@Base+0x28684>)
│ │ │ │ +	ldr	r4, [pc, #88]	@ (57e85c <spr_noaccess@@Base+0x2868c>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #12]
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr	r4, [r4, #0]
│ │ │ │  	ldr.w	r5, [r5, r3, lsl #2]
│ │ │ │ -	ldr	r3, [pc, #80]	@ (57e860 <spr_noaccess@@Base+0x28690>)
│ │ │ │ +	ldr	r3, [pc, #80]	@ (57e868 <spr_noaccess@@Base+0x28698>)
│ │ │ │  	ldr	r2, [r2, r4]
│ │ │ │  	add	r0, r2
│ │ │ │  	ldr	r3, [r6, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │ -	ldr	r0, [pc, #72]	@ (57e864 <spr_noaccess@@Base+0x28694>)
│ │ │ │ +	ldr	r0, [pc, #72]	@ (57e86c <spr_noaccess@@Base+0x2869c>)
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r5
│ │ │ │  	add	r0, pc
│ │ │ │  	sub.w	r1, r0, #60	@ 0x3c
│ │ │ │  	ldr.w	r0, [r0, #-60]
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │  	add	sp, #16
│ │ │ │ @@ -1253888,57 +1253893,57 @@
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	lsls	r6, r6, #1
│ │ │ │ +	lsls	r6, r5, #1
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	stmia	r1!, {r2, r4, r5, r6}
│ │ │ │ +	stmia	r1!, {r2, r3, r5, r6}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrh	r0, [r5, #2]
│ │ │ │ +	ldrh	r0, [r4, #2]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r5, [pc, #992]	@ (57ec48 <spr_noaccess@@Base+0x28a78>)
│ │ │ │ +	ldr	r5, [pc, #960]	@ (57ec30 <spr_noaccess@@Base+0x28a60>)
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r6, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r5, [pc, #132]	@ (57e904 <spr_noaccess@@Base+0x28734>)
│ │ │ │ +	ldr	r5, [pc, #132]	@ (57e90c <spr_noaccess@@Base+0x2873c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r6, #0
│ │ │ │ -	bne.n	57e8f0 <spr_noaccess@@Base+0x28720>
│ │ │ │ +	bne.n	57e8f8 <spr_noaccess@@Base+0x28728>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r7, [pc, #120]	@ (57e908 <spr_noaccess@@Base+0x28738>)
│ │ │ │ +	ldr	r7, [pc, #120]	@ (57e910 <spr_noaccess@@Base+0x28740>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	add	r7, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r1, [r7, r3, lsl #2]
│ │ │ │  	movs	r3, #4
│ │ │ │  	bl	4cbf04 <tcg_gen_extract_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r2, r6
│ │ │ │  	mrc	15, 0, r6, cr13, cr0, {3}
│ │ │ │ -	ldr	r4, [pc, #96]	@ (57e90c <spr_noaccess@@Base+0x2873c>)
│ │ │ │ +	ldr	r4, [pc, #96]	@ (57e914 <spr_noaccess@@Base+0x28744>)
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr	r0, [sp, #12]
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr.w	r1, [r7, r3, lsl #2]
│ │ │ │ -	ldr	r3, [pc, #84]	@ (57e910 <spr_noaccess@@Base+0x28740>)
│ │ │ │ +	ldr	r3, [pc, #84]	@ (57e918 <spr_noaccess@@Base+0x28748>)
│ │ │ │  	ldr	r3, [r5, r3]
│ │ │ │  	ldr	r5, [r3, #0]
│ │ │ │ -	ldr	r3, [pc, #64]	@ (57e900 <spr_noaccess@@Base+0x28730>)
│ │ │ │ +	ldr	r3, [pc, #64]	@ (57e908 <spr_noaccess@@Base+0x28738>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r6, r3]
│ │ │ │  	add	r1, r3
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	adds	r6, r3, r0
│ │ │ │  	add.w	r1, r4, #336	@ 0x150
│ │ │ │ @@ -1253956,44 +1253961,44 @@
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	vrev64.<illegal width 64>	q0, q3
│ │ │ │ -	stmia	r0!, {r2, r3, r6, r7}
│ │ │ │ +	vrev64.16	q0, q3
│ │ │ │ +	stmia	r0!, {r2, r6, r7}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	strh	r6, [r7, #60]	@ 0x3c
│ │ │ │ +	strh	r6, [r6, #60]	@ 0x3c
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldr	r5, [pc, #408]	@ (57eaa8 <spr_noaccess@@Base+0x288d8>)
│ │ │ │ +	ldr	r5, [pc, #376]	@ (57ea90 <spr_noaccess@@Base+0x288c0>)
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │ -	ldr	r5, [pc, #248]	@ (57ea20 <spr_noaccess@@Base+0x28850>)
│ │ │ │ +	ldr	r5, [pc, #248]	@ (57ea28 <spr_noaccess@@Base+0x28858>)
│ │ │ │  	sub	sp, #12
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	add	r5, pc
│ │ │ │  	and.w	r3, r3, #4194304	@ 0x400000
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57e9ea <spr_noaccess@@Base+0x2881a>
│ │ │ │ +	beq.n	57e9f2 <spr_noaccess@@Base+0x28822>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	mov	r4, r1
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57ea10 <spr_noaccess@@Base+0x28840>
│ │ │ │ +	beq.n	57ea18 <spr_noaccess@@Base+0x28848>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #208]	@ (57ea24 <spr_noaccess@@Base+0x28854>)
│ │ │ │ +	ldr	r3, [pc, #208]	@ (57ea2c <spr_noaccess@@Base+0x2885c>)
│ │ │ │  	ldr	r2, [r4, #4]
│ │ │ │  	movw	r6, #41640	@ 0xa2a8
│ │ │ │  	mov	r8, r0
│ │ │ │  	mov	r0, r7
│ │ │ │  	ldr	r5, [r5, r3]
│ │ │ │  	add.w	r2, r6, r2, lsl #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1254004,17 +1254009,17 @@
│ │ │ │  	add.w	r2, r6, r2, lsl #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	ldr	r2, [r4, #12]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r0, r8
│ │ │ │  	add.w	r2, r6, r2, lsl #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #148]	@ (57ea1c <spr_noaccess@@Base+0x2884c>)
│ │ │ │ +	ldr	r3, [pc, #148]	@ (57ea24 <spr_noaccess@@Base+0x28854>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #156]	@ (57ea28 <spr_noaccess@@Base+0x28858>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (57ea30 <spr_noaccess@@Base+0x28860>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #600	@ 0x258
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	add.w	r2, r8, r3
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │ @@ -1254034,15 +1254039,15 @@
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	add.w	r2, r7, #41472	@ 0xa200
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldrb	r3, [r4, #16]
│ │ │ │ -	cbnz	r3, 57e9fc <spr_noaccess@@Base+0x2882c>
│ │ │ │ +	cbnz	r3, 57ea04 <spr_noaccess@@Base+0x28834>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1254050,55 +1254055,55 @@
│ │ │ │  	mov	r0, r3
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │ -	ldr	r3, [pc, #44]	@ (57ea2c <spr_noaccess@@Base+0x2885c>)
│ │ │ │ +	ldr	r3, [pc, #44]	@ (57ea34 <spr_noaccess@@Base+0x28864>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.n	57e9d4 <spr_noaccess@@Base+0x28804>
│ │ │ │ +	b.n	57e9dc <spr_noaccess@@Base+0x2880c>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	57e9d4 <spr_noaccess@@Base+0x28804>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	57e9dc <spr_noaccess@@Base+0x2880c>
│ │ │ │  	nop
│ │ │ │ -	cdp2	0, 15, cr0, cr0, cr6, {2}
│ │ │ │ -	stmia	r0!, {r5}
│ │ │ │ +	cdp2	0, 14, cr0, cr8, cr6, {2}
│ │ │ │ +	stmia	r0!, {r3, r4}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r4, [pc, #544]	@ (57ec4c <spr_noaccess@@Base+0x28a7c>)
│ │ │ │ +	ldr	r4, [pc, #512]	@ (57ec34 <spr_noaccess@@Base+0x28a64>)
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	strh	r0, [r2, #50]	@ 0x32
│ │ │ │ +	strh	r0, [r1, #50]	@ 0x32
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #4
│ │ │ │  	mov	r6, r0
│ │ │ │  	ands.w	r3, r1, #1
│ │ │ │ -	beq.n	57ea5c <spr_noaccess@@Base+0x2888c>
│ │ │ │ +	beq.n	57ea64 <spr_noaccess@@Base+0x28894>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	sp, #4
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldrb.w	r2, [r0, #111]	@ 0x6f
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.w	57eb82 <spr_noaccess@@Base+0x289b2>
│ │ │ │ +	beq.w	57eb8a <spr_noaccess@@Base+0x289ba>
│ │ │ │  	mov	fp, r3
│ │ │ │ -	ldr	r4, [pc, #292]	@ (57eb90 <spr_noaccess@@Base+0x289c0>)
│ │ │ │ +	ldr	r4, [pc, #292]	@ (57eb98 <spr_noaccess@@Base+0x289c8>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrh.w	r3, [r6, #86]	@ 0x56
│ │ │ │  	add	r4, pc
│ │ │ │  	mov	r7, r0
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │ @@ -1254189,41 +1254194,41 @@
│ │ │ │  	add	sp, #4
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	sp, #4
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	strh	r0, [r3, #46]	@ 0x2e
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	strh	r0, [r2, #46]	@ 0x2e
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldr.w	r2, [r0, #140]	@ 0x8c
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r4, [pc, #108]	@ (57ec18 <spr_noaccess@@Base+0x28a48>)
│ │ │ │ +	ldr	r4, [pc, #108]	@ (57ec20 <spr_noaccess@@Base+0x28a50>)
│ │ │ │  	lsls	r2, r2, #18
│ │ │ │  	add	r4, pc
│ │ │ │ -	bmi.n	57ebfc <spr_noaccess@@Base+0x28a2c>
│ │ │ │ +	bmi.n	57ec04 <spr_noaccess@@Base+0x28a34>
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │ -	cbnz	r2, 57ec0c <spr_noaccess@@Base+0x28a3c>
│ │ │ │ +	cbnz	r2, 57ec14 <spr_noaccess@@Base+0x28a44>
│ │ │ │  	mov	r5, r0
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	bl	4ee54c <translator_io_start@@Base>
│ │ │ │ -	ldr	r3, [pc, #84]	@ (57ec14 <spr_noaccess@@Base+0x28a44>)
│ │ │ │ +	ldr	r3, [pc, #84]	@ (57ec1c <spr_noaccess@@Base+0x28a4c>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [pc, #84]	@ (57ec1c <spr_noaccess@@Base+0x28a4c>)
│ │ │ │ +	ldr	r0, [pc, #84]	@ (57ec24 <spr_noaccess@@Base+0x28a54>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r2, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r1, [r1, r3]
│ │ │ │ -	ldr	r3, [pc, #76]	@ (57ec20 <spr_noaccess@@Base+0x28a50>)
│ │ │ │ +	ldr	r3, [pc, #76]	@ (57ec28 <spr_noaccess@@Base+0x28a58>)
│ │ │ │  	ldr	r3, [r4, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r3, r1
│ │ │ │  	add.w	r1, r0, #732	@ 0x2dc
│ │ │ │  	ldr.w	r0, [r0, #732]	@ 0x2dc
│ │ │ │  	bl	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	movs	r3, #3
│ │ │ │ @@ -1254241,45 +1254246,45 @@
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │ -	b.n	57ec02 <spr_noaccess@@Base+0x28a32>
│ │ │ │ -	ldc2	0, cr0, [r6], #280	@ 0x118
│ │ │ │ -	pop	{r5, r7, pc}
│ │ │ │ +	b.n	57ec0a <spr_noaccess@@Base+0x28a3a>
│ │ │ │ +	stc2	0, cr0, [lr], #280	@ 0x118
│ │ │ │ +	pop	{r3, r4, r7, pc}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldr	r2, [pc, #304]	@ (57ed50 <spr_noaccess@@Base+0x28b80>)
│ │ │ │ +	ldr	r2, [pc, #272]	@ (57ed38 <spr_noaccess@@Base+0x28b68>)
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │ -	ldr	r3, [pc, #164]	@ (57ecd8 <spr_noaccess@@Base+0x28b08>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (57ece0 <spr_noaccess@@Base+0x28b10>)
│ │ │ │  	sub	sp, #12
│ │ │ │  	add	r3, pc
│ │ │ │  	mov	r4, r3
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	and.w	r3, r3, #1048576	@ 0x100000
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57ecbc <spr_noaccess@@Base+0x28aec>
│ │ │ │ +	beq.n	57ecc4 <spr_noaccess@@Base+0x28af4>
│ │ │ │  	mov	r7, r2
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	57eccc <spr_noaccess@@Base+0x28afc>
│ │ │ │ +	beq.n	57ecd4 <spr_noaccess@@Base+0x28b04>
│ │ │ │  	ldrb	r2, [r1, #4]
│ │ │ │  	cmp	r2, #3
│ │ │ │ -	bhi.n	57ecb0 <spr_noaccess@@Base+0x28ae0>
│ │ │ │ +	bhi.n	57ecb8 <spr_noaccess@@Base+0x28ae8>
│ │ │ │  	ldr	r2, [r1, #0]
│ │ │ │  	strd	r2, r1, [sp]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #120]	@ (57ecdc <spr_noaccess@@Base+0x28b0c>)
│ │ │ │ +	ldr	r1, [pc, #120]	@ (57ece4 <spr_noaccess@@Base+0x28b14>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r2, [sp, #0]
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r4, [r4, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1254307,44 +1254312,44 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	bl	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	b.n	57ec9c <spr_noaccess@@Base+0x28acc>
│ │ │ │ +	b.n	57eca4 <spr_noaccess@@Base+0x28ad4>
│ │ │ │  	mov	r0, r3
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	57ec9c <spr_noaccess@@Base+0x28acc>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	57eca4 <spr_noaccess@@Base+0x28ad4>
│ │ │ │  	nop
│ │ │ │ -	pop	{r1, r2, r4, pc}
│ │ │ │ +	pop	{r1, r2, r3, pc}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r7, [r0, #88]	@ 0x58
│ │ │ │  	mov	r4, r0
│ │ │ │ -	ldr	r6, [pc, #148]	@ (57ed8c <spr_noaccess@@Base+0x28bbc>)
│ │ │ │ +	ldr	r6, [pc, #148]	@ (57ed94 <spr_noaccess@@Base+0x28bc4>)
│ │ │ │  	add	r6, pc
│ │ │ │  	cmp	r7, #0
│ │ │ │ -	bne.n	57ed78 <spr_noaccess@@Base+0x28ba8>
│ │ │ │ +	bne.n	57ed80 <spr_noaccess@@Base+0x28bb0>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r5, [pc, #136]	@ (57ed90 <spr_noaccess@@Base+0x28bc0>)
│ │ │ │ +	ldr	r5, [pc, #136]	@ (57ed98 <spr_noaccess@@Base+0x28bc8>)
│ │ │ │  	mov.w	r2, #32768	@ 0x8000
│ │ │ │  	mov	r8, r0
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │  	ldr.w	r1, [r5, #344]	@ 0x158
│ │ │ │ @@ -1254353,23 +1254358,23 @@
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │  	ldr.w	r1, [r5, #344]	@ 0x158
│ │ │ │  	mov	r2, r8
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4ee54c <translator_io_start@@Base>
│ │ │ │ -	ldr	r3, [pc, #76]	@ (57ed88 <spr_noaccess@@Base+0x28bb8>)
│ │ │ │ +	ldr	r3, [pc, #76]	@ (57ed90 <spr_noaccess@@Base+0x28bc0>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [pc, #80]	@ (57ed94 <spr_noaccess@@Base+0x28bc4>)
│ │ │ │ +	ldr	r0, [pc, #80]	@ (57ed9c <spr_noaccess@@Base+0x28bcc>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	mov	r2, r7
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r1, [r1, r3]
│ │ │ │ -	ldr	r3, [pc, #72]	@ (57ed98 <spr_noaccess@@Base+0x28bc8>)
│ │ │ │ +	ldr	r3, [pc, #72]	@ (57eda0 <spr_noaccess@@Base+0x28bd0>)
│ │ │ │  	ldr	r3, [r6, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r3, r1
│ │ │ │  	add.w	r1, r0, #468	@ 0x1d4
│ │ │ │  	ldr.w	r0, [r0, #468]	@ 0x1d4
│ │ │ │  	bl	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	movs	r3, #4
│ │ │ │ @@ -1254383,27 +1254388,27 @@
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #6
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfb3a0046
│ │ │ │ -	pop	{r2, r4, r6}
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfb320046
│ │ │ │ +	pop	{r2, r3, r6}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	strh	r0, [r0, #26]
│ │ │ │ +	strh	r0, [r7, #24]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldr	r0, [pc, #832]	@ (57f0d8 <spr_noaccess@@Base+0x28f08>)
│ │ │ │ +	ldr	r0, [pc, #800]	@ (57f0c0 <spr_noaccess@@Base+0x28ef0>)
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	ldrh.w	r3, [r0, #86]	@ 0x56
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │  	cmp	r3, #31
│ │ │ │ -	bhi.n	57edcc <spr_noaccess@@Base+0x28bfc>
│ │ │ │ +	bhi.n	57edd4 <spr_noaccess@@Base+0x28c04>
│ │ │ │  	tbb	[pc, r3]
│ │ │ │  	asrs	r5, r2, #32
│ │ │ │  	asrs	r7, r2, #32
│ │ │ │  	asrs	r1, r3, #32
│ │ │ │  	adds	r3, r3, #4
│ │ │ │  	asrs	r0, r2, #32
│ │ │ │  	asrs	r0, r2, #32
│ │ │ │ @@ -1254417,45 +1254422,45 @@
│ │ │ │  	asrs	r0, r2, #32
│ │ │ │  	asrs	r0, r2, #32
│ │ │ │  	subs	r0, r2, #4
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	b.w	564aa4 <spr_noaccess@@Base+0xe8d4>
│ │ │ │ -	b.w	564b74 <spr_noaccess@@Base+0xe9a4>
│ │ │ │ -	b.w	564c44 <spr_noaccess@@Base+0xea74>
│ │ │ │ -	b.w	564d14 <spr_noaccess@@Base+0xeb44>
│ │ │ │ -	b.w	564de4 <spr_noaccess@@Base+0xec14>
│ │ │ │ -	b.w	564eb0 <spr_noaccess@@Base+0xece0>
│ │ │ │ +	b.w	564ab0 <spr_noaccess@@Base+0xe8e0>
│ │ │ │ +	b.w	564b80 <spr_noaccess@@Base+0xe9b0>
│ │ │ │ +	b.w	564c50 <spr_noaccess@@Base+0xea80>
│ │ │ │ +	b.w	564d20 <spr_noaccess@@Base+0xeb50>
│ │ │ │ +	b.w	564df0 <spr_noaccess@@Base+0xec20>
│ │ │ │ +	b.w	564ebc <spr_noaccess@@Base+0xecec>
│ │ │ │  	nop
│ │ │ │  	push	{r4, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr	r4, [pc, #148]	@ (57ee9c <spr_noaccess@@Base+0x28ccc>)
│ │ │ │ +	ldr	r4, [pc, #148]	@ (57eea4 <spr_noaccess@@Base+0x28cd4>)
│ │ │ │  	add	r4, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.n	57ee86 <spr_noaccess@@Base+0x28cb6>
│ │ │ │ +	bne.n	57ee8e <spr_noaccess@@Base+0x28cbe>
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	tst.w	r2, #2031616	@ 0x1f0000
│ │ │ │ -	bne.n	57ee5e <spr_noaccess@@Base+0x28c8e>
│ │ │ │ -	ldr	r3, [pc, #136]	@ (57eea0 <spr_noaccess@@Base+0x28cd0>)
│ │ │ │ +	bne.n	57ee66 <spr_noaccess@@Base+0x28c96>
│ │ │ │ +	ldr	r3, [pc, #136]	@ (57eea8 <spr_noaccess@@Base+0x28cd8>)
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r3, [r3, r2, lsl #2]
│ │ │ │ -	ldr	r0, [pc, #128]	@ (57eea4 <spr_noaccess@@Base+0x28cd4>)
│ │ │ │ +	ldr	r0, [pc, #128]	@ (57eeac <spr_noaccess@@Base+0x28cdc>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr	r2, [pc, #112]	@ (57ee98 <spr_noaccess@@Base+0x28cc8>)
│ │ │ │ +	ldr	r2, [pc, #112]	@ (57eea0 <spr_noaccess@@Base+0x28cd0>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r4, [r4, r0]
│ │ │ │ -	ldr	r0, [pc, #120]	@ (57eea8 <spr_noaccess@@Base+0x28cd8>)
│ │ │ │ +	ldr	r0, [pc, #120]	@ (57eeb0 <spr_noaccess@@Base+0x28ce0>)
│ │ │ │  	ldr	r1, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r4, [r4, #0]
│ │ │ │  	add	r3, r1
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	adds	r3, r1, r4
│ │ │ │ @@ -1254469,71 +1254474,71 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, pc}
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │ -	ldr	r1, [pc, #68]	@ (57eeac <spr_noaccess@@Base+0x28cdc>)
│ │ │ │ +	ldr	r1, [pc, #68]	@ (57eeb4 <spr_noaccess@@Base+0x28ce4>)
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	ldr	r2, [r3, #84]	@ 0x54
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	ip, r2, #16, #5
│ │ │ │  	ubfx	lr, r2, #11, #5
│ │ │ │  	ldr.w	r2, [r1, lr, lsl #2]
│ │ │ │  	ldr.w	r1, [r1, ip, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │ -	b.n	57ee20 <spr_noaccess@@Base+0x28c50>
│ │ │ │ +	b.n	57ee28 <spr_noaccess@@Base+0x28c58>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfa540046
│ │ │ │ -	cbnz	r6, 57eef0 <spr_noaccess@@Base+0x28d20>
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfa4c0046
│ │ │ │ +	cbnz	r6, 57eef6 <spr_noaccess@@Base+0x28d26>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	strh	r6, [r6, #16]
│ │ │ │ +	strh	r6, [r5, #16]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	blxns	ip
│ │ │ │ +	blxns	fp
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	strh	r4, [r4, #14]
│ │ │ │ +	strh	r4, [r3, #14]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r4, [pc, #136]	@ (57ef50 <spr_noaccess@@Base+0x28d80>)
│ │ │ │ +	ldr	r4, [pc, #136]	@ (57ef58 <spr_noaccess@@Base+0x28d88>)
│ │ │ │  	add	r4, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.n	57ef3a <spr_noaccess@@Base+0x28d6a>
│ │ │ │ +	bne.n	57ef42 <spr_noaccess@@Base+0x28d72>
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	r5, r0
│ │ │ │ -	ldr	r1, [pc, #124]	@ (57ef54 <spr_noaccess@@Base+0x28d84>)
│ │ │ │ +	ldr	r1, [pc, #124]	@ (57ef5c <spr_noaccess@@Base+0x28d8c>)
│ │ │ │  	ldr	r3, [r3, #84]	@ 0x54
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r2, r3, #16, #5
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r3, [r1, r3, lsl #2]
│ │ │ │ -	cbz	r2, 57ef32 <spr_noaccess@@Base+0x28d62>
│ │ │ │ +	cbz	r2, 57ef3a <spr_noaccess@@Base+0x28d6a>
│ │ │ │  	ldr.w	r1, [r1, r2, lsl #2]
│ │ │ │  	mov	r2, r3
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #96]	@ (57ef58 <spr_noaccess@@Base+0x28d88>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (57ef60 <spr_noaccess@@Base+0x28d90>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r3, [pc, #80]	@ (57ef4c <spr_noaccess@@Base+0x28d7c>)
│ │ │ │ -	ldr	r0, [pc, #92]	@ (57ef5c <spr_noaccess@@Base+0x28d8c>)
│ │ │ │ +	ldr	r3, [pc, #80]	@ (57ef54 <spr_noaccess@@Base+0x28d84>)
│ │ │ │ +	ldr	r0, [pc, #92]	@ (57ef64 <spr_noaccess@@Base+0x28d94>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	adds	r2, r5, r3
│ │ │ │ @@ -1254549,40 +1254554,40 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	57eef4 <spr_noaccess@@Base+0x28d24>
│ │ │ │ +	b.n	57eefc <spr_noaccess@@Base+0x28d2c>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	ldr??.w	r0, [lr, r6]
│ │ │ │ -	hlt	0x0006
│ │ │ │ +	ldr??.w	r0, [r6, r6]
│ │ │ │ +	rev16	r6, r7
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	strh	r6, [r6, #10]
│ │ │ │ +	strh	r6, [r5, #10]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bxns	r2
│ │ │ │ +	bxns	r1
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │ -	ldr	r1, [pc, #156]	@ (57f004 <spr_noaccess@@Base+0x28e34>)
│ │ │ │ +	ldr	r1, [pc, #156]	@ (57f00c <spr_noaccess@@Base+0x28e3c>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.n	57eff4 <spr_noaccess@@Base+0x28e24>
│ │ │ │ +	bne.n	57effc <spr_noaccess@@Base+0x28e2c>
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	cmp	r2, #2
│ │ │ │ -	bls.n	57ef80 <spr_noaccess@@Base+0x28db0>
│ │ │ │ +	bls.n	57ef88 <spr_noaccess@@Base+0x28db8>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │ @@ -1254592,26 +1254597,26 @@
│ │ │ │  	mov	r0, r2
│ │ │ │  	str	r1, [sp, #12]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #8]
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	ldr.w	ip, [r3, #84]	@ 0x54
│ │ │ │ -	ldr	r3, [pc, #88]	@ (57f000 <spr_noaccess@@Base+0x28e30>)
│ │ │ │ +	ldr	r3, [pc, #88]	@ (57f008 <spr_noaccess@@Base+0x28e38>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ubfx	lr, ip, #21, #5
│ │ │ │  	ubfx	ip, ip, #16, #5
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │ -	ldr	r3, [pc, #80]	@ (57f008 <spr_noaccess@@Base+0x28e38>)
│ │ │ │ +	ldr	r3, [pc, #80]	@ (57f010 <spr_noaccess@@Base+0x28e40>)
│ │ │ │  	adds	r4, r2, r0
│ │ │ │ -	ldr	r0, [pc, #80]	@ (57f00c <spr_noaccess@@Base+0x28e3c>)
│ │ │ │ +	ldr	r0, [pc, #80]	@ (57f014 <spr_noaccess@@Base+0x28e44>)
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │ -	ldr	r1, [pc, #76]	@ (57f010 <spr_noaccess@@Base+0x28e40>)
│ │ │ │ +	ldr	r1, [pc, #76]	@ (57f018 <spr_noaccess@@Base+0x28e48>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r3, r2
│ │ │ │  	ldr.w	r5, [r1, lr, lsl #2]
│ │ │ │  	ldr.w	r1, [r1, ip, lsl #2]
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	add	r1, r2
│ │ │ │ @@ -1254628,70 +1254633,70 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	ldr.w	r0, [r4, #70]	@ 0x46
│ │ │ │ -	cbnz	r6, 57f040 <spr_noaccess@@Base+0x28e70>
│ │ │ │ +	str.w	r0, [ip, #70]	@ 0x46
│ │ │ │ +	cbnz	r6, 57f046 <spr_noaccess@@Base+0x28e76>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	mov	r4, fp
│ │ │ │ +	mov	r4, sl
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	strh	r6, [r1, #4]
│ │ │ │ +	strh	r6, [r0, #4]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #28
│ │ │ │ -	ldr	r4, [pc, #156]	@ (57f0c8 <spr_noaccess@@Base+0x28ef8>)
│ │ │ │ +	ldr	r4, [pc, #156]	@ (57f0d0 <spr_noaccess@@Base+0x28f00>)
│ │ │ │  	add	r4, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.n	57f0b2 <spr_noaccess@@Base+0x28ee2>
│ │ │ │ +	bne.n	57f0ba <spr_noaccess@@Base+0x28eea>
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	ubfx	r1, r1, #11, #5
│ │ │ │  	cmp	r1, #2
│ │ │ │ -	bls.n	57f04a <spr_noaccess@@Base+0x28e7a>
│ │ │ │ +	bls.n	57f052 <spr_noaccess@@Base+0x28e82>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	str	r0, [sp, #16]
│ │ │ │  	mov	r0, r1
│ │ │ │  	str	r2, [sp, #20]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #16]
│ │ │ │ -	ldr	r1, [pc, #108]	@ (57f0c4 <spr_noaccess@@Base+0x28ef4>)
│ │ │ │ +	ldr	r1, [pc, #108]	@ (57f0cc <spr_noaccess@@Base+0x28efc>)
│ │ │ │  	ldr	r2, [sp, #20]
│ │ │ │  	ldr.w	lr, [r3, #84]	@ 0x54
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │ -	ldr	r3, [pc, #104]	@ (57f0cc <spr_noaccess@@Base+0x28efc>)
│ │ │ │ +	ldr	r3, [pc, #104]	@ (57f0d4 <spr_noaccess@@Base+0x28f04>)
│ │ │ │  	ubfx	r5, lr, #21, #5
│ │ │ │  	ubfx	lr, lr, #16, #5
│ │ │ │  	ldr	r3, [r4, r3]
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │ -	ldr	r4, [pc, #88]	@ (57f0d0 <spr_noaccess@@Base+0x28f00>)
│ │ │ │ +	ldr	r4, [pc, #88]	@ (57f0d8 <spr_noaccess@@Base+0x28f08>)
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r0, r1
│ │ │ │  	add	r4, pc
│ │ │ │  	add	r3, r1
│ │ │ │  	ldr.w	ip, [r4, r5, lsl #2]
│ │ │ │  	add	ip, r1
│ │ │ │  	str.w	ip, [sp, #8]
│ │ │ │  	ldr.w	r4, [r4, lr, lsl #2]
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │ -	ldr	r0, [pc, #68]	@ (57f0d4 <spr_noaccess@@Base+0x28f04>)
│ │ │ │ +	ldr	r0, [pc, #68]	@ (57f0dc <spr_noaccess@@Base+0x28f0c>)
│ │ │ │  	add	r1, r4
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #1260	@ 0x4ec
│ │ │ │  	ldr.w	r0, [r0, #1260]	@ 0x4ec
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	add	sp, #28
│ │ │ │ @@ -1254704,58 +1254709,58 @@
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #28
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	ldrb.w	r0, [lr, r6]
│ │ │ │ -	cbnz	r2, 57f0d4 <spr_noaccess@@Base+0x28f04>
│ │ │ │ +	ldrb.w	r0, [r6, r6]
│ │ │ │ +	cbnz	r2, 57f0da <spr_noaccess@@Base+0x28f0a>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrb	r6, [r2, #31]
│ │ │ │ +	ldrb	r6, [r1, #31]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	cmp	ip, r0
│ │ │ │ +	cmp	r4, pc
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r5, [pc, #144]	@ (57f180 <spr_noaccess@@Base+0x28fb0>)
│ │ │ │ +	ldr	r5, [pc, #144]	@ (57f188 <spr_noaccess@@Base+0x28fb8>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.n	57f16c <spr_noaccess@@Base+0x28f9c>
│ │ │ │ +	bne.n	57f174 <spr_noaccess@@Base+0x28fa4>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #132]	@ (57f184 <spr_noaccess@@Base+0x28fb4>)
│ │ │ │ +	ldr	r1, [pc, #132]	@ (57f18c <spr_noaccess@@Base+0x28fbc>)
│ │ │ │  	ubfx	r2, r3, #16, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r3, [r1, r3, lsl #2]
│ │ │ │ -	cbz	r2, 57f164 <spr_noaccess@@Base+0x28f94>
│ │ │ │ +	cbz	r2, 57f16c <spr_noaccess@@Base+0x28f9c>
│ │ │ │  	ldr.w	r1, [r1, r2, lsl #2]
│ │ │ │  	mov	r2, r3
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r0, [pc, #108]	@ (57f188 <spr_noaccess@@Base+0x28fb8>)
│ │ │ │ +	ldr	r0, [pc, #108]	@ (57f190 <spr_noaccess@@Base+0x28fc0>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr	r3, [pc, #92]	@ (57f17c <spr_noaccess@@Base+0x28fac>)
│ │ │ │ +	ldr	r3, [pc, #92]	@ (57f184 <spr_noaccess@@Base+0x28fb4>)
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r4, [r5, r0]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │ -	ldr	r0, [pc, #92]	@ (57f18c <spr_noaccess@@Base+0x28fbc>)
│ │ │ │ +	ldr	r0, [pc, #92]	@ (57f194 <spr_noaccess@@Base+0x28fc4>)
│ │ │ │  	ldr	r1, [r1, r3]
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	add	r0, pc
│ │ │ │ -	ldr	r4, [pc, #88]	@ (57f190 <spr_noaccess@@Base+0x28fc0>)
│ │ │ │ +	ldr	r4, [pc, #88]	@ (57f198 <spr_noaccess@@Base+0x28fc8>)
│ │ │ │  	add	r3, r1
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr.w	r4, [r4, r2, lsl #2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r1, r4
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │  	add.w	r1, r0, #1392	@ 0x570
│ │ │ │ @@ -1254767,66 +1254772,66 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	57f118 <spr_noaccess@@Base+0x28f48>
│ │ │ │ +	b.n	57f120 <spr_noaccess@@Base+0x28f50>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf75a0046
│ │ │ │ -			@ <UNDEFINED> instruction: 0xb85c
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf7520046
│ │ │ │ +			@ <UNDEFINED> instruction: 0xb854
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrb	r6, [r1, #29]
│ │ │ │ +	ldrb	r6, [r0, #29]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	lr, ip
│ │ │ │ +	add	lr, fp
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	ldrb	r0, [r3, #28]
│ │ │ │ +	ldrb	r0, [r2, #28]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4016]	@ 0xfb0
│ │ │ │  	sub	sp, #44	@ 0x2c
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r8, r1
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │ -	ldr.w	r9, [pc, #872]	@ 57f518 <spr_noaccess@@Base+0x29348>
│ │ │ │ +	ldr.w	r9, [pc, #872]	@ 57f520 <spr_noaccess@@Base+0x29350>
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	str	r0, [sp, #24]
│ │ │ │  	add	r9, pc
│ │ │ │  	ldr.w	r0, [r4, #144]	@ 0x90
│ │ │ │  	and.w	r0, r0, #1048576	@ 0x100000
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	beq.w	57f312 <spr_noaccess@@Base+0x29142>
│ │ │ │ +	beq.w	57f31a <spr_noaccess@@Base+0x2914a>
│ │ │ │  	ldrb.w	r3, [r4, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	57f50a <spr_noaccess@@Base+0x2933a>
│ │ │ │ +	beq.w	57f512 <spr_noaccess@@Base+0x29342>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	fp, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #800]	@ (57f51c <spr_noaccess@@Base+0x2934c>)
│ │ │ │ +	ldr	r3, [pc, #800]	@ (57f524 <spr_noaccess@@Base+0x29354>)
│ │ │ │  	ldr.w	r2, [r8, #4]
│ │ │ │  	mov	r7, r0
│ │ │ │  	mov	r0, r5
│ │ │ │  	ldr.w	r3, [r9, r3]
│ │ │ │  	movw	r9, #42152	@ 0xa4a8
│ │ │ │  	add.w	r2, r9, r2, lsl #4
│ │ │ │  	str	r3, [sp, #16]
│ │ │ │ @@ -1254909,15 +1254914,15 @@
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4cd9e4 <tcg_gen_or_i64@@Base>
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	ldr	r2, [sp, #20]
│ │ │ │  	orrs	r3, r2
│ │ │ │ -	bne.n	57f326 <spr_noaccess@@Base+0x29156>
│ │ │ │ +	bne.n	57f32e <spr_noaccess@@Base+0x2915e>
│ │ │ │  	ldr	r4, [sp, #16]
│ │ │ │  	movw	r3, #42152	@ 0xa4a8
│ │ │ │  	ldr.w	r2, [r8]
│ │ │ │  	mov	r0, sl
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ @@ -1255092,15 +1255097,15 @@
│ │ │ │  	bl	4cd974 <tcg_gen_and_i64@@Base>
│ │ │ │  	mov	r2, r4
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4cd974 <tcg_gen_and_i64@@Base>
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	57f2e8 <spr_noaccess@@Base+0x29118>
│ │ │ │ +	beq.w	57f2f0 <spr_noaccess@@Base+0x29120>
│ │ │ │  	ldr.w	r2, [r8]
│ │ │ │  	movw	r3, #42152	@ 0xa4a8
│ │ │ │  	mov	r0, r6
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	ldr	r3, [sp, #16]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ @@ -1255123,59 +1255128,59 @@
│ │ │ │  	mov	r1, sl
│ │ │ │  	mov	r0, sl
│ │ │ │  	bl	4cd9e4 <tcg_gen_or_i64@@Base>
│ │ │ │  	mov	r2, fp
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4cd9e4 <tcg_gen_or_i64@@Base>
│ │ │ │ -	b.n	57f2e8 <spr_noaccess@@Base+0x29118>
│ │ │ │ +	b.n	57f2f0 <spr_noaccess@@Base+0x29120>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r4
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	57f310 <spr_noaccess@@Base+0x29140>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	57f318 <spr_noaccess@@Base+0x29148>
│ │ │ │  	nop
│ │ │ │ -			@ <UNDEFINED> instruction: 0xb790
│ │ │ │ +			@ <UNDEFINED> instruction: 0xb788
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	57f5b4 <spr_noaccess@@Base+0x293e4>
│ │ │ │ +	bne.n	57f5bc <spr_noaccess@@Base+0x293ec>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 57f558 <spr_noaccess@@Base+0x29388>
│ │ │ │ +	cbz	r3, 57f560 <spr_noaccess@@Base+0x29390>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #96	@ 0x60
│ │ │ │ -	beq.n	57f558 <spr_noaccess@@Base+0x29388>
│ │ │ │ -	ldr	r3, [pc, #128]	@ (57f5c8 <spr_noaccess@@Base+0x293f8>)
│ │ │ │ +	beq.n	57f560 <spr_noaccess@@Base+0x29390>
│ │ │ │ +	ldr	r3, [pc, #128]	@ (57f5d0 <spr_noaccess@@Base+0x29400>)
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #96	@ 0x60
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #108]	@ (57f5cc <spr_noaccess@@Base+0x293fc>)
│ │ │ │ +	ldr	r1, [pc, #108]	@ (57f5d4 <spr_noaccess@@Base+0x29404>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r2, r3, #16, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r3, [r1, r3, lsl #2]
│ │ │ │ -	cbz	r2, 57f5ac <spr_noaccess@@Base+0x293dc>
│ │ │ │ +	cbz	r2, 57f5b4 <spr_noaccess@@Base+0x293e4>
│ │ │ │  	ldr.w	r1, [r1, r2, lsl #2]
│ │ │ │  	mov	r2, r3
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #68]	@ (57f5c4 <spr_noaccess@@Base+0x293f4>)
│ │ │ │ +	ldr	r2, [pc, #68]	@ (57f5cc <spr_noaccess@@Base+0x293fc>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	movs	r0, #0
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r1, [r1, r2]
│ │ │ │  	movs	r2, #8
│ │ │ │ @@ -1255189,69 +1255194,69 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	57f57c <spr_noaccess@@Base+0x293ac>
│ │ │ │ +	b.n	57f584 <spr_noaccess@@Base+0x293b4>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf2f60046
│ │ │ │ -	ldrb	r6, [r0, #12]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf2ee0046
│ │ │ │ +	ldrb	r6, [r7, #11]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldrb	r2, [r5, #11]
│ │ │ │ +	ldrb	r2, [r4, #11]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	57f670 <spr_noaccess@@Base+0x294a0>
│ │ │ │ +	bne.n	57f678 <spr_noaccess@@Base+0x294a8>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 57f608 <spr_noaccess@@Base+0x29438>
│ │ │ │ +	cbz	r3, 57f610 <spr_noaccess@@Base+0x29440>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	57f608 <spr_noaccess@@Base+0x29438>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (57f684 <spr_noaccess@@Base+0x294b4>)
│ │ │ │ +	beq.n	57f610 <spr_noaccess@@Base+0x29440>
│ │ │ │ +	ldr	r3, [pc, #140]	@ (57f68c <spr_noaccess@@Base+0x294bc>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #120]	@ (57f688 <spr_noaccess@@Base+0x294b8>)
│ │ │ │ +	ldr	r1, [pc, #120]	@ (57f690 <spr_noaccess@@Base+0x294c0>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r2, r3, #16, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r3, [r1, r3, lsl #2]
│ │ │ │ -	cbz	r2, 57f668 <spr_noaccess@@Base+0x29498>
│ │ │ │ +	cbz	r2, 57f670 <spr_noaccess@@Base+0x294a0>
│ │ │ │  	ldr.w	r1, [r1, r2, lsl #2]
│ │ │ │  	mov	r2, r3
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (57f680 <spr_noaccess@@Base+0x294b0>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (57f688 <spr_noaccess@@Base+0x294b8>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [r4, #84]	@ 0x54
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	movs	r4, #0
│ │ │ │  	ubfx	r0, r0, #21, #5
│ │ │ │  	ldr	r1, [r1, r2]
│ │ │ │ -	ldr	r2, [pc, #72]	@ (57f68c <spr_noaccess@@Base+0x294bc>)
│ │ │ │ +	ldr	r2, [pc, #72]	@ (57f694 <spr_noaccess@@Base+0x294c4>)
│ │ │ │  	adds	r1, r5, r1
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr.w	r0, [r2, r0, lsl #2]
│ │ │ │  	movs	r2, #9
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4d6130 <tcg_gen_qemu_st_i32_chk@@Base>
│ │ │ │  	add	sp, #12
│ │ │ │ @@ -1255260,71 +1255265,71 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	57f62c <spr_noaccess@@Base+0x2945c>
│ │ │ │ +	b.n	57f634 <spr_noaccess@@Base+0x29464>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	movw	r0, #32838	@ 0x8046
│ │ │ │ -	ldrb	r6, [r2, #9]
│ │ │ │ +	movw	r0, #70	@ 0x46
│ │ │ │ +	ldrb	r6, [r1, #9]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldrb	r2, [r7, #8]
│ │ │ │ +	ldrb	r2, [r6, #8]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldrb	r2, [r1, #8]
│ │ │ │ +	ldrb	r2, [r0, #8]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	57f730 <spr_noaccess@@Base+0x29560>
│ │ │ │ +	bne.n	57f738 <spr_noaccess@@Base+0x29568>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 57f6c8 <spr_noaccess@@Base+0x294f8>
│ │ │ │ +	cbz	r3, 57f6d0 <spr_noaccess@@Base+0x29500>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	57f6c8 <spr_noaccess@@Base+0x294f8>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (57f744 <spr_noaccess@@Base+0x29574>)
│ │ │ │ +	beq.n	57f6d0 <spr_noaccess@@Base+0x29500>
│ │ │ │ +	ldr	r3, [pc, #140]	@ (57f74c <spr_noaccess@@Base+0x2957c>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #120]	@ (57f748 <spr_noaccess@@Base+0x29578>)
│ │ │ │ +	ldr	r1, [pc, #120]	@ (57f750 <spr_noaccess@@Base+0x29580>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r2, r3, #16, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r3, [r1, r3, lsl #2]
│ │ │ │ -	cbz	r2, 57f728 <spr_noaccess@@Base+0x29558>
│ │ │ │ +	cbz	r2, 57f730 <spr_noaccess@@Base+0x29560>
│ │ │ │  	ldr.w	r1, [r1, r2, lsl #2]
│ │ │ │  	mov	r2, r3
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (57f740 <spr_noaccess@@Base+0x29570>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (57f748 <spr_noaccess@@Base+0x29578>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [r4, #84]	@ 0x54
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	movs	r4, #0
│ │ │ │  	ubfx	r0, r0, #21, #5
│ │ │ │  	ldr	r1, [r1, r2]
│ │ │ │ -	ldr	r2, [pc, #72]	@ (57f74c <spr_noaccess@@Base+0x2957c>)
│ │ │ │ +	ldr	r2, [pc, #72]	@ (57f754 <spr_noaccess@@Base+0x29584>)
│ │ │ │  	adds	r1, r5, r1
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr.w	r0, [r2, r0, lsl #2]
│ │ │ │  	movs	r2, #8
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4d612c <tcg_gen_qemu_ld_i32_chk@@Base>
│ │ │ │  	add	sp, #12
│ │ │ │ @@ -1255333,67 +1255338,67 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	57f6ec <spr_noaccess@@Base+0x2951c>
│ │ │ │ +	b.n	57f6f4 <spr_noaccess@@Base+0x29524>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf1880046
│ │ │ │ -	ldrb	r6, [r2, #6]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf1800046
│ │ │ │ +	ldrb	r6, [r1, #6]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldrb	r2, [r7, #5]
│ │ │ │ +	ldrb	r2, [r6, #5]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldrb	r2, [r1, #5]
│ │ │ │ +	ldrb	r2, [r0, #5]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	57f7f6 <spr_noaccess@@Base+0x29626>
│ │ │ │ +	bne.n	57f7fe <spr_noaccess@@Base+0x2962e>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 57f788 <spr_noaccess@@Base+0x295b8>
│ │ │ │ +	cbz	r3, 57f790 <spr_noaccess@@Base+0x295c0>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	57f788 <spr_noaccess@@Base+0x295b8>
│ │ │ │ -	ldr	r3, [pc, #148]	@ (57f80c <spr_noaccess@@Base+0x2963c>)
│ │ │ │ +	beq.n	57f790 <spr_noaccess@@Base+0x295c0>
│ │ │ │ +	ldr	r3, [pc, #148]	@ (57f814 <spr_noaccess@@Base+0x29644>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #128]	@ (57f810 <spr_noaccess@@Base+0x29640>)
│ │ │ │ +	ldr	r1, [pc, #128]	@ (57f818 <spr_noaccess@@Base+0x29648>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r2, r3, #16, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r3, [r1, r3, lsl #2]
│ │ │ │ -	cbz	r2, 57f7ee <spr_noaccess@@Base+0x2961e>
│ │ │ │ +	cbz	r2, 57f7f6 <spr_noaccess@@Base+0x29626>
│ │ │ │  	ldr.w	r1, [r1, r2, lsl #2]
│ │ │ │  	mov	r2, r3
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #88]	@ (57f808 <spr_noaccess@@Base+0x29638>)
│ │ │ │ +	ldr	r1, [pc, #88]	@ (57f810 <spr_noaccess@@Base+0x29640>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │ -	ldr	r2, [pc, #88]	@ (57f814 <spr_noaccess@@Base+0x29644>)
│ │ │ │ +	ldr	r2, [pc, #88]	@ (57f81c <spr_noaccess@@Base+0x2964c>)
│ │ │ │  	ldr.w	ip, [r4, #104]	@ 0x68
│ │ │ │  	movs	r4, #0
│ │ │ │  	add	r2, pc
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr	r1, [r0, r1]
│ │ │ │  	ldr.w	r0, [r2, r3, lsl #2]
│ │ │ │  	adds	r1, r5, r1
│ │ │ │ @@ -1255407,68 +1255412,68 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	57f7ac <spr_noaccess@@Base+0x295dc>
│ │ │ │ +	b.n	57f7b4 <spr_noaccess@@Base+0x295e4>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf0c80046
│ │ │ │ -	ldrb	r6, [r2, #3]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf0c00046
│ │ │ │ +	ldrb	r6, [r1, #3]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldrb	r2, [r7, #2]
│ │ │ │ +	ldrb	r2, [r6, #2]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldrb	r0, [r2, #2]
│ │ │ │ +	ldrb	r0, [r1, #2]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	57f8be <spr_noaccess@@Base+0x296ee>
│ │ │ │ +	bne.n	57f8c6 <spr_noaccess@@Base+0x296f6>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 57f850 <spr_noaccess@@Base+0x29680>
│ │ │ │ +	cbz	r3, 57f858 <spr_noaccess@@Base+0x29688>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	57f850 <spr_noaccess@@Base+0x29680>
│ │ │ │ -	ldr	r3, [pc, #148]	@ (57f8d4 <spr_noaccess@@Base+0x29704>)
│ │ │ │ +	beq.n	57f858 <spr_noaccess@@Base+0x29688>
│ │ │ │ +	ldr	r3, [pc, #148]	@ (57f8dc <spr_noaccess@@Base+0x2970c>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #128]	@ (57f8d8 <spr_noaccess@@Base+0x29708>)
│ │ │ │ +	ldr	r1, [pc, #128]	@ (57f8e0 <spr_noaccess@@Base+0x29710>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r2, r3, #16, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r3, [r1, r3, lsl #2]
│ │ │ │ -	cbz	r2, 57f8b6 <spr_noaccess@@Base+0x296e6>
│ │ │ │ +	cbz	r2, 57f8be <spr_noaccess@@Base+0x296ee>
│ │ │ │  	ldr.w	r1, [r1, r2, lsl #2]
│ │ │ │  	mov	r2, r3
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #88]	@ (57f8d0 <spr_noaccess@@Base+0x29700>)
│ │ │ │ +	ldr	r1, [pc, #88]	@ (57f8d8 <spr_noaccess@@Base+0x29708>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │ -	ldr	r2, [pc, #88]	@ (57f8dc <spr_noaccess@@Base+0x2970c>)
│ │ │ │ +	ldr	r2, [pc, #88]	@ (57f8e4 <spr_noaccess@@Base+0x29714>)
│ │ │ │  	ldr.w	ip, [r4, #104]	@ 0x68
│ │ │ │  	movs	r4, #0
│ │ │ │  	add	r2, pc
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr	r1, [r0, r1]
│ │ │ │  	ldr.w	r0, [r2, r3, lsl #2]
│ │ │ │  	adds	r1, r5, r1
│ │ │ │ @@ -1255482,68 +1255487,68 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	57f874 <spr_noaccess@@Base+0x296a4>
│ │ │ │ +	b.n	57f87c <spr_noaccess@@Base+0x296ac>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	and.w	r0, r0, #70	@ 0x46
│ │ │ │ -	ldrb	r6, [r1, #0]
│ │ │ │ +	vext.8	q8, q4, q3, #0
│ │ │ │ +	ldrb	r6, [r0, #0]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	strb	r2, [r6, #31]
│ │ │ │ +	strb	r2, [r5, #31]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	strb	r0, [r1, #31]
│ │ │ │ +	strb	r0, [r0, #31]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	57f986 <spr_noaccess@@Base+0x297b6>
│ │ │ │ +	bne.n	57f98e <spr_noaccess@@Base+0x297be>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 57f918 <spr_noaccess@@Base+0x29748>
│ │ │ │ +	cbz	r3, 57f920 <spr_noaccess@@Base+0x29750>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	57f918 <spr_noaccess@@Base+0x29748>
│ │ │ │ -	ldr	r3, [pc, #148]	@ (57f99c <spr_noaccess@@Base+0x297cc>)
│ │ │ │ +	beq.n	57f920 <spr_noaccess@@Base+0x29750>
│ │ │ │ +	ldr	r3, [pc, #148]	@ (57f9a4 <spr_noaccess@@Base+0x297d4>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #128]	@ (57f9a0 <spr_noaccess@@Base+0x297d0>)
│ │ │ │ +	ldr	r1, [pc, #128]	@ (57f9a8 <spr_noaccess@@Base+0x297d8>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r2, r3, #16, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r3, [r1, r3, lsl #2]
│ │ │ │ -	cbz	r2, 57f97e <spr_noaccess@@Base+0x297ae>
│ │ │ │ +	cbz	r2, 57f986 <spr_noaccess@@Base+0x297b6>
│ │ │ │  	ldr.w	r1, [r1, r2, lsl #2]
│ │ │ │  	mov	r2, r3
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #88]	@ (57f998 <spr_noaccess@@Base+0x297c8>)
│ │ │ │ +	ldr	r1, [pc, #88]	@ (57f9a0 <spr_noaccess@@Base+0x297d0>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │ -	ldr	r2, [pc, #88]	@ (57f9a4 <spr_noaccess@@Base+0x297d4>)
│ │ │ │ +	ldr	r2, [pc, #88]	@ (57f9ac <spr_noaccess@@Base+0x297dc>)
│ │ │ │  	ldr.w	ip, [r4, #104]	@ 0x68
│ │ │ │  	movs	r4, #0
│ │ │ │  	add	r2, pc
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr	r1, [r0, r1]
│ │ │ │  	ldr.w	r0, [r2, r3, lsl #2]
│ │ │ │  	adds	r1, r5, r1
│ │ │ │ @@ -1255557,68 +1255562,68 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	57f93c <spr_noaccess@@Base+0x2976c>
│ │ │ │ +	b.n	57f944 <spr_noaccess@@Base+0x29774>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	vhadd.s<illegal width 64>	q0, q4, q3
│ │ │ │ -	strb	r6, [r0, #29]
│ │ │ │ +	vhadd.s<illegal width 64>	q0, q0, q3
│ │ │ │ +	strb	r6, [r7, #28]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	strb	r2, [r5, #28]
│ │ │ │ +	strb	r2, [r4, #28]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	strb	r0, [r0, #28]
│ │ │ │ +	strb	r0, [r7, #27]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	57fa4e <spr_noaccess@@Base+0x2987e>
│ │ │ │ +	bne.n	57fa56 <spr_noaccess@@Base+0x29886>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 57f9e0 <spr_noaccess@@Base+0x29810>
│ │ │ │ +	cbz	r3, 57f9e8 <spr_noaccess@@Base+0x29818>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	57f9e0 <spr_noaccess@@Base+0x29810>
│ │ │ │ -	ldr	r3, [pc, #148]	@ (57fa64 <spr_noaccess@@Base+0x29894>)
│ │ │ │ +	beq.n	57f9e8 <spr_noaccess@@Base+0x29818>
│ │ │ │ +	ldr	r3, [pc, #148]	@ (57fa6c <spr_noaccess@@Base+0x2989c>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #128]	@ (57fa68 <spr_noaccess@@Base+0x29898>)
│ │ │ │ +	ldr	r1, [pc, #128]	@ (57fa70 <spr_noaccess@@Base+0x298a0>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r2, r3, #16, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r3, [r1, r3, lsl #2]
│ │ │ │ -	cbz	r2, 57fa46 <spr_noaccess@@Base+0x29876>
│ │ │ │ +	cbz	r2, 57fa4e <spr_noaccess@@Base+0x2987e>
│ │ │ │  	ldr.w	r1, [r1, r2, lsl #2]
│ │ │ │  	mov	r2, r3
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #88]	@ (57fa60 <spr_noaccess@@Base+0x29890>)
│ │ │ │ +	ldr	r1, [pc, #88]	@ (57fa68 <spr_noaccess@@Base+0x29898>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │ -	ldr	r2, [pc, #88]	@ (57fa6c <spr_noaccess@@Base+0x2989c>)
│ │ │ │ +	ldr	r2, [pc, #88]	@ (57fa74 <spr_noaccess@@Base+0x298a4>)
│ │ │ │  	ldr.w	ip, [r4, #104]	@ 0x68
│ │ │ │  	movs	r4, #0
│ │ │ │  	add	r2, pc
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	ldr	r1, [r0, r1]
│ │ │ │  	ldr.w	r0, [r2, r3, lsl #2]
│ │ │ │  	adds	r1, r5, r1
│ │ │ │ @@ -1255632,88 +1255637,88 @@
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	57fa04 <spr_noaccess@@Base+0x29834>
│ │ │ │ +	b.n	57fa0c <spr_noaccess@@Base+0x2983c>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	cdp	0, 7, cr0, cr0, cr6, {2}
│ │ │ │ -	strb	r6, [r7, #25]
│ │ │ │ +	cdp	0, 6, cr0, cr8, cr6, {2}
│ │ │ │ +	strb	r6, [r6, #25]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	strb	r2, [r4, #25]
│ │ │ │ +	strb	r2, [r3, #25]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	strb	r0, [r7, #24]
│ │ │ │ +	strb	r0, [r6, #24]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r3, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r6, [pc, #224]	@ (57fb68 <spr_noaccess@@Base+0x29998>)
│ │ │ │ +	ldr	r6, [pc, #224]	@ (57fb70 <spr_noaccess@@Base+0x299a0>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r6, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	57fb54 <spr_noaccess@@Base+0x29984>
│ │ │ │ +	bne.n	57fb5c <spr_noaccess@@Base+0x2998c>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4ee54c <translator_io_start@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	ands.w	r7, r3, #65536	@ 0x10000
│ │ │ │ -	bne.n	57fb46 <spr_noaccess@@Base+0x29976>
│ │ │ │ +	bne.n	57fb4e <spr_noaccess@@Base+0x2997e>
│ │ │ │  	ldr.w	r3, [r4, #144]	@ 0x90
│ │ │ │  	ldr	r1, [r4, #8]
│ │ │ │  	lsls	r3, r3, #8
│ │ │ │ -	ldr	r3, [pc, #184]	@ (57fb6c <spr_noaccess@@Base+0x2999c>)
│ │ │ │ +	ldr	r3, [pc, #184]	@ (57fb74 <spr_noaccess@@Base+0x299a4>)
│ │ │ │  	itt	pl
│ │ │ │  	movwpl	r7, #4097	@ 0x1001
│ │ │ │  	movwpl	r9, #61438	@ 0xeffe
│ │ │ │  	add	r3, pc
│ │ │ │  	itee	mi
│ │ │ │  	movmi.w	r9, #4294967295	@ 0xffffffff
│ │ │ │  	movtpl	r7, #64	@ 0x40
│ │ │ │  	movtpl	r9, #65471	@ 0xffbf
│ │ │ │  	ldr.w	r0, [r3, #184]	@ 0xb8
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	mov	r2, r9
│ │ │ │ -	ldr.w	r9, [pc, #148]	@ 57fb70 <spr_noaccess@@Base+0x299a0>
│ │ │ │ +	ldr.w	r9, [pc, #148]	@ 57fb78 <spr_noaccess@@Base+0x299a8>
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r9, pc
│ │ │ │  	ldr.w	r1, [r9, r3, lsl #2]
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │  	ldr.w	r1, [r9, #344]	@ 0x158
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │  	mov	r2, r8
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #92]	@ (57fb64 <spr_noaccess@@Base+0x29994>)
│ │ │ │ +	ldr	r3, [pc, #92]	@ (57fb6c <spr_noaccess@@Base+0x2999c>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #104]	@ (57fb74 <spr_noaccess@@Base+0x299a4>)
│ │ │ │ +	ldr	r1, [pc, #104]	@ (57fb7c <spr_noaccess@@Base+0x299ac>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	addw	r1, r1, #1524	@ 0x5f4
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │ -	ldr	r2, [pc, #92]	@ (57fb78 <spr_noaccess@@Base+0x299a8>)
│ │ │ │ +	ldr	r2, [pc, #92]	@ (57fb80 <spr_noaccess@@Base+0x299b0>)
│ │ │ │  	add	r5, r3
│ │ │ │  	ldr	r0, [r6, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	ldr	r5, [r0, #0]
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	add	r3, r5
│ │ │ │ @@ -1255727,123 +1255732,123 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │  	movw	r7, #32765	@ 0x7ffd
│ │ │ │  	movt	r7, #65535	@ 0xffff
│ │ │ │  	movw	r9, #32770	@ 0x8002
│ │ │ │ -	b.n	57fad8 <spr_noaccess@@Base+0x29908>
│ │ │ │ +	b.n	57fae0 <spr_noaccess@@Base+0x29910>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	ldcl	0, cr0, [r0, #-280]!	@ 0xfffffee8
│ │ │ │ -	add	r6, sp, #776	@ 0x308
│ │ │ │ +	stcl	0, cr0, [r8, #-280]!	@ 0xfffffee8
│ │ │ │ +	add	r6, sp, #744	@ 0x2e8
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	strb	r2, [r2, #22]
│ │ │ │ +	strb	r2, [r1, #22]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	strb	r4, [r5, #21]
│ │ │ │ +	strb	r4, [r4, #21]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	subs	r3, #8
│ │ │ │ +	subs	r3, #0
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │  	mov	r5, r2
│ │ │ │  	ldrb.w	r2, [r0, #108]	@ 0x6c
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r6, [pc, #396]	@ (57fd24 <spr_noaccess@@Base+0x29b54>)
│ │ │ │ +	ldr	r6, [pc, #396]	@ (57fd2c <spr_noaccess@@Base+0x29b5c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r6, pc
│ │ │ │  	ldrb.w	r7, [sp, #56]	@ 0x38
│ │ │ │  	ldrb.w	fp, [sp, #60]	@ 0x3c
│ │ │ │  	ldrb.w	r9, [sp, #64]	@ 0x40
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.w	57fcda <spr_noaccess@@Base+0x29b0a>
│ │ │ │ +	beq.w	57fce2 <spr_noaccess@@Base+0x29b12>
│ │ │ │  	cmp	r5, #0
│ │ │ │  	ite	ne
│ │ │ │  	movne	r2, #0
│ │ │ │  	andeq.w	r2, r7, #1
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.n	57fc76 <spr_noaccess@@Base+0x29aa6>
│ │ │ │ +	bne.n	57fc7e <spr_noaccess@@Base+0x29aae>
│ │ │ │  	ldrb.w	r2, [r0, #93]	@ 0x5d
│ │ │ │  	mov	r8, r1
│ │ │ │ -	cbz	r2, 57fbc8 <spr_noaccess@@Base+0x299f8>
│ │ │ │ +	cbz	r2, 57fbd0 <spr_noaccess@@Base+0x29a00>
│ │ │ │  	ldr	r2, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r2, #48	@ 0x30
│ │ │ │ -	bne.n	57fca2 <spr_noaccess@@Base+0x29ad2>
│ │ │ │ +	bne.n	57fcaa <spr_noaccess@@Base+0x29ada>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	cmp	r5, #0
│ │ │ │ -	bne.n	57fc66 <spr_noaccess@@Base+0x29a96>
│ │ │ │ +	bne.n	57fc6e <spr_noaccess@@Base+0x29a9e>
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov.w	r3, r8, lsl #4
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	add.w	r8, r3, #41472	@ 0xa200
│ │ │ │  	add.w	r8, r8, #168	@ 0xa8
│ │ │ │  	cmp.w	fp, #0
│ │ │ │ -	bne.n	57fcba <spr_noaccess@@Base+0x29aea>
│ │ │ │ +	bne.n	57fcc2 <spr_noaccess@@Base+0x29af2>
│ │ │ │  	cmp.w	r9, #0
│ │ │ │ -	bne.n	57fc96 <spr_noaccess@@Base+0x29ac6>
│ │ │ │ -	ldr	r3, [pc, #288]	@ (57fd1c <spr_noaccess@@Base+0x29b4c>)
│ │ │ │ +	bne.n	57fc9e <spr_noaccess@@Base+0x29ace>
│ │ │ │ +	ldr	r3, [pc, #288]	@ (57fd24 <spr_noaccess@@Base+0x29b54>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	mov	r0, sl
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r2, r3]
│ │ │ │  	ldr	r3, [sp, #8]
│ │ │ │  	str.w	r9, [sp]
│ │ │ │  	add	r1, r3
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	orr.w	r3, r3, #3
│ │ │ │  	bl	4d6134 <tcg_gen_qemu_ld_i64_chk@@Base>
│ │ │ │ -	ldr	r3, [pc, #264]	@ (57fd28 <spr_noaccess@@Base+0x29b58>)
│ │ │ │ +	ldr	r3, [pc, #264]	@ (57fd30 <spr_noaccess@@Base+0x29b60>)
│ │ │ │  	mov	r2, r8
│ │ │ │  	mov	r0, sl
│ │ │ │  	ldr	r4, [r6, r3]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	add.w	r2, r3, #41472	@ 0xa200
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	cbz	r7, 57fc80 <spr_noaccess@@Base+0x29ab0>
│ │ │ │ -	ldr	r3, [pc, #232]	@ (57fd2c <spr_noaccess@@Base+0x29b5c>)
│ │ │ │ +	cbz	r7, 57fc88 <spr_noaccess@@Base+0x29ab8>
│ │ │ │ +	ldr	r3, [pc, #232]	@ (57fd34 <spr_noaccess@@Base+0x29b64>)
│ │ │ │  	ldr	r1, [sp, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, r5, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │ -	ldr	r3, [pc, #200]	@ (57fd30 <spr_noaccess@@Base+0x29b60>)
│ │ │ │ +	ldr	r3, [pc, #200]	@ (57fd38 <spr_noaccess@@Base+0x29b68>)
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r5, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	b.n	57fbe0 <spr_noaccess@@Base+0x29a10>
│ │ │ │ +	b.n	57fbe8 <spr_noaccess@@Base+0x29a18>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	bl	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r1, #0
│ │ │ │ @@ -1255852,217 +1255857,217 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	mov	r0, r4
│ │ │ │  	mov	r1, sl
│ │ │ │  	bl	559190 <spr_noaccess@@Base+0x2fc0>
│ │ │ │ -	b.n	57fc1c <spr_noaccess@@Base+0x29a4c>
│ │ │ │ -	ldr	r2, [pc, #144]	@ (57fd34 <spr_noaccess@@Base+0x29b64>)
│ │ │ │ +	b.n	57fc24 <spr_noaccess@@Base+0x29a54>
│ │ │ │ +	ldr	r2, [pc, #144]	@ (57fd3c <spr_noaccess@@Base+0x29b6c>)
│ │ │ │  	movs	r1, #48	@ 0x30
│ │ │ │  	str	r3, [sp, #8]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr.w	r0, [r2, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r2, #48	@ 0x30
│ │ │ │  	ldr	r3, [sp, #8]
│ │ │ │  	str	r2, [r4, #100]	@ 0x64
│ │ │ │ -	b.n	57fbc8 <spr_noaccess@@Base+0x299f8>
│ │ │ │ -	ldr	r3, [pc, #108]	@ (57fd28 <spr_noaccess@@Base+0x29b58>)
│ │ │ │ +	b.n	57fbd0 <spr_noaccess@@Base+0x29a00>
│ │ │ │ +	ldr	r3, [pc, #108]	@ (57fd30 <spr_noaccess@@Base+0x29b60>)
│ │ │ │  	mov	r2, r8
│ │ │ │  	mov	r0, sl
│ │ │ │  	ldr	r3, [r6, r3]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	cmp.w	r9, #0
│ │ │ │ -	beq.n	57fcf8 <spr_noaccess@@Base+0x29b28>
│ │ │ │ +	beq.n	57fd00 <spr_noaccess@@Base+0x29b30>
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	mov	r1, sl
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	558ff0 <spr_noaccess@@Base+0x2e20>
│ │ │ │ -	b.n	57fc40 <spr_noaccess@@Base+0x29a70>
│ │ │ │ +	b.n	57fc48 <spr_noaccess@@Base+0x29a78>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │ -	ldr	r3, [pc, #36]	@ (57fd20 <spr_noaccess@@Base+0x29b50>)
│ │ │ │ +	ldr	r3, [pc, #36]	@ (57fd28 <spr_noaccess@@Base+0x29b58>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	mov	r0, sl
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r2, r3]
│ │ │ │  	ldr	r3, [sp, #8]
│ │ │ │  	str.w	r9, [sp]
│ │ │ │  	add	r1, r3
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	orr.w	r3, r3, #3
│ │ │ │  	bl	4d6138 <tcg_gen_qemu_st_i64_chk@@Base>
│ │ │ │ -	b.n	57fc40 <spr_noaccess@@Base+0x29a70>
│ │ │ │ -	ldcl	0, cr0, [sl], #-280	@ 0xfffffee8
│ │ │ │ -	sbcs.w	r0, ip, r6, lsl #1
│ │ │ │ -	add	r5, sp, #720	@ 0x2d0
│ │ │ │ +	b.n	57fc48 <spr_noaccess@@Base+0x29a78>
│ │ │ │ +	ldcl	0, cr0, [r2], #-280	@ 0xfffffee8
│ │ │ │ +	sbcs.w	r0, r4, r6, lsl #1
│ │ │ │ +	add	r5, sp, #688	@ 0x2b0
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strb	r2, [r1, #16]
│ │ │ │ +	strb	r2, [r0, #16]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	strb	r6, [r4, #15]
│ │ │ │ +	strb	r6, [r3, #15]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	strb	r0, [r5, #14]
│ │ │ │ +	strb	r0, [r4, #14]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	ldr.w	ip, [r0, #136]	@ 0x88
│ │ │ │  	ldrb.w	lr, [sp, #12]
│ │ │ │  	and.w	ip, ip, #65536	@ 0x10000
│ │ │ │  	ldrb.w	r4, [sp, #16]
│ │ │ │  	ldrb.w	r5, [sp, #20]
│ │ │ │  	cmp.w	ip, #0
│ │ │ │ -	beq.n	57fd6e <spr_noaccess@@Base+0x29b9e>
│ │ │ │ -	ldr.w	ip, [pc, #36]	@ 57fd7c <spr_noaccess@@Base+0x29bac>
│ │ │ │ +	beq.n	57fd76 <spr_noaccess@@Base+0x29ba6>
│ │ │ │ +	ldr.w	ip, [pc, #36]	@ 57fd84 <spr_noaccess@@Base+0x29bb4>
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr.w	ip, [ip, r3, lsl #2]
│ │ │ │  	strd	r4, r5, [sp, #16]
│ │ │ │  	str.w	lr, [sp, #12]
│ │ │ │  	mov	r3, ip
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │ -	b.n	57fb7c <spr_noaccess@@Base+0x299ac>
│ │ │ │ +	b.n	57fb84 <spr_noaccess@@Base+0x299b4>
│ │ │ │  	mov	r0, ip
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │ -	strb	r0, [r7, #11]
│ │ │ │ +	strb	r0, [r6, #11]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	57fe20 <spr_noaccess@@Base+0x29c50>
│ │ │ │ +	bne.n	57fe28 <spr_noaccess@@Base+0x29c58>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 57fdb8 <spr_noaccess@@Base+0x29be8>
│ │ │ │ +	cbz	r3, 57fdc0 <spr_noaccess@@Base+0x29bf0>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #96	@ 0x60
│ │ │ │ -	beq.n	57fdb8 <spr_noaccess@@Base+0x29be8>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (57fe34 <spr_noaccess@@Base+0x29c64>)
│ │ │ │ +	beq.n	57fdc0 <spr_noaccess@@Base+0x29bf0>
│ │ │ │ +	ldr	r3, [pc, #140]	@ (57fe3c <spr_noaccess@@Base+0x29c6c>)
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #96	@ 0x60
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #120]	@ (57fe38 <spr_noaccess@@Base+0x29c68>)
│ │ │ │ +	ldr	r1, [pc, #120]	@ (57fe40 <spr_noaccess@@Base+0x29c70>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r2, r3, #16, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #11, #5
│ │ │ │  	ldr.w	r3, [r1, r3, lsl #2]
│ │ │ │ -	cbz	r2, 57fe18 <spr_noaccess@@Base+0x29c48>
│ │ │ │ +	cbz	r2, 57fe20 <spr_noaccess@@Base+0x29c50>
│ │ │ │  	ldr.w	r1, [r1, r2, lsl #2]
│ │ │ │  	mov	r2, r3
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (57fe30 <spr_noaccess@@Base+0x29c60>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (57fe38 <spr_noaccess@@Base+0x29c68>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	orr.w	r3, r3, #2
│ │ │ │  	ldr	r1, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	add	r1, r5
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	bl	4d612c <tcg_gen_qemu_ld_i32_chk@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r3, [pc, #56]	@ (57fe3c <spr_noaccess@@Base+0x29c6c>)
│ │ │ │ +	ldr	r3, [pc, #56]	@ (57fe44 <spr_noaccess@@Base+0x29c74>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	ldr.w	r0, [r3, r2, lsl #2]
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	57fddc <spr_noaccess@@Base+0x29c0c>
│ │ │ │ +	b.n	57fde4 <spr_noaccess@@Base+0x29c14>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	eors.w	r0, r4, r6, lsl #1
│ │ │ │ -	strb	r6, [r4, #10]
│ │ │ │ +	eor.w	r0, ip, r6, lsl #1
│ │ │ │ +	strb	r6, [r3, #10]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	strb	r2, [r1, #10]
│ │ │ │ +	strb	r2, [r0, #10]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	strb	r4, [r1, #9]
│ │ │ │ +	strb	r4, [r0, #9]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	r3, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #20
│ │ │ │  	mov	r4, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	57fef0 <spr_noaccess@@Base+0x29d20>
│ │ │ │ +	bne.n	57fef8 <spr_noaccess@@Base+0x29d28>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrb.w	r3, [r4, #93]	@ 0x5d
│ │ │ │  	mov	r5, r0
│ │ │ │ -	cbz	r3, 57fe7e <spr_noaccess@@Base+0x29cae>
│ │ │ │ +	cbz	r3, 57fe86 <spr_noaccess@@Base+0x29cb6>
│ │ │ │  	ldr	r3, [r4, #100]	@ 0x64
│ │ │ │  	cmp	r3, #96	@ 0x60
│ │ │ │ -	beq.n	57fe7e <spr_noaccess@@Base+0x29cae>
│ │ │ │ -	ldr	r3, [pc, #152]	@ (57ff08 <spr_noaccess@@Base+0x29d38>)
│ │ │ │ +	beq.n	57fe86 <spr_noaccess@@Base+0x29cb6>
│ │ │ │ +	ldr	r3, [pc, #152]	@ (57ff10 <spr_noaccess@@Base+0x29d40>)
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #96	@ 0x60
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #136]	@ (57ff0c <spr_noaccess@@Base+0x29d3c>)
│ │ │ │ +	ldr	r1, [pc, #136]	@ (57ff14 <spr_noaccess@@Base+0x29d44>)
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	ldr.w	r2, [r1, r2, lsl #2]
│ │ │ │ -	cbz	r3, 57fee6 <spr_noaccess@@Base+0x29d16>
│ │ │ │ +	cbz	r3, 57feee <spr_noaccess@@Base+0x29d1e>
│ │ │ │  	ldr.w	r1, [r1, r3, lsl #2]
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #92]	@ (57ff00 <spr_noaccess@@Base+0x29d30>)
│ │ │ │ +	ldr	r3, [pc, #92]	@ (57ff08 <spr_noaccess@@Base+0x29d38>)
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	mrc	15, 0, r7, cr13, cr0, {3}
│ │ │ │  	movs	r6, #0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r7, r3]
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │  	add	r1, r5
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	bl	4d612c <tcg_gen_qemu_ld_i32_chk@@Base>
│ │ │ │ -	ldr	r3, [pc, #68]	@ (57ff04 <spr_noaccess@@Base+0x29d34>)
│ │ │ │ +	ldr	r3, [pc, #68]	@ (57ff0c <spr_noaccess@@Base+0x29d3c>)
│ │ │ │  	ldr	r0, [sp, #12]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r7, r3]
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │  	add	r1, r5
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │ @@ -1256075,53 +1256080,53 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	mov	r1, r2
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	57fe9c <spr_noaccess@@Base+0x29ccc>
│ │ │ │ +	b.n	57fea4 <spr_noaccess@@Base+0x29cd4>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	ldrd	r0, r0, [r2, #280]	@ 0x118
│ │ │ │ -			@ <UNDEFINED> instruction: 0xe9bc0046
│ │ │ │ -	strb	r0, [r4, #7]
│ │ │ │ +	strd	r0, r0, [sl, #280]	@ 0x118
│ │ │ │ +			@ <UNDEFINED> instruction: 0xe9b40046
│ │ │ │ +	strb	r0, [r3, #7]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	strb	r2, [r1, #7]
│ │ │ │ +	strb	r2, [r0, #7]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │ -	ldr	r1, [pc, #248]	@ (580010 <spr_noaccess@@Base+0x29e40>)
│ │ │ │ +	ldr	r1, [pc, #248]	@ (580018 <spr_noaccess@@Base+0x29e48>)
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.n	57fffc <spr_noaccess@@Base+0x29e2c>
│ │ │ │ +	bne.n	580004 <spr_noaccess@@Base+0x29e34>
│ │ │ │  	push	{r4, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #8
│ │ │ │  	ubfx	ip, r2, #11, #5
│ │ │ │  	cmp.w	ip, #0
│ │ │ │ -	beq.n	57ffa6 <spr_noaccess@@Base+0x29dd6>
│ │ │ │ +	beq.n	57ffae <spr_noaccess@@Base+0x29dde>
│ │ │ │  	cmp.w	ip, #1
│ │ │ │ -	bne.n	57ff96 <spr_noaccess@@Base+0x29dc6>
│ │ │ │ -	ldr.w	ip, [pc, #212]	@ 580014 <spr_noaccess@@Base+0x29e44>
│ │ │ │ +	bne.n	57ff9e <spr_noaccess@@Base+0x29dce>
│ │ │ │ +	ldr.w	ip, [pc, #212]	@ 58001c <spr_noaccess@@Base+0x29e4c>
│ │ │ │  	ubfx	lr, r2, #21, #5
│ │ │ │ -	ldr	r3, [pc, #192]	@ (580008 <spr_noaccess@@Base+0x29e38>)
│ │ │ │ +	ldr	r3, [pc, #192]	@ (580010 <spr_noaccess@@Base+0x29e40>)
│ │ │ │  	ubfx	r2, r2, #16, #5
│ │ │ │ -	ldr	r0, [pc, #200]	@ (580018 <spr_noaccess@@Base+0x29e48>)
│ │ │ │ +	ldr	r0, [pc, #200]	@ (580020 <spr_noaccess@@Base+0x29e50>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r4, [r1, ip]
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #192]	@ 58001c <spr_noaccess@@Base+0x29e4c>
│ │ │ │ +	ldr.w	ip, [pc, #192]	@ 580024 <spr_noaccess@@Base+0x29e54>
│ │ │ │  	add	r0, pc
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r1, [r1, r3]
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	ldr.w	lr, [ip, lr, lsl #2]
│ │ │ │  	add	r3, r1
│ │ │ │  	ldr.w	ip, [ip, r2, lsl #2]
│ │ │ │ @@ -1256140,23 +1256145,23 @@
│ │ │ │  	pop	{r4, pc}
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	ldr.w	ip, [pc, #108]	@ 580014 <spr_noaccess@@Base+0x29e44>
│ │ │ │ +	ldr.w	ip, [pc, #108]	@ 58001c <spr_noaccess@@Base+0x29e4c>
│ │ │ │  	ubfx	lr, r2, #16, #5
│ │ │ │ -	ldr	r3, [pc, #92]	@ (58000c <spr_noaccess@@Base+0x29e3c>)
│ │ │ │ -	ldr	r0, [pc, #108]	@ (580020 <spr_noaccess@@Base+0x29e50>)
│ │ │ │ +	ldr	r3, [pc, #92]	@ (580014 <spr_noaccess@@Base+0x29e44>)
│ │ │ │ +	ldr	r0, [pc, #108]	@ (580028 <spr_noaccess@@Base+0x29e58>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r4, [r1, ip]
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #100]	@ 580024 <spr_noaccess@@Base+0x29e54>
│ │ │ │ +	ldr.w	ip, [pc, #100]	@ 58002c <spr_noaccess@@Base+0x29e5c>
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r1, [r1, r3]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	ubfx	r4, r2, #21, #5
│ │ │ │  	add	r3, r1
│ │ │ │  	ldr.w	r2, [ip, r4, lsl #2]
│ │ │ │ @@ -1256175,102 +1256180,102 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, pc}
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	stmdb	lr!, {r1, r2, r6}
│ │ │ │ -			@ <UNDEFINED> instruction: 0xe8ca0046
│ │ │ │ -	add	r2, sp, #216	@ 0xd8
│ │ │ │ +	stmdb	r6!, {r1, r2, r6}
│ │ │ │ +			@ <UNDEFINED> instruction: 0xe8c20046
│ │ │ │ +	add	r2, sp, #184	@ 0xb8
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r6, #186	@ 0xba
│ │ │ │ +	adds	r6, #178	@ 0xb2
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	strb	r0, [r6, #3]
│ │ │ │ +	strb	r0, [r5, #3]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	adds	r6, #86	@ 0x56
│ │ │ │ +	adds	r6, #78	@ 0x4e
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	strb	r2, [r1, #2]
│ │ │ │ +	strb	r2, [r0, #2]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │ -	ldr.w	ip, [pc, #256]	@ 580138 <spr_noaccess@@Base+0x29f68>
│ │ │ │ +	ldr.w	ip, [pc, #256]	@ 580140 <spr_noaccess@@Base+0x29f70>
│ │ │ │  	sub	sp, #12
│ │ │ │  	ldrb.w	lr, [r0, #88]	@ 0x58
│ │ │ │  	add	ip, pc
│ │ │ │  	cmp.w	lr, #0
│ │ │ │ -	bne.n	580120 <spr_noaccess@@Base+0x29f50>
│ │ │ │ +	bne.n	580128 <spr_noaccess@@Base+0x29f58>
│ │ │ │  	ldr	r1, [r0, #84]	@ 0x54
│ │ │ │  	ubfx	r2, r1, #11, #5
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5800c4 <spr_noaccess@@Base+0x29ef4>
│ │ │ │ +	beq.n	5800cc <spr_noaccess@@Base+0x29efc>
│ │ │ │  	cmp	r2, #1
│ │ │ │ -	beq.n	580066 <spr_noaccess@@Base+0x29e96>
│ │ │ │ +	beq.n	58006e <spr_noaccess@@Base+0x29e9e>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	ldr	r3, [pc, #200]	@ (580130 <spr_noaccess@@Base+0x29f60>)
│ │ │ │ +	ldr	r3, [pc, #200]	@ (580138 <spr_noaccess@@Base+0x29f68>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	ubfx	r4, r1, #21, #5
│ │ │ │  	ubfx	r1, r1, #16, #5
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	mov	r2, lr
│ │ │ │  	ldr	r0, [r0, r3]
│ │ │ │ -	ldr	r3, [pc, #188]	@ (58013c <spr_noaccess@@Base+0x29f6c>)
│ │ │ │ +	ldr	r3, [pc, #188]	@ (580144 <spr_noaccess@@Base+0x29f74>)
│ │ │ │  	ldr.w	r3, [ip, r3]
│ │ │ │ -	ldr.w	ip, [pc, #188]	@ 580140 <spr_noaccess@@Base+0x29f70>
│ │ │ │ +	ldr.w	ip, [pc, #188]	@ 580148 <spr_noaccess@@Base+0x29f78>
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r3, r0
│ │ │ │  	ldr.w	r4, [ip, r4, lsl #2]
│ │ │ │  	adds	r4, r0, r4
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │  	ldr.w	r1, [ip, r1, lsl #2]
│ │ │ │  	add.w	ip, r0, r1
│ │ │ │ -	ldr	r0, [pc, #164]	@ (580144 <spr_noaccess@@Base+0x29f74>)
│ │ │ │ +	ldr	r0, [pc, #164]	@ (58014c <spr_noaccess@@Base+0x29f7c>)
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #2052	@ 0x804
│ │ │ │  	ldr.w	r0, [r0, #2052]	@ 0x804
│ │ │ │  	str.w	ip, [sp]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │ -	ldr	r3, [pc, #108]	@ (580134 <spr_noaccess@@Base+0x29f64>)
│ │ │ │ +	ldr	r3, [pc, #108]	@ (58013c <spr_noaccess@@Base+0x29f6c>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	ubfx	r4, r1, #21, #5
│ │ │ │  	ubfx	r5, r1, #16, #5
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r0, [r0, r3]
│ │ │ │ -	ldr	r3, [pc, #96]	@ (58013c <spr_noaccess@@Base+0x29f6c>)
│ │ │ │ +	ldr	r3, [pc, #96]	@ (580144 <spr_noaccess@@Base+0x29f74>)
│ │ │ │  	ldr.w	r3, [ip, r3]
│ │ │ │ -	ldr.w	ip, [pc, #104]	@ 580148 <spr_noaccess@@Base+0x29f78>
│ │ │ │ +	ldr.w	ip, [pc, #104]	@ 580150 <spr_noaccess@@Base+0x29f80>
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r3, r0
│ │ │ │  	ldr.w	r1, [ip, r4, lsl #2]
│ │ │ │  	add	r1, r0
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	ldr.w	r1, [ip, r5, lsl #2]
│ │ │ │  	add.w	ip, r0, r1
│ │ │ │ -	ldr	r0, [pc, #80]	@ (58014c <spr_noaccess@@Base+0x29f7c>)
│ │ │ │ +	ldr	r0, [pc, #80]	@ (580154 <spr_noaccess@@Base+0x29f84>)
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #1920	@ 0x780
│ │ │ │  	ldr.w	r0, [r0, #1920]	@ 0x780
│ │ │ │  	str.w	ip, [sp]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │ @@ -1256282,39 +1256287,39 @@
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -			@ <UNDEFINED> instruction: 0xe8080046
│ │ │ │ -	b.n	58008c <spr_noaccess@@Base+0x29ebc>
│ │ │ │ +			@ <UNDEFINED> instruction: 0xe8000046
│ │ │ │ +	b.n	580084 <spr_noaccess@@Base+0x29eb4>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	add	r1, sp, #48	@ 0x30
│ │ │ │ +	add	r1, sp, #16
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r2, [r1, #124]	@ 0x7c
│ │ │ │ +	ldr	r2, [r0, #124]	@ 0x7c
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	adds	r5, #122	@ 0x7a
│ │ │ │ +	adds	r5, #114	@ 0x72
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	ldr	r6, [r5, #116]	@ 0x74
│ │ │ │ +	ldr	r6, [r4, #116]	@ 0x74
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	adds	r5, #30
│ │ │ │ +	adds	r5, #22
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │  	ldrb	r5, [r1, #8]
│ │ │ │  	sub	sp, #20
│ │ │ │  	mov	r4, r1
│ │ │ │  	cmp	r5, #0
│ │ │ │ -	beq.n	580200 <spr_noaccess@@Base+0x2a030>
│ │ │ │ -	ldr	r5, [pc, #436]	@ (580320 <spr_noaccess@@Base+0x2a150>)
│ │ │ │ +	beq.n	580208 <spr_noaccess@@Base+0x2a038>
│ │ │ │ +	ldr	r5, [pc, #436]	@ (580328 <spr_noaccess@@Base+0x2a158>)
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr	r2, [r4, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr.w	r3, [r5, r2, lsl #2]
│ │ │ │ @@ -1256342,57 +1256347,57 @@
│ │ │ │  	ldr.w	r1, [r5, #168]	@ 0xa8
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca668 <tcg_gen_and_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	ldr.w	r3, [r3, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │ -	bmi.n	580230 <spr_noaccess@@Base+0x2a060>
│ │ │ │ -	ldr	r4, [pc, #340]	@ (580324 <spr_noaccess@@Base+0x2a154>)
│ │ │ │ +	bmi.n	580238 <spr_noaccess@@Base+0x2a068>
│ │ │ │ +	ldr	r4, [pc, #340]	@ (58032c <spr_noaccess@@Base+0x2a15c>)
│ │ │ │  	movs	r2, #31
│ │ │ │  	movs	r3, #1
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr.w	r1, [r4, #168]	@ 0xa8
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4cbf04 <tcg_gen_extract_i32@@Base>
│ │ │ │  	ldrd	r1, r2, [r4, #164]	@ 0xa4
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │  	cmp.w	fp, #0
│ │ │ │ -	bne.n	5802b6 <spr_noaccess@@Base+0x2a0e6>
│ │ │ │ +	bne.n	5802be <spr_noaccess@@Base+0x2a0ee>
│ │ │ │  	cmp	sl, r9
│ │ │ │ -	beq.n	58021a <spr_noaccess@@Base+0x2a04a>
│ │ │ │ +	beq.n	580222 <spr_noaccess@@Base+0x2a052>
│ │ │ │  	mov	r1, r9
│ │ │ │  	mov	r0, sl
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r0, [pc, #292]	@ (580328 <spr_noaccess@@Base+0x2a158>)
│ │ │ │ +	ldr	r0, [pc, #292]	@ (580330 <spr_noaccess@@Base+0x2a160>)
│ │ │ │  	ldrd	r3, r2, [r1]
│ │ │ │  	add	r0, pc
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr.w	r1, [r0, r2, lsl #2]
│ │ │ │  	ldr.w	r0, [r0, r3, lsl #2]
│ │ │ │  	bl	4ca640 <tcg_gen_neg_i32@@Base>
│ │ │ │  	ldrb	r3, [r4, #9]
│ │ │ │ -	cbnz	r3, 580242 <spr_noaccess@@Base+0x2a072>
│ │ │ │ +	cbnz	r3, 58024a <spr_noaccess@@Base+0x2a07a>
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	ldr.w	r1, [r5, #168]	@ 0xa8
│ │ │ │  	movs	r3, #1
│ │ │ │  	ldr.w	r0, [r5, #176]	@ 0xb0
│ │ │ │  	movs	r2, #31
│ │ │ │  	bl	4cbf04 <tcg_gen_extract_i32@@Base>
│ │ │ │ -	b.n	5801cc <spr_noaccess@@Base+0x29ffc>
│ │ │ │ +	b.n	5801d4 <spr_noaccess@@Base+0x2a004>
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	mov	r0, r5
│ │ │ │  	ldr.w	r5, [r6, r3, lsl #2]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │ @@ -1256463,64 +1256468,64 @@
│ │ │ │  	ldr.w	r1, [r4, #164]	@ 0xa4
│ │ │ │  	ldr.w	r0, [r4, #128]	@ 0x80
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	b.n	5801ee <spr_noaccess@@Base+0x2a01e>
│ │ │ │ -	ldr	r4, [r3, #108]	@ 0x6c
│ │ │ │ +	b.n	5801f6 <spr_noaccess@@Base+0x2a026>
│ │ │ │ +	ldr	r4, [r2, #108]	@ 0x6c
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldr	r6, [r7, #100]	@ 0x64
│ │ │ │ +	ldr	r6, [r6, #100]	@ 0x64
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldr	r2, [r1, #100]	@ 0x64
│ │ │ │ +	ldr	r2, [r0, #100]	@ 0x64
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r7, [pc, #212]	@ (580418 <spr_noaccess@@Base+0x2a248>)
│ │ │ │ +	ldr	r7, [pc, #212]	@ (580420 <spr_noaccess@@Base+0x2a250>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r7, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	5803f4 <spr_noaccess@@Base+0x2a224>
│ │ │ │ +	bne.n	5803fc <spr_noaccess@@Base+0x2a22c>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	580404 <spr_noaccess@@Base+0x2a234>
│ │ │ │ +	beq.n	58040c <spr_noaccess@@Base+0x2a23c>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 58035e <spr_noaccess@@Base+0x2a18e>
│ │ │ │ +	cbz	r3, 580366 <spr_noaccess@@Base+0x2a196>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #48	@ 0x30
│ │ │ │ -	bne.n	5803e0 <spr_noaccess@@Base+0x2a210>
│ │ │ │ +	bne.n	5803e8 <spr_noaccess@@Base+0x2a218>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #176]	@ (58041c <spr_noaccess@@Base+0x2a24c>)
│ │ │ │ +	ldr	r1, [pc, #176]	@ (580424 <spr_noaccess@@Base+0x2a254>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	ldr.w	r2, [r1, r2, lsl #2]
│ │ │ │ -	cbz	r3, 5803d6 <spr_noaccess@@Base+0x2a206>
│ │ │ │ +	cbz	r3, 5803de <spr_noaccess@@Base+0x2a20e>
│ │ │ │  	ldr.w	r1, [r1, r3, lsl #2]
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #148]	@ (580420 <spr_noaccess@@Base+0x2a250>)
│ │ │ │ +	ldr	r3, [pc, #148]	@ (580428 <spr_noaccess@@Base+0x2a258>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	movw	r3, #41640	@ 0xa2a8
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #112]	@ (580414 <spr_noaccess@@Base+0x2a244>)
│ │ │ │ +	ldr	r2, [pc, #112]	@ (58041c <spr_noaccess@@Base+0x2a24c>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	mov	r0, r6
│ │ │ │  	orr.w	r3, r3, #3
│ │ │ │  	ldr	r1, [r1, r2]
│ │ │ │ @@ -1256536,103 +1256541,103 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	mov	r1, r2
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	580388 <spr_noaccess@@Base+0x2a1b8>
│ │ │ │ -	ldr	r3, [pc, #64]	@ (580424 <spr_noaccess@@Base+0x2a254>)
│ │ │ │ +	b.n	580390 <spr_noaccess@@Base+0x2a1c0>
│ │ │ │ +	ldr	r3, [pc, #64]	@ (58042c <spr_noaccess@@Base+0x2a25c>)
│ │ │ │  	movs	r1, #48	@ 0x30
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #48	@ 0x30
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	b.n	58035e <spr_noaccess@@Base+0x2a18e>
│ │ │ │ +	b.n	580366 <spr_noaccess@@Base+0x2a196>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	b.n	57fdbc <spr_noaccess@@Base+0x29bec>
│ │ │ │ +	b.n	57fdb4 <spr_noaccess@@Base+0x29be4>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	add	r6, pc, #32	@ (adr r6, 58043c <spr_noaccess@@Base+0x2a26c>)
│ │ │ │ +	add	r6, pc, #0	@ (adr r6, 580424 <spr_noaccess@@Base+0x2a254>)
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldr	r6, [r3, #76]	@ 0x4c
│ │ │ │ +	ldr	r6, [r2, #76]	@ 0x4c
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r4, [r5, #68]	@ 0x44
│ │ │ │ +	ldr	r4, [r4, #68]	@ 0x44
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #8
│ │ │ │ -	ldr	r5, [pc, #216]	@ (580518 <spr_noaccess@@Base+0x2a348>)
│ │ │ │ +	ldr	r5, [pc, #216]	@ (580520 <spr_noaccess@@Base+0x2a350>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	580502 <spr_noaccess@@Base+0x2a332>
│ │ │ │ +	bne.n	58050a <spr_noaccess@@Base+0x2a33a>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #204]	@ (58051c <spr_noaccess@@Base+0x2a34c>)
│ │ │ │ +	ldr	r1, [pc, #204]	@ (580524 <spr_noaccess@@Base+0x2a354>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	ldr.w	r2, [r1, r2, lsl #2]
│ │ │ │ -	cbz	r3, 5804ba <spr_noaccess@@Base+0x2a2ea>
│ │ │ │ +	cbz	r3, 5804c2 <spr_noaccess@@Base+0x2a2f2>
│ │ │ │  	ldr.w	r1, [r1, r3, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #168]	@ (580514 <spr_noaccess@@Base+0x2a344>)
│ │ │ │ +	ldr	r3, [pc, #168]	@ (58051c <spr_noaccess@@Base+0x2a34c>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [r4, #84]	@ 0x54
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ubfx	r0, r0, #21, #5
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │ -	ldr	r3, [pc, #164]	@ (580520 <spr_noaccess@@Base+0x2a350>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (580528 <spr_noaccess@@Base+0x2a358>)
│ │ │ │  	adds	r1, r6, r2
│ │ │ │  	ldr	r3, [r5, r3]
│ │ │ │ -	ldr	r5, [pc, #160]	@ (580524 <spr_noaccess@@Base+0x2a354>)
│ │ │ │ +	ldr	r5, [pc, #160]	@ (58052c <spr_noaccess@@Base+0x2a35c>)
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r3, r2
│ │ │ │  	ldr.w	r0, [r5, r0, lsl #2]
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │  	add	r2, r0
│ │ │ │ -	ldr	r0, [pc, #148]	@ (580528 <spr_noaccess@@Base+0x2a358>)
│ │ │ │ +	ldr	r0, [pc, #148]	@ (580530 <spr_noaccess@@Base+0x2a360>)
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #2184	@ 0x888
│ │ │ │  	ldr.w	r0, [r0, #2184]	@ 0x888
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	lsls	r3, r3, #31
│ │ │ │ -	bmi.n	5804c2 <spr_noaccess@@Base+0x2a2f2>
│ │ │ │ +	bmi.n	5804ca <spr_noaccess@@Base+0x2a2fa>
│ │ │ │  	add	sp, #8
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	580468 <spr_noaccess@@Base+0x2a298>
│ │ │ │ +	b.n	580470 <spr_noaccess@@Base+0x2a2a0>
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │  	ldr.w	r1, [r5, #164]	@ 0xa4
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr.w	r0, [r5, #128]	@ 0x80
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r1, [r4, #84]	@ 0x54
│ │ │ │  	mov	r3, r6
│ │ │ │ @@ -1256652,84 +1256657,84 @@
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	b.n	57fd30 <spr_noaccess@@Base+0x29b60>
│ │ │ │ +	b.n	57fd28 <spr_noaccess@@Base+0x29b58>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	add	r5, pc, #48	@ (adr r5, 58054c <spr_noaccess@@Base+0x2a37c>)
│ │ │ │ +	add	r5, pc, #16	@ (adr r5, 580534 <spr_noaccess@@Base+0x2a364>)
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldr	r4, [r7, #60]	@ 0x3c
│ │ │ │ +	ldr	r4, [r6, #60]	@ 0x3c
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r6, [r1, #60]	@ 0x3c
│ │ │ │ +	ldr	r6, [r0, #60]	@ 0x3c
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	adds	r1, #134	@ 0x86
│ │ │ │ +	adds	r1, #126	@ 0x7e
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #8
│ │ │ │ -	ldr	r5, [pc, #216]	@ (58061c <spr_noaccess@@Base+0x2a44c>)
│ │ │ │ +	ldr	r5, [pc, #216]	@ (580624 <spr_noaccess@@Base+0x2a454>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	580606 <spr_noaccess@@Base+0x2a436>
│ │ │ │ +	bne.n	58060e <spr_noaccess@@Base+0x2a43e>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #204]	@ (580620 <spr_noaccess@@Base+0x2a450>)
│ │ │ │ +	ldr	r1, [pc, #204]	@ (580628 <spr_noaccess@@Base+0x2a458>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	ldr.w	r2, [r1, r2, lsl #2]
│ │ │ │ -	cbz	r3, 5805be <spr_noaccess@@Base+0x2a3ee>
│ │ │ │ +	cbz	r3, 5805c6 <spr_noaccess@@Base+0x2a3f6>
│ │ │ │  	ldr.w	r1, [r1, r3, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #168]	@ (580618 <spr_noaccess@@Base+0x2a448>)
│ │ │ │ +	ldr	r3, [pc, #168]	@ (580620 <spr_noaccess@@Base+0x2a450>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [r4, #84]	@ 0x54
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ubfx	r0, r0, #21, #5
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │ -	ldr	r3, [pc, #164]	@ (580624 <spr_noaccess@@Base+0x2a454>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (58062c <spr_noaccess@@Base+0x2a45c>)
│ │ │ │  	adds	r1, r6, r2
│ │ │ │  	ldr	r3, [r5, r3]
│ │ │ │ -	ldr	r5, [pc, #160]	@ (580628 <spr_noaccess@@Base+0x2a458>)
│ │ │ │ +	ldr	r5, [pc, #160]	@ (580630 <spr_noaccess@@Base+0x2a460>)
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r3, r2
│ │ │ │  	ldr.w	r0, [r5, r0, lsl #2]
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │  	add	r2, r0
│ │ │ │ -	ldr	r0, [pc, #148]	@ (58062c <spr_noaccess@@Base+0x2a45c>)
│ │ │ │ +	ldr	r0, [pc, #148]	@ (580634 <spr_noaccess@@Base+0x2a464>)
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #2316	@ 0x90c
│ │ │ │  	ldr.w	r0, [r0, #2316]	@ 0x90c
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	lsls	r3, r3, #31
│ │ │ │ -	bmi.n	5805c6 <spr_noaccess@@Base+0x2a3f6>
│ │ │ │ +	bmi.n	5805ce <spr_noaccess@@Base+0x2a3fe>
│ │ │ │  	add	sp, #8
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	58056c <spr_noaccess@@Base+0x2a39c>
│ │ │ │ +	b.n	580574 <spr_noaccess@@Base+0x2a3a4>
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │  	ldr.w	r1, [r5, #164]	@ 0xa4
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr.w	r0, [r5, #128]	@ 0x80
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r1, [r4, #84]	@ 0x54
│ │ │ │  	mov	r3, r6
│ │ │ │ @@ -1256749,66 +1256754,66 @@
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	b.n	580c2c <spr_noaccess@@Base+0x2aa5c>
│ │ │ │ +	b.n	580c24 <spr_noaccess@@Base+0x2aa54>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	add	r4, pc, #32	@ (adr r4, 580640 <spr_noaccess@@Base+0x2a470>)
│ │ │ │ +	add	r4, pc, #0	@ (adr r4, 580628 <spr_noaccess@@Base+0x2a458>)
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldr	r0, [r7, #44]	@ 0x2c
│ │ │ │ +	ldr	r0, [r6, #44]	@ 0x2c
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r2, [r1, #44]	@ 0x2c
│ │ │ │ +	ldr	r2, [r0, #44]	@ 0x2c
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	adds	r0, #130	@ 0x82
│ │ │ │ +	adds	r0, #122	@ 0x7a
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldrb.w	r3, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #8
│ │ │ │ -	ldr	r5, [pc, #308]	@ (58077c <spr_noaccess@@Base+0x2a5ac>)
│ │ │ │ +	ldr	r5, [pc, #308]	@ (580784 <spr_noaccess@@Base+0x2a5b4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.w	58075e <spr_noaccess@@Base+0x2a58e>
│ │ │ │ +	bne.w	580766 <spr_noaccess@@Base+0x2a596>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #296]	@ (580780 <spr_noaccess@@Base+0x2a5b0>)
│ │ │ │ +	ldr	r1, [pc, #296]	@ (580788 <spr_noaccess@@Base+0x2a5b8>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	ldr.w	r2, [r1, r2, lsl #2]
│ │ │ │ -	cbz	r3, 5806c0 <spr_noaccess@@Base+0x2a4f0>
│ │ │ │ +	cbz	r3, 5806c8 <spr_noaccess@@Base+0x2a4f8>
│ │ │ │  	ldr.w	r1, [r1, r3, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	ubfx	r2, r2, #21, #2
│ │ │ │  	cmp	r2, #1
│ │ │ │ -	beq.n	5806d0 <spr_noaccess@@Base+0x2a500>
│ │ │ │ +	beq.n	5806d8 <spr_noaccess@@Base+0x2a508>
│ │ │ │  	cmp	r2, #3
│ │ │ │ -	beq.n	580720 <spr_noaccess@@Base+0x2a550>
│ │ │ │ +	beq.n	580728 <spr_noaccess@@Base+0x2a558>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.n	58070e <spr_noaccess@@Base+0x2a53e>
│ │ │ │ -	ldr	r3, [pc, #232]	@ (580770 <spr_noaccess@@Base+0x2a5a0>)
│ │ │ │ +	bne.n	580716 <spr_noaccess@@Base+0x2a546>
│ │ │ │ +	ldr	r3, [pc, #232]	@ (580778 <spr_noaccess@@Base+0x2a5a8>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │ -	ldr	r1, [pc, #240]	@ (580784 <spr_noaccess@@Base+0x2a5b4>)
│ │ │ │ +	ldr	r1, [pc, #240]	@ (58078c <spr_noaccess@@Base+0x2a5bc>)
│ │ │ │  	adds	r0, r6, r3
│ │ │ │  	ldr	r1, [r5, r1]
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │ -	ldr	r0, [pc, #236]	@ (580788 <spr_noaccess@@Base+0x2a5b8>)
│ │ │ │ +	ldr	r0, [pc, #236]	@ (580790 <spr_noaccess@@Base+0x2a5c0>)
│ │ │ │  	ldr	r4, [r1, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #2448	@ 0x990
│ │ │ │  	add	r3, r4
│ │ │ │  	ldr.w	r0, [r0, #2448]	@ 0x990
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │  	add	sp, #8
│ │ │ │ @@ -1256820,19 +1256825,19 @@
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	ubfx	r2, r2, #21, #2
│ │ │ │  	cmp	r2, #1
│ │ │ │ -	bne.n	58067c <spr_noaccess@@Base+0x2a4ac>
│ │ │ │ -	ldr	r1, [pc, #176]	@ (580784 <spr_noaccess@@Base+0x2a5b4>)
│ │ │ │ +	bne.n	580684 <spr_noaccess@@Base+0x2a4b4>
│ │ │ │ +	ldr	r1, [pc, #176]	@ (58078c <spr_noaccess@@Base+0x2a5bc>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r3, [pc, #156]	@ (580774 <spr_noaccess@@Base+0x2a5a4>)
│ │ │ │ -	ldr	r0, [pc, #176]	@ (58078c <spr_noaccess@@Base+0x2a5bc>)
│ │ │ │ +	ldr	r3, [pc, #156]	@ (58077c <spr_noaccess@@Base+0x2a5ac>)
│ │ │ │ +	ldr	r0, [pc, #176]	@ (580794 <spr_noaccess@@Base+0x2a5c4>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r5, r1]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ @@ -1256853,18 +1256858,18 @@
│ │ │ │  	ldr	r3, [r4, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	ldr	r1, [pc, #96]	@ (580784 <spr_noaccess@@Base+0x2a5b4>)
│ │ │ │ +	ldr	r1, [pc, #96]	@ (58078c <spr_noaccess@@Base+0x2a5bc>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r3, [pc, #80]	@ (580778 <spr_noaccess@@Base+0x2a5a8>)
│ │ │ │ -	ldr	r0, [pc, #100]	@ (580790 <spr_noaccess@@Base+0x2a5c0>)
│ │ │ │ +	ldr	r3, [pc, #80]	@ (580780 <spr_noaccess@@Base+0x2a5b0>)
│ │ │ │ +	ldr	r0, [pc, #100]	@ (580798 <spr_noaccess@@Base+0x2a5c8>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r5, r1]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	adds	r2, r6, r3
│ │ │ │ @@ -1256885,79 +1256890,79 @@
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	b.n	580b58 <spr_noaccess@@Base+0x2a988>
│ │ │ │ +	b.n	580b50 <spr_noaccess@@Base+0x2a980>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	b.n	580abc <spr_noaccess@@Base+0x2a8ec>
│ │ │ │ +	b.n	580ab4 <spr_noaccess@@Base+0x2a8e4>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	b.n	580a20 <spr_noaccess@@Base+0x2a850>
│ │ │ │ +	b.n	580a18 <spr_noaccess@@Base+0x2a848>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	add	r3, pc, #16	@ (adr r3, 580790 <spr_noaccess@@Base+0x2a5c0>)
│ │ │ │ +	add	r2, pc, #1008	@ (adr r2, 580b78 <spr_noaccess@@Base+0x2a9a8>)
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldr	r2, [r6, #28]
│ │ │ │ +	ldr	r2, [r5, #28]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r7, #124	@ 0x7c
│ │ │ │ +	cmp	r7, #116	@ 0x74
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	cmp	r7, #56	@ 0x38
│ │ │ │ +	cmp	r7, #48	@ 0x30
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	cmp	r6, #232	@ 0xe8
│ │ │ │ +	cmp	r6, #224	@ 0xe0
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldrb.w	r3, [r0, #88]	@ 0x58
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r5, [pc, #216]	@ (580884 <spr_noaccess@@Base+0x2a6b4>)
│ │ │ │ +	ldr	r5, [pc, #216]	@ (58088c <spr_noaccess@@Base+0x2a6bc>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	580862 <spr_noaccess@@Base+0x2a692>
│ │ │ │ +	bne.n	58086a <spr_noaccess@@Base+0x2a69a>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	580872 <spr_noaccess@@Base+0x2a6a2>
│ │ │ │ +	beq.n	58087a <spr_noaccess@@Base+0x2a6aa>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 5807c6 <spr_noaccess@@Base+0x2a5f6>
│ │ │ │ +	cbz	r3, 5807ce <spr_noaccess@@Base+0x2a5fe>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #48	@ 0x30
│ │ │ │ -	bne.n	58084e <spr_noaccess@@Base+0x2a67e>
│ │ │ │ +	bne.n	580856 <spr_noaccess@@Base+0x2a686>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #180]	@ (580888 <spr_noaccess@@Base+0x2a6b8>)
│ │ │ │ +	ldr	r1, [pc, #180]	@ (580890 <spr_noaccess@@Base+0x2a6c0>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	ldr.w	r2, [r1, r2, lsl #2]
│ │ │ │ -	cbz	r3, 580844 <spr_noaccess@@Base+0x2a674>
│ │ │ │ +	cbz	r3, 58084c <spr_noaccess@@Base+0x2a67c>
│ │ │ │  	ldr.w	r1, [r1, r3, lsl #2]
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #140]	@ (580880 <spr_noaccess@@Base+0x2a6b0>)
│ │ │ │ +	ldr	r2, [pc, #140]	@ (580888 <spr_noaccess@@Base+0x2a6b8>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	orr.w	r3, r3, #3
│ │ │ │  	ldr	r1, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	movs	r2, #8
│ │ │ │  	add	r1, r7
│ │ │ │  	bl	4d6134 <tcg_gen_qemu_ld_i64_chk@@Base>
│ │ │ │ -	ldr	r3, [pc, #120]	@ (58088c <spr_noaccess@@Base+0x2a6bc>)
│ │ │ │ +	ldr	r3, [pc, #120]	@ (580894 <spr_noaccess@@Base+0x2a6c4>)
│ │ │ │  	ldr	r4, [r4, #84]	@ 0x54
│ │ │ │  	mov	r0, r6
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	ldr	r5, [r5, r3]
│ │ │ │  	lsls	r4, r4, #4
│ │ │ │  	add.w	r2, r4, #41472	@ 0xa200
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1256971,68 +1256976,68 @@
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	mov	r1, r2
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	5807f0 <spr_noaccess@@Base+0x2a620>
│ │ │ │ -	ldr	r3, [pc, #64]	@ (580890 <spr_noaccess@@Base+0x2a6c0>)
│ │ │ │ +	b.n	5807f8 <spr_noaccess@@Base+0x2a628>
│ │ │ │ +	ldr	r3, [pc, #64]	@ (580898 <spr_noaccess@@Base+0x2a6c8>)
│ │ │ │  	movs	r1, #48	@ 0x30
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #48	@ 0x30
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	b.n	5807c6 <spr_noaccess@@Base+0x2a5f6>
│ │ │ │ +	b.n	5807ce <spr_noaccess@@Base+0x2a5fe>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	580988 <spr_noaccess@@Base+0x2a7b8>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	580980 <spr_noaccess@@Base+0x2a7b0>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	add	r1, pc, #640	@ (adr r1, 580b08 <spr_noaccess@@Base+0x2a938>)
│ │ │ │ +	add	r1, pc, #608	@ (adr r1, 580af0 <spr_noaccess@@Base+0x2a920>)
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldr	r6, [r6, #4]
│ │ │ │ +	ldr	r6, [r5, #4]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r6, [r7, #124]	@ 0x7c
│ │ │ │ +	str	r6, [r6, #124]	@ 0x7c
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r5, [r0, #108]	@ 0x6c
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r4, [pc, #268]	@ (5809b8 <spr_noaccess@@Base+0x2a7e8>)
│ │ │ │ +	ldr	r4, [pc, #268]	@ (5809c0 <spr_noaccess@@Base+0x2a7f0>)
│ │ │ │  	add	r4, pc
│ │ │ │  	cmp	r5, #0
│ │ │ │ -	beq.n	580984 <spr_noaccess@@Base+0x2a7b4>
│ │ │ │ +	beq.n	58098c <spr_noaccess@@Base+0x2a7bc>
│ │ │ │  	mov	r6, r1
│ │ │ │  	mov	fp, r2
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #248]	@ (5809bc <spr_noaccess@@Base+0x2a7ec>)
│ │ │ │ +	ldr	r3, [pc, #248]	@ (5809c4 <spr_noaccess@@Base+0x2a7f4>)
│ │ │ │  	mrc	15, 0, r8, cr13, cr0, {3}
│ │ │ │ -	ldr	r5, [pc, #248]	@ (5809c0 <spr_noaccess@@Base+0x2a7f0>)
│ │ │ │ +	ldr	r5, [pc, #248]	@ (5809c8 <spr_noaccess@@Base+0x2a7f8>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	movw	r9, #41640	@ 0xa2a8
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr	r4, [r4, r3]
│ │ │ │  	add.w	r1, r5, #1680	@ 0x690
│ │ │ │ -	ldr	r3, [pc, #212]	@ (5809ac <spr_noaccess@@Base+0x2a7dc>)
│ │ │ │ +	ldr	r3, [pc, #212]	@ (5809b4 <spr_noaccess@@Base+0x2a7e4>)
│ │ │ │  	ldr.w	r0, [r5, #1680]	@ 0x690
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r2, [r8, r3]
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	add	r3, r2
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1257055,103 +1257060,103 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	add.w	r2, sl, #41472	@ 0xa200
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #132]	@ (5809b0 <spr_noaccess@@Base+0x2a7e0>)
│ │ │ │ -	ldr	r0, [pc, #148]	@ (5809c4 <spr_noaccess@@Base+0x2a7f4>)
│ │ │ │ +	ldr	r3, [pc, #132]	@ (5809b8 <spr_noaccess@@Base+0x2a7e8>)
│ │ │ │ +	ldr	r0, [pc, #148]	@ (5809cc <spr_noaccess@@Base+0x2a7fc>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3348	@ 0xd14
│ │ │ │  	ldr.w	r3, [r8, r3]
│ │ │ │  	add	r7, r3
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	ldr	r2, [r4, #0]
│ │ │ │  	ldr.w	r0, [r0, #3348]	@ 0xd14
│ │ │ │  	add	r3, r2
│ │ │ │  	movs	r2, #0
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │ -	ldr	r2, [pc, #100]	@ (5809b4 <spr_noaccess@@Base+0x2a7e4>)
│ │ │ │ +	ldr	r2, [pc, #100]	@ (5809bc <spr_noaccess@@Base+0x2a7ec>)
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	r0, [r5, #2076]	@ 0x81c
│ │ │ │  	ldr.w	r1, [r8, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r3, r1
│ │ │ │  	addw	r1, r5, #2076	@ 0x81c
│ │ │ │  	bl	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	ldrb	r3, [r6, #8]
│ │ │ │ -	cbnz	r3, 580992 <spr_noaccess@@Base+0x2a7c2>
│ │ │ │ +	cbnz	r3, 58099a <spr_noaccess@@Base+0x2a7ca>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r3, [pc, #52]	@ (5809c8 <spr_noaccess@@Base+0x2a7f8>)
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r3, [pc, #52]	@ (5809d0 <spr_noaccess@@Base+0x2a800>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │  	nop
│ │ │ │ -	svc	160	@ 0xa0
│ │ │ │ +	svc	152	@ 0x98
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	svc	78	@ 0x4e
│ │ │ │ +	svc	70	@ 0x46
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	svc	42	@ 0x2a
│ │ │ │ +	svc	34	@ 0x22
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	add	r0, pc, #640	@ (adr r0, 580c3c <spr_noaccess@@Base+0x2aa6c>)
│ │ │ │ +	add	r0, pc, #608	@ (adr r0, 580c24 <spr_noaccess@@Base+0x2aa54>)
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r4, [sp, #584]	@ 0x248
│ │ │ │ +	str	r4, [sp, #552]	@ 0x228
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	lsrs	r6, r6, #11
│ │ │ │ +	lsrs	r6, r5, #11
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	str	r2, [r7, #104]	@ 0x68
│ │ │ │ +	str	r2, [r6, #104]	@ 0x68
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r7, [r0, #108]	@ 0x6c
│ │ │ │  	sub	sp, #12
│ │ │ │ -	ldr	r4, [pc, #272]	@ (580af4 <spr_noaccess@@Base+0x2a924>)
│ │ │ │ +	ldr	r4, [pc, #272]	@ (580afc <spr_noaccess@@Base+0x2a92c>)
│ │ │ │  	add	r4, pc
│ │ │ │  	cmp	r7, #0
│ │ │ │ -	beq.n	580ac2 <spr_noaccess@@Base+0x2a8f2>
│ │ │ │ +	beq.n	580aca <spr_noaccess@@Base+0x2a8fa>
│ │ │ │  	mov	r5, r1
│ │ │ │  	mov	fp, r3
│ │ │ │  	mov	sl, r2
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #252]	@ (580af8 <spr_noaccess@@Base+0x2a928>)
│ │ │ │ +	ldr	r3, [pc, #252]	@ (580b00 <spr_noaccess@@Base+0x2a930>)
│ │ │ │  	mrc	15, 0, r6, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #248]	@ (580afc <spr_noaccess@@Base+0x2a92c>)
│ │ │ │ +	ldr	r1, [pc, #248]	@ (580b04 <spr_noaccess@@Base+0x2a934>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	movw	r8, #41640	@ 0xa2a8
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r4, [r4, r3]
│ │ │ │  	add.w	r1, r1, #1680	@ 0x690
│ │ │ │ -	ldr	r3, [pc, #212]	@ (580ae8 <spr_noaccess@@Base+0x2a918>)
│ │ │ │ +	ldr	r3, [pc, #212]	@ (580af0 <spr_noaccess@@Base+0x2a920>)
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r2, [r6, r3]
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	add	r3, r2
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1257175,107 +1257180,107 @@
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	add.w	r2, r9, #41472	@ 0xa200
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	cmp.w	fp, #0
│ │ │ │ -	bne.n	580a9e <spr_noaccess@@Base+0x2a8ce>
│ │ │ │ -	ldr	r2, [pc, #132]	@ (580aec <spr_noaccess@@Base+0x2a91c>)
│ │ │ │ -	ldr	r0, [pc, #148]	@ (580b00 <spr_noaccess@@Base+0x2a930>)
│ │ │ │ +	bne.n	580aa6 <spr_noaccess@@Base+0x2a8d6>
│ │ │ │ +	ldr	r2, [pc, #132]	@ (580af4 <spr_noaccess@@Base+0x2a924>)
│ │ │ │ +	ldr	r0, [pc, #148]	@ (580b08 <spr_noaccess@@Base+0x2a938>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #2076	@ 0x81c
│ │ │ │  	ldr	r2, [r6, r2]
│ │ │ │  	ldr.w	r0, [r0, #2076]	@ 0x81c
│ │ │ │  	add	r3, r2
│ │ │ │  	movs	r2, #0
│ │ │ │  	bl	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	ldrb	r3, [r5, #8]
│ │ │ │ -	cbnz	r3, 580ad0 <spr_noaccess@@Base+0x2a900>
│ │ │ │ +	cbnz	r3, 580ad8 <spr_noaccess@@Base+0x2a908>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │ -	ldr	r3, [pc, #80]	@ (580af0 <spr_noaccess@@Base+0x2a920>)
│ │ │ │ +	ldr	r3, [pc, #80]	@ (580af8 <spr_noaccess@@Base+0x2a928>)
│ │ │ │  	movs	r2, #0
│ │ │ │ -	ldr	r0, [pc, #96]	@ (580b04 <spr_noaccess@@Base+0x2a934>)
│ │ │ │ +	ldr	r0, [pc, #96]	@ (580b0c <spr_noaccess@@Base+0x2a93c>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r3, [r6, r3]
│ │ │ │  	add	r7, r3
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	add	r3, r1
│ │ │ │  	addw	r1, r0, #3348	@ 0xd14
│ │ │ │  	ldr.w	r0, [r0, #3348]	@ 0xd14
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │ -	b.n	580a66 <spr_noaccess@@Base+0x2a896>
│ │ │ │ +	b.n	580a6e <spr_noaccess@@Base+0x2a89e>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	ldr	r3, [pc, #52]	@ (580b08 <spr_noaccess@@Base+0x2a938>)
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	ldr	r3, [pc, #52]	@ (580b10 <spr_noaccess@@Base+0x2a940>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	udf	#104	@ 0x68
│ │ │ │ +	udf	#96	@ 0x60
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	udf	#18
│ │ │ │ +	udf	#10
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ble.n	580aa4 <spr_noaccess@@Base+0x2a8d4>
│ │ │ │ +	ble.n	580a9c <spr_noaccess@@Base+0x2a8cc>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldr	r7, [sp, #416]	@ 0x1a0
│ │ │ │ +	ldr	r7, [sp, #384]	@ 0x180
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r3, [sp, #352]	@ 0x160
│ │ │ │ +	str	r3, [sp, #320]	@ 0x140
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	str	r2, [sp, #960]	@ 0x3c0
│ │ │ │ +	str	r2, [sp, #928]	@ 0x3a0
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	lsrs	r0, r0, #6
│ │ │ │ +	lsrs	r0, r7, #5
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	str	r4, [r7, #84]	@ 0x54
│ │ │ │ +	str	r4, [r6, #84]	@ 0x54
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	mov	r4, r2
│ │ │ │  	mov	r5, r3
│ │ │ │ -	ldr	r2, [pc, #192]	@ (580be4 <spr_noaccess@@Base+0x2aa14>)
│ │ │ │ +	ldr	r2, [pc, #192]	@ (580bec <spr_noaccess@@Base+0x2aa1c>)
│ │ │ │  	sub	sp, #8
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	add	r2, pc
│ │ │ │  	and.w	r3, r3, #65536	@ 0x10000
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	580bb4 <spr_noaccess@@Base+0x2a9e4>
│ │ │ │ +	beq.n	580bbc <spr_noaccess@@Base+0x2a9ec>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	mov	r9, r4
│ │ │ │  	mov	sl, r5
│ │ │ │  	mov	r4, r1
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	580bc6 <spr_noaccess@@Base+0x2a9f6>
│ │ │ │ +	beq.n	580bce <spr_noaccess@@Base+0x2a9fe>
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #152]	@ (580be8 <spr_noaccess@@Base+0x2aa18>)
│ │ │ │ +	ldr	r3, [pc, #152]	@ (580bf0 <spr_noaccess@@Base+0x2aa20>)
│ │ │ │  	movw	r5, #41640	@ 0xa2a8
│ │ │ │  	ldr	r2, [sp, #4]
│ │ │ │  	mov	r7, r0
│ │ │ │  	mov	r0, r8
│ │ │ │  	ldr	r6, [r2, r3]
│ │ │ │  	ldr	r2, [r4, #4]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │ @@ -1257300,15 +1257305,15 @@
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	ldr	r3, [sp, #4]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	add.w	r2, r3, #41472	@ 0xa200
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldrb	r3, [r4, #8]
│ │ │ │ -	cbnz	r3, 580bd0 <spr_noaccess@@Base+0x2aa00>
│ │ │ │ +	cbnz	r3, 580bd8 <spr_noaccess@@Base+0x2aa08>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #8
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1257318,59 +1257323,59 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	580b9e <spr_noaccess@@Base+0x2a9ce>
│ │ │ │ -	ldr	r3, [pc, #24]	@ (580bec <spr_noaccess@@Base+0x2aa1c>)
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	580ba6 <spr_noaccess@@Base+0x2a9d6>
│ │ │ │ +	ldr	r3, [pc, #24]	@ (580bf4 <spr_noaccess@@Base+0x2aa24>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.n	580b9e <spr_noaccess@@Base+0x2a9ce>
│ │ │ │ -	ldr	r6, [sp, #144]	@ 0x90
│ │ │ │ +	b.n	580ba6 <spr_noaccess@@Base+0x2a9d6>
│ │ │ │ +	ldr	r6, [sp, #112]	@ 0x70
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r4, [r7, #68]	@ 0x44
│ │ │ │ +	str	r4, [r6, #68]	@ 0x44
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldr	r4, [r1, #4]
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldrb.w	lr, [r1, #16]
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr.w	ip, [r1, #8]
│ │ │ │  	mov	r7, r4
│ │ │ │  	cmp.w	lr, #0
│ │ │ │ -	beq.n	580c20 <spr_noaccess@@Base+0x2aa50>
│ │ │ │ +	beq.n	580c28 <spr_noaccess@@Base+0x2aa58>
│ │ │ │  	ldr.w	lr, [r0, #80]	@ 0x50
│ │ │ │  	adds.w	ip, lr, ip
│ │ │ │ -	cbnz	r4, 580c5c <spr_noaccess@@Base+0x2aa8c>
│ │ │ │ +	cbnz	r4, 580c64 <spr_noaccess@@Base+0x2aa94>
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	mov	r0, ip
│ │ │ │  	mov	r6, r3
│ │ │ │  	mov	r5, r2
│ │ │ │  	str	r1, [sp, #20]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov	r3, r0
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r0, r8
│ │ │ │  	str	r6, [sp, #8]
│ │ │ │  	str	r5, [sp, #4]
│ │ │ │  	str.w	ip, [sp]
│ │ │ │ -	bl	573b18 <spr_noaccess@@Base+0x1d948>
│ │ │ │ +	bl	573b20 <spr_noaccess@@Base+0x1d950>
│ │ │ │  	add	sp, #24
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1257378,52 +1257383,52 @@
│ │ │ │  	mov	r3, lr
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	sp, #24
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldrb.w	r1, [r0, #113]	@ 0x71
│ │ │ │ -	ldr	r3, [pc, #192]	@ (580d34 <spr_noaccess@@Base+0x2ab64>)
│ │ │ │ +	ldr	r3, [pc, #192]	@ (580d3c <spr_noaccess@@Base+0x2ab6c>)
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │  	add	r3, pc
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	beq.n	580d0c <spr_noaccess@@Base+0x2ab3c>
│ │ │ │ +	beq.n	580d14 <spr_noaccess@@Base+0x2ab44>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.n	580d16 <spr_noaccess@@Base+0x2ab46>
│ │ │ │ +	bne.n	580d1e <spr_noaccess@@Base+0x2ab4e>
│ │ │ │  	ldr.w	r2, [r0, #140]	@ 0x8c
│ │ │ │  	lsls	r2, r2, #11
│ │ │ │ -	bpl.n	580d20 <spr_noaccess@@Base+0x2ab50>
│ │ │ │ +	bpl.n	580d28 <spr_noaccess@@Base+0x2ab58>
│ │ │ │  	ldrb.w	r2, [r0, #92]	@ 0x5c
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	580d20 <spr_noaccess@@Base+0x2ab50>
│ │ │ │ +	beq.n	580d28 <spr_noaccess@@Base+0x2ab58>
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	sub	sp, #12
│ │ │ │  	mov	r7, r0
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #136]	@ (580d38 <spr_noaccess@@Base+0x2ab68>)
│ │ │ │ +	ldr	r2, [pc, #136]	@ (580d40 <spr_noaccess@@Base+0x2ab70>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r3, [sp, #4]
│ │ │ │  	ldr	r4, [r3, r2]
│ │ │ │  	mov.w	r2, #660	@ 0x294
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4cd210 <tcg_gen_ld_i32@@Base>
│ │ │ │  	mov	r3, r5
│ │ │ │  	mov	r1, r6
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r0, #8
│ │ │ │  	bl	4caf68 <tcg_gen_brcondi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #96]	@ (580d30 <spr_noaccess@@Base+0x2ab60>)
│ │ │ │ +	ldr	r2, [pc, #96]	@ (580d38 <spr_noaccess@@Base+0x2ab68>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [pc, #104]	@ (580d3c <spr_noaccess@@Base+0x2ab6c>)
│ │ │ │ +	ldr	r0, [pc, #104]	@ (580d44 <spr_noaccess@@Base+0x2ab74>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r2, [r1, r2]
│ │ │ │  	addw	r1, r0, #2844	@ 0xb1c
│ │ │ │  	ldr.w	r0, [r0, #2844]	@ 0xb1c
│ │ │ │ @@ -1257438,72 +1257443,72 @@
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │ -	cbnz	r2, 580d16 <spr_noaccess@@Base+0x2ab46>
│ │ │ │ +	cbnz	r2, 580d1e <spr_noaccess@@Base+0x2ab4e>
│ │ │ │  	ldrb.w	r2, [r0, #89]	@ 0x59
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.n	580c80 <spr_noaccess@@Base+0x2aab0>
│ │ │ │ +	bne.n	580c88 <spr_noaccess@@Base+0x2aab8>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	nop
│ │ │ │ -	blt.n	580c84 <spr_noaccess@@Base+0x2aab4>
│ │ │ │ +	blt.n	580c7c <spr_noaccess@@Base+0x2aaac>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldr	r4, [sp, #856]	@ 0x358
│ │ │ │ +	ldr	r4, [sp, #824]	@ 0x338
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r1, #62	@ 0x3e
│ │ │ │ +	cmp	r1, #54	@ 0x36
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │ -	ldr	r5, [pc, #252]	@ (580e50 <spr_noaccess@@Base+0x2ac80>)
│ │ │ │ +	ldr	r5, [pc, #252]	@ (580e58 <spr_noaccess@@Base+0x2ac88>)
│ │ │ │  	sub	sp, #16
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	add	r5, pc
│ │ │ │  	and.w	r3, r3, #1048576	@ 0x100000
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	580e22 <spr_noaccess@@Base+0x2ac52>
│ │ │ │ +	beq.n	580e2a <spr_noaccess@@Base+0x2ac5a>
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	mov	ip, r0
│ │ │ │  	mov	r8, r2
│ │ │ │  	mov	r4, r1
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	580e44 <spr_noaccess@@Base+0x2ac74>
│ │ │ │ +	beq.n	580e4c <spr_noaccess@@Base+0x2ac7c>
│ │ │ │  	ldr	r2, [r1, #8]
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	adds	r3, r1, #3
│ │ │ │  	ands.w	r3, r3, r1, asr #32
│ │ │ │  	it	cc
│ │ │ │  	movcc	r3, r1
│ │ │ │  	cmp.w	r2, r3, asr #2
│ │ │ │ -	beq.n	580e34 <spr_noaccess@@Base+0x2ac64>
│ │ │ │ +	beq.n	580e3c <spr_noaccess@@Base+0x2ac6c>
│ │ │ │  	ldr	r1, [r4, #4]
│ │ │ │  	adds	r3, r1, #3
│ │ │ │  	ands.w	r3, r3, r1, asr #32
│ │ │ │  	it	cc
│ │ │ │  	movcc	r3, r1
│ │ │ │  	cmp.w	r2, r3, asr #2
│ │ │ │ -	beq.n	580e34 <spr_noaccess@@Base+0x2ac64>
│ │ │ │ +	beq.n	580e3c <spr_noaccess@@Base+0x2ac6c>
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #180]	@ (580e54 <spr_noaccess@@Base+0x2ac84>)
│ │ │ │ +	ldr	r1, [pc, #180]	@ (580e5c <spr_noaccess@@Base+0x2ac8c>)
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	ldr	r2, [sp, #8]
│ │ │ │  	ldr	r5, [r5, r1]
│ │ │ │  	lsls	r2, r2, #6
│ │ │ │  	add.w	r2, r2, #41472	@ 0xa200
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │ @@ -1257559,81 +1257564,81 @@
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldr.w	r3, [ip, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, ip
│ │ │ │  	bl	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	b.n	580e0c <spr_noaccess@@Base+0x2ac3c>
│ │ │ │ +	b.n	580e14 <spr_noaccess@@Base+0x2ac44>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	580e0c <spr_noaccess@@Base+0x2ac3c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	580e14 <spr_noaccess@@Base+0x2ac44>
│ │ │ │  	nop
│ │ │ │ -	ldr	r3, [sp, #976]	@ 0x3d0
│ │ │ │ +	ldr	r3, [sp, #944]	@ 0x3b0
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	ldrb.w	lr, [r1, #16]
│ │ │ │  	mov	r6, r2
│ │ │ │  	sub	sp, #24
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldrd	r2, ip, [r1, #4]
│ │ │ │  	cmp.w	lr, #0
│ │ │ │ -	beq.n	580e84 <spr_noaccess@@Base+0x2acb4>
│ │ │ │ +	beq.n	580e8c <spr_noaccess@@Base+0x2acbc>
│ │ │ │  	ldr.w	lr, [r0, #80]	@ 0x50
│ │ │ │  	adds.w	ip, lr, ip
│ │ │ │ -	cbnz	r2, 580ec4 <spr_noaccess@@Base+0x2acf4>
│ │ │ │ +	cbnz	r2, 580ecc <spr_noaccess@@Base+0x2acfc>
│ │ │ │  	mov	r0, ip
│ │ │ │  	ldr	r5, [r1, #0]
│ │ │ │  	strd	r2, r3, [sp, #16]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr.w	r1, [r4, #136]	@ 0x88
│ │ │ │  	and.w	r1, r1, #65536	@ 0x10000
│ │ │ │ -	cbz	r1, 580ed0 <spr_noaccess@@Base+0x2ad00>
│ │ │ │ +	cbz	r1, 580ed8 <spr_noaccess@@Base+0x2ad08>
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r1, r5
│ │ │ │  	strd	r6, r3, [sp, #4]
│ │ │ │  	mov	r3, r0
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	mov	r0, r4
│ │ │ │  	movs	r4, #0
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	57fb7c <spr_noaccess@@Base+0x299ac>
│ │ │ │ +	bl	57fb84 <spr_noaccess@@Base+0x299b4>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #24
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	mov	r3, lr
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	bl	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	b.n	580eb0 <spr_noaccess@@Base+0x2ace0>
│ │ │ │ +	b.n	580eb8 <spr_noaccess@@Base+0x2ace8>
│ │ │ │  	mov	r0, r1
│ │ │ │  	add	sp, #24
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #272]	@ (580ff8 <spr_noaccess@@Base+0x2ae28>)
│ │ │ │ +	ldr	r1, [pc, #272]	@ (581000 <spr_noaccess@@Base+0x2ae30>)
│ │ │ │  	ubfx	r3, r2, #16, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r3, #31
│ │ │ │ -	bhi.n	580f16 <spr_noaccess@@Base+0x2ad46>
│ │ │ │ +	bhi.n	580f1e <spr_noaccess@@Base+0x2ad4e>
│ │ │ │  	tbb	[pc, r3]
│ │ │ │  	asrs	r5, r2, #32
│ │ │ │  	asrs	r7, r2, #32
│ │ │ │  	subs	r1, r3, r4
│ │ │ │  	strb	r4, [r6, #25]
│ │ │ │  	asrs	r0, r2, #32
│ │ │ │  	asrs	r0, r2, #32
│ │ │ │ @@ -1257647,29 +1257652,29 @@
│ │ │ │  	asrs	r0, r2, #32
│ │ │ │  	asrs	r0, r2, #32
│ │ │ │  	ldrb	r0, [r2, #0]
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	b.w	564aa4 <spr_noaccess@@Base+0xe8d4>
│ │ │ │ -	b.w	564b74 <spr_noaccess@@Base+0xe9a4>
│ │ │ │ -	b.w	564c44 <spr_noaccess@@Base+0xea74>
│ │ │ │ +	b.w	564ab0 <spr_noaccess@@Base+0xe8e0>
│ │ │ │ +	b.w	564b80 <spr_noaccess@@Base+0xe9b0>
│ │ │ │ +	b.w	564c50 <spr_noaccess@@Base+0xea80>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	580fea <spr_noaccess@@Base+0x2ae1a>
│ │ │ │ +	beq.n	580ff2 <spr_noaccess@@Base+0x2ae22>
│ │ │ │  	push	{r4, r5, r6, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4056]	@ 0xfd8
│ │ │ │  	sub	sp, #24
│ │ │ │  	strd	r2, r1, [sp, #16]
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr.w	ip, [pc, #172]	@ 580ffc <spr_noaccess@@Base+0x2ae2c>
│ │ │ │ +	ldr.w	ip, [pc, #172]	@ 581004 <spr_noaccess@@Base+0x2ae34>
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r1, [sp, #20]
│ │ │ │  	ldr	r2, [sp, #16]
│ │ │ │  	ldr.w	r4, [r1, ip]
│ │ │ │  	ubfx	r2, r2, #11, #5
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1257687,86 +1257692,86 @@
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #16]
│ │ │ │  	ldrb.w	r0, [r3, #85]	@ 0x55
│ │ │ │  	ubfx	r0, r0, #1, #1
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #88]	@ (580ff4 <spr_noaccess@@Base+0x2ae24>)
│ │ │ │ +	ldr	r3, [pc, #88]	@ (580ffc <spr_noaccess@@Base+0x2ae2c>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr.w	ip, [pc, #92]	@ 581000 <spr_noaccess@@Base+0x2ae30>
│ │ │ │ +	ldr.w	ip, [pc, #92]	@ 581008 <spr_noaccess@@Base+0x2ae38>
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	adds	r1, r6, r2
│ │ │ │  	adds	r3, r5, r2
│ │ │ │  	ldr.w	r0, [ip, #152]	@ 0x98
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │ -	ldr	r1, [pc, #72]	@ (581004 <spr_noaccess@@Base+0x2ae34>)
│ │ │ │ +	ldr	r1, [pc, #72]	@ (58100c <spr_noaccess@@Base+0x2ae3c>)
│ │ │ │  	add	r2, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #2976	@ 0xba0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	add	sp, #24
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, pc}
│ │ │ │ -	b.w	564d14 <spr_noaccess@@Base+0xeb44>
│ │ │ │ -	b.w	564de4 <spr_noaccess@@Base+0xec14>
│ │ │ │ -	b.w	564eb0 <spr_noaccess@@Base+0xece0>
│ │ │ │ +	b.w	564d20 <spr_noaccess@@Base+0xeb50>
│ │ │ │ +	b.w	564df0 <spr_noaccess@@Base+0xec20>
│ │ │ │ +	b.w	564ebc <spr_noaccess@@Base+0xecec>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	nop
│ │ │ │ -	bhi.n	580fa8 <spr_noaccess@@Base+0x2add8>
│ │ │ │ +	bhi.n	580fa0 <spr_noaccess@@Base+0x2add0>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldr	r2, [sp, #384]	@ 0x180
│ │ │ │ +	ldr	r2, [sp, #352]	@ 0x160
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r0, [r5, #8]
│ │ │ │ +	str	r0, [r4, #8]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	movs	r6, #90	@ 0x5a
│ │ │ │ +	movs	r6, #82	@ 0x52
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	sub	sp, #8
│ │ │ │ -	ldr	r5, [pc, #124]	@ (58109c <spr_noaccess@@Base+0x2aecc>)
│ │ │ │ +	ldr	r5, [pc, #124]	@ (5810a4 <spr_noaccess@@Base+0x2aed4>)
│ │ │ │  	lsls	r3, r3, #11
│ │ │ │  	add	r5, pc
│ │ │ │ -	bpl.n	581072 <spr_noaccess@@Base+0x2aea2>
│ │ │ │ +	bpl.n	58107a <spr_noaccess@@Base+0x2aeaa>
│ │ │ │  	ldrb.w	r3, [r0, #88]	@ 0x58
│ │ │ │ -	cbnz	r3, 581084 <spr_noaccess@@Base+0x2aeb4>
│ │ │ │ +	cbnz	r3, 58108c <spr_noaccess@@Base+0x2aebc>
│ │ │ │  	ldr	r3, [r1, #4]
│ │ │ │  	mov	r8, r3
│ │ │ │ -	cbz	r3, 581094 <spr_noaccess@@Base+0x2aec4>
│ │ │ │ +	cbz	r3, 58109c <spr_noaccess@@Base+0x2aecc>
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	mov	r7, r2
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r2, r4
│ │ │ │ -	ldr	r4, [pc, #88]	@ (5810a0 <spr_noaccess@@Base+0x2aed0>)
│ │ │ │ +	ldr	r4, [pc, #88]	@ (5810a8 <spr_noaccess@@Base+0x2aed8>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr.w	r1, [r4, r8, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #80]	@ (5810a4 <spr_noaccess@@Base+0x2aed4>)
│ │ │ │ +	ldr	r2, [pc, #80]	@ (5810ac <spr_noaccess@@Base+0x2aedc>)
│ │ │ │  	ldr	r3, [sp, #4]
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	ip, r7
│ │ │ │  	ldr	r2, [r5, r2]
│ │ │ │  	ldr	r0, [r2, #0]
│ │ │ │  	ldrd	r2, r5, [r3, #4]
│ │ │ │  	ldr.w	r3, [r4, r5, lsl #2]
│ │ │ │ @@ -1257786,46 +1257791,46 @@
│ │ │ │  	movs	r1, #6
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │ -	b.n	58108a <spr_noaccess@@Base+0x2aeba>
│ │ │ │ -	ldr	r1, [sp, #168]	@ 0xa8
│ │ │ │ +	b.n	581092 <spr_noaccess@@Base+0x2aec2>
│ │ │ │ +	ldr	r1, [sp, #136]	@ 0x88
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	str	r0, [r1, #0]
│ │ │ │ +	str	r0, [r0, #0]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │ -	ldr	r5, [pc, #296]	@ (5811e4 <spr_noaccess@@Base+0x2b014>)
│ │ │ │ +	ldr	r5, [pc, #296]	@ (5811ec <spr_noaccess@@Base+0x2b01c>)
│ │ │ │  	sub	sp, #16
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	add	r5, pc
│ │ │ │  	and.w	r3, r3, #262144	@ 0x40000
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	5811a8 <spr_noaccess@@Base+0x2afd8>
│ │ │ │ +	beq.n	5811b0 <spr_noaccess@@Base+0x2afe0>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	mov	sl, r2
│ │ │ │  	mov	r6, r1
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	5811ba <spr_noaccess@@Base+0x2afea>
│ │ │ │ +	beq.n	5811c2 <spr_noaccess@@Base+0x2aff2>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #260]	@ (5811e8 <spr_noaccess@@Base+0x2b018>)
│ │ │ │ +	ldr	r3, [pc, #260]	@ (5811f0 <spr_noaccess@@Base+0x2b020>)
│ │ │ │  	mrc	15, 0, r8, cr13, cr0, {3}
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr	r4, [r5, r3]
│ │ │ │ -	ldr	r3, [pc, #236]	@ (5811d8 <spr_noaccess@@Base+0x2b008>)
│ │ │ │ -	ldr	r5, [pc, #252]	@ (5811ec <spr_noaccess@@Base+0x2b01c>)
│ │ │ │ +	ldr	r3, [pc, #236]	@ (5811e0 <spr_noaccess@@Base+0x2b010>)
│ │ │ │ +	ldr	r5, [pc, #252]	@ (5811f4 <spr_noaccess@@Base+0x2b024>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r5, pc
│ │ │ │  	add.w	r1, r5, #1680	@ 0x690
│ │ │ │  	ldr.w	r2, [r8, r3]
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	ldr.w	r0, [r5, #1680]	@ 0x690
│ │ │ │ @@ -1257854,40 +1257859,40 @@
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	add.w	r2, r3, #41472	@ 0xa200
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (5811dc <spr_noaccess@@Base+0x2b00c>)
│ │ │ │ -	ldr	r0, [pc, #156]	@ (5811f0 <spr_noaccess@@Base+0x2b020>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (5811e4 <spr_noaccess@@Base+0x2b014>)
│ │ │ │ +	ldr	r0, [pc, #156]	@ (5811f8 <spr_noaccess@@Base+0x2b028>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3348	@ 0xd14
│ │ │ │  	ldr.w	r3, [r8, r3]
│ │ │ │  	add	r7, r3
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	ldr	r2, [r4, #0]
│ │ │ │  	ldr.w	r0, [r0, #3348]	@ 0xd14
│ │ │ │  	add	r3, r2
│ │ │ │  	movs	r2, #0
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │ -	ldr	r2, [pc, #108]	@ (5811e0 <spr_noaccess@@Base+0x2b010>)
│ │ │ │ +	ldr	r2, [pc, #108]	@ (5811e8 <spr_noaccess@@Base+0x2b018>)
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	r0, [r5, #2076]	@ 0x81c
│ │ │ │  	ldr.w	r1, [r8, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r3, r1
│ │ │ │  	addw	r1, r5, #2076	@ 0x81c
│ │ │ │  	bl	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	ldrb	r3, [r6, #8]
│ │ │ │ -	cbnz	r3, 5811c4 <spr_noaccess@@Base+0x2aff4>
│ │ │ │ +	cbnz	r3, 5811cc <spr_noaccess@@Base+0x2affc>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #16
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1257897,91 +1257902,91 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	581192 <spr_noaccess@@Base+0x2afc2>
│ │ │ │ -	ldr	r3, [pc, #44]	@ (5811f4 <spr_noaccess@@Base+0x2b024>)
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	58119a <spr_noaccess@@Base+0x2afca>
│ │ │ │ +	ldr	r3, [pc, #44]	@ (5811fc <spr_noaccess@@Base+0x2b02c>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.n	581192 <spr_noaccess@@Base+0x2afc2>
│ │ │ │ -	bvc.n	5810f8 <spr_noaccess@@Base+0x2af28>
│ │ │ │ +	b.n	58119a <spr_noaccess@@Base+0x2afca>
│ │ │ │ +	bvc.n	5810f0 <spr_noaccess@@Base+0x2af20>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	bvc.n	581234 <spr_noaccess@@Base+0x2b064>
│ │ │ │ +	bvc.n	58122c <spr_noaccess@@Base+0x2b05c>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	bvc.n	5811f0 <spr_noaccess@@Base+0x2b020>
│ │ │ │ +	bvs.n	5811e8 <spr_noaccess@@Base+0x2b018>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldr	r0, [sp, #560]	@ 0x230
│ │ │ │ +	ldr	r0, [sp, #528]	@ 0x210
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrh	r6, [r5, #34]	@ 0x22
│ │ │ │ +	ldrh	r6, [r4, #34]	@ 0x22
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	lsls	r2, r2, #11
│ │ │ │ +	lsls	r2, r1, #11
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	ldrsh	r0, [r1, r2]
│ │ │ │ +	ldrsh	r0, [r0, r2]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	sub	sp, #16
│ │ │ │ -	ldr.w	sl, [pc, #440]	@ 5813c8 <spr_noaccess@@Base+0x2b1f8>
│ │ │ │ +	ldr.w	sl, [pc, #440]	@ 5813d0 <spr_noaccess@@Base+0x2b200>
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	sl, pc
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	581322 <spr_noaccess@@Base+0x2b152>
│ │ │ │ +	beq.w	58132a <spr_noaccess@@Base+0x2b15a>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 58123a <spr_noaccess@@Base+0x2b06a>
│ │ │ │ +	cbz	r3, 581242 <spr_noaccess@@Base+0x2b072>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #48	@ 0x30
│ │ │ │ -	beq.n	58123a <spr_noaccess@@Base+0x2b06a>
│ │ │ │ -	ldr	r3, [pc, #416]	@ (5813cc <spr_noaccess@@Base+0x2b1fc>)
│ │ │ │ +	beq.n	581242 <spr_noaccess@@Base+0x2b072>
│ │ │ │ +	ldr	r3, [pc, #416]	@ (5813d4 <spr_noaccess@@Base+0x2b204>)
│ │ │ │  	movs	r1, #48	@ 0x30
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #48	@ 0x30
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │ -	ldr	r1, [pc, #396]	@ (5813d0 <spr_noaccess@@Base+0x2b200>)
│ │ │ │ +	ldr	r1, [pc, #396]	@ (5813d8 <spr_noaccess@@Base+0x2b208>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r2, r3, #11, #5
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	ldr.w	r2, [r1, r2, lsl #2]
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	58131a <spr_noaccess@@Base+0x2b14a>
│ │ │ │ +	beq.n	581322 <spr_noaccess@@Base+0x2b152>
│ │ │ │  	ldr.w	r1, [r1, r3, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #344]	@ (5813bc <spr_noaccess@@Base+0x2b1ec>)
│ │ │ │ +	ldr	r3, [pc, #344]	@ (5813c4 <spr_noaccess@@Base+0x2b1f4>)
│ │ │ │  	mrc	15, 0, r9, cr13, cr0, {3}
│ │ │ │  	ldrb.w	r8, [r4, #91]	@ 0x5b
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	mov	r7, r0
│ │ │ │  	ldr.w	r1, [r9, r3]
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	add	r1, r5
│ │ │ │  	orr.w	r3, r3, #3
│ │ │ │  	cmp.w	r8, #0
│ │ │ │ -	bne.n	581330 <spr_noaccess@@Base+0x2b160>
│ │ │ │ +	bne.n	581338 <spr_noaccess@@Base+0x2b168>
│ │ │ │  	str.w	r8, [sp]
│ │ │ │  	bl	4d6134 <tcg_gen_qemu_ld_i64_chk@@Base>
│ │ │ │ -	ldr	r3, [pc, #324]	@ (5813d4 <spr_noaccess@@Base+0x2b204>)
│ │ │ │ +	ldr	r3, [pc, #324]	@ (5813dc <spr_noaccess@@Base+0x2b20c>)
│ │ │ │  	mov	r0, r7
│ │ │ │  	ldr.w	r6, [sl, r3]
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │ @@ -1257996,15 +1258001,15 @@
│ │ │ │  	add.w	r2, r3, #41472	@ 0xa200
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	movs	r2, #8
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #240]	@ (5813c0 <spr_noaccess@@Base+0x2b1f0>)
│ │ │ │ +	ldr	r3, [pc, #240]	@ (5813c8 <spr_noaccess@@Base+0x2b1f8>)
│ │ │ │  	mov	r0, r7
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [r9, r3]
│ │ │ │  	str.w	r8, [sp]
│ │ │ │  	add	r1, r5
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │ @@ -1258026,24 +1258031,24 @@
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	adds	r2, #176	@ 0xb0
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	58125e <spr_noaccess@@Base+0x2b08e>
│ │ │ │ +	b.n	581266 <spr_noaccess@@Base+0x2b096>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	movs	r6, #0
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │  	bl	4d6134 <tcg_gen_qemu_ld_i64_chk@@Base>
│ │ │ │ -	ldr	r3, [pc, #152]	@ (5813d4 <spr_noaccess@@Base+0x2b204>)
│ │ │ │ +	ldr	r3, [pc, #152]	@ (5813dc <spr_noaccess@@Base+0x2b20c>)
│ │ │ │  	mov	r0, r7
│ │ │ │  	ldr.w	r6, [sl, r3]
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	mov.w	r8, r3, lsl #4
│ │ │ │  	add.w	r2, r8, #41472	@ 0xa200
│ │ │ │ @@ -1258056,15 +1258061,15 @@
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	adds	r2, #176	@ 0xb0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	movs	r2, #8
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #76]	@ (5813c4 <spr_noaccess@@Base+0x2b1f4>)
│ │ │ │ +	ldr	r3, [pc, #76]	@ (5813cc <spr_noaccess@@Base+0x2b1fc>)
│ │ │ │  	mov	r0, r7
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [r9, r3]
│ │ │ │  	movs	r3, #0
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	add	r1, r5
│ │ │ │ @@ -1258082,58 +1258087,58 @@
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	add.w	r2, r4, #41472	@ 0xa200
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │ -	b.n	581310 <spr_noaccess@@Base+0x2b140>
│ │ │ │ +	b.n	581318 <spr_noaccess@@Base+0x2b148>
│ │ │ │  	nop
│ │ │ │ -	bvs.n	5813e0 <spr_noaccess@@Base+0x2b210>
│ │ │ │ +	bvs.n	5813d8 <spr_noaccess@@Base+0x2b208>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	bpl.n	58131c <spr_noaccess@@Base+0x2b14c>
│ │ │ │ +	bpl.n	581314 <spr_noaccess@@Base+0x2b144>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	bpl.n	5813d0 <spr_noaccess@@Base+0x2b200>
│ │ │ │ +	bmi.n	5813c8 <spr_noaccess@@Base+0x2b1f8>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	str	r7, [sp, #224]	@ 0xe0
│ │ │ │ +	str	r7, [sp, #192]	@ 0xc0
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrsh	r4, [r4, r0]
│ │ │ │ +	ldrsh	r4, [r3, r0]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldrsh	r0, [r1, r0]
│ │ │ │ +	ldrsh	r0, [r0, r0]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │ -	ldr	r6, [pc, #320]	@ (58152c <spr_noaccess@@Base+0x2b35c>)
│ │ │ │ +	ldr	r6, [pc, #320]	@ (581534 <spr_noaccess@@Base+0x2b364>)
│ │ │ │  	sub	sp, #20
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	add	r6, pc
│ │ │ │  	and.w	r3, r3, #65536	@ 0x10000
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	5814f0 <spr_noaccess@@Base+0x2b320>
│ │ │ │ +	beq.n	5814f8 <spr_noaccess@@Base+0x2b328>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	mov	r5, r1
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	581502 <spr_noaccess@@Base+0x2b332>
│ │ │ │ +	beq.n	58150a <spr_noaccess@@Base+0x2b33a>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #280]	@ (581530 <spr_noaccess@@Base+0x2b360>)
│ │ │ │ +	ldr	r3, [pc, #280]	@ (581538 <spr_noaccess@@Base+0x2b368>)
│ │ │ │  	mrc	15, 0, r8, cr13, cr0, {3}
│ │ │ │  	mov	fp, r0
│ │ │ │  	movw	r9, #41640	@ 0xa2a8
│ │ │ │  	ldr	r4, [r6, r3]
│ │ │ │ -	ldr	r3, [pc, #248]	@ (581520 <spr_noaccess@@Base+0x2b350>)
│ │ │ │ -	ldr	r6, [pc, #268]	@ (581534 <spr_noaccess@@Base+0x2b364>)
│ │ │ │ +	ldr	r3, [pc, #248]	@ (581528 <spr_noaccess@@Base+0x2b358>)
│ │ │ │ +	ldr	r6, [pc, #268]	@ (58153c <spr_noaccess@@Base+0x2b36c>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r6, pc
│ │ │ │  	add.w	r1, r6, #1680	@ 0x690
│ │ │ │  	ldr.w	r2, [r8, r3]
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	ldr.w	r0, [r6, #1680]	@ 0x690
│ │ │ │ @@ -1258167,40 +1258172,40 @@
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	add.w	r2, r3, #41472	@ 0xa200
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (581524 <spr_noaccess@@Base+0x2b354>)
│ │ │ │ -	ldr	r0, [pc, #160]	@ (581538 <spr_noaccess@@Base+0x2b368>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (58152c <spr_noaccess@@Base+0x2b35c>)
│ │ │ │ +	ldr	r0, [pc, #160]	@ (581540 <spr_noaccess@@Base+0x2b370>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3348	@ 0xd14
│ │ │ │  	ldr.w	r3, [r8, r3]
│ │ │ │  	add.w	r7, fp, r3
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	ldr	r2, [r4, #0]
│ │ │ │  	ldr.w	r0, [r0, #3348]	@ 0xd14
│ │ │ │  	add	r3, r2
│ │ │ │  	movs	r2, #0
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │ -	ldr	r2, [pc, #108]	@ (581528 <spr_noaccess@@Base+0x2b358>)
│ │ │ │ +	ldr	r2, [pc, #108]	@ (581530 <spr_noaccess@@Base+0x2b360>)
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	r0, [r6, #2076]	@ 0x81c
│ │ │ │  	ldr.w	r1, [r8, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r3, r1
│ │ │ │  	addw	r1, r6, #2076	@ 0x81c
│ │ │ │  	bl	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	ldrb	r3, [r5, #12]
│ │ │ │ -	cbnz	r3, 58150c <spr_noaccess@@Base+0x2b33c>
│ │ │ │ +	cbnz	r3, 581514 <spr_noaccess@@Base+0x2b344>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1258210,66 +1258215,66 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	5814da <spr_noaccess@@Base+0x2b30a>
│ │ │ │ -	ldr	r3, [pc, #44]	@ (58153c <spr_noaccess@@Base+0x2b36c>)
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	5814e2 <spr_noaccess@@Base+0x2b312>
│ │ │ │ +	ldr	r3, [pc, #44]	@ (581544 <spr_noaccess@@Base+0x2b374>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.n	5814da <spr_noaccess@@Base+0x2b30a>
│ │ │ │ -	bmi.n	5815cc <spr_noaccess@@Base+0x2b3fc>
│ │ │ │ +	b.n	5814e2 <spr_noaccess@@Base+0x2b312>
│ │ │ │ +	bmi.n	5815c4 <spr_noaccess@@Base+0x2b3f4>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	bcc.n	5814f0 <spr_noaccess@@Base+0x2b320>
│ │ │ │ +	bcc.n	5814e8 <spr_noaccess@@Base+0x2b318>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	bcc.n	5814a8 <spr_noaccess@@Base+0x2b2d8>
│ │ │ │ +	bcc.n	5814a0 <spr_noaccess@@Base+0x2b2d0>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	str	r5, [sp, #368]	@ 0x170
│ │ │ │ +	str	r5, [sp, #336]	@ 0x150
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrh	r4, [r6, #8]
│ │ │ │ +	ldrh	r4, [r5, #8]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	vmla.i<illegal width 8>	q0, q6, d0[2]
│ │ │ │ -	ldrh	r0, [r0, r5]
│ │ │ │ +	vmla.i<illegal width 8>	q0, q2, d0[2]
│ │ │ │ +	ldrh	r0, [r7, r4]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │ -	ldr	r6, [pc, #320]	@ (581694 <spr_noaccess@@Base+0x2b4c4>)
│ │ │ │ +	ldr	r6, [pc, #320]	@ (58169c <spr_noaccess@@Base+0x2b4cc>)
│ │ │ │  	sub	sp, #20
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	add	r6, pc
│ │ │ │  	and.w	r3, r3, #65536	@ 0x10000
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	581658 <spr_noaccess@@Base+0x2b488>
│ │ │ │ +	beq.n	581660 <spr_noaccess@@Base+0x2b490>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	mov	r5, r1
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	58166a <spr_noaccess@@Base+0x2b49a>
│ │ │ │ +	beq.n	581672 <spr_noaccess@@Base+0x2b4a2>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #280]	@ (581698 <spr_noaccess@@Base+0x2b4c8>)
│ │ │ │ +	ldr	r3, [pc, #280]	@ (5816a0 <spr_noaccess@@Base+0x2b4d0>)
│ │ │ │  	mrc	15, 0, r8, cr13, cr0, {3}
│ │ │ │  	mov	fp, r0
│ │ │ │  	movw	r9, #41640	@ 0xa2a8
│ │ │ │  	ldr	r4, [r6, r3]
│ │ │ │ -	ldr	r3, [pc, #248]	@ (581688 <spr_noaccess@@Base+0x2b4b8>)
│ │ │ │ -	ldr	r6, [pc, #268]	@ (58169c <spr_noaccess@@Base+0x2b4cc>)
│ │ │ │ +	ldr	r3, [pc, #248]	@ (581690 <spr_noaccess@@Base+0x2b4c0>)
│ │ │ │ +	ldr	r6, [pc, #268]	@ (5816a4 <spr_noaccess@@Base+0x2b4d4>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r6, pc
│ │ │ │  	add.w	r1, r6, #1680	@ 0x690
│ │ │ │  	ldr.w	r2, [r8, r3]
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	ldr.w	r0, [r6, #1680]	@ 0x690
│ │ │ │ @@ -1258303,40 +1258308,40 @@
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	add.w	r2, r3, #41472	@ 0xa200
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (58168c <spr_noaccess@@Base+0x2b4bc>)
│ │ │ │ -	ldr	r0, [pc, #160]	@ (5816a0 <spr_noaccess@@Base+0x2b4d0>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (581694 <spr_noaccess@@Base+0x2b4c4>)
│ │ │ │ +	ldr	r0, [pc, #160]	@ (5816a8 <spr_noaccess@@Base+0x2b4d8>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3348	@ 0xd14
│ │ │ │  	ldr.w	r3, [r8, r3]
│ │ │ │  	add.w	r7, fp, r3
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	ldr	r2, [r4, #0]
│ │ │ │  	ldr.w	r0, [r0, #3348]	@ 0xd14
│ │ │ │  	add	r3, r2
│ │ │ │  	movs	r2, #0
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │ -	ldr	r2, [pc, #108]	@ (581690 <spr_noaccess@@Base+0x2b4c0>)
│ │ │ │ +	ldr	r2, [pc, #108]	@ (581698 <spr_noaccess@@Base+0x2b4c8>)
│ │ │ │  	ldr	r3, [r4, #0]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	r0, [r6, #2076]	@ 0x81c
│ │ │ │  	ldr.w	r1, [r8, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r3, r1
│ │ │ │  	addw	r1, r6, #2076	@ 0x81c
│ │ │ │  	bl	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	ldrb	r3, [r5, #12]
│ │ │ │ -	cbnz	r3, 581674 <spr_noaccess@@Base+0x2b4a4>
│ │ │ │ +	cbnz	r3, 58167c <spr_noaccess@@Base+0x2b4ac>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1258346,104 +1258351,104 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.n	581642 <spr_noaccess@@Base+0x2b472>
│ │ │ │ -	ldr	r3, [pc, #44]	@ (5816a4 <spr_noaccess@@Base+0x2b4d4>)
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.n	58164a <spr_noaccess@@Base+0x2b47a>
│ │ │ │ +	ldr	r3, [pc, #44]	@ (5816ac <spr_noaccess@@Base+0x2b4dc>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.n	581642 <spr_noaccess@@Base+0x2b472>
│ │ │ │ -	bcs.n	581664 <spr_noaccess@@Base+0x2b494>
│ │ │ │ +	b.n	58164a <spr_noaccess@@Base+0x2b47a>
│ │ │ │ +	bcs.n	58165c <spr_noaccess@@Base+0x2b48c>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	bcs.n	581788 <spr_noaccess@@Base+0x2b5b8>
│ │ │ │ +	bcs.n	581780 <spr_noaccess@@Base+0x2b5b0>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	bcs.n	581740 <spr_noaccess@@Base+0x2b570>
│ │ │ │ +	bcs.n	581738 <spr_noaccess@@Base+0x2b568>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	str	r3, [sp, #976]	@ 0x3d0
│ │ │ │ +	str	r3, [sp, #944]	@ 0x3b0
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strh	r4, [r1, #62]	@ 0x3e
│ │ │ │ +	strh	r4, [r0, #62]	@ 0x3e
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	cdp2	0, 2, cr0, cr4, cr8, {2}
│ │ │ │ -	ldr	r0, [r3, r7]
│ │ │ │ +	cdp2	0, 1, cr0, cr12, cr8, {2}
│ │ │ │ +	ldr	r0, [r2, r7]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldr	r2, [r0, #84]	@ 0x54
│ │ │ │  	sub	sp, #20
│ │ │ │ -	ldr	r3, [pc, #440]	@ (581878 <spr_noaccess@@Base+0x2b6a8>)
│ │ │ │ +	ldr	r3, [pc, #440]	@ (581880 <spr_noaccess@@Base+0x2b6b0>)
│ │ │ │  	mov	ip, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	lsls	r1, r2, #30
│ │ │ │ -	bne.n	5816ce <spr_noaccess@@Base+0x2b4fe>
│ │ │ │ +	bne.n	5816d6 <spr_noaccess@@Base+0x2b506>
│ │ │ │  	ldr.w	r2, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r2, r2, #26
│ │ │ │ -	bmi.n	5816e2 <spr_noaccess@@Base+0x2b512>
│ │ │ │ +	bmi.n	5816ea <spr_noaccess@@Base+0x2b51a>
│ │ │ │  	ldr.w	r3, [ip, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, ip
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldrb.w	r2, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	5817e8 <spr_noaccess@@Base+0x2b618>
│ │ │ │ +	beq.n	5817f0 <spr_noaccess@@Base+0x2b620>
│ │ │ │  	ldrb.w	r2, [r0, #93]	@ 0x5d
│ │ │ │  	mov	r4, r0
│ │ │ │ -	cbz	r2, 5816f8 <spr_noaccess@@Base+0x2b528>
│ │ │ │ +	cbz	r2, 581700 <spr_noaccess@@Base+0x2b530>
│ │ │ │  	ldr	r2, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r2, #48	@ 0x30
│ │ │ │ -	bne.n	5817c4 <spr_noaccess@@Base+0x2b5f4>
│ │ │ │ +	bne.n	5817cc <spr_noaccess@@Base+0x2b5fc>
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	ldr	r0, [r4, #84]	@ 0x54
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	sxth	r2, r0
│ │ │ │  	ubfx	r0, r0, #16, #5
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	beq.n	5817dc <spr_noaccess@@Base+0x2b60c>
│ │ │ │ -	ldr	r1, [pc, #356]	@ (58187c <spr_noaccess@@Base+0x2b6ac>)
│ │ │ │ +	beq.n	5817e4 <spr_noaccess@@Base+0x2b614>
│ │ │ │ +	ldr	r1, [pc, #356]	@ (581884 <spr_noaccess@@Base+0x2b6b4>)
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr.w	r1, [r1, r0, lsl #2]
│ │ │ │  	mov	r0, r7
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.w	581860 <spr_noaccess@@Base+0x2b690>
│ │ │ │ +	beq.w	581868 <spr_noaccess@@Base+0x2b698>
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │ -	ldr	r2, [pc, #336]	@ (581880 <spr_noaccess@@Base+0x2b6b0>)
│ │ │ │ +	ldr	r2, [pc, #336]	@ (581888 <spr_noaccess@@Base+0x2b6b8>)
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	mov	r9, r3
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	ldrb.w	r3, [r4, #91]	@ 0x5b
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	mov	r6, r3
│ │ │ │  	add.w	r2, r2, #41472	@ 0xa200
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	5817f6 <spr_noaccess@@Base+0x2b626>
│ │ │ │ +	bne.n	5817fe <spr_noaccess@@Base+0x2b62e>
│ │ │ │  	mov	r0, r5
│ │ │ │  	adds	r2, #168	@ 0xa8
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #276]	@ (581868 <spr_noaccess@@Base+0x2b698>)
│ │ │ │ +	ldr	r3, [pc, #276]	@ (581870 <spr_noaccess@@Base+0x2b6a0>)
│ │ │ │  	mov	r8, r5
│ │ │ │  	mrc	15, 0, r5, cr13, cr0, {3}
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	mov	r0, r8
│ │ │ │  	ldr	r1, [r5, r3]
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │ @@ -1258459,15 +1258464,15 @@
│ │ │ │  	ldr	r2, [r4, #84]	@ 0x54
│ │ │ │  	movw	r3, #41656	@ 0xa2b8
│ │ │ │  	ldr.w	r1, [r9]
│ │ │ │  	mov	r0, r8
│ │ │ │  	ubfx	r2, r2, #21, #5
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #212]	@ (58186c <spr_noaccess@@Base+0x2b69c>)
│ │ │ │ +	ldr	r3, [pc, #212]	@ (581874 <spr_noaccess@@Base+0x2b6a4>)
│ │ │ │  	mov	r0, r8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r5, r3]
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │  	add	r1, r7
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │ @@ -1258478,38 +1258483,38 @@
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, pc}
│ │ │ │ -	ldr	r2, [pc, #188]	@ (581884 <spr_noaccess@@Base+0x2b6b4>)
│ │ │ │ +	ldr	r2, [pc, #188]	@ (58188c <spr_noaccess@@Base+0x2b6bc>)
│ │ │ │  	movs	r1, #48	@ 0x30
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr.w	r0, [r2, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r2, #48	@ 0x30
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	str	r2, [r4, #100]	@ 0x64
│ │ │ │ -	b.n	5816f8 <spr_noaccess@@Base+0x2b528>
│ │ │ │ +	b.n	581700 <spr_noaccess@@Base+0x2b530>
│ │ │ │  	mov	r1, r2
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │ -	b.n	58172c <spr_noaccess@@Base+0x2b55c>
│ │ │ │ +	b.n	581734 <spr_noaccess@@Base+0x2b564>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │  	add	sp, #20
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	mov	r0, r5
│ │ │ │  	adds	r2, #184	@ 0xb8
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #112]	@ (581870 <spr_noaccess@@Base+0x2b6a0>)
│ │ │ │ +	ldr	r2, [pc, #112]	@ (581878 <spr_noaccess@@Base+0x2b6a8>)
│ │ │ │  	mov	r8, r5
│ │ │ │  	mrc	15, 0, r5, cr13, cr0, {3}
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	mov	r6, r7
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	mov	r0, r8
│ │ │ │ @@ -1258527,221 +1258532,221 @@
│ │ │ │  	ldr	r3, [r4, #84]	@ 0x54
│ │ │ │  	movw	r2, #41640	@ 0xa2a8
│ │ │ │  	ldr.w	r1, [r9]
│ │ │ │  	mov	r0, r8
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	add.w	r2, r2, r3, lsl #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #44]	@ (581874 <spr_noaccess@@Base+0x2b6a4>)
│ │ │ │ +	ldr	r3, [pc, #44]	@ (58187c <spr_noaccess@@Base+0x2b6ac>)
│ │ │ │  	mov	r0, r8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r5, r3]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	add	r1, r6
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	orr.w	r3, r3, #3
│ │ │ │  	bl	4d6138 <tcg_gen_qemu_st_i64_chk@@Base>
│ │ │ │ -	b.n	5817ae <spr_noaccess@@Base+0x2b5de>
│ │ │ │ +	b.n	5817b6 <spr_noaccess@@Base+0x2b5e6>
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │ -	b.n	58172c <spr_noaccess@@Base+0x2b55c>
│ │ │ │ -	bne.n	5818b0 <spr_noaccess@@Base+0x2b6e0>
│ │ │ │ +	b.n	581734 <spr_noaccess@@Base+0x2b564>
│ │ │ │ +	bne.n	5818a8 <spr_noaccess@@Base+0x2b6d8>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	beq.n	581838 <spr_noaccess@@Base+0x2b668>
│ │ │ │ +	beq.n	581830 <spr_noaccess@@Base+0x2b660>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	beq.n	581960 <spr_noaccess@@Base+0x2b790>
│ │ │ │ +	beq.n	581958 <spr_noaccess@@Base+0x2b788>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	beq.n	5818e0 <spr_noaccess@@Base+0x2b710>
│ │ │ │ +	beq.n	5818d8 <spr_noaccess@@Base+0x2b708>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	str	r2, [sp, #560]	@ 0x230
│ │ │ │ +	str	r2, [sp, #528]	@ 0x210
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldr	r0, [r7, r4]
│ │ │ │ +	ldr	r0, [r6, r4]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r6, [r0, r2]
│ │ │ │ +	ldr	r6, [r7, r1]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	movw	ip, #1023	@ 0x3ff
│ │ │ │  	movt	ip, #61440	@ 0xf000
│ │ │ │  	sub	sp, #12
│ │ │ │  	and.w	r4, r1, #31
│ │ │ │  	lsr.w	ip, ip, r4
│ │ │ │  	ldrb.w	r6, [sp, #48]	@ 0x30
│ │ │ │  	tst.w	ip, #1
│ │ │ │  	ldrb.w	r7, [sp, #52]	@ 0x34
│ │ │ │ -	beq.n	581962 <spr_noaccess@@Base+0x2b792>
│ │ │ │ +	beq.n	58196a <spr_noaccess@@Base+0x2b79a>
│ │ │ │  	and.w	r4, r2, #31
│ │ │ │  	movw	ip, #10239	@ 0x27ff
│ │ │ │  	movt	ip, #61440	@ 0xf000
│ │ │ │  	lsr.w	ip, ip, r4
│ │ │ │  	tst.w	ip, #1
│ │ │ │ -	beq.n	581962 <spr_noaccess@@Base+0x2b792>
│ │ │ │ +	beq.n	58196a <spr_noaccess@@Base+0x2b79a>
│ │ │ │  	mov	r9, r3
│ │ │ │  	adds	r3, r1, #1
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │  	mov	r4, r2
│ │ │ │  	mov	r8, r0
│ │ │ │  	mov	r5, r1
│ │ │ │  	mov	fp, r3
│ │ │ │  	cmp	r6, #0
│ │ │ │ -	beq.n	5819bc <spr_noaccess@@Base+0x2b7ec>
│ │ │ │ +	beq.n	5819c4 <spr_noaccess@@Base+0x2b7f4>
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.n	581962 <spr_noaccess@@Base+0x2b792>
│ │ │ │ -	cbnz	r7, 5818f0 <spr_noaccess@@Base+0x2b720>
│ │ │ │ +	beq.n	58196a <spr_noaccess@@Base+0x2b79a>
│ │ │ │ +	cbnz	r7, 5818f8 <spr_noaccess@@Base+0x2b728>
│ │ │ │  	cmp	r2, r3
│ │ │ │  	it	ne
│ │ │ │  	cmpne	r1, r2
│ │ │ │ -	beq.n	581962 <spr_noaccess@@Base+0x2b792>
│ │ │ │ +	beq.n	58196a <spr_noaccess@@Base+0x2b79a>
│ │ │ │  	ldrb.w	r3, [r8, #93]	@ 0x5d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	5819ee <spr_noaccess@@Base+0x2b81e>
│ │ │ │ +	bne.n	5819f6 <spr_noaccess@@Base+0x2b826>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │ -	ldr	r3, [pc, #276]	@ (581a14 <spr_noaccess@@Base+0x2b844>)
│ │ │ │ +	ldr	r3, [pc, #276]	@ (581a1c <spr_noaccess@@Base+0x2b84c>)
│ │ │ │  	mov	r2, r9
│ │ │ │  	mov	r0, sl
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r4, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │ -	cbz	r7, 581972 <spr_noaccess@@Base+0x2b7a2>
│ │ │ │ -	ldr	r3, [pc, #256]	@ (581a18 <spr_noaccess@@Base+0x2b848>)
│ │ │ │ +	cbz	r7, 58197a <spr_noaccess@@Base+0x2b7aa>
│ │ │ │ +	ldr	r3, [pc, #256]	@ (581a20 <spr_noaccess@@Base+0x2b850>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r2, [r3, r5, lsl #2]
│ │ │ │  	movs	r5, #0
│ │ │ │  	ldr.w	r1, [r3, fp, lsl #2]
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #224]	@ (581a0c <spr_noaccess@@Base+0x2b83c>)
│ │ │ │ +	ldr	r3, [pc, #224]	@ (581a14 <spr_noaccess@@Base+0x2b844>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	mov	r0, r9
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r2, r3]
│ │ │ │  	ldr.w	r3, [r8, #104]	@ 0x68
│ │ │ │  	ldr.w	r2, [r8, #96]	@ 0x60
│ │ │ │  	add	r1, sl
│ │ │ │  	orr.w	r3, r3, #3
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	bl	4d6138 <tcg_gen_qemu_st_i64_chk@@Base>
│ │ │ │ -	cbnz	r6, 5819a8 <spr_noaccess@@Base+0x2b7d8>
│ │ │ │ +	cbnz	r6, 5819b0 <spr_noaccess@@Base+0x2b7e0>
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	ldr	r3, [pc, #156]	@ (581a10 <spr_noaccess@@Base+0x2b840>)
│ │ │ │ +	ldr	r3, [pc, #156]	@ (581a18 <spr_noaccess@@Base+0x2b848>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r2, r3]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	add	r1, sl
│ │ │ │  	ldr.w	r3, [r8, #104]	@ 0x68
│ │ │ │  	ldr.w	r2, [r8, #96]	@ 0x60
│ │ │ │  	orr.w	r3, r3, #3
│ │ │ │  	bl	4d6134 <tcg_gen_qemu_ld_i64_chk@@Base>
│ │ │ │ -	ldr	r3, [pc, #136]	@ (581a1c <spr_noaccess@@Base+0x2b84c>)
│ │ │ │ +	ldr	r3, [pc, #136]	@ (581a24 <spr_noaccess@@Base+0x2b854>)
│ │ │ │  	mov	r2, r9
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r5, lsl #2]
│ │ │ │  	ldr.w	r0, [r3, fp, lsl #2]
│ │ │ │  	bl	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	cmp	r6, #0
│ │ │ │ -	beq.n	58194c <spr_noaccess@@Base+0x2b77c>
│ │ │ │ -	ldr	r3, [pc, #116]	@ (581a20 <spr_noaccess@@Base+0x2b850>)
│ │ │ │ +	beq.n	581954 <spr_noaccess@@Base+0x2b784>
│ │ │ │ +	ldr	r3, [pc, #116]	@ (581a28 <spr_noaccess@@Base+0x2b858>)
│ │ │ │  	mov	r1, sl
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, r4, lsl #2]
│ │ │ │  	add	sp, #12
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 5819dc <spr_noaccess@@Base+0x2b80c>
│ │ │ │ +	cbz	r3, 5819e4 <spr_noaccess@@Base+0x2b814>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	5819dc <spr_noaccess@@Base+0x2b80c>
│ │ │ │ -	ldr	r3, [pc, #88]	@ (581a24 <spr_noaccess@@Base+0x2b854>)
│ │ │ │ +	beq.n	5819e4 <spr_noaccess@@Base+0x2b814>
│ │ │ │ +	ldr	r3, [pc, #88]	@ (581a2c <spr_noaccess@@Base+0x2b85c>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str.w	r3, [r8, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	cmp	r4, #0
│ │ │ │ -	bne.n	5818fe <spr_noaccess@@Base+0x2b72e>
│ │ │ │ +	bne.n	581906 <spr_noaccess@@Base+0x2b736>
│ │ │ │  	mov	r1, r9
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	58190e <spr_noaccess@@Base+0x2b73e>
│ │ │ │ +	b.n	581916 <spr_noaccess@@Base+0x2b746>
│ │ │ │  	ldr.w	r3, [r8, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	5818f8 <spr_noaccess@@Base+0x2b728>
│ │ │ │ -	ldr	r3, [pc, #48]	@ (581a28 <spr_noaccess@@Base+0x2b858>)
│ │ │ │ +	beq.n	581900 <spr_noaccess@@Base+0x2b730>
│ │ │ │ +	ldr	r3, [pc, #48]	@ (581a30 <spr_noaccess@@Base+0x2b860>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str.w	r3, [r8, #100]	@ 0x64
│ │ │ │ -	b.n	5818f8 <spr_noaccess@@Base+0x2b728>
│ │ │ │ -	ldmia	r7!, {r2, r3, r6}
│ │ │ │ +	b.n	581900 <spr_noaccess@@Base+0x2b730>
│ │ │ │ +	ldmia	r7!, {r2, r6}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldmia	r7!, {r2}
│ │ │ │ +	ldmia	r6, {r2, r3, r4, r5, r6, r7}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrsb	r4, [r1, r5]
│ │ │ │ +	ldrsb	r4, [r0, r5]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldrsb	r0, [r7, r4]
│ │ │ │ +	ldrsb	r0, [r6, r4]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldrsb	r2, [r7, r2]
│ │ │ │ +	ldrsb	r2, [r6, r2]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldrsb	r4, [r4, r2]
│ │ │ │ +	ldrsb	r4, [r3, r2]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldrsb	r4, [r0, r2]
│ │ │ │ +	ldrsb	r4, [r7, r1]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldrsb	r6, [r2, r1]
│ │ │ │ +	ldrsb	r6, [r1, r1]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4072]	@ 0xfe8
│ │ │ │  	ldr.w	r4, [r0, #132]	@ 0x84
│ │ │ │  	sub	sp, #12
│ │ │ │  	ands.w	ip, r4, #33554432	@ 0x2000000
│ │ │ │ -	beq.n	581a8c <spr_noaccess@@Base+0x2b8bc>
│ │ │ │ +	beq.n	581a94 <spr_noaccess@@Base+0x2b8c4>
│ │ │ │  	and.w	lr, r3, #31
│ │ │ │  	movw	ip, #10239	@ 0x27ff
│ │ │ │  	movt	ip, #61440	@ 0xf000
│ │ │ │  	lsr.w	ip, ip, lr
│ │ │ │  	tst.w	ip, #1
│ │ │ │ -	beq.n	581a9c <spr_noaccess@@Base+0x2b8cc>
│ │ │ │ -	ldr.w	ip, [pc, #72]	@ 581aa8 <spr_noaccess@@Base+0x2b8d8>
│ │ │ │ +	beq.n	581aa4 <spr_noaccess@@Base+0x2b8d4>
│ │ │ │ +	ldr.w	ip, [pc, #72]	@ 581ab0 <spr_noaccess@@Base+0x2b8e0>
│ │ │ │  	ldrb.w	r4, [sp, #24]
│ │ │ │  	add	ip, pc
│ │ │ │  	ldr.w	r3, [ip, r3, lsl #2]
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │  	str.w	ip, [sp]
│ │ │ │ -	bl	581888 <spr_noaccess@@Base+0x2b6b8>
│ │ │ │ +	bl	581890 <spr_noaccess@@Base+0x2b6c0>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #12
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1258753,76 +1258758,76 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, pc}
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	bl	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	b.n	581a78 <spr_noaccess@@Base+0x2b8a8>
│ │ │ │ -	strb	r4, [r5, r7]
│ │ │ │ +	b.n	581a80 <spr_noaccess@@Base+0x2b8b0>
│ │ │ │ +	strb	r4, [r4, r7]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	push	{r4, r5, r6, r7, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	ldr.w	r4, [r0, #132]	@ 0x84
│ │ │ │  	sub	sp, #28
│ │ │ │  	ands.w	ip, r4, #33554432	@ 0x2000000
│ │ │ │ -	beq.n	581ba0 <spr_noaccess@@Base+0x2b9d0>
│ │ │ │ +	beq.n	581ba8 <spr_noaccess@@Base+0x2b9d8>
│ │ │ │  	mov	r4, r1
│ │ │ │  	ldr	r1, [r1, #8]
│ │ │ │  	movw	ip, #10239	@ 0x27ff
│ │ │ │  	movt	ip, #61440	@ 0xf000
│ │ │ │  	and.w	r1, r1, #31
│ │ │ │  	mov	r7, r2
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsr.w	r1, ip, r1
│ │ │ │  	lsls	r2, r1, #31
│ │ │ │ -	bpl.n	581b92 <spr_noaccess@@Base+0x2b9c2>
│ │ │ │ +	bpl.n	581b9a <spr_noaccess@@Base+0x2b9ca>
│ │ │ │  	ldr	r0, [r4, #16]
│ │ │ │ -	cbz	r3, 581b3c <spr_noaccess@@Base+0x2b96c>
│ │ │ │ +	cbz	r3, 581b44 <spr_noaccess@@Base+0x2b974>
│ │ │ │  	and.w	r3, r0, #31
│ │ │ │  	lsr.w	ip, ip, r3
│ │ │ │  	tst.w	ip, #1
│ │ │ │ -	beq.n	581b92 <spr_noaccess@@Base+0x2b9c2>
│ │ │ │ -	ldr	r3, [pc, #184]	@ (581bb0 <spr_noaccess@@Base+0x2b9e0>)
│ │ │ │ +	beq.n	581b9a <spr_noaccess@@Base+0x2b9ca>
│ │ │ │ +	ldr	r3, [pc, #184]	@ (581bb8 <spr_noaccess@@Base+0x2b9e8>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r2, [r3, r0, lsl #2]
│ │ │ │  	ldr	r3, [r4, #4]
│ │ │ │  	cmp	r3, #3
│ │ │ │ -	beq.n	581b48 <spr_noaccess@@Base+0x2b978>
│ │ │ │ -	ldr	r1, [pc, #176]	@ (581bb4 <spr_noaccess@@Base+0x2b9e4>)
│ │ │ │ +	beq.n	581b50 <spr_noaccess@@Base+0x2b980>
│ │ │ │ +	ldr	r1, [pc, #176]	@ (581bbc <spr_noaccess@@Base+0x2b9ec>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr	r5, [r4, #8]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr.w	r1, [r1, r5, lsl #2]
│ │ │ │  	str	r7, [sp, #4]
│ │ │ │  	ldrb.w	ip, [r4, #28]
│ │ │ │  	str.w	ip, [sp, #12]
│ │ │ │  	ldrb.w	ip, [r4]
│ │ │ │  	str.w	ip, [sp, #8]
│ │ │ │  	ldr	r4, [r4, #24]
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	56d208 <spr_noaccess@@Base+0x17038>
│ │ │ │ +	bl	56d210 <spr_noaccess@@Base+0x17040>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #4]
│ │ │ │  	mov	r2, r0
│ │ │ │  	cmp	r3, #3
│ │ │ │ -	bne.n	581b02 <spr_noaccess@@Base+0x2b932>
│ │ │ │ +	bne.n	581b0a <spr_noaccess@@Base+0x2b93a>
│ │ │ │  	str	r2, [sp, #20]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #104]	@ (581bb8 <spr_noaccess@@Base+0x2b9e8>)
│ │ │ │ +	ldr	r3, [pc, #104]	@ (581bc0 <spr_noaccess@@Base+0x2b9f0>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	ldr	r1, [r4, #8]
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #16]
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #16]
│ │ │ │ @@ -1258839,171 +1258844,171 @@
│ │ │ │  	mov	r0, r6
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	movs	r3, #2
│ │ │ │  	ldrb.w	ip, [r4, #28]
│ │ │ │  	str.w	ip, [sp, #12]
│ │ │ │  	ldrb	r4, [r4, #0]
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │ -	bl	56d208 <spr_noaccess@@Base+0x17038>
│ │ │ │ -	b.n	581b28 <spr_noaccess@@Base+0x2b958>
│ │ │ │ +	bl	56d210 <spr_noaccess@@Base+0x17040>
│ │ │ │ +	b.n	581b30 <spr_noaccess@@Base+0x2b960>
│ │ │ │  	ldr	r3, [r6, #80]	@ 0x50
│ │ │ │  	mov	r0, r6
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	bl	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	b.n	581b28 <spr_noaccess@@Base+0x2b958>
│ │ │ │ +	b.n	581b30 <spr_noaccess@@Base+0x2b960>
│ │ │ │  	mov	r0, ip
│ │ │ │  	add	sp, #28
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, r5, r6, r7, pc}
│ │ │ │ -	strb	r2, [r3, r5]
│ │ │ │ +	strb	r2, [r2, r5]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	strb	r0, [r1, r5]
│ │ │ │ +	strb	r0, [r0, r5]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	strb	r4, [r7, r3]
│ │ │ │ +	strb	r4, [r6, r3]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr.w	r4, [r0, #132]	@ 0x84
│ │ │ │  	sub	sp, #8
│ │ │ │  	ands.w	ip, r4, #33554432	@ 0x2000000
│ │ │ │ -	beq.w	581d10 <spr_noaccess@@Base+0x2bb40>
│ │ │ │ +	beq.w	581d18 <spr_noaccess@@Base+0x2bb48>
│ │ │ │  	mov	r4, r3
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	mov	r5, r1
│ │ │ │  	mov	r6, r2
│ │ │ │  	lsls	r1, r3, #7
│ │ │ │ -	bpl.w	581cf8 <spr_noaccess@@Base+0x2bb28>
│ │ │ │ +	bpl.w	581d00 <spr_noaccess@@Base+0x2bb30>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	movw	r3, #1023	@ 0x3ff
│ │ │ │  	movt	r3, #61440	@ 0xf000
│ │ │ │  	and.w	r2, r1, #31
│ │ │ │  	lsr.w	r2, r3, r2
│ │ │ │  	lsls	r2, r2, #31
│ │ │ │ -	bpl.n	581cf8 <spr_noaccess@@Base+0x2bb28>
│ │ │ │ +	bpl.n	581d00 <spr_noaccess@@Base+0x2bb30>
│ │ │ │  	ldr	r2, [r5, #4]
│ │ │ │  	and.w	r7, r2, #31
│ │ │ │  	lsrs	r3, r7
│ │ │ │  	lsls	r3, r3, #31
│ │ │ │ -	bpl.n	581cf8 <spr_noaccess@@Base+0x2bb28>
│ │ │ │ +	bpl.n	581d00 <spr_noaccess@@Base+0x2bb30>
│ │ │ │  	adds	r2, #1
│ │ │ │  	subs	r3, r4, r6
│ │ │ │  	adds	r3, #1
│ │ │ │  	and.w	r8, r2, #31
│ │ │ │  	strd	r3, r1, [sp]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r1, [sp, #4]
│ │ │ │  	mov	r7, r0
│ │ │ │ -	ldr.w	ip, [pc, #376]	@ 581d9c <spr_noaccess@@Base+0x2bbcc>
│ │ │ │ +	ldr.w	ip, [pc, #376]	@ 581da4 <spr_noaccess@@Base+0x2bbd4>
│ │ │ │  	adds	r1, #1
│ │ │ │  	ldr	r2, [r5, #0]
│ │ │ │  	add	ip, pc
│ │ │ │  	and.w	r1, r1, #31
│ │ │ │  	ldr.w	r2, [ip, r2, lsl #2]
│ │ │ │  	ldr.w	r1, [ip, r1, lsl #2]
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	ldr	r2, [sp, #32]
│ │ │ │  	ldr	r3, [sp, #0]
│ │ │ │  	cmp	r2, #0
│ │ │ │  	it	ne
│ │ │ │  	cmpne	r3, #0
│ │ │ │ -	ble.n	581c50 <spr_noaccess@@Base+0x2ba80>
│ │ │ │ +	ble.n	581c58 <spr_noaccess@@Base+0x2ba88>
│ │ │ │  	rsb	r2, r2, #63	@ 0x3f
│ │ │ │  	cmp	r2, r4
│ │ │ │ -	beq.n	581d04 <spr_noaccess@@Base+0x2bb34>
│ │ │ │ +	beq.n	581d0c <spr_noaccess@@Base+0x2bb3c>
│ │ │ │  	ldr	r2, [sp, #32]
│ │ │ │  	cmp	r4, #63	@ 0x3f
│ │ │ │ -	bne.n	581c90 <spr_noaccess@@Base+0x2bac0>
│ │ │ │ +	bne.n	581c98 <spr_noaccess@@Base+0x2bac8>
│ │ │ │  	negs	r2, r2
│ │ │ │  	and.w	r2, r2, #63	@ 0x3f
│ │ │ │  	adds	r1, r3, r2
│ │ │ │  	cmp	r1, #64	@ 0x40
│ │ │ │ -	ble.n	581d22 <spr_noaccess@@Base+0x2bb52>
│ │ │ │ +	ble.n	581d2a <spr_noaccess@@Base+0x2bb5a>
│ │ │ │  	ldr	r2, [sp, #32]
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r7
│ │ │ │  	asrs	r3, r2, #31
│ │ │ │  	bl	4d0144 <tcg_gen_rotli_i64@@Base>
│ │ │ │ -	cbz	r6, 581ca2 <spr_noaccess@@Base+0x2bad2>
│ │ │ │ +	cbz	r6, 581caa <spr_noaccess@@Base+0x2bada>
│ │ │ │  	mov.w	r3, #4294967295	@ 0xffffffff
│ │ │ │  	rsb	r0, r6, #32
│ │ │ │  	sub.w	r1, r6, #32
│ │ │ │  	lsl.w	r0, r3, r0
│ │ │ │  	lsr.w	r2, r3, r6
│ │ │ │  	lsr.w	r1, r3, r1
│ │ │ │  	orrs	r2, r0
│ │ │ │  	lsrs	r3, r6
│ │ │ │  	orrs	r2, r1
│ │ │ │ -	b.n	581cc2 <spr_noaccess@@Base+0x2baf2>
│ │ │ │ +	b.n	581cca <spr_noaccess@@Base+0x2bafa>
│ │ │ │  	asrs	r3, r2, #31
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4d0144 <tcg_gen_rotli_i64@@Base>
│ │ │ │  	asrs	r1, r6, #31
│ │ │ │  	orrs.w	r3, r6, r1
│ │ │ │ -	bne.n	581d34 <spr_noaccess@@Base+0x2bb64>
│ │ │ │ +	bne.n	581d3c <spr_noaccess@@Base+0x2bb6c>
│ │ │ │  	mov.w	r2, #4294967295	@ 0xffffffff
│ │ │ │  	rsb	r0, r4, #63	@ 0x3f
│ │ │ │  	rsb	r1, r4, #31
│ │ │ │  	subs	r4, #31
│ │ │ │  	lsl.w	r3, r2, r0
│ │ │ │  	lsl.w	r1, r2, r1
│ │ │ │  	lsr.w	r4, r2, r4
│ │ │ │  	mov	r2, r3
│ │ │ │  	orrs	r3, r1
│ │ │ │  	orrs	r3, r4
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4cde30 <tcg_gen_andi_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #212]	@ (581da0 <spr_noaccess@@Base+0x2bbd0>)
│ │ │ │ +	ldr	r3, [pc, #212]	@ (581da8 <spr_noaccess@@Base+0x2bbd8>)
│ │ │ │  	ldr	r2, [r5, #4]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	mov	r2, r7
│ │ │ │  	ldr.w	r0, [r3, r8, lsl #2]
│ │ │ │  	bl	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	ldr	r3, [r5, #16]
│ │ │ │ -	cbnz	r3, 581d2c <spr_noaccess@@Base+0x2bb5c>
│ │ │ │ +	cbnz	r3, 581d34 <spr_noaccess@@Base+0x2bb64>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #8
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	bl	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	b.n	581ce2 <spr_noaccess@@Base+0x2bb12>
│ │ │ │ +	b.n	581cea <spr_noaccess@@Base+0x2bb1a>
│ │ │ │  	ldr	r2, [sp, #32]
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4d04c0 <tcg_gen_deposit_z_i64@@Base>
│ │ │ │ -	b.n	581cca <spr_noaccess@@Base+0x2bafa>
│ │ │ │ +	b.n	581cd2 <spr_noaccess@@Base+0x2bb02>
│ │ │ │  	mov	r0, ip
│ │ │ │  	add	sp, #8
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4d02f8 <tcg_gen_extract_i64@@Base>
│ │ │ │ -	b.n	581cca <spr_noaccess@@Base+0x2bafa>
│ │ │ │ +	b.n	581cd2 <spr_noaccess@@Base+0x2bb02>
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	55f50c <spr_noaccess@@Base+0x933c>
│ │ │ │ -	b.n	581ce2 <spr_noaccess@@Base+0x2bb12>
│ │ │ │ +	b.n	581cea <spr_noaccess@@Base+0x2bb1a>
│ │ │ │  	mov.w	r2, #4294967295	@ 0xffffffff
│ │ │ │  	rsb	ip, r4, #32
│ │ │ │  	sub.w	r0, r4, #32
│ │ │ │  	cmp	r4, r6
│ │ │ │  	lsl.w	ip, r2, ip
│ │ │ │  	lsr.w	r3, r2, r4
│ │ │ │  	lsr.w	r0, r2, r0
│ │ │ │ @@ -1259024,92 +1259029,92 @@
│ │ │ │  	orr.w	r4, r4, r0
│ │ │ │  	eor.w	r2, r3, r4
│ │ │ │  	ite	cc
│ │ │ │  	movcc.w	r3, #4294967295	@ 0xffffffff
│ │ │ │  	movcs	r3, #0
│ │ │ │  	eors	r2, r3
│ │ │ │  	eors	r3, r1
│ │ │ │ -	b.n	581cc2 <spr_noaccess@@Base+0x2baf2>
│ │ │ │ +	b.n	581cca <spr_noaccess@@Base+0x2bafa>
│ │ │ │  	nop
│ │ │ │ -	strb	r6, [r4, r0]
│ │ │ │ +	strb	r6, [r3, r0]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	strh	r2, [r0, r6]
│ │ │ │ +	strh	r2, [r7, r5]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldr.w	r4, [r0, #132]	@ 0x84
│ │ │ │  	ands.w	ip, r4, #33554432	@ 0x2000000
│ │ │ │  	ldrb.w	r5, [sp, #48]	@ 0x30
│ │ │ │ -	beq.n	581eba <spr_noaccess@@Base+0x2bcea>
│ │ │ │ +	beq.n	581ec2 <spr_noaccess@@Base+0x2bcf2>
│ │ │ │  	mov	r4, r1
│ │ │ │  	ldr	r1, [r1, #4]
│ │ │ │  	movw	ip, #10239	@ 0x27ff
│ │ │ │  	movt	ip, #61440	@ 0xf000
│ │ │ │  	and.w	r1, r1, #31
│ │ │ │  	mov	r8, r3
│ │ │ │  	mov	r7, r0
│ │ │ │  	mov	r3, r2
│ │ │ │  	lsr.w	r1, ip, r1
│ │ │ │  	lsls	r2, r1, #31
│ │ │ │ -	bpl.n	581eac <spr_noaccess@@Base+0x2bcdc>
│ │ │ │ +	bpl.n	581eb4 <spr_noaccess@@Base+0x2bce4>
│ │ │ │  	ldr	r2, [r4, #8]
│ │ │ │  	cmp	r5, #0
│ │ │ │ -	beq.n	581e80 <spr_noaccess@@Base+0x2bcb0>
│ │ │ │ +	beq.n	581e88 <spr_noaccess@@Base+0x2bcb8>
│ │ │ │  	and.w	r2, r2, #31
│ │ │ │  	lsr.w	ip, ip, r2
│ │ │ │  	tst.w	ip, #1
│ │ │ │ -	beq.n	581eac <spr_noaccess@@Base+0x2bcdc>
│ │ │ │ +	beq.n	581eb4 <spr_noaccess@@Base+0x2bce4>
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #200]	@ (581ecc <spr_noaccess@@Base+0x2bcfc>)
│ │ │ │ +	ldr	r2, [pc, #200]	@ (581ed4 <spr_noaccess@@Base+0x2bd04>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r1, [r4, #8]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr.w	r1, [r2, r1, lsl #2]
│ │ │ │  	movs	r2, #31
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │  	mov.w	r0, #2147483648	@ 0x80000000
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r1, r0
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4cab40 <tcg_gen_shr_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	581e94 <spr_noaccess@@Base+0x2bcc4>
│ │ │ │ +	bne.n	581e9c <spr_noaccess@@Base+0x2bccc>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r2, r5
│ │ │ │ -	ldr	r5, [pc, #156]	@ (581ed0 <spr_noaccess@@Base+0x2bd00>)
│ │ │ │ +	ldr	r5, [pc, #156]	@ (581ed8 <spr_noaccess@@Base+0x2bd08>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r3, [r4, #4]
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r1, [r5, r3, lsl #2]
│ │ │ │  	bl	4ca668 <tcg_gen_and_i32@@Base>
│ │ │ │  	cmp.w	r8, #0
│ │ │ │ -	bne.n	581e9e <spr_noaccess@@Base+0x2bcce>
│ │ │ │ +	bne.n	581ea6 <spr_noaccess@@Base+0x2bcd6>
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldrb	r3, [r4, #20]
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	mov	r2, r0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r7
│ │ │ │  	ldr	r3, [r4, #16]
│ │ │ │  	ldrb	r5, [r4, #0]
│ │ │ │  	movs	r4, #0
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	movs	r3, #2
│ │ │ │  	str	r5, [sp, #8]
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │ -	bl	56d208 <spr_noaccess@@Base+0x17038>
│ │ │ │ +	bl	56d210 <spr_noaccess@@Base+0x17040>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #24
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1259117,68 +1259122,68 @@
│ │ │ │  	mov.w	r0, #2147483648	@ 0x80000000
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	lsrs	r0, r2
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r5, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	581e2c <spr_noaccess@@Base+0x2bc5c>
│ │ │ │ +	beq.n	581e34 <spr_noaccess@@Base+0x2bc64>
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ca834 <tcg_gen_not_i32@@Base>
│ │ │ │ -	b.n	581e2c <spr_noaccess@@Base+0x2bc5c>
│ │ │ │ +	b.n	581e34 <spr_noaccess@@Base+0x2bc64>
│ │ │ │  	ldr	r3, [r4, #4]
│ │ │ │  	mov	r1, r6
│ │ │ │  	ldr.w	r0, [r5, r3, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	581e48 <spr_noaccess@@Base+0x2bc78>
│ │ │ │ +	b.n	581e50 <spr_noaccess@@Base+0x2bc80>
│ │ │ │  	ldr	r3, [r7, #80]	@ 0x50
│ │ │ │  	mov	r0, r7
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	bl	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	b.n	581e6a <spr_noaccess@@Base+0x2bc9a>
│ │ │ │ +	b.n	581e72 <spr_noaccess@@Base+0x2bca2>
│ │ │ │  	mov	r0, ip
│ │ │ │  	add	sp, #24
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, pc}
│ │ │ │ -	strh	r0, [r1, r1]
│ │ │ │ +	strh	r0, [r0, r1]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	strh	r0, [r3, r0]
│ │ │ │ +	strh	r0, [r2, r0]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	ldr.w	r3, [r0, #132]	@ 0x84
│ │ │ │  	ands.w	r3, r3, #33554432	@ 0x2000000
│ │ │ │ -	beq.w	58203c <spr_noaccess@@Base+0x2be6c>
│ │ │ │ +	beq.w	582044 <spr_noaccess@@Base+0x2be74>
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	mov	r4, r1
│ │ │ │  	sub	sp, #20
│ │ │ │  	lsls	r1, r3, #7
│ │ │ │ -	bpl.w	58201c <spr_noaccess@@Base+0x2be4c>
│ │ │ │ +	bpl.w	582024 <spr_noaccess@@Base+0x2be54>
│ │ │ │  	ldr	r7, [r4, #0]
│ │ │ │  	movw	r3, #1023	@ 0x3ff
│ │ │ │  	movt	r3, #61440	@ 0xf000
│ │ │ │  	and.w	r2, r7, #31
│ │ │ │  	lsr.w	r2, r3, r2
│ │ │ │  	lsls	r2, r2, #31
│ │ │ │ -	bpl.w	58201c <spr_noaccess@@Base+0x2be4c>
│ │ │ │ +	bpl.w	582024 <spr_noaccess@@Base+0x2be54>
│ │ │ │  	ldr	r5, [r4, #4]
│ │ │ │  	and.w	r2, r5, #31
│ │ │ │  	lsrs	r3, r2
│ │ │ │  	lsls	r3, r3, #31
│ │ │ │ -	bpl.n	58201c <spr_noaccess@@Base+0x2be4c>
│ │ │ │ +	bpl.n	582024 <spr_noaccess@@Base+0x2be54>
│ │ │ │  	ldr.w	sl, [r4, #8]
│ │ │ │  	adds	r7, #1
│ │ │ │ -	ldr.w	r9, [pc, #348]	@ 582088 <spr_noaccess@@Base+0x2beb8>
│ │ │ │ +	ldr.w	r9, [pc, #348]	@ 582090 <spr_noaccess@@Base+0x2bec0>
│ │ │ │  	and.w	r7, r7, #31
│ │ │ │  	rsb	r3, sl, #63	@ 0x3f
│ │ │ │  	ldr.w	r8, [r4, #12]
│ │ │ │  	str	r3, [sp, #8]
│ │ │ │  	add	r9, pc
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	fp, r0
│ │ │ │ @@ -1259194,26 +1259199,26 @@
│ │ │ │  	ldr	r2, [r4, #4]
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr.w	r1, [r9, r5, lsl #2]
│ │ │ │  	ldr.w	r2, [r9, r2, lsl #2]
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	ldr	r3, [sp, #8]
│ │ │ │  	cmp	r8, r3
│ │ │ │ -	bls.n	582004 <spr_noaccess@@Base+0x2be34>
│ │ │ │ +	bls.n	58200c <spr_noaccess@@Base+0x2be3c>
│ │ │ │  	mov.w	r2, #4294967295	@ 0xffffffff
│ │ │ │  	rsb	r0, r8, #32
│ │ │ │  	sub.w	r1, r8, #32
│ │ │ │  	lsl.w	r0, r2, r0
│ │ │ │  	lsr.w	r7, r2, r8
│ │ │ │  	lsr.w	r1, r2, r1
│ │ │ │  	orrs	r7, r0
│ │ │ │  	orrs	r7, r1
│ │ │ │  	lsr.w	r9, r2, r8
│ │ │ │  	cmp.w	sl, #0
│ │ │ │ -	bne.n	582052 <spr_noaccess@@Base+0x2be82>
│ │ │ │ +	bne.n	58205a <spr_noaccess@@Base+0x2be8a>
│ │ │ │  	mvns	r3, r7
│ │ │ │  	str	r3, [sp, #8]
│ │ │ │  	mvn.w	r3, r9
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r2, sl
│ │ │ │  	mov	r8, r0
│ │ │ │ @@ -1259229,23 +1259234,23 @@
│ │ │ │  	ldrd	r2, r3, [sp, #8]
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4cde30 <tcg_gen_andi_i64@@Base>
│ │ │ │  	mov	r2, r8
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4cd9e4 <tcg_gen_or_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #180]	@ (58208c <spr_noaccess@@Base+0x2bebc>)
│ │ │ │ +	ldr	r3, [pc, #180]	@ (582094 <spr_noaccess@@Base+0x2bec4>)
│ │ │ │  	ldr	r2, [r4, #4]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	mov	r2, r6
│ │ │ │  	ldr.w	r0, [r3, r5, lsl #2]
│ │ │ │  	bl	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	ldr	r3, [r4, #16]
│ │ │ │ -	cbnz	r3, 58204a <spr_noaccess@@Base+0x2be7a>
│ │ │ │ +	cbnz	r3, 582052 <spr_noaccess@@Base+0x2be82>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │ @@ -1259254,15 +1259259,15 @@
│ │ │ │  	mov	r1, r6
│ │ │ │  	add.w	r2, r8, #1
│ │ │ │  	mov	r3, sl
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	mov	r0, r6
│ │ │ │  	mov	r2, fp
│ │ │ │  	bl	4d094c <tcg_gen_deposit_i64@@Base>
│ │ │ │ -	b.n	581fd6 <spr_noaccess@@Base+0x2be06>
│ │ │ │ +	b.n	581fde <spr_noaccess@@Base+0x2be0e>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	bl	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	movs	r0, #1
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r1, #0
│ │ │ │ @@ -1259275,15 +1259280,15 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f50c <spr_noaccess@@Base+0x933c>
│ │ │ │ -	b.n	581fee <spr_noaccess@@Base+0x2be1e>
│ │ │ │ +	b.n	581ff6 <spr_noaccess@@Base+0x2be26>
│ │ │ │  	rsb	ip, r3, #32
│ │ │ │  	sub.w	r0, r3, #32
│ │ │ │  	lsr.w	r1, r2, r3
│ │ │ │  	lsl.w	ip, r2, ip
│ │ │ │  	lsr.w	r0, r2, r0
│ │ │ │  	orr.w	r1, r1, ip
│ │ │ │  	orrs	r1, r0
│ │ │ │ @@ -1259292,68 +1259297,68 @@
│ │ │ │  	eor.w	r3, r9, r2, lsr #1
│ │ │ │  	orr.w	r1, r1, r2, lsl #31
│ │ │ │  	mvn.w	r9, r3
│ │ │ │  	eor.w	r2, r1, r7
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	mvns	r7, r2
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │ -	b.n	581fa4 <spr_noaccess@@Base+0x2bdd4>
│ │ │ │ -	str	r6, [r2, r4]
│ │ │ │ +	b.n	581fac <spr_noaccess@@Base+0x2bddc>
│ │ │ │ +	str	r6, [r1, r4]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	str	r6, [r6, r1]
│ │ │ │ +	str	r6, [r5, r1]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │ -	ldr	r7, [pc, #444]	@ (582260 <spr_noaccess@@Base+0x2c090>)
│ │ │ │ +	ldr	r7, [pc, #444]	@ (582268 <spr_noaccess@@Base+0x2c098>)
│ │ │ │  	sub	sp, #24
│ │ │ │  	ldr.w	r3, [r0, #132]	@ 0x84
│ │ │ │  	add	r7, pc
│ │ │ │  	ands.w	r3, r3, #33554432	@ 0x2000000
│ │ │ │ -	beq.w	582242 <spr_noaccess@@Base+0x2c072>
│ │ │ │ +	beq.w	58224a <spr_noaccess@@Base+0x2c07a>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	mov	r5, r1
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r1, r3, #7
│ │ │ │ -	bpl.n	58219e <spr_noaccess@@Base+0x2bfce>
│ │ │ │ +	bpl.n	5821a6 <spr_noaccess@@Base+0x2bfd6>
│ │ │ │  	ldr	r3, [r5, #0]
│ │ │ │  	movw	r2, #10239	@ 0x27ff
│ │ │ │  	movt	r2, #61440	@ 0xf000
│ │ │ │  	and.w	r1, r3, #31
│ │ │ │  	lsrs	r2, r1
│ │ │ │  	lsls	r2, r2, #31
│ │ │ │ -	bpl.n	58219e <spr_noaccess@@Base+0x2bfce>
│ │ │ │ +	bpl.n	5821a6 <spr_noaccess@@Base+0x2bfd6>
│ │ │ │  	ldr	r2, [r5, #4]
│ │ │ │  	subs	r3, r3, r2
│ │ │ │  	it	ne
│ │ │ │  	movne	r3, #1
│ │ │ │  	cmp	r2, #0
│ │ │ │  	it	eq
│ │ │ │  	orreq.w	r3, r3, #1
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	58219e <spr_noaccess@@Base+0x2bfce>
│ │ │ │ +	bne.n	5821a6 <spr_noaccess@@Base+0x2bfd6>
│ │ │ │  	ldrd	r2, r3, [r5, #8]
│ │ │ │  	cmp	r2, #1
│ │ │ │  	sbcs.w	r3, r3, #0
│ │ │ │ -	blt.n	58219e <spr_noaccess@@Base+0x2bfce>
│ │ │ │ +	blt.n	5821a6 <spr_noaccess@@Base+0x2bfd6>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrh.w	r1, [r4, #86]	@ 0x56
│ │ │ │  	mov	r6, r0
│ │ │ │  	ands.w	r1, r1, #31
│ │ │ │ -	bne.n	5821ac <spr_noaccess@@Base+0x2bfdc>
│ │ │ │ +	bne.n	5821b4 <spr_noaccess@@Base+0x2bfe4>
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	ldr	r2, [r5, #8]
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r6
│ │ │ │  	lsls	r2, r2, #3
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #328]	@ (582264 <spr_noaccess@@Base+0x2c094>)
│ │ │ │ +	ldr	r3, [pc, #328]	@ (58226c <spr_noaccess@@Base+0x2c09c>)
│ │ │ │  	mov.w	r2, #908	@ 0x38c
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4cd2e8 <tcg_gen_st_i32@@Base>
│ │ │ │  	ldr	r3, [r5, #8]
│ │ │ │  	subs	r7, r3, #1
│ │ │ │ @@ -1259364,27 +1259369,27 @@
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r3, [sp, #16]
│ │ │ │  	cmp	r7, #1
│ │ │ │  	mov	sl, r0
│ │ │ │  	sbcs.w	r3, r3, #0
│ │ │ │  	it	lt
│ │ │ │  	mrclt	15, 0, r7, cr13, cr0, {3}
│ │ │ │ -	bge.n	5821ba <spr_noaccess@@Base+0x2bfea>
│ │ │ │ +	bge.n	5821c2 <spr_noaccess@@Base+0x2bff2>
│ │ │ │  	ldr.w	r8, [sp, #12]
│ │ │ │  	movs	r2, #4
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #248]	@ (582254 <spr_noaccess@@Base+0x2c084>)
│ │ │ │ +	ldr	r3, [pc, #248]	@ (58225c <spr_noaccess@@Base+0x2c08c>)
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	movs	r0, #0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r7, r3]
│ │ │ │ -	ldr	r7, [pc, #256]	@ (582268 <spr_noaccess@@Base+0x2c098>)
│ │ │ │ +	ldr	r7, [pc, #256]	@ (582270 <spr_noaccess@@Base+0x2c0a0>)
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	add	r1, r8
│ │ │ │  	add	r7, pc
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	orr.w	r3, r3, #226	@ 0xe2
│ │ │ │  	ldr.w	r0, [r7, #324]	@ 0x144
│ │ │ │  	bl	4d612c <tcg_gen_qemu_ld_i32_chk@@Base>
│ │ │ │ @@ -1259401,56 +1259406,56 @@
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, pc}
│ │ │ │  	ldr	r3, [r4, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	b.n	582188 <spr_noaccess@@Base+0x2bfb8>
│ │ │ │ -	ldr	r3, [pc, #188]	@ (58226c <spr_noaccess@@Base+0x2c09c>)
│ │ │ │ +	b.n	582190 <spr_noaccess@@Base+0x2bfc0>
│ │ │ │ +	ldr	r3, [pc, #188]	@ (582274 <spr_noaccess@@Base+0x2c0a4>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	58210c <spr_noaccess@@Base+0x2bf3c>
│ │ │ │ +	b.n	582114 <spr_noaccess@@Base+0x2bf44>
│ │ │ │  	ldr.w	r8, [sp, #12]
│ │ │ │  	mvn.w	r2, #7
│ │ │ │  	mov	r1, r6
│ │ │ │  	mrc	15, 0, r7, cr13, cr0, {3}
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #136]	@ (582258 <spr_noaccess@@Base+0x2c088>)
│ │ │ │ +	ldr	r3, [pc, #136]	@ (582260 <spr_noaccess@@Base+0x2c090>)
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r0, sl
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	str.w	r8, [sp, #12]
│ │ │ │  	ldr	r1, [r7, r3]
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	add	r1, r8
│ │ │ │  	orr.w	r3, r3, #227	@ 0xe3
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	bl	4d6134 <tcg_gen_qemu_ld_i64_chk@@Base>
│ │ │ │ -	ldr	r3, [pc, #128]	@ (582270 <spr_noaccess@@Base+0x2c0a0>)
│ │ │ │ +	ldr	r3, [pc, #128]	@ (582278 <spr_noaccess@@Base+0x2c0a8>)
│ │ │ │  	mov	r2, sl
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #20]
│ │ │ │  	ldr	r1, [r3, #120]	@ 0x78
│ │ │ │  	ldr	r0, [r3, #124]	@ 0x7c
│ │ │ │  	bl	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	ldr	r1, [sp, #16]
│ │ │ │  	add.w	r3, r9, #4294967295	@ 0xffffffff
│ │ │ │  	orrs	r3, r1
│ │ │ │ -	beq.n	58214c <spr_noaccess@@Base+0x2bf7c>
│ │ │ │ +	beq.n	582154 <spr_noaccess@@Base+0x2bf84>
│ │ │ │  	ldr.w	r9, [sp, #12]
│ │ │ │  	mov	r1, r6
│ │ │ │  	mvn.w	r2, #15
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #64]	@ (58225c <spr_noaccess@@Base+0x2c08c>)
│ │ │ │ +	ldr	r3, [pc, #64]	@ (582264 <spr_noaccess@@Base+0x2c094>)
│ │ │ │  	movs	r0, #0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r7, r3]
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	mov	r0, sl
│ │ │ │  	add	r1, r9
│ │ │ │ @@ -1259458,70 +1259463,70 @@
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	orr.w	r3, r3, #227	@ 0xe3
│ │ │ │  	bl	4d6134 <tcg_gen_qemu_ld_i64_chk@@Base>
│ │ │ │  	ldr	r3, [sp, #20]
│ │ │ │  	mov	r2, sl
│ │ │ │  	ldrd	r1, r0, [r3, #112]	@ 0x70
│ │ │ │  	bl	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │ -	b.n	58214c <spr_noaccess@@Base+0x2bf7c>
│ │ │ │ +	b.n	582154 <spr_noaccess@@Base+0x2bf84>
│ │ │ │  	mov	r0, r3
│ │ │ │  	add	sp, #24
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, pc}
│ │ │ │ -	stmia	r7!, {r2, r3, r4}
│ │ │ │ +	stmia	r7!, {r2, r4}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	stmia	r6!, {r3, r5, r7}
│ │ │ │ +	stmia	r6!, {r5, r7}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	stmia	r6!, {r5, r6}
│ │ │ │ +	stmia	r6!, {r3, r4, r6}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrh	r4, [r4, #4]
│ │ │ │ +	ldrh	r4, [r3, #4]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r6, [pc, #912]	@ (5825fc <spr_noaccess@@Base+0x2c42c>)
│ │ │ │ +	ldr	r6, [pc, #880]	@ (5825e4 <spr_noaccess@@Base+0x2c414>)
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldr	r6, [pc, #648]	@ (5824f8 <spr_noaccess@@Base+0x2c328>)
│ │ │ │ +	ldr	r6, [pc, #616]	@ (5824e0 <spr_noaccess@@Base+0x2c310>)
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldr	r6, [pc, #376]	@ (5823ec <spr_noaccess@@Base+0x2c21c>)
│ │ │ │ +	ldr	r6, [pc, #344]	@ (5823d4 <spr_noaccess@@Base+0x2c204>)
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	ldr.w	r3, [r0, #132]	@ 0x84
│ │ │ │  	ands.w	r3, r3, #33554432	@ 0x2000000
│ │ │ │ -	beq.w	5823a4 <spr_noaccess@@Base+0x2c1d4>
│ │ │ │ +	beq.w	5823ac <spr_noaccess@@Base+0x2c1dc>
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4064]	@ 0xfe0
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	mov	r9, r2
│ │ │ │  	mov	r4, r1
│ │ │ │  	lsls	r6, r3, #7
│ │ │ │ -	bpl.n	582386 <spr_noaccess@@Base+0x2c1b6>
│ │ │ │ +	bpl.n	58238e <spr_noaccess@@Base+0x2c1be>
│ │ │ │  	ldr	r6, [r1, #0]
│ │ │ │  	movw	r3, #1023	@ 0x3ff
│ │ │ │  	movt	r3, #61440	@ 0xf000
│ │ │ │  	and.w	r2, r6, #31
│ │ │ │  	lsr.w	r2, r3, r2
│ │ │ │  	lsls	r5, r2, #31
│ │ │ │ -	bpl.n	582386 <spr_noaccess@@Base+0x2c1b6>
│ │ │ │ +	bpl.n	58238e <spr_noaccess@@Base+0x2c1be>
│ │ │ │  	ldr	r2, [r1, #4]
│ │ │ │  	and.w	r1, r2, #31
│ │ │ │  	lsrs	r3, r1
│ │ │ │  	lsls	r1, r3, #31
│ │ │ │ -	bpl.n	582386 <spr_noaccess@@Base+0x2c1b6>
│ │ │ │ +	bpl.n	58238e <spr_noaccess@@Base+0x2c1be>
│ │ │ │  	ldr	r3, [r4, #8]
│ │ │ │  	and.w	r1, r3, #31
│ │ │ │  	movw	r3, #10239	@ 0x27ff
│ │ │ │  	movt	r3, #61440	@ 0xf000
│ │ │ │  	lsrs	r3, r1
│ │ │ │  	lsls	r3, r3, #31
│ │ │ │ -	bpl.n	582386 <spr_noaccess@@Base+0x2c1b6>
│ │ │ │ -	ldr.w	r8, [pc, #232]	@ 5823bc <spr_noaccess@@Base+0x2c1ec>
│ │ │ │ +	bpl.n	58238e <spr_noaccess@@Base+0x2c1be>
│ │ │ │ +	ldr.w	r8, [pc, #232]	@ 5823c4 <spr_noaccess@@Base+0x2c1f4>
│ │ │ │  	adds	r2, #1
│ │ │ │  	and.w	sl, r2, #31
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	add	r8, pc
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r3, [r4, #8]
│ │ │ │ @@ -1259558,34 +1259563,34 @@
│ │ │ │  	movs	r2, #63	@ 0x3f
│ │ │ │  	movs	r3, #0
│ │ │ │  	bl	4cde30 <tcg_gen_andi_i64@@Base>
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r7
│ │ │ │  	cmp.w	r9, #0
│ │ │ │ -	bne.n	582380 <spr_noaccess@@Base+0x2c1b0>
│ │ │ │ +	bne.n	582388 <spr_noaccess@@Base+0x2c1b8>
│ │ │ │  	bl	4cdb20 <tcg_gen_shr_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #104]	@ (5823c0 <spr_noaccess@@Base+0x2c1f0>)
│ │ │ │ +	ldr	r3, [pc, #104]	@ (5823c8 <spr_noaccess@@Base+0x2c1f8>)
│ │ │ │  	ldr	r2, [r4, #4]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	mov	r2, r7
│ │ │ │  	ldr.w	r0, [r3, sl, lsl #2]
│ │ │ │  	bl	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	ldrb	r3, [r4, #12]
│ │ │ │ -	cbnz	r3, 5823b2 <spr_noaccess@@Base+0x2c1e2>
│ │ │ │ +	cbnz	r3, 5823ba <spr_noaccess@@Base+0x2c1ea>
│ │ │ │  	movs	r0, #1
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, pc}
│ │ │ │  	bl	4cdac4 <tcg_gen_shl_i64@@Base>
│ │ │ │ -	b.n	582354 <spr_noaccess@@Base+0x2c184>
│ │ │ │ +	b.n	58235c <spr_noaccess@@Base+0x2c18c>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	bl	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	movs	r0, #1
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │ @@ -1259597,85 +1259602,85 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	55f50c <spr_noaccess@@Base+0x933c>
│ │ │ │ -	b.n	58236c <spr_noaccess@@Base+0x2c19c>
│ │ │ │ +	b.n	582374 <spr_noaccess@@Base+0x2c1a4>
│ │ │ │  	nop
│ │ │ │ -	ldr	r5, [pc, #448]	@ (582580 <spr_noaccess@@Base+0x2c3b0>)
│ │ │ │ +	ldr	r5, [pc, #416]	@ (582568 <spr_noaccess@@Base+0x2c398>)
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldr	r4, [pc, #992]	@ (5827a4 <spr_noaccess@@Base+0x2c5d4>)
│ │ │ │ +	ldr	r4, [pc, #960]	@ (58278c <spr_noaccess@@Base+0x2c5bc>)
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4040]	@ 0xfc8
│ │ │ │ -	ldr.w	sl, [pc, #460]	@ 5825a4 <spr_noaccess@@Base+0x2c3d4>
│ │ │ │ +	ldr.w	sl, [pc, #460]	@ 5825ac <spr_noaccess@@Base+0x2c3dc>
│ │ │ │  	sub	sp, #20
│ │ │ │  	ldr.w	r3, [r0, #132]	@ 0x84
│ │ │ │  	add	sl, pc
│ │ │ │  	ands.w	r3, r3, #33554432	@ 0x2000000
│ │ │ │ -	beq.w	582582 <spr_noaccess@@Base+0x2c3b2>
│ │ │ │ +	beq.w	58258a <spr_noaccess@@Base+0x2c3ba>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	mov	r5, r1
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r1, r3, #7
│ │ │ │ -	bpl.w	582502 <spr_noaccess@@Base+0x2c332>
│ │ │ │ +	bpl.w	58250a <spr_noaccess@@Base+0x2c33a>
│ │ │ │  	ldr	r3, [r5, #0]
│ │ │ │  	movw	r2, #10239	@ 0x27ff
│ │ │ │  	movt	r2, #61440	@ 0xf000
│ │ │ │  	and.w	r1, r3, #31
│ │ │ │  	lsrs	r2, r1
│ │ │ │  	lsls	r2, r2, #31
│ │ │ │ -	bpl.n	582502 <spr_noaccess@@Base+0x2c332>
│ │ │ │ +	bpl.n	58250a <spr_noaccess@@Base+0x2c33a>
│ │ │ │  	ldr	r2, [r5, #4]
│ │ │ │  	subs	r3, r3, r2
│ │ │ │  	it	ne
│ │ │ │  	movne	r3, #1
│ │ │ │  	cmp	r2, #0
│ │ │ │  	it	eq
│ │ │ │  	orreq.w	r3, r3, #1
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	582502 <spr_noaccess@@Base+0x2c332>
│ │ │ │ +	bne.n	58250a <spr_noaccess@@Base+0x2c33a>
│ │ │ │  	ldr	r3, [r5, #12]
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bge.n	582502 <spr_noaccess@@Base+0x2c332>
│ │ │ │ +	bge.n	58250a <spr_noaccess@@Base+0x2c33a>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrh.w	r1, [r4, #86]	@ 0x56
│ │ │ │  	mov	r7, r0
│ │ │ │  	ands.w	r1, r1, #31
│ │ │ │ -	beq.n	5824fc <spr_noaccess@@Base+0x2c32c>
│ │ │ │ -	ldr	r3, [pc, #364]	@ (5825a8 <spr_noaccess@@Base+0x2c3d8>)
│ │ │ │ +	beq.n	582504 <spr_noaccess@@Base+0x2c334>
│ │ │ │ +	ldr	r3, [pc, #364]	@ (5825b0 <spr_noaccess@@Base+0x2c3e0>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	movs	r2, #4
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r6
│ │ │ │ -	ldr.w	r9, [pc, #348]	@ 5825ac <spr_noaccess@@Base+0x2c3dc>
│ │ │ │ +	ldr.w	r9, [pc, #348]	@ 5825b4 <spr_noaccess@@Base+0x2c3e4>
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #316]	@ (582594 <spr_noaccess@@Base+0x2c3c4>)
│ │ │ │ +	ldr	r3, [pc, #316]	@ (58259c <spr_noaccess@@Base+0x2c3cc>)
│ │ │ │  	add	r9, pc
│ │ │ │  	mrc	15, 0, r8, cr13, cr0, {3}
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr.w	r0, [r9, #324]	@ 0x144
│ │ │ │  	ldr.w	r1, [r8, r3]
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	add	r1, r6
│ │ │ │  	orr.w	r3, r3, #226	@ 0xe2
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	bl	4d6130 <tcg_gen_qemu_st_i32_chk@@Base>
│ │ │ │ -	ldr	r3, [pc, #308]	@ (5825b0 <spr_noaccess@@Base+0x2c3e0>)
│ │ │ │ +	ldr	r3, [pc, #308]	@ (5825b8 <spr_noaccess@@Base+0x2c3e8>)
│ │ │ │  	mov.w	r2, #908	@ 0x38c
│ │ │ │  	mov	r0, r7
│ │ │ │  	ldr.w	r3, [sl, r3]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4cd2e8 <tcg_gen_st_i32@@Base>
│ │ │ │  	ldr	r3, [r5, #8]
│ │ │ │  	mvns	r3, r3
│ │ │ │ @@ -1259683,27 +1259688,27 @@
│ │ │ │  	ldr	r3, [r5, #12]
│ │ │ │  	mvn.w	sl, r3
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	mov	fp, r0
│ │ │ │  	cmp	r3, #1
│ │ │ │  	sbcs.w	r3, sl, #0
│ │ │ │ -	bge.n	582510 <spr_noaccess@@Base+0x2c340>
│ │ │ │ +	bge.n	582518 <spr_noaccess@@Base+0x2c348>
│ │ │ │  	ldr	r2, [r5, #8]
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r6
│ │ │ │  	movs	r7, #0
│ │ │ │  	lsls	r2, r2, #3
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #224]	@ (582598 <spr_noaccess@@Base+0x2c3c8>)
│ │ │ │ +	ldr	r1, [pc, #224]	@ (5825a0 <spr_noaccess@@Base+0x2c3d0>)
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │ -	ldr	r4, [pc, #240]	@ (5825b4 <spr_noaccess@@Base+0x2c3e4>)
│ │ │ │ +	ldr	r4, [pc, #240]	@ (5825bc <spr_noaccess@@Base+0x2c3ec>)
│ │ │ │  	orr.w	r3, r3, #226	@ 0xe2
│ │ │ │  	ldr	r0, [r5, #0]
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr.w	r1, [r8, r1]
│ │ │ │  	add	r1, r6
│ │ │ │  	ldr.w	r0, [r4, r0, lsl #2]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │ @@ -1259717,161 +1259722,161 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	582446 <spr_noaccess@@Base+0x2c276>
│ │ │ │ +	b.n	58244e <spr_noaccess@@Base+0x2c27e>
│ │ │ │  	ldr	r3, [r4, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	b.n	5824e6 <spr_noaccess@@Base+0x2c316>
│ │ │ │ +	b.n	5824ee <spr_noaccess@@Base+0x2c31e>
│ │ │ │  	ldrd	r2, r1, [r9, #120]	@ 0x78
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	mvn.w	r2, #7
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #116]	@ (58259c <spr_noaccess@@Base+0x2c3cc>)
│ │ │ │ +	ldr	r3, [pc, #116]	@ (5825a4 <spr_noaccess@@Base+0x2c3d4>)
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r0, fp
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [r8, r3]
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	add	r1, r6
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	orr.w	r3, r3, #227	@ 0xe3
│ │ │ │  	bl	4d6138 <tcg_gen_qemu_st_i64_chk@@Base>
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	subs	r3, #1
│ │ │ │  	orrs.w	r3, r3, sl
│ │ │ │ -	beq.n	5824a8 <spr_noaccess@@Base+0x2c2d8>
│ │ │ │ +	beq.n	5824b0 <spr_noaccess@@Base+0x2c2e0>
│ │ │ │  	ldrd	r2, r1, [r9, #112]	@ 0x70
│ │ │ │  	mov	r0, fp
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r6
│ │ │ │  	mvn.w	r2, #15
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #60]	@ (5825a0 <spr_noaccess@@Base+0x2c3d0>)
│ │ │ │ +	ldr	r3, [pc, #60]	@ (5825a8 <spr_noaccess@@Base+0x2c3d8>)
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r0, fp
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [r8, r3]
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	add	r1, r6
│ │ │ │  	ldr	r3, [r4, #104]	@ 0x68
│ │ │ │  	ldr	r2, [r4, #96]	@ 0x60
│ │ │ │  	orr.w	r3, r3, #227	@ 0xe3
│ │ │ │  	bl	4d6138 <tcg_gen_qemu_st_i64_chk@@Base>
│ │ │ │ -	b.n	5824a8 <spr_noaccess@@Base+0x2c2d8>
│ │ │ │ +	b.n	5824b0 <spr_noaccess@@Base+0x2c2e0>
│ │ │ │  	mov	r0, r3
│ │ │ │  	add	sp, #20
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │ -	stmia	r4!, {r5}
│ │ │ │ +	stmia	r4!, {r3, r4}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	stmia	r3!, {r6, r7}
│ │ │ │ +	stmia	r3!, {r3, r4, r5, r7}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	stmia	r3!, {r1, r4, r6}
│ │ │ │ +	stmia	r3!, {r1, r3, r6}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	stmia	r3!, {r2, r4}
│ │ │ │ +	stmia	r3!, {r2, r3}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	strh	r6, [r5, #42]	@ 0x2a
│ │ │ │ +	strh	r6, [r4, #42]	@ 0x2a
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldr	r4, [pc, #80]	@ (5825fc <spr_noaccess@@Base+0x2c42c>)
│ │ │ │ +	ldr	r4, [pc, #48]	@ (5825e4 <spr_noaccess@@Base+0x2c414>)
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldr	r3, [pc, #1000]	@ (582998 <spr_noaccess@@Base+0x2c7c8>)
│ │ │ │ +	ldr	r3, [pc, #968]	@ (582980 <spr_noaccess@@Base+0x2c7b0>)
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r3, [pc, #544]	@ (5827d8 <spr_noaccess@@Base+0x2c608>)
│ │ │ │ +	ldr	r3, [pc, #512]	@ (5827c0 <spr_noaccess@@Base+0x2c5f0>)
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4008]	@ 0xfa8
│ │ │ │  	sub	sp, #52	@ 0x34
│ │ │ │  	movs	r2, #0
│ │ │ │  	movw	r3, #1801	@ 0x709
│ │ │ │  	movt	r3, #773	@ 0x305
│ │ │ │ -	ldr	r6, [pc, #768]	@ (5828d8 <spr_noaccess@@Base+0x2c708>)
│ │ │ │ +	ldr	r6, [pc, #768]	@ (5828e0 <spr_noaccess@@Base+0x2c710>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	strb.w	r2, [sp, #40]	@ 0x28
│ │ │ │ -	ldr	r2, [pc, #764]	@ (5828dc <spr_noaccess@@Base+0x2c70c>)
│ │ │ │ +	ldr	r2, [pc, #764]	@ (5828e4 <spr_noaccess@@Base+0x2c714>)
│ │ │ │  	add	r6, pc
│ │ │ │  	str	r3, [sp, #36]	@ 0x24
│ │ │ │ -	ldr	r3, [pc, #764]	@ (5828e0 <spr_noaccess@@Base+0x2c710>)
│ │ │ │ +	ldr	r3, [pc, #764]	@ (5828e8 <spr_noaccess@@Base+0x2c718>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr.w	r0, [r0, #132]	@ 0x84
│ │ │ │  	ands.w	r0, r0, #33554432	@ 0x2000000
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	str	r3, [sp, #44]	@ 0x2c
│ │ │ │  	mov.w	r3, #0
│ │ │ │ -	beq.w	582886 <spr_noaccess@@Base+0x2c6b6>
│ │ │ │ +	beq.w	58288e <spr_noaccess@@Base+0x2c6be>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #7
│ │ │ │ -	bpl.w	5828aa <spr_noaccess@@Base+0x2c6da>
│ │ │ │ +	bpl.w	5828b2 <spr_noaccess@@Base+0x2c6e2>
│ │ │ │  	ldr	r2, [r1, #0]
│ │ │ │  	mov	sl, r1
│ │ │ │  	movw	r3, #10239	@ 0x27ff
│ │ │ │  	movt	r3, #61440	@ 0xf000
│ │ │ │  	and.w	r1, r2, #31
│ │ │ │  	lsrs	r3, r1
│ │ │ │  	lsls	r3, r3, #31
│ │ │ │ -	bpl.w	5828aa <spr_noaccess@@Base+0x2c6da>
│ │ │ │ +	bpl.w	5828b2 <spr_noaccess@@Base+0x2c6e2>
│ │ │ │  	ldr.w	r3, [sl, #4]
│ │ │ │  	clz	r8, r3
│ │ │ │  	mov.w	r8, r8, lsr #5
│ │ │ │  	cmp	r2, r3
│ │ │ │  	it	ne
│ │ │ │  	orrne.w	r8, r8, #1
│ │ │ │  	cmp.w	r8, #0
│ │ │ │ -	bne.w	5828aa <spr_noaccess@@Base+0x2c6da>
│ │ │ │ +	bne.w	5828b2 <spr_noaccess@@Base+0x2c6e2>
│ │ │ │  	ldrd	r2, r3, [sl, #8]
│ │ │ │  	cmp	r2, #11
│ │ │ │  	sbcs.w	r3, r3, #0
│ │ │ │ -	blt.w	5828aa <spr_noaccess@@Base+0x2c6da>
│ │ │ │ -	ldr	r7, [pc, #664]	@ (5828e4 <spr_noaccess@@Base+0x2c714>)
│ │ │ │ +	blt.w	5828b2 <spr_noaccess@@Base+0x2c6e2>
│ │ │ │ +	ldr	r7, [pc, #664]	@ (5828ec <spr_noaccess@@Base+0x2c71c>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	add	r7, pc
│ │ │ │  	ldr.w	r3, [sl, #4]
│ │ │ │  	ldr.w	r2, [sl, #8]
│ │ │ │  	mov	r9, r0
│ │ │ │  	str	r0, [sp, #20]
│ │ │ │  	mrc	15, 0, fp, cr13, cr0, {3}
│ │ │ │  	ldr.w	r1, [r7, r3, lsl #2]
│ │ │ │  	lsls	r2, r2, #3
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #628]	@ (5828e8 <spr_noaccess@@Base+0x2c718>)
│ │ │ │ +	ldr	r3, [pc, #628]	@ (5828f0 <spr_noaccess@@Base+0x2c720>)
│ │ │ │  	mov.w	r2, #908	@ 0x38c
│ │ │ │  	mov	r0, r9
│ │ │ │  	ldr	r3, [r6, r3]
│ │ │ │  	str	r3, [sp, #16]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4cd2e8 <tcg_gen_st_i32@@Base>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r1, r9
│ │ │ │  	mov	r6, r0
│ │ │ │  	mvn.w	r2, #7
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #548]	@ (5828bc <spr_noaccess@@Base+0x2c6ec>)
│ │ │ │ +	ldr	r3, [pc, #548]	@ (5828c4 <spr_noaccess@@Base+0x2c6f4>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [fp, r3]
│ │ │ │  	str.w	r8, [sp]
│ │ │ │  	add	r1, r4
│ │ │ │  	ldr	r3, [r5, #104]	@ 0x68
│ │ │ │ @@ -1259881,15 +1259886,15 @@
│ │ │ │  	mov	r2, r6
│ │ │ │  	ldrd	r1, r0, [r7, #120]	@ 0x78
│ │ │ │  	bl	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	mvn.w	r2, #7
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #500]	@ (5828c0 <spr_noaccess@@Base+0x2c6f0>)
│ │ │ │ +	ldr	r3, [pc, #500]	@ (5828c8 <spr_noaccess@@Base+0x2c6f8>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [fp, r3]
│ │ │ │  	str.w	r8, [sp]
│ │ │ │  	add	r1, r4
│ │ │ │  	ldr	r3, [r5, #104]	@ 0x68
│ │ │ │ @@ -1259904,15 +1259909,15 @@
│ │ │ │  	str	r0, [sp, #24]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mvn.w	r2, #7
│ │ │ │  	mov	r1, r4
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #440]	@ (5828c4 <spr_noaccess@@Base+0x2c6f4>)
│ │ │ │ +	ldr	r3, [pc, #440]	@ (5828cc <spr_noaccess@@Base+0x2c6fc>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [fp, r3]
│ │ │ │  	str.w	r8, [sp]
│ │ │ │  	add	r1, r4
│ │ │ │  	ldr	r3, [r5, #104]	@ 0x68
│ │ │ │ @@ -1259933,15 +1259938,15 @@
│ │ │ │  	mov.w	r2, #772	@ 0x304
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4cd2e8 <tcg_gen_st_i32@@Base>
│ │ │ │  	mvn.w	r2, #7
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #364]	@ (5828c8 <spr_noaccess@@Base+0x2c6f8>)
│ │ │ │ +	ldr	r3, [pc, #364]	@ (5828d0 <spr_noaccess@@Base+0x2c700>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [fp, r3]
│ │ │ │  	str.w	r8, [sp]
│ │ │ │  	add	r1, r4
│ │ │ │  	ldr	r3, [r5, #104]	@ 0x68
│ │ │ │ @@ -1259949,28 +1259954,28 @@
│ │ │ │  	orr.w	r3, r3, #227	@ 0xe3
│ │ │ │  	bl	4d6134 <tcg_gen_qemu_ld_i64_chk@@Base>
│ │ │ │  	ldr	r1, [sp, #12]
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	ldr	r0, [sp, #12]
│ │ │ │ -	bl	55fac0 <spr_noaccess@@Base+0x98f0>
│ │ │ │ +	bl	55facc <spr_noaccess@@Base+0x98fc>
│ │ │ │  	mov	r1, r9
│ │ │ │  	ldr.w	r0, [r7, #320]	@ 0x140
│ │ │ │  	add.w	r9, sp, #36	@ 0x24
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	add.w	r3, sp, #41	@ 0x29
│ │ │ │  	str.w	sl, [sp, #28]
│ │ │ │  	str	r3, [sp, #8]
│ │ │ │  	mvn.w	r2, #7
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r4
│ │ │ │  	ldrb.w	sl, [r9], #1
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #280]	@ (5828cc <spr_noaccess@@Base+0x2c6fc>)
│ │ │ │ +	ldr	r3, [pc, #280]	@ (5828d4 <spr_noaccess@@Base+0x2c704>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [fp, r3]
│ │ │ │  	str.w	r8, [sp]
│ │ │ │  	add	r1, r4
│ │ │ │  	ldr	r3, [r5, #104]	@ 0x68
│ │ │ │ @@ -1259981,21 +1259986,21 @@
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │  	ldr.w	r1, [r7, sl, lsl #2]
│ │ │ │  	mov	r2, r6
│ │ │ │  	ldr.w	r0, [r7, r3, lsl #2]
│ │ │ │  	bl	4d19c0 <tcg_gen_extr_i64_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #8]
│ │ │ │  	cmp	r3, r9
│ │ │ │ -	bne.n	5827a0 <spr_noaccess@@Base+0x2c5d0>
│ │ │ │ +	bne.n	5827a8 <spr_noaccess@@Base+0x2c5d8>
│ │ │ │  	mvn.w	r2, #7
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r4
│ │ │ │  	ldr.w	sl, [sp, #28]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #212]	@ (5828d0 <spr_noaccess@@Base+0x2c700>)
│ │ │ │ +	ldr	r3, [pc, #212]	@ (5828d8 <spr_noaccess@@Base+0x2c708>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [fp, r3]
│ │ │ │  	str.w	r8, [sp]
│ │ │ │  	add	r1, r4
│ │ │ │  	ldr	r3, [r5, #104]	@ 0x68
│ │ │ │ @@ -1260021,15 +1260026,15 @@
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4cd2e8 <tcg_gen_st_i32@@Base>
│ │ │ │  	ldr	r6, [sp, #20]
│ │ │ │  	movs	r2, #4
│ │ │ │  	mov	r0, r4
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #124]	@ (5828d4 <spr_noaccess@@Base+0x2c704>)
│ │ │ │ +	ldr	r3, [pc, #124]	@ (5828dc <spr_noaccess@@Base+0x2c70c>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [fp, r3]
│ │ │ │  	str.w	r8, [sp]
│ │ │ │  	ldr.w	r0, [r7, #324]	@ 0x144
│ │ │ │  	add	r1, r4
│ │ │ │  	ldr	r3, [r5, #104]	@ 0x68
│ │ │ │ @@ -1260037,206 +1260042,206 @@
│ │ │ │  	orr.w	r3, r3, #226	@ 0xe2
│ │ │ │  	bl	4d612c <tcg_gen_qemu_ld_i32_chk@@Base>
│ │ │ │  	ldr.w	r3, [sl, #4]
│ │ │ │  	mov	r1, r6
│ │ │ │  	ldr.w	r0, [r7, r3, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	movs	r0, #1
│ │ │ │ -	ldr	r2, [pc, #100]	@ (5828ec <spr_noaccess@@Base+0x2c71c>)
│ │ │ │ -	ldr	r3, [pc, #84]	@ (5828e0 <spr_noaccess@@Base+0x2c710>)
│ │ │ │ +	ldr	r2, [pc, #100]	@ (5828f4 <spr_noaccess@@Base+0x2c724>)
│ │ │ │ +	ldr	r3, [pc, #84]	@ (5828e8 <spr_noaccess@@Base+0x2c718>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	ldr	r2, [r3, #0]
│ │ │ │  	ldr	r3, [sp, #44]	@ 0x2c
│ │ │ │  	eors	r2, r3
│ │ │ │  	mov.w	r3, #0
│ │ │ │ -	bne.n	5828b8 <spr_noaccess@@Base+0x2c6e8>
│ │ │ │ +	bne.n	5828c0 <spr_noaccess@@Base+0x2c6f0>
│ │ │ │  	add	sp, #52	@ 0x34
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	ldr	r3, [r5, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	b.n	582884 <spr_noaccess@@Base+0x2c6b4>
│ │ │ │ +	b.n	58288c <spr_noaccess@@Base+0x2c6bc>
│ │ │ │  	blx	2596c8 <__stack_chk_fail@plt>
│ │ │ │ -	stmia	r1!, {r2, r5, r6, r7}
│ │ │ │ +	stmia	r1!, {r2, r3, r4, r6, r7}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	stmia	r1!, {r4, r5, r7}
│ │ │ │ +	stmia	r1!, {r3, r5, r7}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	stmia	r1!, {r1, r2, r3, r5, r6}
│ │ │ │ +	stmia	r1!, {r1, r2, r5, r6}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	stmia	r1!, {r1, r2, r3, r4}
│ │ │ │ +	stmia	r1!, {r1, r2, r4}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	stmia	r0!, {r3, r6, r7}
│ │ │ │ +	stmia	r0!, {r6, r7}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	stmia	r0!, {r1, r2, r3, r4, r5, r6}
│ │ │ │ +	stmia	r0!, {r1, r2, r4, r5, r6}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	stmia	r0!, {r2, r5}
│ │ │ │ +	stmia	r0!, {r2, r3, r4}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	strh	r6, [r5, #26]
│ │ │ │ +	strh	r6, [r4, #26]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	strh	r0, [r5, #26]
│ │ │ │ +	strh	r0, [r4, #26]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	bics	r4, r1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r1, [pc, #1008]	@ (582cd8 <spr_noaccess@@Base+0x2cb08>)
│ │ │ │ +	ldr	r1, [pc, #976]	@ (582cc0 <spr_noaccess@@Base+0x2caf0>)
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strh	r2, [r0, #6]
│ │ │ │ +	strh	r2, [r7, #4]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	push	{r4, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4080]	@ 0xff0
│ │ │ │ -	ldr	r1, [pc, #176]	@ (5829b0 <spr_noaccess@@Base+0x2c7e0>)
│ │ │ │ +	ldr	r1, [pc, #176]	@ (5829b8 <spr_noaccess@@Base+0x2c7e8>)
│ │ │ │  	sub	sp, #8
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr.w	r2, [r0, #144]	@ 0x90
│ │ │ │  	and.w	r3, r3, #256	@ 0x100
│ │ │ │ -	cbz	r3, 58294e <spr_noaccess@@Base+0x2c77e>
│ │ │ │ +	cbz	r3, 582956 <spr_noaccess@@Base+0x2c786>
│ │ │ │  	lsls	r3, r2, #13
│ │ │ │ -	bpl.n	582920 <spr_noaccess@@Base+0x2c750>
│ │ │ │ +	bpl.n	582928 <spr_noaccess@@Base+0x2c758>
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	ubfx	r0, r0, #21, #2
│ │ │ │ -	cbnz	r0, 582984 <spr_noaccess@@Base+0x2c7b4>
│ │ │ │ +	cbnz	r0, 58298c <spr_noaccess@@Base+0x2c7bc>
│ │ │ │  	movs	r0, #1
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #136]	@ (5829b4 <spr_noaccess@@Base+0x2c7e4>)
│ │ │ │ +	ldr	r3, [pc, #136]	@ (5829bc <spr_noaccess@@Base+0x2c7ec>)
│ │ │ │  	ldr	r1, [sp, #4]
│ │ │ │  	movw	r2, #54512	@ 0xd4f0
│ │ │ │  	movt	r2, #65535	@ 0xffff
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4cd2e8 <tcg_gen_st_i32@@Base>
│ │ │ │  	ldr	r2, [r4, #8]
│ │ │ │  	mov.w	r1, #65537	@ 0x10001
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	and.w	r0, r2, #524288	@ 0x80000
│ │ │ │  	orrs	r0, r3
│ │ │ │ -	beq.n	582994 <spr_noaccess@@Base+0x2c7c4>
│ │ │ │ +	beq.n	58299c <spr_noaccess@@Base+0x2c7cc>
│ │ │ │  	ldr.w	ip, [r4, #84]	@ 0x54
│ │ │ │  	and.w	r2, r2, #1048576	@ 0x100000
│ │ │ │  	orrs	r2, r3
│ │ │ │  	ubfx	r0, ip, #21, #2
│ │ │ │ -	beq.n	58297e <spr_noaccess@@Base+0x2c7ae>
│ │ │ │ +	beq.n	582986 <spr_noaccess@@Base+0x2c7b6>
│ │ │ │  	cmp	r0, #3
│ │ │ │ -	beq.n	582978 <spr_noaccess@@Base+0x2c7a8>
│ │ │ │ +	beq.n	582980 <spr_noaccess@@Base+0x2c7b0>
│ │ │ │  	and.w	ip, ip, #196608	@ 0x30000
│ │ │ │  	cmp	r0, #2
│ │ │ │  	it	ne
│ │ │ │  	cmpne.w	ip, #0
│ │ │ │ -	beq.n	58291e <spr_noaccess@@Base+0x2c74e>
│ │ │ │ +	beq.n	582926 <spr_noaccess@@Base+0x2c756>
│ │ │ │  	ldr	r3, [r4, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │ -	b.n	5829a0 <spr_noaccess@@Base+0x2c7d0>
│ │ │ │ +	b.n	5829a8 <spr_noaccess@@Base+0x2c7d8>
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	beq.n	582920 <spr_noaccess@@Base+0x2c750>
│ │ │ │ -	b.n	582978 <spr_noaccess@@Base+0x2c7a8>
│ │ │ │ +	beq.n	582928 <spr_noaccess@@Base+0x2c758>
│ │ │ │ +	b.n	582980 <spr_noaccess@@Base+0x2c7b0>
│ │ │ │  	add	sp, #8
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{r4, pc}
│ │ │ │ -	ldr	r0, [pc, #32]	@ (5829b8 <spr_noaccess@@Base+0x2c7e8>)
│ │ │ │ +	ldr	r0, [pc, #32]	@ (5829c0 <spr_noaccess@@Base+0x2c7f0>)
│ │ │ │  	add	r0, pc
│ │ │ │  	bl	71e470 <warn_report@@Base>
│ │ │ │  	ldr	r3, [r4, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	sp, #8
│ │ │ │  	ldmia.w	sp!, {r4, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	nop
│ │ │ │ -	strh	r4, [r0, #2]
│ │ │ │ +	strh	r4, [r7, #0]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldmia	r3!, {r1, r5, r7}
│ │ │ │ +	ldmia	r3, {r1, r3, r4, r7}
│ │ │ │  	movs	r3, r4
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4016]	@ 0xfb0
│ │ │ │  	sub	sp, #44	@ 0x2c
│ │ │ │  	movs	r2, #0
│ │ │ │  	movw	r3, #1801	@ 0x709
│ │ │ │  	movt	r3, #773	@ 0x305
│ │ │ │ -	ldr.w	r8, [pc, #788]	@ 582cf0 <spr_noaccess@@Base+0x2cb20>
│ │ │ │ +	ldr.w	r8, [pc, #788]	@ 582cf8 <spr_noaccess@@Base+0x2cb28>
│ │ │ │  	mov	r5, r0
│ │ │ │  	strb.w	r2, [sp, #32]
│ │ │ │ -	ldr	r2, [pc, #784]	@ (582cf4 <spr_noaccess@@Base+0x2cb24>)
│ │ │ │ +	ldr	r2, [pc, #784]	@ (582cfc <spr_noaccess@@Base+0x2cb2c>)
│ │ │ │  	add	r8, pc
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │ -	ldr	r3, [pc, #780]	@ (582cf8 <spr_noaccess@@Base+0x2cb28>)
│ │ │ │ +	ldr	r3, [pc, #780]	@ (582d00 <spr_noaccess@@Base+0x2cb30>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr.w	r0, [r0, #132]	@ 0x84
│ │ │ │  	ands.w	r0, r0, #33554432	@ 0x2000000
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	str	r3, [sp, #36]	@ 0x24
│ │ │ │  	mov.w	r3, #0
│ │ │ │ -	beq.w	582c9a <spr_noaccess@@Base+0x2caca>
│ │ │ │ +	beq.w	582ca2 <spr_noaccess@@Base+0x2cad2>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #7
│ │ │ │ -	bpl.w	582cbe <spr_noaccess@@Base+0x2caee>
│ │ │ │ +	bpl.w	582cc6 <spr_noaccess@@Base+0x2caf6>
│ │ │ │  	ldr	r2, [r1, #0]
│ │ │ │  	mov	fp, r1
│ │ │ │  	movw	r3, #10239	@ 0x27ff
│ │ │ │  	movt	r3, #61440	@ 0xf000
│ │ │ │  	and.w	r1, r2, #31
│ │ │ │  	lsrs	r3, r1
│ │ │ │  	lsls	r3, r3, #31
│ │ │ │ -	bpl.w	582cbe <spr_noaccess@@Base+0x2caee>
│ │ │ │ +	bpl.w	582cc6 <spr_noaccess@@Base+0x2caf6>
│ │ │ │  	ldr.w	r3, [fp, #4]
│ │ │ │  	clz	r7, r3
│ │ │ │  	lsrs	r7, r7, #5
│ │ │ │  	cmp	r2, r3
│ │ │ │  	it	ne
│ │ │ │  	orrne.w	r7, r7, #1
│ │ │ │  	cmp	r7, #0
│ │ │ │ -	bne.w	582cbe <spr_noaccess@@Base+0x2caee>
│ │ │ │ +	bne.w	582cc6 <spr_noaccess@@Base+0x2caf6>
│ │ │ │  	ldr.w	r3, [fp, #12]
│ │ │ │  	cmp	r3, r7
│ │ │ │ -	bge.w	582cbe <spr_noaccess@@Base+0x2caee>
│ │ │ │ -	ldr	r6, [pc, #692]	@ (582cfc <spr_noaccess@@Base+0x2cb2c>)
│ │ │ │ +	bge.w	582cc6 <spr_noaccess@@Base+0x2caf6>
│ │ │ │ +	ldr	r6, [pc, #692]	@ (582d04 <spr_noaccess@@Base+0x2cb34>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr.w	r3, [fp, #4]
│ │ │ │  	movs	r2, #4
│ │ │ │  	add	r6, pc
│ │ │ │  	mov	r4, r0
│ │ │ │  	mrc	15, 0, sl, cr13, cr0, {3}
│ │ │ │  	ldr.w	r1, [r6, r3, lsl #2]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #620]	@ (582cd0 <spr_noaccess@@Base+0x2cb00>)
│ │ │ │ +	ldr	r3, [pc, #620]	@ (582cd8 <spr_noaccess@@Base+0x2cb08>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [sl, r3]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	add	r1, r4
│ │ │ │  	ldr	r3, [r5, #104]	@ 0x68
│ │ │ │  	ldr.w	r0, [r6, #324]	@ 0x144
│ │ │ │  	ldr	r2, [r5, #96]	@ 0x60
│ │ │ │  	orr.w	r3, r3, #226	@ 0xe2
│ │ │ │  	bl	4d6130 <tcg_gen_qemu_st_i32_chk@@Base>
│ │ │ │ -	ldr	r3, [pc, #636]	@ (582d00 <spr_noaccess@@Base+0x2cb30>)
│ │ │ │ +	ldr	r3, [pc, #636]	@ (582d08 <spr_noaccess@@Base+0x2cb38>)
│ │ │ │  	ldr.w	r3, [r8, r3]
│ │ │ │  	mov	r2, r3
│ │ │ │  	ldr.w	r3, [fp, #4]
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	ldr.w	r0, [r6, r3, lsl #2]
│ │ │ │  	ldr	r1, [r2, #0]
│ │ │ │  	mov.w	r2, #908	@ 0x38c
│ │ │ │ @@ -1260246,15 +1260251,15 @@
│ │ │ │  	ldrd	r2, r1, [r6, #120]	@ 0x78
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	ldr.w	r3, [fp, #4]
│ │ │ │  	mvn.w	r2, #7
│ │ │ │  	mov	r0, r4
│ │ │ │  	ldr.w	r1, [r6, r3, lsl #2]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #532]	@ (582cd4 <spr_noaccess@@Base+0x2cb04>)
│ │ │ │ +	ldr	r3, [pc, #532]	@ (582cdc <spr_noaccess@@Base+0x2cb0c>)
│ │ │ │  	mov	r0, r8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [sl, r3]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	add	r1, r4
│ │ │ │  	ldr	r3, [r5, #104]	@ 0x68
│ │ │ │ @@ -1260264,15 +1260269,15 @@
│ │ │ │  	mov	r0, r8
│ │ │ │  	ldrd	r2, r1, [r6, #112]	@ 0x70
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	mvn.w	r2, #7
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #488]	@ (582cd8 <spr_noaccess@@Base+0x2cb08>)
│ │ │ │ +	ldr	r3, [pc, #488]	@ (582ce0 <spr_noaccess@@Base+0x2cb10>)
│ │ │ │  	mov	r0, r8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [sl, r3]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	add	r1, r4
│ │ │ │  	ldr	r3, [r5, #104]	@ 0x68
│ │ │ │ @@ -1260297,15 +1260302,15 @@
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	mvn.w	r2, #7
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #400]	@ (582cdc <spr_noaccess@@Base+0x2cb0c>)
│ │ │ │ +	ldr	r3, [pc, #400]	@ (582ce4 <spr_noaccess@@Base+0x2cb14>)
│ │ │ │  	mov	r0, r8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [sl, r3]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	add	r1, r4
│ │ │ │  	ldr	r3, [r5, #104]	@ 0x68
│ │ │ │ @@ -1260322,15 +1260327,15 @@
│ │ │ │  	ldr	r2, [sp, #12]
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	mvn.w	r2, #7
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #336]	@ (582ce0 <spr_noaccess@@Base+0x2cb10>)
│ │ │ │ +	ldr	r3, [pc, #336]	@ (582ce8 <spr_noaccess@@Base+0x2cb18>)
│ │ │ │  	mov	r0, r8
│ │ │ │  	add.w	r9, sp, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [sl, r3]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	add	r1, r4
│ │ │ │ @@ -1260347,27 +1260352,27 @@
│ │ │ │  	ldr.w	r2, [r6, r2, lsl #2]
│ │ │ │  	ldr.w	r1, [r6, r3, lsl #2]
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	mvn.w	r2, #7
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #264]	@ (582ce4 <spr_noaccess@@Base+0x2cb14>)
│ │ │ │ +	ldr	r3, [pc, #264]	@ (582cec <spr_noaccess@@Base+0x2cb1c>)
│ │ │ │  	mov	r0, r8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [sl, r3]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	add	r1, r4
│ │ │ │  	ldr	r3, [r5, #104]	@ 0x68
│ │ │ │  	ldr	r2, [r5, #96]	@ 0x60
│ │ │ │  	orr.w	r3, r3, #227	@ 0xe3
│ │ │ │  	bl	4d6138 <tcg_gen_qemu_st_i64_chk@@Base>
│ │ │ │  	cmp	fp, r9
│ │ │ │ -	bne.n	582bb4 <spr_noaccess@@Base+0x2c9e4>
│ │ │ │ +	bne.n	582bbc <spr_noaccess@@Base+0x2c9ec>
│ │ │ │  	ldr	r3, [sp, #8]
│ │ │ │  	mov.w	r2, #1752	@ 0x6d8
│ │ │ │  	ldr	r0, [sp, #16]
│ │ │ │  	ldr.w	fp, [sp, #20]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4cd210 <tcg_gen_ld_i32@@Base>
│ │ │ │  	ldr.w	r9, [sp, #12]
│ │ │ │ @@ -1260382,15 +1260387,15 @@
│ │ │ │  	mov	r2, r9
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4d1958 <tcg_gen_concat_i32_i64@@Base>
│ │ │ │  	mvn.w	r2, #7
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #172]	@ (582ce8 <spr_noaccess@@Base+0x2cb18>)
│ │ │ │ +	ldr	r3, [pc, #172]	@ (582cf0 <spr_noaccess@@Base+0x2cb20>)
│ │ │ │  	mov	r0, r8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [sl, r3]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │  	add	r1, r4
│ │ │ │  	ldr	r3, [r5, #104]	@ 0x68
│ │ │ │ @@ -1260399,15 +1260404,15 @@
│ │ │ │  	bl	4d6138 <tcg_gen_qemu_st_i64_chk@@Base>
│ │ │ │  	ldr.w	r3, [fp, #4]
│ │ │ │  	ldr.w	r2, [fp, #8]
│ │ │ │  	mov	r0, r4
│ │ │ │  	ldr.w	r1, [r6, r3, lsl #2]
│ │ │ │  	lsls	r2, r2, #3
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #128]	@ (582cec <spr_noaccess@@Base+0x2cb1c>)
│ │ │ │ +	ldr	r3, [pc, #128]	@ (582cf4 <spr_noaccess@@Base+0x2cb24>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [sl, r3]
│ │ │ │  	ldr.w	r3, [fp]
│ │ │ │  	add	r1, r4
│ │ │ │  	ldr.w	r0, [r6, r3, lsl #2]
│ │ │ │  	str	r7, [sp, #0]
│ │ │ │ @@ -1260416,128 +1260421,128 @@
│ │ │ │  	orr.w	r3, r3, #226	@ 0xe2
│ │ │ │  	bl	4d6130 <tcg_gen_qemu_st_i32_chk@@Base>
│ │ │ │  	ldr.w	r3, [fp, #4]
│ │ │ │  	mov	r1, r4
│ │ │ │  	ldr.w	r0, [r6, r3, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	movs	r0, #1
│ │ │ │ -	ldr	r2, [pc, #104]	@ (582d04 <spr_noaccess@@Base+0x2cb34>)
│ │ │ │ -	ldr	r3, [pc, #88]	@ (582cf8 <spr_noaccess@@Base+0x2cb28>)
│ │ │ │ +	ldr	r2, [pc, #104]	@ (582d0c <spr_noaccess@@Base+0x2cb3c>)
│ │ │ │ +	ldr	r3, [pc, #88]	@ (582d00 <spr_noaccess@@Base+0x2cb30>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	ldr	r2, [r3, #0]
│ │ │ │  	ldr	r3, [sp, #36]	@ 0x24
│ │ │ │  	eors	r2, r3
│ │ │ │  	mov.w	r3, #0
│ │ │ │ -	bne.n	582ccc <spr_noaccess@@Base+0x2cafc>
│ │ │ │ +	bne.n	582cd4 <spr_noaccess@@Base+0x2cb04>
│ │ │ │  	add	sp, #44	@ 0x2c
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	ldr	r3, [r5, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	b.n	582c98 <spr_noaccess@@Base+0x2cac8>
│ │ │ │ +	b.n	582ca0 <spr_noaccess@@Base+0x2cad0>
│ │ │ │  	blx	2596c8 <__stack_chk_fail@plt>
│ │ │ │ -	bkpt	0x0018
│ │ │ │ +	bkpt	0x0010
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	pop	{r2, r3, r4, r5, r7, pc}
│ │ │ │ +	pop	{r2, r4, r5, r7, pc}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	pop	{r1, r3, r7, pc}
│ │ │ │ +	pop	{r1, r7, pc}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	pop	{r4, r5, pc}
│ │ │ │ +	pop	{r3, r5, pc}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	pop	{r3, r5, r6, r7}
│ │ │ │ +	pop	{r5, r6, r7}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	pop	{r5, r7}
│ │ │ │ +	pop	{r3, r4, r7}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	pop	{r6}
│ │ │ │ +	pop	{r3, r4, r5}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	pop	{r1, r4}
│ │ │ │ +	pop	{r1, r3}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrb	r0, [r5, #29]
│ │ │ │ +	ldrb	r0, [r4, #29]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrb	r2, [r4, #29]
│ │ │ │ +	ldrb	r2, [r3, #29]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	bics	r4, r1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	lr, pc
│ │ │ │ +	cmp	lr, lr
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrb	r6, [r5, #18]
│ │ │ │ +	ldrb	r6, [r4, #18]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #4048]	@ 0xfd0
│ │ │ │ -	ldr	r3, [pc, #488]	@ (582f04 <spr_noaccess@@Base+0x2cd34>)
│ │ │ │ +	ldr	r3, [pc, #488]	@ (582f0c <spr_noaccess@@Base+0x2cd3c>)
│ │ │ │  	sub	sp, #16
│ │ │ │  	mov	ip, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	mov	r5, r3
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	lsls	r2, r3, #30
│ │ │ │ -	bne.n	582d30 <spr_noaccess@@Base+0x2cb60>
│ │ │ │ +	bne.n	582d38 <spr_noaccess@@Base+0x2cb68>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #26
│ │ │ │ -	bmi.n	582d44 <spr_noaccess@@Base+0x2cb74>
│ │ │ │ +	bmi.n	582d4c <spr_noaccess@@Base+0x2cb7c>
│ │ │ │  	ldr.w	r3, [ip, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, ip
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	b.w	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582e58 <spr_noaccess@@Base+0x2cc88>
│ │ │ │ +	beq.w	582e60 <spr_noaccess@@Base+0x2cc90>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r7, r0
│ │ │ │ -	cbz	r3, 582d5e <spr_noaccess@@Base+0x2cb8e>
│ │ │ │ +	cbz	r3, 582d66 <spr_noaccess@@Base+0x2cb96>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #48	@ 0x30
│ │ │ │ -	bne.n	582e3c <spr_noaccess@@Base+0x2cc6c>
│ │ │ │ +	bne.n	582e44 <spr_noaccess@@Base+0x2cc74>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [r7, #84]	@ 0x54
│ │ │ │  	mov	r8, r0
│ │ │ │  	sxth	r2, r3
│ │ │ │  	ubfx	r3, r3, #16, #5
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	582e50 <spr_noaccess@@Base+0x2cc80>
│ │ │ │ -	ldr	r1, [pc, #404]	@ (582f08 <spr_noaccess@@Base+0x2cd38>)
│ │ │ │ +	beq.n	582e58 <spr_noaccess@@Base+0x2cc88>
│ │ │ │ +	ldr	r1, [pc, #404]	@ (582f10 <spr_noaccess@@Base+0x2cd40>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr.w	r1, [r1, r3, lsl #2]
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.w	582ef2 <spr_noaccess@@Base+0x2cd22>
│ │ │ │ +	beq.w	582efa <spr_noaccess@@Base+0x2cd2a>
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #368]	@ (582ef8 <spr_noaccess@@Base+0x2cd28>)
│ │ │ │ +	ldr	r3, [pc, #368]	@ (582f00 <spr_noaccess@@Base+0x2cd30>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldrb.w	r4, [r7, #91]	@ 0x5b
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	mov	r9, r2
│ │ │ │  	mov	sl, r0
│ │ │ │  	ldr	r1, [r2, r3]
│ │ │ │  	ldr	r3, [r7, #104]	@ 0x68
│ │ │ │  	ldr	r2, [r7, #96]	@ 0x60
│ │ │ │  	add	r1, r8
│ │ │ │  	orr.w	r3, r3, #3
│ │ │ │  	cmp	r4, #0
│ │ │ │ -	bne.n	582e66 <spr_noaccess@@Base+0x2cc96>
│ │ │ │ +	bne.n	582e6e <spr_noaccess@@Base+0x2cc9e>
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	mov	r6, r4
│ │ │ │  	bl	4d6134 <tcg_gen_qemu_ld_i64_chk@@Base>
│ │ │ │ -	ldr	r3, [pc, #344]	@ (582f0c <spr_noaccess@@Base+0x2cd3c>)
│ │ │ │ +	ldr	r3, [pc, #344]	@ (582f14 <spr_noaccess@@Base+0x2cd44>)
│ │ │ │  	mov	r0, sl
│ │ │ │  	ldr	r4, [r5, r3]
│ │ │ │  	ldr	r3, [r7, #84]	@ 0x54
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │ @@ -1260552,15 +1260557,15 @@
│ │ │ │  	add.w	r2, r3, #41472	@ 0xa200
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	movs	r2, #8
│ │ │ │  	mov	r1, r8
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #268]	@ (582efc <spr_noaccess@@Base+0x2cd2c>)
│ │ │ │ +	ldr	r3, [pc, #268]	@ (582f04 <spr_noaccess@@Base+0x2cd34>)
│ │ │ │  	mov	r0, sl
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [r9, r3]
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │  	ldr	r3, [r7, #104]	@ 0x68
│ │ │ │  	add	r1, r8
│ │ │ │ @@ -1260582,34 +1260587,34 @@
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	add.w	r2, r3, #41472	@ 0xa200
│ │ │ │  	adds	r2, #176	@ 0xb0
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │  	b.w	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #208]	@ (582f10 <spr_noaccess@@Base+0x2cd40>)
│ │ │ │ +	ldr	r3, [pc, #208]	@ (582f18 <spr_noaccess@@Base+0x2cd48>)
│ │ │ │  	movs	r1, #48	@ 0x30
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #48	@ 0x30
│ │ │ │  	str	r3, [r4, #100]	@ 0x64
│ │ │ │ -	b.n	582d5e <spr_noaccess@@Base+0x2cb8e>
│ │ │ │ +	b.n	582d66 <spr_noaccess@@Base+0x2cb96>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	582d82 <spr_noaccess@@Base+0x2cbb2>
│ │ │ │ +	b.n	582d8a <spr_noaccess@@Base+0x2cbba>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │  	add	sp, #16
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, lr}
│ │ │ │ -	b.w	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	b.w	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	movs	r6, #0
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │  	bl	4d6134 <tcg_gen_qemu_ld_i64_chk@@Base>
│ │ │ │ -	ldr	r3, [pc, #156]	@ (582f0c <spr_noaccess@@Base+0x2cd3c>)
│ │ │ │ +	ldr	r3, [pc, #156]	@ (582f14 <spr_noaccess@@Base+0x2cd44>)
│ │ │ │  	mov	r0, sl
│ │ │ │  	ldr	r4, [r5, r3]
│ │ │ │  	ldr	r3, [r7, #84]	@ 0x54
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	ubfx	r3, r3, #21, #5
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │ @@ -1260624,15 +1260629,15 @@
│ │ │ │  	add.w	r2, r3, #41472	@ 0xa200
│ │ │ │  	adds	r2, #176	@ 0xb0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	movs	r2, #8
│ │ │ │  	mov	r1, r8
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #84]	@ (582f00 <spr_noaccess@@Base+0x2cd30>)
│ │ │ │ +	ldr	r3, [pc, #84]	@ (582f08 <spr_noaccess@@Base+0x2cd38>)
│ │ │ │  	mov	r0, sl
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r1, [r9, r3]
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │  	ldr	r3, [r7, #104]	@ 0x68
│ │ │ │  	add	r1, r8
│ │ │ │ @@ -1260651,57 +1260656,57 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	ldr	r3, [sp, #12]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	add.w	r2, r3, #41472	@ 0xa200
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │ -	b.n	582e32 <spr_noaccess@@Base+0x2cc62>
│ │ │ │ +	b.n	582e3a <spr_noaccess@@Base+0x2cc6a>
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	582d82 <spr_noaccess@@Base+0x2cbb2>
│ │ │ │ -	revsh	r4, r5
│ │ │ │ +	b.n	582d8a <spr_noaccess@@Base+0x2cbba>
│ │ │ │ +	revsh	r4, r4
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	hlt	0x000c
│ │ │ │ +	hlt	0x0004
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	cbnz	r6, 582f36 <spr_noaccess@@Base+0x2cd66>
│ │ │ │ +	cbnz	r6, 582f3c <spr_noaccess@@Base+0x2cd6c>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrb	r6, [r5, #16]
│ │ │ │ +	ldrb	r6, [r4, #16]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	cmn	r6, r3
│ │ │ │ +	cmn	r6, r2
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	tst	r0, r2
│ │ │ │ +	tst	r0, r1
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #3976]	@ 0xf88
│ │ │ │  	mov	r5, r0
│ │ │ │ -	ldr.w	r0, [pc, #2972]	@ 583ac4 <spr_noaccess@@Base+0x2d8f4>
│ │ │ │ -	ldr.w	r3, [pc, #2972]	@ 583ac8 <spr_noaccess@@Base+0x2d8f8>
│ │ │ │ +	ldr.w	r0, [pc, #2972]	@ 583acc <spr_noaccess@@Base+0x2d8fc>
│ │ │ │ +	ldr.w	r3, [pc, #2972]	@ 583ad0 <spr_noaccess@@Base+0x2d900>
│ │ │ │  	sub	sp, #84	@ 0x54
│ │ │ │  	add	r0, pc
│ │ │ │  	mov	r4, r1
│ │ │ │  	add	r6, sp, #40	@ 0x28
│ │ │ │ -	ldr.w	r7, [pc, #2964]	@ 583acc <spr_noaccess@@Base+0x2d8fc>
│ │ │ │ +	ldr.w	r7, [pc, #2964]	@ 583ad4 <spr_noaccess@@Base+0x2d904>
│ │ │ │  	movs	r2, #32
│ │ │ │  	movs	r1, #0
│ │ │ │  	ldr	r3, [r0, r3]
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r7, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	str	r3, [sp, #76]	@ 0x4c
│ │ │ │  	mov.w	r3, #0
│ │ │ │  	blx	25af9c <memset@plt+0x4>
│ │ │ │  	lsrs	r3, r4, #26
│ │ │ │  	mov	fp, r7
│ │ │ │  	subs	r3, #1
│ │ │ │  	cmp	r3, #62	@ 0x3e
│ │ │ │ -	bhi.n	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bhi.n	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	tbh	[pc, r3, lsl #1]
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │  	lsls	r1, r0, #1
│ │ │ │  	lsls	r1, r5, #16
│ │ │ │  	lsls	r6, r3, #15
│ │ │ │  	lsls	r2, r1, #15
│ │ │ │  	lsls	r3, r6, #14
│ │ │ │ @@ -1260757,73 +1260762,73 @@
│ │ │ │  	lsls	r1, r0, #1
│ │ │ │  	lsls	r3, r5, #6
│ │ │ │  	lsls	r3, r2, #6
│ │ │ │  	lsls	r0, r7, #5
│ │ │ │  	lsls	r1, r0, #4
│ │ │ │  	lsls	r3, r1, #3
│ │ │ │  	lsls	r6, r1, #5
│ │ │ │ -	lsls	r1, r0, #2
│ │ │ │ +	lsls	r2, r0, #2
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	movs	r0, #0
│ │ │ │ -	ldr.w	r2, [pc, #2796]	@ 583ad0 <spr_noaccess@@Base+0x2d900>
│ │ │ │ -	ldr.w	r3, [pc, #2784]	@ 583ac8 <spr_noaccess@@Base+0x2d8f8>
│ │ │ │ +	ldr.w	r2, [pc, #2796]	@ 583ad8 <spr_noaccess@@Base+0x2d908>
│ │ │ │ +	ldr.w	r3, [pc, #2784]	@ 583ad0 <spr_noaccess@@Base+0x2d900>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	ldr	r2, [r3, #0]
│ │ │ │  	ldr	r3, [sp, #76]	@ 0x4c
│ │ │ │  	eors	r2, r3
│ │ │ │  	mov.w	r3, #0
│ │ │ │ -	bne.w	5886de <spr_noaccess@@Base+0x3250e>
│ │ │ │ +	bne.w	5886da <spr_noaccess@@Base+0x3250a>
│ │ │ │  	add	sp, #84	@ 0x54
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	sbfx	r2, r4, #1, #10
│ │ │ │  	ubfx	r3, r4, #24, #2
│ │ │ │ -	ubfx	r1, r4, #23, #1
│ │ │ │ -	ubfx	r7, r4, #11, #5
│ │ │ │ -	and.w	lr, r4, #1
│ │ │ │ +	ubfx	r1, r4, #11, #5
│ │ │ │ +	ubfx	lr, r4, #23, #1
│ │ │ │ +	and.w	r7, r4, #1
│ │ │ │  	ubfx	r0, r4, #16, #5
│ │ │ │  	lsls	r2, r2, #2
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ubfx	r4, r4, #21, #2
│ │ │ │  	cmp	r3, #2
│ │ │ │ -	beq.w	587c06 <spr_noaccess@@Base+0x31a36>
│ │ │ │ +	beq.w	587c00 <spr_noaccess@@Base+0x31a30>
│ │ │ │  	cmp	r3, #3
│ │ │ │ -	beq.w	587ace <spr_noaccess@@Base+0x318fe>
│ │ │ │ +	beq.w	587ac2 <spr_noaccess@@Base+0x318f2>
│ │ │ │  	cmp	r3, #1
│ │ │ │ -	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ -	str	r2, [sp, #64]	@ 0x40
│ │ │ │  	str	r0, [sp, #48]	@ 0x30
│ │ │ │ -	strb.w	r1, [sp, #40]	@ 0x28
│ │ │ │ -	beq.w	587bee <spr_noaccess@@Base+0x31a1e>
│ │ │ │ +	str	r2, [sp, #64]	@ 0x40
│ │ │ │ +	str	r1, [sp, #56]	@ 0x38
│ │ │ │ +	beq.w	587be4 <spr_noaccess@@Base+0x31a14>
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	mov	r2, r3
│ │ │ │ -	strb.w	lr, [sp, #68]	@ 0x44
│ │ │ │ -	strd	r7, ip, [sp, #56]	@ 0x38
│ │ │ │ -	bl	581aac <spr_noaccess@@Base+0x2b8dc>
│ │ │ │ -	b.n	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	str.w	ip, [sp, #60]	@ 0x3c
│ │ │ │ +	strb.w	r7, [sp, #68]	@ 0x44
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	strb.w	lr, [sp, #40]	@ 0x28
│ │ │ │ +	bl	581ab4 <spr_noaccess@@Base+0x2b8e4>
│ │ │ │ +	b.n	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ubfx	r3, r4, #1, #5
│ │ │ │  	cmp	r3, #31
│ │ │ │ -	bhi.n	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 583074 <spr_noaccess@@Base+0x2cea4>)
│ │ │ │ +	bhi.n	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 58307c <spr_noaccess@@Base+0x2ceac>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	nop
│ │ │ │ -	movs	r0, #251	@ 0xfb
│ │ │ │ +	movs	r0, #249	@ 0xf9
│ │ │ │  	movs	r0, r0
│ │ │ │  	vminnm.f32	<illegal reg q15.5>, <illegal reg q14.5>, <illegal reg q15.5>
│ │ │ │  	subs	r3, r4, #6
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r0, #19
│ │ │ │ +	movs	r0, #17
│ │ │ │  	movs	r0, r0
│ │ │ │  	subs	r3, r0, r2
│ │ │ │  	movs	r0, r0
│ │ │ │  	vminnm.f32	<illegal reg q15.5>, <illegal reg q14.5>, <illegal reg q15.5>
│ │ │ │  	adds	r1, r3, r7
│ │ │ │  	movs	r0, r0
│ │ │ │  	adds	r1, r7, r4
│ │ │ │ @@ -1260838,15 +1260843,15 @@
│ │ │ │  	vminnm.f32	<illegal reg q15.5>, <illegal reg q14.5>, <illegal reg q15.5>
│ │ │ │  	asrs	r1, r2, #31
│ │ │ │  	movs	r0, r0
│ │ │ │  	asrs	r7, r5, #28
│ │ │ │  	movs	r0, r0
│ │ │ │  	vminnm.f32	<illegal reg q15.5>, <illegal reg q14.5>, <illegal reg q15.5>
│ │ │ │  	vminnm.f32	<illegal reg q15.5>, <illegal reg q14.5>, <illegal reg q15.5>
│ │ │ │ -	movs	r1, #41	@ 0x29
│ │ │ │ +	movs	r1, #37	@ 0x25
│ │ │ │  	movs	r0, r0
│ │ │ │  	vminnm.f32	<illegal reg q15.5>, <illegal reg q14.5>, <illegal reg q15.5>
│ │ │ │  	asrs	r5, r0, #28
│ │ │ │  	movs	r0, r0
│ │ │ │  	adds	r1, r2, #0
│ │ │ │  	movs	r0, r0
│ │ │ │  	subs	r3, r5, r7
│ │ │ │ @@ -1260866,131 +1260871,131 @@
│ │ │ │  	movs	r0, r0
│ │ │ │  	subs	r1, r7, #7
│ │ │ │  	movs	r0, r0
│ │ │ │  	subs	r5, r7, r3
│ │ │ │  	movs	r0, r0
│ │ │ │  	and.w	r3, r4, #3
│ │ │ │  	cmp	r3, #2
│ │ │ │ -	beq.w	587a2c <spr_noaccess@@Base+0x3185c>
│ │ │ │ +	beq.w	587a20 <spr_noaccess@@Base+0x31850>
│ │ │ │  	cmp	r3, #3
│ │ │ │ -	beq.w	587a00 <spr_noaccess@@Base+0x31830>
│ │ │ │ +	beq.w	5879f4 <spr_noaccess@@Base+0x31824>
│ │ │ │  	cmp	r3, #1
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	sbfx	r3, r4, #4, #12
│ │ │ │  	lsls	r6, r4, #2
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	and.w	r6, r6, #32
│ │ │ │  	lsls	r0, r3, #4
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	orrs	r6, r2
│ │ │ │  	and.w	r3, r3, #524288	@ 0x80000
│ │ │ │  	lsls	r4, r4, #29
│ │ │ │ -	bmi.w	587e1e <spr_noaccess@@Base+0x31c4e>
│ │ │ │ +	bmi.w	587e1a <spr_noaccess@@Base+0x31c4a>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	cmp	r6, #31
│ │ │ │ -	bhi.w	588056 <spr_noaccess@@Base+0x31e86>
│ │ │ │ +	bhi.w	588052 <spr_noaccess@@Base+0x31e82>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	58896e <spr_noaccess@@Base+0x3279e>
│ │ │ │ +	beq.w	58896a <spr_noaccess@@Base+0x3279a>
│ │ │ │  	str	r1, [sp, #28]
│ │ │ │  	movs	r4, #0
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r1, [sp, #28]
│ │ │ │  	mov	r2, r0
│ │ │ │  	mov	r3, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │ -	bl	577574 <spr_noaccess@@Base+0x213a4>
│ │ │ │ +	bl	57757c <spr_noaccess@@Base+0x213ac>
│ │ │ │  	movs	r0, #1
│ │ │ │ -	b.n	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	b.n	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ubfx	r3, r4, #4, #2
│ │ │ │  	cmp	r3, #2
│ │ │ │ -	beq.w	587c28 <spr_noaccess@@Base+0x31a58>
│ │ │ │ +	beq.w	587c24 <spr_noaccess@@Base+0x31a54>
│ │ │ │  	cmp	r3, #3
│ │ │ │ -	beq.w	587b80 <spr_noaccess@@Base+0x319b0>
│ │ │ │ +	beq.w	587b76 <spr_noaccess@@Base+0x319a6>
│ │ │ │  	cmp	r3, #1
│ │ │ │ -	beq.w	587b24 <spr_noaccess@@Base+0x31954>
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ +	beq.w	587b1a <spr_noaccess@@Base+0x3194a>
│ │ │ │  	lsls	r1, r4, #5
│ │ │ │ -	and.w	r3, r3, #32
│ │ │ │ -	orrs	r3, r2
│ │ │ │ -	and.w	r1, r1, #32
│ │ │ │ +	lsls	r3, r4, #4
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r0, r4, #16, #5
│ │ │ │ +	and.w	r1, r1, #32
│ │ │ │ +	ubfx	r0, r4, #11, #5
│ │ │ │  	orrs	r2, r1
│ │ │ │ +	and.w	r3, r3, #32
│ │ │ │  	lsls	r1, r4, #3
│ │ │ │ +	orrs	r3, r0
│ │ │ │  	and.w	r1, r1, #32
│ │ │ │ +	ubfx	r0, r4, #16, #5
│ │ │ │  	and.w	r4, r4, #1992	@ 0x7c8
│ │ │ │  	orrs	r1, r0
│ │ │ │  	cmp.w	r4, #896	@ 0x380
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │  	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │  	str	r1, [sp, #44]	@ 0x2c
│ │ │ │ -	beq.w	58b564 <spr_noaccess@@Base+0x35394>
│ │ │ │ -	bhi.w	587cdc <spr_noaccess@@Base+0x31b0c>
│ │ │ │ +	beq.w	58b560 <spr_noaccess@@Base+0x35390>
│ │ │ │ +	bhi.w	587cd8 <spr_noaccess@@Base+0x31b08>
│ │ │ │  	cmp.w	r4, #328	@ 0x148
│ │ │ │ -	beq.w	58b11a <spr_noaccess@@Base+0x34f4a>
│ │ │ │ -	bhi.w	587eba <spr_noaccess@@Base+0x31cea>
│ │ │ │ +	beq.w	58b116 <spr_noaccess@@Base+0x34f46>
│ │ │ │ +	bhi.w	587eb6 <spr_noaccess@@Base+0x31ce6>
│ │ │ │  	cmp	r4, #136	@ 0x88
│ │ │ │ -	beq.w	58a21c <spr_noaccess@@Base+0x3404c>
│ │ │ │ -	bhi.w	5884d0 <spr_noaccess@@Base+0x32300>
│ │ │ │ +	beq.w	58a218 <spr_noaccess@@Base+0x34048>
│ │ │ │ +	bhi.w	5884cc <spr_noaccess@@Base+0x322fc>
│ │ │ │  	cmp	r4, #64	@ 0x40
│ │ │ │ -	beq.w	58ac70 <spr_noaccess@@Base+0x34aa0>
│ │ │ │ -	bhi.w	589b98 <spr_noaccess@@Base+0x339c8>
│ │ │ │ +	beq.w	58ac6c <spr_noaccess@@Base+0x34a9c>
│ │ │ │ +	bhi.w	589b94 <spr_noaccess@@Base+0x339c4>
│ │ │ │  	cmp	r4, #0
│ │ │ │ -	beq.w	58ac54 <spr_noaccess@@Base+0x34a84>
│ │ │ │ +	beq.w	58ac50 <spr_noaccess@@Base+0x34a80>
│ │ │ │  	ldr.w	r0, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r0, #25
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r0, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	beq.w	58ce64 <spr_noaccess@@Base+0x36c94>
│ │ │ │ -	ldr.w	r4, [pc, #2280]	@ 583ad4 <spr_noaccess@@Base+0x2d904>
│ │ │ │ +	beq.w	58ce68 <spr_noaccess@@Base+0x36c98>
│ │ │ │ +	ldr.w	r4, [pc, #2280]	@ 583adc <spr_noaccess@@Base+0x2d90c>
│ │ │ │  	mov	r0, r2
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	5638e0 <spr_noaccess@@Base+0xd710>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5638ec <spr_noaccess@@Base+0xd71c>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	and.w	r3, r4, #3
│ │ │ │  	cmp	r3, #3
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	lsls	r3, r4, #16
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │  	mov	r1, r6
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	mov	r0, r5
│ │ │ │  	asrs	r2, r3, #19
│ │ │ │  	lsls	r7, r4, #29
│ │ │ │  	mov.w	r3, r3, asr #31
│ │ │ │  	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │  	str	r3, [sp, #52]	@ 0x34
│ │ │ │ -	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ -	bmi.w	587d32 <spr_noaccess@@Base+0x31b62>
│ │ │ │ -	bl	5823c4 <spr_noaccess@@Base+0x2c1f4>
│ │ │ │ -	b.n	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	bmi.w	587d2e <spr_noaccess@@Base+0x31b5e>
│ │ │ │ +	bl	5823cc <spr_noaccess@@Base+0x2c1fc>
│ │ │ │ +	b.n	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	sxth	r0, r4
│ │ │ │  	movs	r6, #0
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r3, r0
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	mov	r0, r5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	strd	r6, r6, [sp]
│ │ │ │ -	bl	573b18 <spr_noaccess@@Base+0x1d948>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	573b20 <spr_noaccess@@Base+0x1d950>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ubfx	r3, r4, #3, #3
│ │ │ │  	cmp	r3, #7
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 583264 <spr_noaccess@@Base+0x2d094>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 58326c <spr_noaccess@@Base+0x2d09c>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │  	nop
│ │ │ │  	lsrs	r1, r0, #15
│ │ │ │  	movs	r0, r0
│ │ │ │  	ldc2l	15, cr15, [sp, #-1020]!	@ 0xfffffc04
│ │ │ │ @@ -1261004,331 +1261009,331 @@
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsrs	r1, r0, #8
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsrs	r1, r7, #6
│ │ │ │  	movs	r0, r0
│ │ │ │  	and.w	r3, r4, #3
│ │ │ │  	cmp	r3, #3
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	lsls	r3, r4, #16
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │  	mov	r1, r6
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	mov	r0, r5
│ │ │ │  	asrs	r2, r3, #19
│ │ │ │  	asrs	r3, r3, #31
│ │ │ │  	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	str	r3, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	lsls	r2, r4, #29
│ │ │ │ -	bmi.w	587d2a <spr_noaccess@@Base+0x31b5a>
│ │ │ │ -	bl	582090 <spr_noaccess@@Base+0x2bec0>
│ │ │ │ -	b.n	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bmi.w	587d26 <spr_noaccess@@Base+0x31b56>
│ │ │ │ +	bl	582098 <spr_noaccess@@Base+0x2bec8>
│ │ │ │ +	b.n	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	sbfx	r0, r4, #2, #14
│ │ │ │  	and.w	r3, r4, #3
│ │ │ │ -	ubfx	r6, r4, #21, #5
│ │ │ │ +	ubfx	r6, r4, #16, #5
│ │ │ │  	cmp	r3, #2
│ │ │ │  	mov.w	r0, r0, lsl #2
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	beq.w	5878da <spr_noaccess@@Base+0x3170a>
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	beq.w	5878d0 <spr_noaccess@@Base+0x31700>
│ │ │ │  	cmp	r3, #3
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	mov	r2, r4
│ │ │ │ +	mov	r1, r4
│ │ │ │  	mov	r3, r0
│ │ │ │  	movs	r4, #0
│ │ │ │ -	mov	r1, r6
│ │ │ │ +	mov	r2, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	5758e8 <spr_noaccess@@Base+0x1f718>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5758f0 <spr_noaccess@@Base+0x1f720>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	sxth	r0, r4
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr.w	r2, [r5, #136]	@ 0x88
│ │ │ │  	movs	r1, #0
│ │ │ │  	lsls	r3, r2, #15
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r3, r0
│ │ │ │  	strd	r2, r1, [sp, #4]
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	bl	57fb7c <spr_noaccess@@Base+0x299ac>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57fb84 <spr_noaccess@@Base+0x299b4>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	sxth	r0, r4
│ │ │ │  	movs	r6, #0
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr.w	r2, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r2, r2, #15
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r3, r0
│ │ │ │  	strd	r2, r6, [sp, #4]
│ │ │ │  	mov	r0, r5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │ -	bl	57fb7c <spr_noaccess@@Base+0x299ac>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57fb84 <spr_noaccess@@Base+0x299b4>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	sxth	r0, r4
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr.w	r2, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r1, r2, #15
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r6, #1
│ │ │ │  	mov	r3, r0
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r6, r6, [sp, #4]
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │ -	bl	57fb7c <spr_noaccess@@Base+0x299ac>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57fb84 <spr_noaccess@@Base+0x299b4>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	sxth	r0, r4
│ │ │ │  	movs	r6, #0
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr.w	r2, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r7, r2, #15
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r3, r0
│ │ │ │  	strd	r2, r2, [sp, #4]
│ │ │ │  	mov	r0, r5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │ -	bl	57fb7c <spr_noaccess@@Base+0x299ac>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57fb84 <spr_noaccess@@Base+0x299b4>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	sxth	r0, r4
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr.w	r1, [r5, #136]	@ 0x88
│ │ │ │  	movs	r2, #0
│ │ │ │  	lsls	r3, r1, #15
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r1, #1
│ │ │ │  	mov	r3, r0
│ │ │ │  	strd	r2, r2, [sp, #4]
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │ -	bl	57fb7c <spr_noaccess@@Base+0x299ac>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57fb84 <spr_noaccess@@Base+0x299b4>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	sxth	r0, r4
│ │ │ │  	movs	r6, #0
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr.w	r2, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r2, r2, #15
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	mov	r3, r0
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r6, r6, [sp, #4]
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │ -	bl	57fb7c <spr_noaccess@@Base+0x299ac>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57fb84 <spr_noaccess@@Base+0x299b4>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	sxth	r0, r4
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr.w	r2, [r5, #136]	@ 0x88
│ │ │ │  	movs	r1, #0
│ │ │ │  	lsls	r6, r2, #15
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r6, #1
│ │ │ │  	mov	r3, r0
│ │ │ │  	strd	r1, r6, [sp, #4]
│ │ │ │  	mov	r0, r5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │ -	bl	57fb7c <spr_noaccess@@Base+0x299ac>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57fb84 <spr_noaccess@@Base+0x299b4>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	sxth	r0, r4
│ │ │ │  	movs	r6, #0
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr.w	r2, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r7, r2, #15
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r3, r0
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	mov	r0, r5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	strd	r6, r6, [sp]
│ │ │ │ -	bl	57fb7c <spr_noaccess@@Base+0x299ac>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57fb84 <spr_noaccess@@Base+0x299b4>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	sxth	r2, r4
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	asrs	r5, r2, #31
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	str	r3, [sp, #16]
│ │ │ │  	strd	r3, r3, [sp, #8]
│ │ │ │  	str	r5, [sp, #4]
│ │ │ │ -	bl	57837c <spr_noaccess@@Base+0x221ac>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	578384 <spr_noaccess@@Base+0x221b4>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	sxth	r0, r4
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r3, r0
│ │ │ │  	movs	r1, #0
│ │ │ │  	strd	r2, r2, [sp, #4]
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │ -	bl	573b18 <spr_noaccess@@Base+0x1d948>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	573b20 <spr_noaccess@@Base+0x1d950>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	sxth	r3, r4
│ │ │ │  	movs	r1, #9
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r2, r1, [sp, #12]
│ │ │ │  	asrs	r5, r3, #31
│ │ │ │  	movs	r2, #1
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	str	r5, [sp, #4]
│ │ │ │ -	bl	57837c <spr_noaccess@@Base+0x221ac>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	578384 <spr_noaccess@@Base+0x221b4>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	sxth	r0, r4
│ │ │ │  	movs	r6, #0
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	movs	r2, #9
│ │ │ │  	mov	r3, r0
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	mov	r0, r5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	strd	r6, r6, [sp]
│ │ │ │ -	bl	573b18 <spr_noaccess@@Base+0x1d948>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	573b20 <spr_noaccess@@Base+0x1d950>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	sxth	r3, r4
│ │ │ │  	movs	r2, #1
│ │ │ │  	movs	r1, #0
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r1, r2, [sp, #12]
│ │ │ │  	asrs	r5, r3, #31
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	str	r5, [sp, #4]
│ │ │ │ -	bl	57837c <spr_noaccess@@Base+0x221ac>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ubfx	r1, r4, #21, #5
│ │ │ │ +	bl	578384 <spr_noaccess@@Base+0x221b4>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ubfx	r0, r4, #16, #5
│ │ │ │  	uxth	r2, r4
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	cmp	r1, r4
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	cmp	r0, r4
│ │ │ │  	it	eq
│ │ │ │  	cmpeq	r2, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr.w	r3, [pc, #1480]	@ 583ad8 <spr_noaccess@@Base+0x2d908>
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr.w	r3, [pc, #1480]	@ 583ae0 <spr_noaccess@@Base+0x2d910>
│ │ │ │  	add	r3, pc
│ │ │ │ -	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │ -	ldr.w	r0, [r3, r4, lsl #2]
│ │ │ │ +	ldr.w	r1, [r3, r4, lsl #2]
│ │ │ │ +	ldr.w	r0, [r3, r0, lsl #2]
│ │ │ │  	bl	4ca700 <tcg_gen_ori_i32@@Base>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #132]	@ 0x84
│ │ │ │  	lsls	r6, r3, #6
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	sxth	r0, r4
│ │ │ │  	movs	r6, #1
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	mov	r3, r0
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r6, r6, [sp]
│ │ │ │ -	bl	581888 <spr_noaccess@@Base+0x2b6b8>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	581890 <spr_noaccess@@Base+0x2b6c0>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ubfx	r3, r4, #1, #5
│ │ │ │  	cmp	r3, #2
│ │ │ │ -	beq.w	5879c8 <spr_noaccess@@Base+0x317f8>
│ │ │ │ +	beq.w	5879bc <spr_noaccess@@Base+0x317ec>
│ │ │ │  	cmp	r3, #18
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	and.w	r4, r4, #1984	@ 0x7c0
│ │ │ │  	cmp.w	r4, #256	@ 0x100
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	558b50 <spr_noaccess@@Base+0x2980>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr.w	r3, [pc, #1388]	@ 583adc <spr_noaccess@@Base+0x2d90c>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr.w	r3, [pc, #1388]	@ 583ae4 <spr_noaccess@@Base+0x2d914>
│ │ │ │  	ubfx	r0, r4, #21, #5
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	lsls	r2, r4, #16
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, r0, lsl #2]
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	beq.w	5878d0 <spr_noaccess@@Base+0x31700>
│ │ │ │ +	beq.w	5878c6 <spr_noaccess@@Base+0x316f6>
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr.w	r3, [pc, #1356]	@ 583ae0 <spr_noaccess@@Base+0x2d910>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr.w	r3, [pc, #1356]	@ 583ae8 <spr_noaccess@@Base+0x2d918>
│ │ │ │  	ubfx	r0, r4, #21, #5
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	sxth	r2, r4
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, r0, lsl #2]
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	beq.w	5878c6 <spr_noaccess@@Base+0x316f6>
│ │ │ │ +	beq.w	5878bc <spr_noaccess@@Base+0x316ec>
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	sxth	r0, r4
│ │ │ │  	movs	r6, #0
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r3, r0
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	mov	r0, r5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	strd	r6, r6, [sp]
│ │ │ │ -	bl	573b18 <spr_noaccess@@Base+0x1d948>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	573b20 <spr_noaccess@@Base+0x1d950>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │  	uxth	r3, r4
│ │ │ │  	str	r3, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r3, r4, #21, #1
│ │ │ │ -	strb.w	r3, [sp, #44]	@ 0x2c
│ │ │ │  	ubfx	r3, r4, #23, #3
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ +	ubfx	r4, r4, #21, #1
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ -	bl	57cf6c <spr_noaccess@@Base+0x26d9c>
│ │ │ │ -	b.n	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	strb.w	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	57cf74 <spr_noaccess@@Base+0x26da4>
│ │ │ │ +	b.n	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #132]	@ 0x84
│ │ │ │  	lsls	r3, r3, #6
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	sxth	r0, r4
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	movs	r1, #0
│ │ │ │  	mov	r3, r0
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r2, r1, [sp]
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │ -	bl	581888 <spr_noaccess@@Base+0x2b6b8>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr.w	r6, [pc, #1212]	@ 583ae4 <spr_noaccess@@Base+0x2d914>
│ │ │ │ +	bl	581890 <spr_noaccess@@Base+0x2b6c0>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr.w	r6, [pc, #1212]	@ 583aec <spr_noaccess@@Base+0x2d91c>
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │  	sxth	r0, r4
│ │ │ │  	add	r6, pc
│ │ │ │  	ldr.w	r2, [r6, r2, lsl #2]
│ │ │ │  	ldr.w	r3, [r6, r3, lsl #2]
│ │ │ │  	mov	r9, r2
│ │ │ │ @@ -1261344,15 +1261349,15 @@
│ │ │ │  	bl	4cb00c <tcg_gen_setcond_i32@@Base>
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r1, r8
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4ca4f8 <tcg_gen_sub_i32@@Base>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #12
│ │ │ │ -	bpl.n	583696 <spr_noaccess@@Base+0x2d4c6>
│ │ │ │ +	bpl.n	58369e <spr_noaccess@@Base+0x2d4ce>
│ │ │ │  	ldr.w	r5, [r6, #180]	@ 0xb4
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r2, r8
│ │ │ │  	mov	r6, r0
│ │ │ │  	mov	r1, r7
│ │ │ │  	bl	4cb970 <tcg_gen_eqv_i32@@Base>
│ │ │ │  	mov	r2, r4
│ │ │ │ @@ -1261361,62 +1261366,62 @@
│ │ │ │  	bl	4ca7a8 <tcg_gen_xor_i32@@Base>
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	movs	r2, #32
│ │ │ │  	bl	4cbf04 <tcg_gen_extract_i32@@Base>
│ │ │ │  	cmp	r9, r4
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr.w	r3, [pc, #1088]	@ 583ae8 <spr_noaccess@@Base+0x2d918>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr.w	r3, [pc, #1088]	@ 583af0 <spr_noaccess@@Base+0x2d920>
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	ubfx	r0, r4, #21, #5
│ │ │ │  	sxth	r2, r4
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	ldr.w	r0, [r3, r0, lsl #2]
│ │ │ │  	bl	4cb324 <tcg_gen_muli_i32@@Base>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #132]	@ 0x84
│ │ │ │ -	lsrs	r6, r4, #21
│ │ │ │  	ubfx	r7, r4, #16, #5
│ │ │ │ +	lsrs	r6, r4, #21
│ │ │ │  	lsls	r1, r3, #6
│ │ │ │ -	bpl.w	58786c <spr_noaccess@@Base+0x3169c>
│ │ │ │ +	bpl.w	587864 <spr_noaccess@@Base+0x31694>
│ │ │ │  	sxth	r0, r4
│ │ │ │  	movs	r4, #1
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │  	mov	r3, r0
│ │ │ │  	movs	r4, #0
│ │ │ │  	mov	r2, r7
│ │ │ │  	and.w	r1, r6, #31
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	581888 <spr_noaccess@@Base+0x2b6b8>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	581890 <spr_noaccess@@Base+0x2b6c0>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #132]	@ 0x84
│ │ │ │  	lsls	r0, r3, #6
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	sxth	r0, r4
│ │ │ │  	movs	r6, #0
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	mov	r3, r0
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r6, r6, [sp]
│ │ │ │ -	bl	581888 <spr_noaccess@@Base+0x2b6b8>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	581890 <spr_noaccess@@Base+0x2b6c0>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ubfx	r3, r4, #1, #5
│ │ │ │  	cmp	r3, #31
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 583730 <spr_noaccess@@Base+0x2d560>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 583738 <spr_noaccess@@Base+0x2d568>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │  	nop
│ │ │ │  	asrs	r5, r0, #27
│ │ │ │  	movs	r0, r0
│ │ │ │  	asrs	r1, r1, #25
│ │ │ │ @@ -1261431,212 +1261436,212 @@
│ │ │ │  	movs	r0, r0
│ │ │ │  	asrs	r3, r5, #28
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsrs	r5, r2, #28
│ │ │ │  	movs	r0, r0
│ │ │ │  	pldw	[r1, #4095]	@ 0xfff
│ │ │ │  	pldw	[r1, #4095]	@ 0xfff
│ │ │ │ -	adds	r7, r1, #7
│ │ │ │ +	adds	r1, r1, #7
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r3, r3, #2
│ │ │ │ +	adds	r5, r7, #3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r7, r4, #1
│ │ │ │ +	adds	r7, r3, #1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r3, r6, #0
│ │ │ │ +	adds	r3, r5, #0
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r5, r0, #2
│ │ │ │ +	subs	r7, r7, #1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r1, r3, #6
│ │ │ │ +	adds	r3, r2, #6
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r1, r7, r3
│ │ │ │ +	subs	r5, r6, r3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r7, r2, r2
│ │ │ │ +	subs	r3, r2, r2
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r7, r4, r1
│ │ │ │ +	adds	r1, r5, r1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, r4, r0
│ │ │ │ +	adds	r7, r4, r0
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, r4, r2
│ │ │ │ +	adds	r7, r4, r2
│ │ │ │  	movs	r0, r0
│ │ │ │  	asrs	r5, r0, #31
│ │ │ │  	movs	r0, r0
│ │ │ │  	pldw	[r1, #4095]	@ 0xfff
│ │ │ │  	pldw	[r1, #4095]	@ 0xfff
│ │ │ │  	pldw	[r1, #4095]	@ 0xfff
│ │ │ │  	pldw	[r1, #4095]	@ 0xfff
│ │ │ │  	pldw	[r1, #4095]	@ 0xfff
│ │ │ │  	pldw	[r1, #4095]	@ 0xfff
│ │ │ │  	pldw	[r1, #4095]	@ 0xfff
│ │ │ │ -	subs	r3, r7, r7
│ │ │ │ +	subs	r3, r6, r7
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r7, r7, r6
│ │ │ │ +	subs	r7, r6, r6
│ │ │ │  	movs	r0, r0
│ │ │ │  	asrs	r7, r0, #30
│ │ │ │  	movs	r0, r0
│ │ │ │  	ubfx	r6, r4, #21, #5
│ │ │ │  	cmp	r6, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp	r6, #31
│ │ │ │ -	beq.w	587e52 <spr_noaccess@@Base+0x31c82>
│ │ │ │ +	beq.w	587e4e <spr_noaccess@@Base+0x31c7e>
│ │ │ │  	sxth	r0, r4
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #748]	@ (583ac0 <spr_noaccess@@Base+0x2d8f0>)
│ │ │ │ -	ldr	r3, [pc, #788]	@ (583aec <spr_noaccess@@Base+0x2d91c>)
│ │ │ │ +	ldr	r2, [pc, #748]	@ (583ac8 <spr_noaccess@@Base+0x2d8f8>)
│ │ │ │ +	ldr	r3, [pc, #788]	@ (583af4 <spr_noaccess@@Base+0x2d924>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	ldr	r1, [r1, r2]
│ │ │ │ -	ldr	r2, [pc, #780]	@ (583af0 <spr_noaccess@@Base+0x2d920>)
│ │ │ │ +	ldr	r2, [pc, #780]	@ (583af8 <spr_noaccess@@Base+0x2d928>)
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r0, r1
│ │ │ │  	add	r2, pc
│ │ │ │  	add	r5, r1
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │  	add	r3, r1
│ │ │ │  	str	r5, [sp, #4]
│ │ │ │  	ldr.w	r0, [r2, r4, lsl #2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r1, r0
│ │ │ │ -	ldr	r0, [pc, #760]	@ (583af4 <spr_noaccess@@Base+0x2d924>)
│ │ │ │ +	ldr	r0, [pc, #760]	@ (583afc <spr_noaccess@@Base+0x2d92c>)
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3108	@ 0xc24
│ │ │ │  	ldr.w	r0, [r0, #3108]	@ 0xc24
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	sxth	r3, r4
│ │ │ │  	movs	r6, #0
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	mov	r0, r5
│ │ │ │  	asrs	r4, r3, #31
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	strd	r4, r6, [sp, #4]
│ │ │ │ -	bl	5797ec <spr_noaccess@@Base+0x2361c>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5797f4 <spr_noaccess@@Base+0x23624>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	sxth	r3, r4
│ │ │ │  	movs	r6, #1
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	mov	r0, r5
│ │ │ │  	asrs	r4, r3, #31
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	strd	r4, r6, [sp, #4]
│ │ │ │ -	bl	5797ec <spr_noaccess@@Base+0x2361c>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5797f4 <spr_noaccess@@Base+0x23624>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │  	sxth	r3, r4
│ │ │ │  	str	r3, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r3, r4, #21, #1
│ │ │ │ -	strb.w	r3, [sp, #44]	@ 0x2c
│ │ │ │  	ubfx	r3, r4, #23, #3
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ +	ubfx	r4, r4, #21, #1
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ -	bl	57cf6c <spr_noaccess@@Base+0x26d9c>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	strb.w	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	57cf74 <spr_noaccess@@Base+0x26da4>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	sxth	r0, r4
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	movs	r1, #2
│ │ │ │  	mov	r3, r0
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r2, r1, [sp, #4]
│ │ │ │  	movs	r5, #0
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │ -	bl	573b18 <spr_noaccess@@Base+0x1d948>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	573b20 <spr_noaccess@@Base+0x1d950>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	sxth	r3, r4
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r1, #1
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r2, r2, [sp, #12]
│ │ │ │  	asrs	r5, r3, #31
│ │ │ │  	str	r1, [sp, #8]
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	strd	r3, r5, [sp]
│ │ │ │ -	bl	57837c <spr_noaccess@@Base+0x221ac>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	578384 <spr_noaccess@@Base+0x221b4>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	sxth	r0, r4
│ │ │ │  	movs	r6, #0
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	mov	r3, r0
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r6, r6, [sp, #4]
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │ -	bl	573b18 <spr_noaccess@@Base+0x1d948>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	573b20 <spr_noaccess@@Base+0x1d950>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	sxth	r3, r4
│ │ │ │  	movs	r1, #2
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r2, r1, [sp, #12]
│ │ │ │  	asrs	r5, r3, #31
│ │ │ │  	movs	r2, #1
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	str	r5, [sp, #4]
│ │ │ │ -	bl	57837c <spr_noaccess@@Base+0x221ac>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	578384 <spr_noaccess@@Base+0x221b4>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	sxth	r0, r4
│ │ │ │  	movs	r6, #0
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r3, r0
│ │ │ │  	strd	r2, r6, [sp, #4]
│ │ │ │  	mov	r0, r5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │ -	bl	573b18 <spr_noaccess@@Base+0x1d948>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	573b20 <spr_noaccess@@Base+0x1d950>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	sxth	r3, r4
│ │ │ │  	movs	r2, #1
│ │ │ │  	movs	r1, #2
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r1, [sp, #16]
│ │ │ │  	asrs	r5, r3, #31
│ │ │ │  	strd	r2, r2, [sp, #8]
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	str	r5, [sp, #4]
│ │ │ │ -	bl	57837c <spr_noaccess@@Base+0x221ac>
│ │ │ │ -	b.n	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	578384 <spr_noaccess@@Base+0x221b4>
│ │ │ │ +	b.n	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	sxth	r3, r4
│ │ │ │  	movs	r2, #1
│ │ │ │  	movs	r1, #0
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r1, [sp, #16]
│ │ │ │  	asrs	r5, r3, #31
│ │ │ │  	strd	r2, r2, [sp, #8]
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	str	r5, [sp, #4]
│ │ │ │ -	bl	57837c <spr_noaccess@@Base+0x221ac>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	578384 <spr_noaccess@@Base+0x221b4>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	uxth	r2, r4
│ │ │ │  	ubfx	r5, r4, #16, #5
│ │ │ │ -	ldr	r4, [pc, #396]	@ (583af8 <spr_noaccess@@Base+0x2d928>)
│ │ │ │ +	ldr	r4, [pc, #396]	@ (583b00 <spr_noaccess@@Base+0x2d930>)
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr.w	r1, [r4, r3, lsl #2]
│ │ │ │  	ldr.w	r0, [r4, r5, lsl #2]
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │  	movs	r0, #0
│ │ │ │  	ldr.w	r6, [r4, r5, lsl #2]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ @@ -1261671,123 +1261676,123 @@
│ │ │ │  	ldr.w	r1, [r4, #164]	@ 0xa4
│ │ │ │  	ldr.w	r0, [r4, #128]	@ 0x80
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ubfx	r1, r4, #21, #5
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ubfx	r0, r4, #16, #5
│ │ │ │  	uxth	r2, r4
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │  	cmp	r2, #0
│ │ │ │  	it	eq
│ │ │ │ -	cmpeq	r1, r4
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #252]	@ (583afc <spr_noaccess@@Base+0x2d92c>)
│ │ │ │ +	cmpeq	r0, r4
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #252]	@ (583b04 <spr_noaccess@@Base+0x2d934>)
│ │ │ │  	lsls	r2, r2, #16
│ │ │ │  	add	r3, pc
│ │ │ │ -	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │ -	ldr.w	r0, [r3, r4, lsl #2]
│ │ │ │ +	ldr.w	r1, [r3, r4, lsl #2]
│ │ │ │ +	ldr.w	r0, [r3, r0, lsl #2]
│ │ │ │  	bl	4ca7f4 <tcg_gen_xori_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ubfx	r1, r4, #21, #5
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ubfx	r0, r4, #16, #5
│ │ │ │  	uxth	r2, r4
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	cmp	r1, r4
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	cmp	r0, r4
│ │ │ │  	it	eq
│ │ │ │  	cmpeq	r2, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #216]	@ (583b00 <spr_noaccess@@Base+0x2d930>)
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #216]	@ (583b08 <spr_noaccess@@Base+0x2d938>)
│ │ │ │  	add	r3, pc
│ │ │ │ -	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │ -	ldr.w	r0, [r3, r4, lsl #2]
│ │ │ │ +	ldr.w	r1, [r3, r4, lsl #2]
│ │ │ │ +	ldr.w	r0, [r3, r0, lsl #2]
│ │ │ │  	bl	4ca7f4 <tcg_gen_xori_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ubfx	r1, r4, #21, #5
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ubfx	r0, r4, #16, #5
│ │ │ │  	uxth	r2, r4
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	cmp	r1, r4
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	cmp	r0, r4
│ │ │ │  	it	eq
│ │ │ │  	cmpeq	r2, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #180]	@ (583b04 <spr_noaccess@@Base+0x2d934>)
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #180]	@ (583b0c <spr_noaccess@@Base+0x2d93c>)
│ │ │ │  	lsls	r2, r2, #16
│ │ │ │  	add	r3, pc
│ │ │ │ -	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │ -	ldr.w	r0, [r3, r4, lsl #2]
│ │ │ │ +	ldr.w	r1, [r3, r4, lsl #2]
│ │ │ │ +	ldr.w	r0, [r3, r0, lsl #2]
│ │ │ │  	bl	4ca700 <tcg_gen_ori_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov.w	ip, r4, lsl #4
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	and.w	ip, ip, #32
│ │ │ │ -	and.w	r3, r4, #1
│ │ │ │ -	orr.w	ip, ip, r2
│ │ │ │ -	str	r3, [sp, #56]	@ 0x38
│ │ │ │ -	ubfx	r2, r4, #6, #5
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │ +	orr.w	ip, ip, r2
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #6, #5
│ │ │ │  	and.w	r3, r4, #32
│ │ │ │  	orrs	r2, r3
│ │ │ │  	ubfx	r3, r4, #2, #3
│ │ │ │ +	ubfx	r1, r4, #16, #5
│ │ │ │  	cmp	r3, #1
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ +	and.w	r4, r4, #1
│ │ │ │  	str.w	ip, [sp, #48]	@ 0x30
│ │ │ │  	str	r2, [sp, #52]	@ 0x34
│ │ │ │ -	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ -	beq.w	587b10 <spr_noaccess@@Base+0x31940>
│ │ │ │ +	str	r1, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r4, [sp, #56]	@ 0x38
│ │ │ │ +	beq.w	587b06 <spr_noaccess@@Base+0x31936>
│ │ │ │  	cmp	r3, #3
│ │ │ │ -	beq.w	587b04 <spr_noaccess@@Base+0x31934>
│ │ │ │ +	beq.w	587afa <spr_noaccess@@Base+0x3192a>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r3, #63	@ 0x3f
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	str.w	ip, [sp]
│ │ │ │ -	bl	581bbc <spr_noaccess@@Base+0x2b9ec>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	581bc4 <spr_noaccess@@Base+0x2b9f4>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	nop
│ │ │ │ -	sub	sp, #136	@ 0x88
│ │ │ │ +	sub	sp, #104	@ 0x68
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrb	r4, [r3, #8]
│ │ │ │ +	ldrb	r4, [r2, #8]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	bics	r4, r1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrb	r2, [r1, #8]
│ │ │ │ +	ldrb	r2, [r0, #8]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrb	r2, [r4, #5]
│ │ │ │ +	ldrb	r2, [r3, #5]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrb	r5, [r1, #14]
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd3b3e
│ │ │ │ +	ldrb	r5, [r0, #14]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd3b36
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	subs	r2, #212	@ 0xd4
│ │ │ │ +	subs	r2, #204	@ 0xcc
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	subs	r2, #176	@ 0xb0
│ │ │ │ +	subs	r2, #168	@ 0xa8
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	subs	r2, #28
│ │ │ │ +	subs	r2, #20
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	subs	r1, #156	@ 0x9c
│ │ │ │ +	subs	r1, #148	@ 0x94
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r0, #104	@ 0x68
│ │ │ │ +	subs	r0, #96	@ 0x60
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	cdp2	0, 1, cr0, cr10, cr8, {2}
│ │ │ │ -	adds	r6, #230	@ 0xe6
│ │ │ │ +	cdp2	0, 1, cr0, cr2, cr8, {2}
│ │ │ │ +	adds	r6, #222	@ 0xde
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	adds	r6, #80	@ 0x50
│ │ │ │ +	adds	r6, #72	@ 0x48
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	adds	r6, #40	@ 0x28
│ │ │ │ +	adds	r6, #32
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	adds	r5, #254	@ 0xfe
│ │ │ │ +	adds	r5, #246	@ 0xf6
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	lsls	r2, r4, #16
│ │ │ │  	ubfx	r5, r4, #16, #5
│ │ │ │ -	ldr.w	r4, [pc, #1760]	@ 5841f4 <spr_noaccess@@Base+0x2e024>
│ │ │ │ +	ldr.w	r4, [pc, #1760]	@ 5841fc <spr_noaccess@@Base+0x2e02c>
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr.w	r1, [r4, r3, lsl #2]
│ │ │ │  	ldr.w	r0, [r4, r5, lsl #2]
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │  	movs	r0, #0
│ │ │ │  	ldr.w	r6, [r4, r5, lsl #2]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ @@ -1261822,281 +1261827,282 @@
│ │ │ │  	ldr.w	r1, [r4, #164]	@ 0xa4
│ │ │ │  	ldr.w	r0, [r4, #128]	@ 0x80
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ubfx	r3, r4, #1, #5
│ │ │ │  	cmp	r3, #28
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 583ba8 <spr_noaccess@@Base+0x2d9d8>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 583bb0 <spr_noaccess@@Base+0x2d9e0>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │  	lsrs	r1, r1, #9
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bl	1bdbae <tcg_ctx@@Base+0x1bdb92>
│ │ │ │ -	bl	1bdbb2 <tcg_ctx@@Base+0x1bdb96>
│ │ │ │  	bl	1bdbb6 <tcg_ctx@@Base+0x1bdb9a>
│ │ │ │ +	bl	1bdbba <tcg_ctx@@Base+0x1bdb9e>
│ │ │ │ +	bl	1bdbbe <tcg_ctx@@Base+0x1bdba2>
│ │ │ │  	lsrs	r1, r4, #7
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bl	1bdbbe <tcg_ctx@@Base+0x1bdba2>
│ │ │ │ +	bl	1bdbc6 <tcg_ctx@@Base+0x1bdbaa>
│ │ │ │  	lsrs	r5, r3, #2
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsrs	r1, r6, #32
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsrs	r5, r5, #6
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bl	1bdbce <tcg_ctx@@Base+0x1bdbb2>
│ │ │ │ +	bl	1bdbd6 <tcg_ctx@@Base+0x1bdbba>
│ │ │ │  	lsrs	r3, r6, #5
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsls	r1, r4, #20
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsls	r5, r0, #19
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsls	r5, r6, #25
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsls	r1, r2, #24
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsls	r3, r4, #22
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bl	1bdbea <tcg_ctx@@Base+0x1bdbce>
│ │ │ │ +	bl	1bdbf2 <tcg_ctx@@Base+0x1bdbd6>
│ │ │ │  	lsls	r5, r6, #21
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsls	r1, r3, #29
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bl	1bdbf6 <tcg_ctx@@Base+0x1bdbda>
│ │ │ │ -	bl	1bdbfa <tcg_ctx@@Base+0x1bdbde>
│ │ │ │  	bl	1bdbfe <tcg_ctx@@Base+0x1bdbe2>
│ │ │ │ +	bl	1bdc02 <tcg_ctx@@Base+0x1bdbe6>
│ │ │ │ +	bl	1bdc06 <tcg_ctx@@Base+0x1bdbea>
│ │ │ │  	lsls	r1, r0, #28
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsls	r1, r6, #30
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bl	1bdc0a <tcg_ctx@@Base+0x1bdbee>
│ │ │ │ -	bl	1bdc0e <tcg_ctx@@Base+0x1bdbf2>
│ │ │ │ +	bl	1bdc12 <tcg_ctx@@Base+0x1bdbf6>
│ │ │ │ +	bl	1bdc16 <tcg_ctx@@Base+0x1bdbfa>
│ │ │ │  	lsls	r1, r7, #16
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsls	r1, r0, #16
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsls	r5, r5, #14
│ │ │ │  	movs	r0, r0
│ │ │ │  	ubfx	r3, r4, #1, #2
│ │ │ │ -	and.w	r2, r4, #1
│ │ │ │ +	ubfx	r2, r4, #6, #5
│ │ │ │  	cmp	r3, #2
│ │ │ │ +	str	r2, [sp, #52]	@ 0x34
│ │ │ │ +	and.w	r2, r4, #1
│ │ │ │  	strb.w	r2, [sp, #56]	@ 0x38
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │  	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #6, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	str	r2, [sp, #52]	@ 0x34
│ │ │ │ -	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ -	beq.w	58812a <spr_noaccess@@Base+0x31f5a>
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	beq.w	588126 <spr_noaccess@@Base+0x31f56>
│ │ │ │  	cmp	r3, #3
│ │ │ │ -	beq.w	58811a <spr_noaccess@@Base+0x31f4a>
│ │ │ │ +	beq.w	588116 <spr_noaccess@@Base+0x31f46>
│ │ │ │  	cmp	r3, #1
│ │ │ │ -	beq.w	5880c6 <spr_noaccess@@Base+0x31ef6>
│ │ │ │ -	ldr.w	r2, [pc, #1444]	@ 5841f8 <spr_noaccess@@Base+0x2e028>
│ │ │ │ +	beq.w	5880c2 <spr_noaccess@@Base+0x31ef2>
│ │ │ │ +	ldr.w	r2, [pc, #1444]	@ 584200 <spr_noaccess@@Base+0x2e030>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5760f4 <spr_noaccess@@Base+0x1ff24>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	5760fc <spr_noaccess@@Base+0x1ff2c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ubfx	r3, r4, #1, #2
│ │ │ │  	cmp	r3, #1
│ │ │ │ -	beq.w	58809c <spr_noaccess@@Base+0x31ecc>
│ │ │ │ +	beq.w	588098 <spr_noaccess@@Base+0x31ec8>
│ │ │ │  	cmp	r3, #2
│ │ │ │ -	beq.w	58806e <spr_noaccess@@Base+0x31e9e>
│ │ │ │ +	beq.w	58806a <spr_noaccess@@Base+0x31e9a>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │  	strb.w	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r2, [pc, #1376]	@ 5841fc <spr_noaccess@@Base+0x2e02c>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r2, [pc, #1376]	@ 584204 <spr_noaccess@@Base+0x2e034>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	580894 <spr_noaccess@@Base+0x2a6c4>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	58089c <spr_noaccess@@Base+0x2a6cc>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	and.w	r3, r4, #6
│ │ │ │ -	and.w	r2, r4, #1
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │  	cmp	r3, #4
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	and.w	r2, r4, #1
│ │ │ │  	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r2, [pc, #1328]	@ 584200 <spr_noaccess@@Base+0x2e030>
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r2, [pc, #1328]	@ 584208 <spr_noaccess@@Base+0x2e038>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5813d8 <spr_noaccess@@Base+0x2b208>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	5813e0 <spr_noaccess@@Base+0x2b210>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	cmp	r3, #30
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 583cf4 <spr_noaccess@@Base+0x2db24>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 583cfc <spr_noaccess@@Base+0x2db2c>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	adds	r5, r0, #5
│ │ │ │ -	movs	r0, r0
│ │ │ │ -	bl	871cfa <gr_mask@@Base+0x2202>
│ │ │ │ -	adds	r5, r3, #4
│ │ │ │ +	adds	r5, r7, #4
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, r6, #3
│ │ │ │ +	bl	871d02 <gr_mask@@Base+0x220a>
│ │ │ │ +	adds	r5, r2, #4
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, r1, #3
│ │ │ │ +	adds	r5, r5, #3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, r2, #6
│ │ │ │ +	adds	r5, r0, #3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, r5, #5
│ │ │ │ +	adds	r5, r1, #6
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, r7, #6
│ │ │ │ +	adds	r5, r4, #5
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bl	871d16 <gr_mask@@Base+0x221e>
│ │ │ │ -	subs	r1, r6, r3
│ │ │ │ +	adds	r5, r6, #6
│ │ │ │  	movs	r0, r0
│ │ │ │  	bl	871d1e <gr_mask@@Base+0x2226>
│ │ │ │ -	bl	871d22 <gr_mask@@Base+0x222a>
│ │ │ │ -	subs	r1, r6, r6
│ │ │ │ +	subs	r3, r5, r3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r3, r1, r6
│ │ │ │ +	bl	871d26 <gr_mask@@Base+0x222e>
│ │ │ │ +	bl	871d2a <gr_mask@@Base+0x2232>
│ │ │ │ +	subs	r3, r5, r6
│ │ │ │ +	movs	r0, r0
│ │ │ │ +	subs	r5, r0, r6
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bl	871d2e <gr_mask@@Base+0x2236>
│ │ │ │ -	bl	871d32 <gr_mask@@Base+0x223a>
│ │ │ │  	bl	871d36 <gr_mask@@Base+0x223e>
│ │ │ │  	bl	871d3a <gr_mask@@Base+0x2242>
│ │ │ │  	bl	871d3e <gr_mask@@Base+0x2246>
│ │ │ │  	bl	871d42 <gr_mask@@Base+0x224a>
│ │ │ │  	bl	871d46 <gr_mask@@Base+0x224e>
│ │ │ │  	bl	871d4a <gr_mask@@Base+0x2252>
│ │ │ │  	bl	871d4e <gr_mask@@Base+0x2256>
│ │ │ │  	bl	871d52 <gr_mask@@Base+0x225a>
│ │ │ │  	bl	871d56 <gr_mask@@Base+0x225e>
│ │ │ │  	bl	871d5a <gr_mask@@Base+0x2262>
│ │ │ │ -	subs	r1, r2, r5
│ │ │ │ -	movs	r0, r0
│ │ │ │ +	bl	871d5e <gr_mask@@Base+0x2266>
│ │ │ │  	bl	871d62 <gr_mask@@Base+0x226a>
│ │ │ │ -	bl	871d66 <gr_mask@@Base+0x226e>
│ │ │ │ +	subs	r3, r1, r5
│ │ │ │ +	movs	r0, r0
│ │ │ │  	bl	871d6a <gr_mask@@Base+0x2272>
│ │ │ │ -	subs	r7, r2, r4
│ │ │ │ +	bl	871d6e <gr_mask@@Base+0x2276>
│ │ │ │ +	bl	871d72 <gr_mask@@Base+0x227a>
│ │ │ │ +	subs	r1, r2, r4
│ │ │ │  	movs	r0, r0
│ │ │ │ +	lsls	r3, r4, #4
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	and.w	r3, r3, #32
│ │ │ │ +	orrs	r3, r2
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #6, #5
│ │ │ │ +	movs	r2, #15
│ │ │ │ +	strd	r2, r2, [sp, #56]	@ 0x38
│ │ │ │  	ubfx	r2, r4, #23, #3
│ │ │ │  	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	lsls	r2, r4, #4
│ │ │ │ -	movs	r3, #15
│ │ │ │ -	and.w	r2, r2, #32
│ │ │ │ -	ubfx	r1, r4, #11, #5
│ │ │ │ -	strd	r3, r3, [sp, #56]	@ 0x38
│ │ │ │ -	ubfx	r3, r4, #6, #5
│ │ │ │ -	orrs	r2, r1
│ │ │ │ -	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r2, #255	@ 0xff
│ │ │ │  	str	r2, [sp, #52]	@ 0x34
│ │ │ │  	cmp	r3, #31
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 583da4 <spr_noaccess@@Base+0x2dbd4>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 583dac <spr_noaccess@@Base+0x2dbdc>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │  	nop
│ │ │ │ -	movs	r6, #41	@ 0x29
│ │ │ │ +	movs	r6, #29
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bl	7c1daa <_IO_stdin_used@@Base+0x7a5c2>
│ │ │ │ -	movs	r6, #9
│ │ │ │ +	bl	7c1db2 <_IO_stdin_used@@Base+0x7a5ca>
│ │ │ │ +	movs	r5, #253	@ 0xfd
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r5, #233	@ 0xe9
│ │ │ │ +	movs	r5, #221	@ 0xdd
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r5, #201	@ 0xc9
│ │ │ │ +	movs	r5, #189	@ 0xbd
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r5, #169	@ 0xa9
│ │ │ │ +	movs	r5, #157	@ 0x9d
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r5, #137	@ 0x89
│ │ │ │ +	movs	r5, #125	@ 0x7d
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r5, #97	@ 0x61
│ │ │ │ +	movs	r5, #85	@ 0x55
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bl	7c1dc6 <_IO_stdin_used@@Base+0x7a5de>
│ │ │ │ -	bl	7c1dca <_IO_stdin_used@@Base+0x7a5e2>
│ │ │ │ -	movs	r5, #65	@ 0x41
│ │ │ │ +	bl	7c1dce <_IO_stdin_used@@Base+0x7a5e6>
│ │ │ │ +	bl	7c1dd2 <_IO_stdin_used@@Base+0x7a5ea>
│ │ │ │ +	movs	r5, #53	@ 0x35
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r5, #33	@ 0x21
│ │ │ │ +	movs	r5, #21
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bl	7c1dd6 <_IO_stdin_used@@Base+0x7a5ee>
│ │ │ │ -	bl	7c1dda <_IO_stdin_used@@Base+0x7a5f2>
│ │ │ │ -	movs	r4, #109	@ 0x6d
│ │ │ │ +	bl	7c1dde <_IO_stdin_used@@Base+0x7a5f6>
│ │ │ │ +	bl	7c1de2 <_IO_stdin_used@@Base+0x7a5fa>
│ │ │ │ +	movs	r4, #99	@ 0x63
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r4, #71	@ 0x47
│ │ │ │ +	movs	r4, #61	@ 0x3d
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bl	7c1de6 <_IO_stdin_used@@Base+0x7a5fe>
│ │ │ │ -	bl	7c1dea <_IO_stdin_used@@Base+0x7a602>
│ │ │ │ -	movs	r4, #41	@ 0x29
│ │ │ │ +	bl	7c1dee <_IO_stdin_used@@Base+0x7a606>
│ │ │ │ +	bl	7c1df2 <_IO_stdin_used@@Base+0x7a60a>
│ │ │ │ +	movs	r4, #31
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r4, #11
│ │ │ │ +	movs	r4, #1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bl	7c1df6 <_IO_stdin_used@@Base+0x7a60e>
│ │ │ │ -	bl	7c1dfa <_IO_stdin_used@@Base+0x7a612>
│ │ │ │ -	movs	r3, #237	@ 0xed
│ │ │ │ +	bl	7c1dfe <_IO_stdin_used@@Base+0x7a616>
│ │ │ │ +	bl	7c1e02 <_IO_stdin_used@@Base+0x7a61a>
│ │ │ │ +	movs	r3, #227	@ 0xe3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r3, #199	@ 0xc7
│ │ │ │ +	movs	r3, #189	@ 0xbd
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bl	7c1e06 <_IO_stdin_used@@Base+0x7a61e>
│ │ │ │ -	bl	7c1e0a <_IO_stdin_used@@Base+0x7a622>
│ │ │ │ -	movs	r3, #169	@ 0xa9
│ │ │ │ +	bl	7c1e0e <_IO_stdin_used@@Base+0x7a626>
│ │ │ │ +	bl	7c1e12 <_IO_stdin_used@@Base+0x7a62a>
│ │ │ │ +	movs	r3, #159	@ 0x9f
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r3, #139	@ 0x8b
│ │ │ │ +	movs	r3, #129	@ 0x81
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bl	7c1e16 <_IO_stdin_used@@Base+0x7a62e>
│ │ │ │ -	bl	7c1e1a <_IO_stdin_used@@Base+0x7a632>
│ │ │ │ -	movs	r3, #109	@ 0x6d
│ │ │ │ +	bl	7c1e1e <_IO_stdin_used@@Base+0x7a636>
│ │ │ │ +	bl	7c1e22 <_IO_stdin_used@@Base+0x7a63a>
│ │ │ │ +	movs	r3, #99	@ 0x63
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r3, #71	@ 0x47
│ │ │ │ +	movs	r3, #61	@ 0x3d
│ │ │ │  	movs	r0, r0
│ │ │ │  	and.w	r3, r4, #454	@ 0x1c6
│ │ │ │  	cmp	r3, #198	@ 0xc6
│ │ │ │ -	beq.w	589870 <spr_noaccess@@Base+0x336a0>
│ │ │ │ -	bhi.w	587f52 <spr_noaccess@@Base+0x31d82>
│ │ │ │ +	beq.w	58986c <spr_noaccess@@Base+0x3369c>
│ │ │ │ +	bhi.w	587f4e <spr_noaccess@@Base+0x31d7e>
│ │ │ │  	cmp	r3, #70	@ 0x46
│ │ │ │ -	beq.w	589c52 <spr_noaccess@@Base+0x33a82>
│ │ │ │ -	bhi.w	5885ba <spr_noaccess@@Base+0x323ea>
│ │ │ │ +	beq.w	589c4e <spr_noaccess@@Base+0x33a7e>
│ │ │ │ +	bhi.w	5885b6 <spr_noaccess@@Base+0x323e6>
│ │ │ │  	cmp	r3, #6
│ │ │ │ -	beq.w	589990 <spr_noaccess@@Base+0x337c0>
│ │ │ │ +	beq.w	58998c <spr_noaccess@@Base+0x337bc>
│ │ │ │  	cmp	r3, #68	@ 0x44
│ │ │ │ -	beq.w	589750 <spr_noaccess@@Base+0x33580>
│ │ │ │ +	beq.w	58974c <spr_noaccess@@Base+0x3357c>
│ │ │ │  	cmp	r3, #4
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	ubfx	r2, r4, #9, #2
│ │ │ │  	ubfx	r8, r4, #11, #5
│ │ │ │  	and.w	r9, r4, #1
│ │ │ │  	and.w	r3, r3, #4
│ │ │ │  	ubfx	r6, r4, #21, #5
│ │ │ │  	cmp	r2, #2
│ │ │ │  	beq.w	58c1b0 <spr_noaccess@@Base+0x35fe0>
│ │ │ │  	cmp	r2, #3
│ │ │ │  	beq.w	58c0ec <spr_noaccess@@Base+0x35f1c>
│ │ │ │  	cmp	r2, #1
│ │ │ │  	beq.w	58ba1a <spr_noaccess@@Base+0x3584a>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #884]	@ (584204 <spr_noaccess@@Base+0x2e034>)
│ │ │ │ +	ldr	r3, [pc, #884]	@ (58420c <spr_noaccess@@Base+0x2e03c>)
│ │ │ │  	addw	r2, r6, #2602	@ 0xa2a
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r5, [fp, r3]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ @@ -1262108,245 +1262114,246 @@
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r8, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #804]	@ (5841f0 <spr_noaccess@@Base+0x2e020>)
│ │ │ │ +	ldr	r2, [pc, #804]	@ (5841f8 <spr_noaccess@@Base+0x2e028>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [r5, #0]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	adds	r1, r7, r3
│ │ │ │  	add	r4, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #804]	@ (584208 <spr_noaccess@@Base+0x2e038>)
│ │ │ │ +	ldr	r0, [pc, #804]	@ (584210 <spr_noaccess@@Base+0x2e040>)
│ │ │ │  	strd	r1, r6, [sp]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	add.w	r1, r0, #744	@ 0x2e8
│ │ │ │  	ldr.w	r0, [r0, #744]	@ 0x2e8
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	cmp.w	r9, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #780]	@ (58420c <spr_noaccess@@Base+0x2e03c>)
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #780]	@ (584214 <spr_noaccess@@Base+0x2e044>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ubfx	r3, r4, #1, #2
│ │ │ │  	cmp	r3, #1
│ │ │ │ -	beq.w	58815e <spr_noaccess@@Base+0x31f8e>
│ │ │ │ +	beq.w	58815a <spr_noaccess@@Base+0x31f8a>
│ │ │ │  	cmp	r3, #2
│ │ │ │ -	beq.w	58813a <spr_noaccess@@Base+0x31f6a>
│ │ │ │ +	beq.w	588136 <spr_noaccess@@Base+0x31f66>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #740]	@ (584210 <spr_noaccess@@Base+0x2e040>)
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #740]	@ (584218 <spr_noaccess@@Base+0x2e048>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	and.w	r3, r4, #1
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │  	add	r2, pc
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	and.w	r3, r4, #1
│ │ │ │  	strb.w	r3, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	5813d8 <spr_noaccess@@Base+0x2b208>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	5813e0 <spr_noaccess@@Base+0x2b210>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	cmp	r3, #15
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 583f68 <spr_noaccess@@Base+0x2dd98>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 583f70 <spr_noaccess@@Base+0x2dda0>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	adds	r5, #103	@ 0x67
│ │ │ │ -	movs	r0, r0
│ │ │ │ -	adds	r2, #9
│ │ │ │ +	adds	r5, #87	@ 0x57
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bl	5fdf72 <qmp_blockdev_del@@Base+0x13a>
│ │ │ │ -	adds	r5, #57	@ 0x39
│ │ │ │ +	adds	r1, #249	@ 0xf9
│ │ │ │  	movs	r0, r0
│ │ │ │  	bl	5fdf7a <qmp_blockdev_del@@Base+0x142>
│ │ │ │ -	bl	5fdf7e <qmp_blockdev_del@@Base+0x146>
│ │ │ │ +	adds	r5, #41	@ 0x29
│ │ │ │ +	movs	r0, r0
│ │ │ │  	bl	5fdf82 <qmp_blockdev_del@@Base+0x14a>
│ │ │ │  	bl	5fdf86 <qmp_blockdev_del@@Base+0x14e>
│ │ │ │ -	movs	r1, #87	@ 0x57
│ │ │ │ +	bl	5fdf8a <qmp_blockdev_del@@Base+0x152>
│ │ │ │ +	bl	5fdf8e <qmp_blockdev_del@@Base+0x156>
│ │ │ │ +	movs	r1, #77	@ 0x4d
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r6, #21
│ │ │ │ +	adds	r6, #5
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bl	5fdf92 <qmp_blockdev_del@@Base+0x15a>
│ │ │ │ -	bl	5fdf96 <qmp_blockdev_del@@Base+0x15e>
│ │ │ │ -	adds	r5, #231	@ 0xe7
│ │ │ │ +	bl	5fdf9a <qmp_blockdev_del@@Base+0x162>
│ │ │ │ +	bl	5fdf9e <qmp_blockdev_del@@Base+0x166>
│ │ │ │ +	adds	r5, #215	@ 0xd7
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, #195	@ 0xc3
│ │ │ │ +	adds	r5, #179	@ 0xb3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, #149	@ 0x95
│ │ │ │ +	adds	r5, #133	@ 0x85
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r6, #187	@ 0xbb
│ │ │ │ +	adds	r6, #171	@ 0xab
│ │ │ │  	movs	r0, r0
│ │ │ │  	ubfx	r2, r4, #6, #5
│ │ │ │  	cmp	r2, #1
│ │ │ │ -	beq.w	589002 <spr_noaccess@@Base+0x32e32>
│ │ │ │ +	beq.w	588ffa <spr_noaccess@@Base+0x32e2a>
│ │ │ │  	cmp	r2, #17
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │  	and.w	r3, r4, #1
│ │ │ │  	strb.w	r3, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r3, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	bl	582274 <spr_noaccess@@Base+0x2c0a4>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	bl	58227c <spr_noaccess@@Base+0x2c0ac>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	cmp	r3, #29
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 583ff4 <spr_noaccess@@Base+0x2de24>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 583ffc <spr_noaccess@@Base+0x2de2c>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	str	r7, [r3, #92]	@ 0x5c
│ │ │ │ +	str	r3, [r2, #92]	@ 0x5c
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xefedffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xefedffff
│ │ │ │ -	str	r1, [r4, #88]	@ 0x58
│ │ │ │ +	str	r5, [r2, #88]	@ 0x58
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r1, [r1, #84]	@ 0x54
│ │ │ │ +	str	r5, [r7, #80]	@ 0x50
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xefe9ffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xefedffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xefedffff
│ │ │ │ -	str	r1, [r1, #80]	@ 0x50
│ │ │ │ +	str	r5, [r7, #76]	@ 0x4c
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r1, [r1, #76]	@ 0x4c
│ │ │ │ +	str	r5, [r7, #72]	@ 0x48
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xefedffff
│ │ │ │ -	str	r3, [r4, #72]	@ 0x48
│ │ │ │ +	str	r7, [r2, #72]	@ 0x48
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xefedffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xefedffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xefedffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xefedffff
│ │ │ │ -	str	r5, [r6, #68]	@ 0x44
│ │ │ │ +	str	r1, [r5, #68]	@ 0x44
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xefedffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xefedffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xefedffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xefedffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xefedffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xefedffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xefedffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xefedffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xefedffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xefedffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xefedffff
│ │ │ │ -	str	r7, [r4, #96]	@ 0x60
│ │ │ │ +	str	r3, [r3, #96]	@ 0x60
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r3, [r0, #96]	@ 0x60
│ │ │ │ +	str	r7, [r6, #92]	@ 0x5c
│ │ │ │  	movs	r0, r0
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f7a0 <spr_noaccess@@Base+0x95d0>
│ │ │ │  	ubfx	r3, r4, #7, #4
│ │ │ │  	cmp	r3, #15
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 584088 <spr_noaccess@@Base+0x2deb8>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 584090 <spr_noaccess@@Base+0x2dec0>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	adds	r5, #233	@ 0xe9
│ │ │ │ +	adds	r5, #217	@ 0xd9
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r5, #85	@ 0x55
│ │ │ │ +	cmp	r5, #71	@ 0x47
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r2, #167	@ 0xa7
│ │ │ │ +	adds	r2, #151	@ 0x97
│ │ │ │  	movs	r0, r0
│ │ │ │  	vrecps.f16	<illegal reg q15.5>, <illegal reg q12.5>, <illegal reg q15.5>
│ │ │ │ -	adds	r2, #111	@ 0x6f
│ │ │ │ +	adds	r2, #95	@ 0x5f
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r1, #213	@ 0xd5
│ │ │ │ +	adds	r1, #197	@ 0xc5
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r1, #149	@ 0x95
│ │ │ │ +	adds	r1, #133	@ 0x85
│ │ │ │  	movs	r0, r0
│ │ │ │  	vrecps.f16	<illegal reg q15.5>, <illegal reg q12.5>, <illegal reg q15.5>
│ │ │ │ -	adds	r1, #117	@ 0x75
│ │ │ │ +	adds	r1, #101	@ 0x65
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r1, #85	@ 0x55
│ │ │ │ +	adds	r1, #69	@ 0x45
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r1, #53	@ 0x35
│ │ │ │ +	adds	r1, #37	@ 0x25
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r1, #21
│ │ │ │ +	adds	r1, #5
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r2, #217	@ 0xd9
│ │ │ │ +	adds	r2, #201	@ 0xc9
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r2, #199	@ 0xc7
│ │ │ │ +	adds	r2, #183	@ 0xb7
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r4, #161	@ 0xa1
│ │ │ │ +	cmp	r4, #149	@ 0x95
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r4, #143	@ 0x8f
│ │ │ │ +	cmp	r4, #131	@ 0x83
│ │ │ │  	movs	r0, r0
│ │ │ │  	ubfx	r3, r4, #6, #4
│ │ │ │  	cmp	r3, #15
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 5840dc <spr_noaccess@@Base+0x2df0c>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 5840e4 <spr_noaccess@@Base+0x2df14>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	adds	r6, #223	@ 0xdf
│ │ │ │ +	adds	r6, #207	@ 0xcf
│ │ │ │  	movs	r0, r0
│ │ │ │  	vrecps.f32	<illegal reg q7.5>, <illegal reg q10.5>, <illegal reg q15.5>
│ │ │ │ -	adds	r6, #179	@ 0xb3
│ │ │ │ +	adds	r6, #163	@ 0xa3
│ │ │ │  	movs	r0, r0
│ │ │ │  	vrecps.f32	<illegal reg q7.5>, <illegal reg q10.5>, <illegal reg q15.5>
│ │ │ │  	vrecps.f32	<illegal reg q7.5>, <illegal reg q10.5>, <illegal reg q15.5>
│ │ │ │  	vrecps.f32	<illegal reg q7.5>, <illegal reg q10.5>, <illegal reg q15.5>
│ │ │ │  	vrecps.f32	<illegal reg q7.5>, <illegal reg q10.5>, <illegal reg q15.5>
│ │ │ │ -	adds	r5, #221	@ 0xdd
│ │ │ │ +	adds	r5, #205	@ 0xcd
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, #181	@ 0xb5
│ │ │ │ +	adds	r5, #165	@ 0xa5
│ │ │ │  	movs	r0, r0
│ │ │ │  	vrecps.f32	<illegal reg q7.5>, <illegal reg q10.5>, <illegal reg q15.5>
│ │ │ │  	vrecps.f32	<illegal reg q7.5>, <illegal reg q10.5>, <illegal reg q15.5>
│ │ │ │  	vrecps.f32	<illegal reg q7.5>, <illegal reg q10.5>, <illegal reg q15.5>
│ │ │ │ -	adds	r7, #59	@ 0x3b
│ │ │ │ +	adds	r7, #43	@ 0x2b
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r7, #11
│ │ │ │ +	adds	r6, #251	@ 0xfb
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r7, #107	@ 0x6b
│ │ │ │ +	adds	r7, #91	@ 0x5b
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r2, #151	@ 0x97
│ │ │ │ +	adds	r2, #135	@ 0x87
│ │ │ │  	movs	r0, r0
│ │ │ │  	ubfx	r6, r4, #6, #5
│ │ │ │  	cmp	r6, #4
│ │ │ │ -	beq.w	589524 <spr_noaccess@@Base+0x33354>
│ │ │ │ +	beq.w	58951e <spr_noaccess@@Base+0x3334e>
│ │ │ │  	cmp	r6, #5
│ │ │ │ -	beq.w	5894fa <spr_noaccess@@Base+0x3332a>
│ │ │ │ +	beq.w	5894f4 <spr_noaccess@@Base+0x33324>
│ │ │ │  	cmp	r6, #0
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │ -	bl	581a2c <spr_noaccess@@Base+0x2b85c>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	581a34 <spr_noaccess@@Base+0x2b864>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r7, r3, #20
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r6, [pc, #188]	@ (584214 <spr_noaccess@@Base+0x2e044>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r6, [pc, #188]	@ (58421c <spr_noaccess@@Base+0x2e04c>)
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ubfx	r3, r4, #8, #3
│ │ │ │  	mov	r5, r0
│ │ │ │  	add	r6, pc
│ │ │ │  	ubfx	r7, r4, #16, #5
│ │ │ │  	add.w	r3, r6, r3, lsl #2
│ │ │ │  	ubfx	r8, r4, #11, #5
│ │ │ │ @@ -1262360,299 +1262367,300 @@
│ │ │ │  	asrs	r2, r3
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr.w	r1, [r6, r4, lsl #2]
│ │ │ │  	mov	r3, r0
│ │ │ │  	cmp	r7, #0
│ │ │ │ -	beq.w	58957a <spr_noaccess@@Base+0x333aa>
│ │ │ │ +	beq.w	589574 <spr_noaccess@@Base+0x333a4>
│ │ │ │  	ldr.w	r4, [r6, r7, lsl #2]
│ │ │ │ -	ldr	r0, [pc, #116]	@ (584218 <spr_noaccess@@Base+0x2e048>)
│ │ │ │ +	ldr	r0, [pc, #116]	@ (584220 <spr_noaccess@@Base+0x2e050>)
│ │ │ │  	mov	r2, r5
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr.w	r5, [r0, r8, lsl #2]
│ │ │ │  	movs	r0, #9
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	str	r5, [sp, #4]
│ │ │ │  	bl	4cc21c <tcg_gen_movcond_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	subs	r3, #6
│ │ │ │  	cmp	r3, #7
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 5841d0 <spr_noaccess@@Base+0x2e000>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 5841d8 <spr_noaccess@@Base+0x2e008>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │  	nop
│ │ │ │ -	asrs	r1, r6, #22
│ │ │ │ +	asrs	r3, r5, #22
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r5, r1, #21
│ │ │ │ +	asrs	r7, r0, #21
│ │ │ │  	movs	r0, r0
│ │ │ │  	mrc	15, 0, APSR_nzcv, cr1, cr15, {7}
│ │ │ │ -	asrs	r1, r3, #16
│ │ │ │ +	asrs	r3, r2, #16
│ │ │ │  	movs	r0, r0
│ │ │ │  	mrc	15, 0, APSR_nzcv, cr1, cr15, {7}
│ │ │ │  	mrc	15, 0, APSR_nzcv, cr1, cr15, {7}
│ │ │ │  	mrc	15, 0, APSR_nzcv, cr1, cr15, {7}
│ │ │ │ -	asrs	r1, r3, #16
│ │ │ │ +	asrs	r3, r2, #16
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r1, sp, #688	@ 0x2b0
│ │ │ │ +	add	r1, sp, #656	@ 0x290
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	adds	r5, #58	@ 0x3a
│ │ │ │ +	adds	r5, #50	@ 0x32
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	strh	r7, [r7, #48]	@ 0x30
│ │ │ │ -	vrshr.u32	q10, <illegal reg q0.5>, #3
│ │ │ │ -	vsra.u32	d19, d23, #3
│ │ │ │ +	strh	r7, [r6, #48]	@ 0x30
│ │ │ │ +	vclt.s<illegal width 64>	q10, <illegal reg q4.5>, #0
│ │ │ │ +	vceq.i<illegal width 64>	d19, d31, #0
│ │ │ │  	vrsra.u32	<illegal reg q9.5>, q12, #3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsrs	r2, r5, #32
│ │ │ │ +	lsrs	r2, r4, #32
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	adds	r1, #78	@ 0x4e
│ │ │ │ +	adds	r1, #70	@ 0x46
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	cmp	r7, #49	@ 0x31
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd2ef0
│ │ │ │ +	cmp	r7, #41	@ 0x29
│ │ │ │ +	vqrdmlah.s<illegal width 64>	q9, <illegal reg q14.5>, d24[0]
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	cmp	r6, #172	@ 0xac
│ │ │ │ +	cmp	r6, #164	@ 0xa4
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	cmp	r3, #29
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 584230 <spr_noaccess@@Base+0x2e060>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 584238 <spr_noaccess@@Base+0x2e068>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	ldr	r1, [r2, #68]	@ 0x44
│ │ │ │ +	ldr	r5, [r0, #68]	@ 0x44
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r3, [r5, #64]	@ 0x40
│ │ │ │ +	ldr	r7, [r3, #64]	@ 0x40
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r5, [r0, #64]	@ 0x40
│ │ │ │ +	ldr	r1, [r7, #60]	@ 0x3c
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r7, [r3, #60]	@ 0x3c
│ │ │ │ +	ldr	r3, [r2, #60]	@ 0x3c
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r5, [r7, #56]	@ 0x38
│ │ │ │ +	ldr	r1, [r6, #56]	@ 0x38
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r1, [r3, #56]	@ 0x38
│ │ │ │ +	ldr	r5, [r1, #56]	@ 0x38
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r3, [r6, #52]	@ 0x34
│ │ │ │ +	ldr	r7, [r4, #52]	@ 0x34
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r5, [r1, #52]	@ 0x34
│ │ │ │ +	ldr	r1, [r0, #52]	@ 0x34
│ │ │ │  	movs	r0, r0
│ │ │ │  	ldc	15, cr15, [r1, #1020]!	@ 0x3fc
│ │ │ │  	ldc	15, cr15, [r1, #1020]!	@ 0x3fc
│ │ │ │ -	strb	r7, [r2, #11]
│ │ │ │ +	strb	r3, [r1, #11]
│ │ │ │  	movs	r0, r0
│ │ │ │  	ldc	15, cr15, [r1, #1020]!	@ 0x3fc
│ │ │ │  	ldc	15, cr15, [r1, #1020]!	@ 0x3fc
│ │ │ │  	ldc	15, cr15, [r1, #1020]!	@ 0x3fc
│ │ │ │ -	strb	r5, [r3, #10]
│ │ │ │ +	strb	r1, [r2, #10]
│ │ │ │  	movs	r0, r0
│ │ │ │  	ldc	15, cr15, [r1, #1020]!	@ 0x3fc
│ │ │ │  	ldc	15, cr15, [r1, #1020]!	@ 0x3fc
│ │ │ │  	ldc	15, cr15, [r1, #1020]!	@ 0x3fc
│ │ │ │  	ldc	15, cr15, [r1, #1020]!	@ 0x3fc
│ │ │ │  	ldc	15, cr15, [r1, #1020]!	@ 0x3fc
│ │ │ │  	ldc	15, cr15, [r1, #1020]!	@ 0x3fc
│ │ │ │  	ldc	15, cr15, [r1, #1020]!	@ 0x3fc
│ │ │ │  	ldc	15, cr15, [r1, #1020]!	@ 0x3fc
│ │ │ │  	ldc	15, cr15, [r1, #1020]!	@ 0x3fc
│ │ │ │ -	strb	r3, [r2, #12]
│ │ │ │ +	strb	r7, [r0, #12]
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strb	r7, [r2, #5]
│ │ │ │ +	strb	r3, [r1, #5]
│ │ │ │  	movs	r0, r0
│ │ │ │  	ldc	15, cr15, [r1, #1020]!	@ 0x3fc
│ │ │ │  	ldc	15, cr15, [r1, #1020]!	@ 0x3fc
│ │ │ │ -	ldr	r1, [r5, #48]	@ 0x30
│ │ │ │ +	ldr	r5, [r3, #48]	@ 0x30
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r5, [r0, #48]	@ 0x30
│ │ │ │ +	ldr	r1, [r7, #44]	@ 0x2c
│ │ │ │  	movs	r0, r0
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	subs	r3, #12
│ │ │ │  	cmp	r3, #15
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 5842c0 <spr_noaccess@@Base+0x2e0f0>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 5842c8 <spr_noaccess@@Base+0x2e0f8>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │  	nop
│ │ │ │ -	asrs	r5, r5, #24
│ │ │ │ +	asrs	r7, r4, #24
│ │ │ │  	movs	r0, r0
│ │ │ │  	stc	15, cr15, [r1, #-1020]!	@ 0xfffffc04
│ │ │ │  	stc	15, cr15, [r1, #-1020]!	@ 0xfffffc04
│ │ │ │  	stc	15, cr15, [r1, #-1020]!	@ 0xfffffc04
│ │ │ │  	stc	15, cr15, [r1, #-1020]!	@ 0xfffffc04
│ │ │ │  	stc	15, cr15, [r1, #-1020]!	@ 0xfffffc04
│ │ │ │ -	asrs	r3, r1, #24
│ │ │ │ +	asrs	r5, r0, #24
│ │ │ │  	movs	r0, r0
│ │ │ │  	stc	15, cr15, [r1, #-1020]!	@ 0xfffffc04
│ │ │ │  	stc	15, cr15, [r1, #-1020]!	@ 0xfffffc04
│ │ │ │  	stc	15, cr15, [r1, #-1020]!	@ 0xfffffc04
│ │ │ │  	stc	15, cr15, [r1, #-1020]!	@ 0xfffffc04
│ │ │ │  	stc	15, cr15, [r1, #-1020]!	@ 0xfffffc04
│ │ │ │  	stc	15, cr15, [r1, #-1020]!	@ 0xfffffc04
│ │ │ │  	stc	15, cr15, [r1, #-1020]!	@ 0xfffffc04
│ │ │ │ -	adds	r1, r4, r0
│ │ │ │ +	adds	r1, r3, r0
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r1, r7, #25
│ │ │ │ +	asrs	r3, r6, #25
│ │ │ │  	movs	r0, r0
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	subs	r3, #8
│ │ │ │  	cmp	r3, #15
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 584318 <spr_noaccess@@Base+0x2e148>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 584320 <spr_noaccess@@Base+0x2e150>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │  	nop
│ │ │ │ -	adds	r1, #79	@ 0x4f
│ │ │ │ +	adds	r1, #63	@ 0x3f
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r1, #21
│ │ │ │ +	adds	r1, #5
│ │ │ │  	movs	r0, r0
│ │ │ │  	stcl	15, cr15, [r9], {255}	@ 0xff
│ │ │ │  	stcl	15, cr15, [r9], {255}	@ 0xff
│ │ │ │  	stcl	15, cr15, [r9], {255}	@ 0xff
│ │ │ │  	stcl	15, cr15, [r9], {255}	@ 0xff
│ │ │ │  	stcl	15, cr15, [r9], {255}	@ 0xff
│ │ │ │  	stcl	15, cr15, [r9], {255}	@ 0xff
│ │ │ │  	stcl	15, cr15, [r9], {255}	@ 0xff
│ │ │ │  	stcl	15, cr15, [r9], {255}	@ 0xff
│ │ │ │  	stcl	15, cr15, [r9], {255}	@ 0xff
│ │ │ │  	stcl	15, cr15, [r9], {255}	@ 0xff
│ │ │ │ -	adds	r0, #153	@ 0x99
│ │ │ │ +	adds	r0, #137	@ 0x89
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r0, #129	@ 0x81
│ │ │ │ +	adds	r0, #113	@ 0x71
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r5, #227	@ 0xe3
│ │ │ │ +	cmp	r5, #211	@ 0xd3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r5, #111	@ 0x6f
│ │ │ │ +	cmp	r5, #95	@ 0x5f
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ubfx	r1, r4, #21, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │ +	ubfx	r1, r4, #21, #5
│ │ │ │  	ubfx	r4, r4, #6, #5
│ │ │ │  	cmp	r4, #23
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r0, pc, #8	@ (adr r0, 584378 <spr_noaccess@@Base+0x2e1a8>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r0, pc, #8	@ (adr r0, 584380 <spr_noaccess@@Base+0x2e1b0>)
│ │ │ │  	ldr.w	r4, [r0, r4, lsl #2]
│ │ │ │  	add	r0, r4
│ │ │ │  	bx	r0
│ │ │ │ -	add	r2, pc, #100	@ (adr r2, 5843e0 <spr_noaccess@@Base+0x2e210>)
│ │ │ │ +	add	r2, pc, #68	@ (adr r2, 5843c8 <spr_noaccess@@Base+0x2e1f8>)
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r2, pc, #4	@ (adr r2, 584384 <spr_noaccess@@Base+0x2e1b4>)
│ │ │ │ +	add	r1, pc, #996	@ (adr r1, 58476c <spr_noaccess@@Base+0x2e59c>)
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r1, pc, #956	@ (adr r1, 584740 <spr_noaccess@@Base+0x2e570>)
│ │ │ │ +	add	r1, pc, #924	@ (adr r1, 584728 <spr_noaccess@@Base+0x2e558>)
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r1, pc, #876	@ (adr r1, 5846f4 <spr_noaccess@@Base+0x2e524>)
│ │ │ │ +	add	r1, pc, #844	@ (adr r1, 5846dc <spr_noaccess@@Base+0x2e50c>)
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r1, pc, #780	@ (adr r1, 584698 <spr_noaccess@@Base+0x2e4c8>)
│ │ │ │ +	add	r1, pc, #748	@ (adr r1, 584680 <spr_noaccess@@Base+0x2e4b0>)
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r1, pc, #700	@ (adr r1, 58464c <spr_noaccess@@Base+0x2e47c>)
│ │ │ │ +	add	r1, pc, #668	@ (adr r1, 584634 <spr_noaccess@@Base+0x2e464>)
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r1, pc, #620	@ (adr r1, 584600 <spr_noaccess@@Base+0x2e430>)
│ │ │ │ +	add	r1, pc, #588	@ (adr r1, 5845e8 <spr_noaccess@@Base+0x2e418>)
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r1, pc, #540	@ (adr r1, 5845b4 <spr_noaccess@@Base+0x2e3e4>)
│ │ │ │ +	add	r1, pc, #508	@ (adr r1, 58459c <spr_noaccess@@Base+0x2e3cc>)
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r1, pc, #460	@ (adr r1, 584568 <spr_noaccess@@Base+0x2e398>)
│ │ │ │ +	add	r1, pc, #428	@ (adr r1, 584550 <spr_noaccess@@Base+0x2e380>)
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r1, pc, #380	@ (adr r1, 58451c <spr_noaccess@@Base+0x2e34c>)
│ │ │ │ +	add	r1, pc, #348	@ (adr r1, 584504 <spr_noaccess@@Base+0x2e334>)
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r1, pc, #300	@ (adr r1, 5844d0 <spr_noaccess@@Base+0x2e300>)
│ │ │ │ +	add	r1, pc, #268	@ (adr r1, 5844b8 <spr_noaccess@@Base+0x2e2e8>)
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r1, pc, #212	@ (adr r1, 58447c <spr_noaccess@@Base+0x2e2ac>)
│ │ │ │ +	add	r1, pc, #180	@ (adr r1, 584464 <spr_noaccess@@Base+0x2e294>)
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r1, pc, #132	@ (adr r1, 584430 <spr_noaccess@@Base+0x2e260>)
│ │ │ │ +	add	r1, pc, #100	@ (adr r1, 584418 <spr_noaccess@@Base+0x2e248>)
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r1, pc, #60	@ (adr r1, 5843ec <spr_noaccess@@Base+0x2e21c>)
│ │ │ │ +	add	r1, pc, #28	@ (adr r1, 5843d4 <spr_noaccess@@Base+0x2e204>)
│ │ │ │  	movs	r0, r0
│ │ │ │  	stcl	15, cr15, [r9], #-1020	@ 0xfffffc04
│ │ │ │  	stcl	15, cr15, [r9], #-1020	@ 0xfffffc04
│ │ │ │ -	add	r0, pc, #1004	@ (adr r0, 5847a8 <spr_noaccess@@Base+0x2e5d8>)
│ │ │ │ +	add	r0, pc, #972	@ (adr r0, 584790 <spr_noaccess@@Base+0x2e5c0>)
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r0, pc, #924	@ (adr r0, 58475c <spr_noaccess@@Base+0x2e58c>)
│ │ │ │ +	add	r0, pc, #892	@ (adr r0, 584744 <spr_noaccess@@Base+0x2e574>)
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strh	r7, [r2, #58]	@ 0x3a
│ │ │ │ +	strh	r7, [r1, #58]	@ 0x3a
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strh	r3, [r0, #58]	@ 0x3a
│ │ │ │ +	strh	r3, [r7, #56]	@ 0x38
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strh	r7, [r5, #56]	@ 0x38
│ │ │ │ +	strh	r7, [r4, #56]	@ 0x38
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strh	r5, [r3, #56]	@ 0x38
│ │ │ │ +	strh	r5, [r2, #56]	@ 0x38
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r2, pc, #876	@ (adr r2, 584740 <spr_noaccess@@Base+0x2e570>)
│ │ │ │ +	add	r2, pc, #844	@ (adr r2, 584728 <spr_noaccess@@Base+0x2e558>)
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r2, pc, #796	@ (adr r2, 5846f4 <spr_noaccess@@Base+0x2e524>)
│ │ │ │ +	add	r2, pc, #764	@ (adr r2, 5846dc <spr_noaccess@@Base+0x2e50c>)
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │  	mov	r7, r3
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	mov	r8, r2
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	cmp	r3, #15
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 584404 <spr_noaccess@@Base+0x2e234>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 58440c <spr_noaccess@@Base+0x2e23c>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │  	nop
│ │ │ │ -	cmp	r4, #95	@ 0x5f
│ │ │ │ +	cmp	r4, #79	@ 0x4f
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r4, #77	@ 0x4d
│ │ │ │ +	cmp	r4, #61	@ 0x3d
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r4, #113	@ 0x71
│ │ │ │ +	cmp	r4, #97	@ 0x61
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r1, #55	@ 0x37
│ │ │ │ +	cmp	r1, #43	@ 0x2b
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r4, #59	@ 0x3b
│ │ │ │ +	cmp	r4, #43	@ 0x2b
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r4, #41	@ 0x29
│ │ │ │ +	cmp	r4, #25
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r1, r2, r4
│ │ │ │ +	subs	r7, r0, r4
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r7, r5, r1
│ │ │ │ +	subs	r7, r4, r1
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │ -	subs	r3, r3, r0
│ │ │ │ +	subs	r3, r2, r0
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │ -	subs	r7, r1, r0
│ │ │ │ +	subs	r7, r0, r0
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ubfx	r6, r4, #21, #5
│ │ │ │  	ubfx	r7, r4, #16, #5
│ │ │ │  	ubfx	r8, r4, #11, #5
│ │ │ │ +	ubfx	r6, r4, #21, #5
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	tst.w	r4, #1984	@ 0x7c0
│ │ │ │ -	beq.w	588e04 <spr_noaccess@@Base+0x32c34>
│ │ │ │ +	beq.w	588e00 <spr_noaccess@@Base+0x32c30>
│ │ │ │  	cmp	r3, #1
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r0, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58e20e <spr_noaccess@@Base+0x3803e>
│ │ │ │ -	ldr.w	r3, [pc, #1140]	@ 5848fc <spr_noaccess@@Base+0x2e72c>
│ │ │ │ +	ldr.w	r3, [pc, #1140]	@ 584904 <spr_noaccess@@Base+0x2e734>
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	ldr.w	r5, [r3, r8, lsl #2]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	cmp	r7, #0
│ │ │ │ -	beq.w	58aea2 <spr_noaccess@@Base+0x34cd2>
│ │ │ │ +	beq.w	58ae9e <spr_noaccess@@Base+0x34cce>
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	mov	r2, r5
│ │ │ │  	ldr.w	r1, [r3, r7, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	mov	r1, r8
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4d1874 <tcg_gen_extu_i32_i64@@Base>
│ │ │ │ @@ -1262668,274 +1262676,274 @@
│ │ │ │  	mov.w	r3, #16843009	@ 0x1010101
│ │ │ │  	bl	4ce648 <tcg_gen_muli_i64@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │  	addw	r3, pc, #1048	@ 0x418
│ │ │ │  	ldrd	r2, r3, [r3]
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4cdd04 <tcg_gen_subfi_i64@@Base>
│ │ │ │ -	ldr.w	r3, [pc, #1052]	@ 584900 <spr_noaccess@@Base+0x2e730>
│ │ │ │ +	ldr.w	r3, [pc, #1052]	@ 584908 <spr_noaccess@@Base+0x2e738>
│ │ │ │  	movw	r2, #42152	@ 0xa4a8
│ │ │ │  	mov	r0, r9
│ │ │ │  	add.w	r2, r2, r6, lsl #4
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	mov	r6, r3
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │ -	add	r3, pc, #1012	@ (adr r3, 5848f4 <spr_noaccess@@Base+0x2e724>)
│ │ │ │ +	add	r3, pc, #1012	@ (adr r3, 5848fc <spr_noaccess@@Base+0x2e72c>)
│ │ │ │  	ldrd	r2, r3, [r3]
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4cdd04 <tcg_gen_subfi_i64@@Base>
│ │ │ │  	add.w	r2, r5, #41984	@ 0xa400
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ubfx	r3, r4, #6, #4
│ │ │ │  	cmp	r3, #8
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 584530 <spr_noaccess@@Base+0x2e360>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 584538 <spr_noaccess@@Base+0x2e368>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │  	nop
│ │ │ │ -	cmp	r2, #23
│ │ │ │ +	cmp	r2, #9
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xeab1ffff
│ │ │ │ -	cmp	r1, #131	@ 0x83
│ │ │ │ +	cmp	r1, #117	@ 0x75
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xeab1ffff
│ │ │ │ -	cmp	r1, #91	@ 0x5b
│ │ │ │ +	cmp	r1, #77	@ 0x4d
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r0, #205	@ 0xcd
│ │ │ │ +	cmp	r0, #191	@ 0xbf
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r2, #135	@ 0x87
│ │ │ │ +	cmp	r2, #121	@ 0x79
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r2, #65	@ 0x41
│ │ │ │ +	cmp	r2, #51	@ 0x33
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r7, #191	@ 0xbf
│ │ │ │ +	movs	r7, #179	@ 0xb3
│ │ │ │  	movs	r0, r0
│ │ │ │  	ubfx	r3, r4, #6, #4
│ │ │ │  	cmp	r3, #7
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 584568 <spr_noaccess@@Base+0x2e398>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 584570 <spr_noaccess@@Base+0x2e3a0>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	subs	r5, r5, #5
│ │ │ │ +	subs	r1, r4, #5
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r5, r0, #5
│ │ │ │ +	subs	r1, r7, #4
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xea79ffff
│ │ │ │ -	subs	r5, r3, #4
│ │ │ │ +	subs	r1, r2, #4
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r5, r6, #3
│ │ │ │ +	subs	r1, r5, #3
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xea79ffff
│ │ │ │ -	subs	r7, r7, #2
│ │ │ │ +	subs	r3, r6, #2
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r5, r0, #2
│ │ │ │ +	subs	r1, r7, #1
│ │ │ │  	movs	r0, r0
│ │ │ │  	ands.w	r6, r4, #1984	@ 0x7c0
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ubfx	r0, r4, #21, #5
│ │ │ │  	tst.w	r4, #65011712	@ 0x3e00000
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp	r0, #31
│ │ │ │ -	beq.w	587e52 <spr_noaccess@@Base+0x31c82>
│ │ │ │ +	beq.w	587e4e <spr_noaccess@@Base+0x31c7e>
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #832]	@ (5848e8 <spr_noaccess@@Base+0x2e718>)
│ │ │ │ +	ldr	r3, [pc, #832]	@ (5848f0 <spr_noaccess@@Base+0x2e720>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ubfx	r5, r4, #11, #5
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r2, r6
│ │ │ │  	ldr	r1, [r1, r3]
│ │ │ │ -	ldr	r3, [pc, #832]	@ (584900 <spr_noaccess@@Base+0x2e730>)
│ │ │ │ +	ldr	r3, [pc, #832]	@ (584908 <spr_noaccess@@Base+0x2e738>)
│ │ │ │  	add	r0, r1
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #828]	@ (584904 <spr_noaccess@@Base+0x2e734>)
│ │ │ │ +	ldr	r0, [pc, #828]	@ (58490c <spr_noaccess@@Base+0x2e73c>)
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r3, r1
│ │ │ │  	ldr.w	r5, [r0, r5, lsl #2]
│ │ │ │  	add	r5, r1
│ │ │ │  	str	r5, [sp, #4]
│ │ │ │  	ldr.w	r0, [r0, r4, lsl #2]
│ │ │ │  	add	r1, r0
│ │ │ │ -	ldr	r0, [pc, #812]	@ (584908 <spr_noaccess@@Base+0x2e738>)
│ │ │ │ +	ldr	r0, [pc, #812]	@ (584910 <spr_noaccess@@Base+0x2e740>)
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3108	@ 0xc24
│ │ │ │  	ldr.w	r0, [r0, #3108]	@ 0xc24
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	cmp	r3, #15
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 584604 <spr_noaccess@@Base+0x2e434>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 58460c <spr_noaccess@@Base+0x2e43c>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	asrs	r1, r5, #22
│ │ │ │ +	asrs	r1, r4, #22
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r1, r0, #22
│ │ │ │ +	asrs	r1, r7, #21
│ │ │ │  	movs	r0, r0
│ │ │ │  	ldrd	pc, pc, [sp, #1020]	@ 0x3fc
│ │ │ │  	ldrd	pc, pc, [sp, #1020]	@ 0x3fc
│ │ │ │  	ldrd	pc, pc, [sp, #1020]	@ 0x3fc
│ │ │ │  	ldrd	pc, pc, [sp, #1020]	@ 0x3fc
│ │ │ │ -	asrs	r3, r3, #21
│ │ │ │ +	asrs	r3, r2, #21
│ │ │ │  	movs	r0, r0
│ │ │ │  	ldrd	pc, pc, [sp, #1020]	@ 0x3fc
│ │ │ │  	ldrd	pc, pc, [sp, #1020]	@ 0x3fc
│ │ │ │  	ldrd	pc, pc, [sp, #1020]	@ 0x3fc
│ │ │ │  	ldrd	pc, pc, [sp, #1020]	@ 0x3fc
│ │ │ │  	ldrd	pc, pc, [sp, #1020]	@ 0x3fc
│ │ │ │ -	asrs	r7, r6, #20
│ │ │ │ +	asrs	r7, r5, #20
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r3, r1, r1
│ │ │ │ +	adds	r3, r0, r1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r7, r4, r0
│ │ │ │ +	adds	r7, r3, r0
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r3, r4, r4
│ │ │ │ +	adds	r1, r3, r4
│ │ │ │  	movs	r0, r0
│ │ │ │  	movw	r2, #1985	@ 0x7c1
│ │ │ │  	ands	r2, r4
│ │ │ │  	movw	r3, #513	@ 0x201
│ │ │ │  	cmp	r2, r3
│ │ │ │  	beq.w	58dfb2 <spr_noaccess@@Base+0x37de2>
│ │ │ │ -	bhi.w	588d66 <spr_noaccess@@Base+0x32b96>
│ │ │ │ +	bhi.w	588d62 <spr_noaccess@@Base+0x32b92>
│ │ │ │  	movw	r3, #257	@ 0x101
│ │ │ │  	cmp	r2, r3
│ │ │ │  	beq.w	58dfe8 <spr_noaccess@@Base+0x37e18>
│ │ │ │  	cmp.w	r2, #258	@ 0x102
│ │ │ │ -	bcs.w	589e6e <spr_noaccess@@Base+0x33c9e>
│ │ │ │ +	bcs.w	589e6a <spr_noaccess@@Base+0x33c9a>
│ │ │ │  	cmp	r2, #129	@ 0x81
│ │ │ │  	beq.w	58bd1a <spr_noaccess@@Base+0x35b4a>
│ │ │ │ -	bhi.w	58a364 <spr_noaccess@@Base+0x34194>
│ │ │ │ +	bhi.w	58a360 <spr_noaccess@@Base+0x34190>
│ │ │ │  	cmp	r2, #1
│ │ │ │  	beq.w	58c9da <spr_noaccess@@Base+0x3680a>
│ │ │ │  	cmp	r2, #65	@ 0x41
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #648]	@ (58490c <spr_noaccess@@Base+0x2e73c>)
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #648]	@ (584914 <spr_noaccess@@Base+0x2e744>)
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r2, #2
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	str	r4, [sp, #40]	@ 0x28
│ │ │ │ -	bl	562d28 <spr_noaccess@@Base+0xcb58>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	562d34 <spr_noaccess@@Base+0xcb64>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	movw	r2, #1985	@ 0x7c1
│ │ │ │  	and.w	r3, r4, r2
│ │ │ │ +	ubfx	r1, r4, #21, #5
│ │ │ │ +	str	r1, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r1, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │  	str	r1, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r1, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	str	r1, [sp, #44]	@ 0x2c
│ │ │ │  	movw	r1, #769	@ 0x301
│ │ │ │ -	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │  	cmp	r3, r1
│ │ │ │  	beq.w	58e77e <spr_noaccess@@Base+0x385ae>
│ │ │ │ -	bhi.w	588dba <spr_noaccess@@Base+0x32bea>
│ │ │ │ +	bhi.w	588db6 <spr_noaccess@@Base+0x32be6>
│ │ │ │  	movw	r2, #385	@ 0x181
│ │ │ │  	cmp	r3, r2
│ │ │ │  	beq.w	58be30 <spr_noaccess@@Base+0x35c60>
│ │ │ │  	cmp.w	r3, #386	@ 0x182
│ │ │ │ -	bcs.w	58953e <spr_noaccess@@Base+0x3336e>
│ │ │ │ +	bcs.w	589538 <spr_noaccess@@Base+0x33368>
│ │ │ │  	cmp	r3, #193	@ 0xc1
│ │ │ │  	beq.w	58ca44 <spr_noaccess@@Base+0x36874>
│ │ │ │  	bhi.w	58ca1e <spr_noaccess@@Base+0x3684e>
│ │ │ │  	cmp	r3, #1
│ │ │ │  	beq.w	58ca02 <spr_noaccess@@Base+0x36832>
│ │ │ │  	cmp	r3, #129	@ 0x81
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	movs	r4, #0
│ │ │ │  	lsls	r3, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r3, [pc, #520]	@ (584910 <spr_noaccess@@Base+0x2e740>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r3, [pc, #520]	@ (584918 <spr_noaccess@@Base+0x2e748>)
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	56138c <spr_noaccess@@Base+0xb1bc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	561398 <spr_noaccess@@Base+0xb1c8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movw	r3, #1985	@ 0x7c1
│ │ │ │  	ands	r3, r4
│ │ │ │ -	ubfx	r1, r4, #11, #5
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ +	ubfx	r1, r4, #21, #5
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │  	cmp.w	r3, #640	@ 0x280
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	str	r1, [sp, #48]	@ 0x30
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	str	r1, [sp, #40]	@ 0x28
│ │ │ │ +	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │  	beq.w	58dcbe <spr_noaccess@@Base+0x37aee>
│ │ │ │ -	bhi.w	588758 <spr_noaccess@@Base+0x32588>
│ │ │ │ +	bhi.w	588754 <spr_noaccess@@Base+0x32584>
│ │ │ │  	cmp.w	r3, #320	@ 0x140
│ │ │ │  	beq.w	58df6a <spr_noaccess@@Base+0x37d9a>
│ │ │ │ -	bhi.w	589da2 <spr_noaccess@@Base+0x33bd2>
│ │ │ │ +	bhi.w	589d9e <spr_noaccess@@Base+0x33bce>
│ │ │ │  	cmp	r3, #128	@ 0x80
│ │ │ │  	beq.w	58df84 <spr_noaccess@@Base+0x37db4>
│ │ │ │ -	bhi.w	589e44 <spr_noaccess@@Base+0x33c74>
│ │ │ │ +	bhi.w	589e40 <spr_noaccess@@Base+0x33c70>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58e3c2 <spr_noaccess@@Base+0x381f2>
│ │ │ │  	cmp	r3, #64	@ 0x40
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r7, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #424]	@ (584914 <spr_noaccess@@Base+0x2e744>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #424]	@ (58491c <spr_noaccess@@Base+0x2e74c>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	563ff4 <spr_noaccess@@Base+0xde24>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r2, [pc, #412]	@ (584918 <spr_noaccess@@Base+0x2e748>)
│ │ │ │ +	bl	564000 <spr_noaccess@@Base+0xde30>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r2, [pc, #412]	@ (584920 <spr_noaccess@@Base+0x2e750>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	and.w	r3, r4, #1
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │  	add	r2, pc
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	and.w	r3, r4, #1
│ │ │ │  	strb.w	r3, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	5813d8 <spr_noaccess@@Base+0x2b208>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	5813e0 <spr_noaccess@@Base+0x2b210>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	strb.w	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │  	cmp	r3, #29
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 5847cc <spr_noaccess@@Base+0x2e5fc>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 5847d4 <spr_noaccess@@Base+0x2e604>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │  	nop
│ │ │ │ -	str	r1, [r1, r2]
│ │ │ │ +	str	r5, [r7, r1]
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xe815ffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xe815ffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xe815ffff
│ │ │ │ -	str	r5, [r5, r1]
│ │ │ │ +	str	r1, [r4, r1]
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xe815ffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xe815ffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xe815ffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xe815ffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xe815ffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xe815ffff
│ │ │ │ @@ -1262949,41 +1262957,41 @@
│ │ │ │  			@ <UNDEFINED> instruction: 0xe815ffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xe815ffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xe815ffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xe815ffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xe815ffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xe815ffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xe815ffff
│ │ │ │ -	strb	r3, [r5, r1]
│ │ │ │ +	strb	r7, [r3, r1]
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xe815ffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xe815ffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xe815ffff
│ │ │ │ -	str	r1, [r2, r1]
│ │ │ │ +	str	r5, [r0, r1]
│ │ │ │  	movs	r0, r0
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	strb.w	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │  	cmp	r3, #30
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 58486c <spr_noaccess@@Base+0x2e69c>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 584874 <spr_noaccess@@Base+0x2e6a4>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	ldr	r5, [r2, r6]
│ │ │ │ +	ldr	r1, [r1, r6]
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	58475e <spr_noaccess@@Base+0x2e58e>
│ │ │ │ +	b.n	584766 <spr_noaccess@@Base+0x2e596>
│ │ │ │  	vqshl.u32	q15, <illegal reg q10.5>, #31
│ │ │ │  	vqshl.u32	q15, <illegal reg q10.5>, #31
│ │ │ │ -	vqrshrn.u64	d21, <illegal reg q12.5>, #1
│ │ │ │ +	vtbx.8	d21, {d15-d16}, d29
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	58476e <spr_noaccess@@Base+0x2e59e>
│ │ │ │ +	b.n	584776 <spr_noaccess@@Base+0x2e5a6>
│ │ │ │  	vqshl.u32	q15, <illegal reg q10.5>, #31
│ │ │ │  	vqshl.u32	q15, <illegal reg q10.5>, #31
│ │ │ │  	vqshl.u32	q15, <illegal reg q10.5>, #31
│ │ │ │  	vqshl.u32	q15, <illegal reg q10.5>, #31
│ │ │ │  	vqshl.u32	q15, <illegal reg q10.5>, #31
│ │ │ │  	vqshl.u32	q15, <illegal reg q10.5>, #31
│ │ │ │  	vqshl.u32	q15, <illegal reg q10.5>, #31
│ │ │ │ @@ -1262995,121 +1263003,121 @@
│ │ │ │  	vqshl.u32	q15, <illegal reg q10.5>, #31
│ │ │ │  	vqshl.u32	q15, <illegal reg q10.5>, #31
│ │ │ │  	vqshl.u32	q15, <illegal reg q10.5>, #31
│ │ │ │  	vqshl.u32	q15, <illegal reg q10.5>, #31
│ │ │ │  	vqshl.u32	q15, <illegal reg q10.5>, #31
│ │ │ │  	vqshl.u32	q15, <illegal reg q10.5>, #31
│ │ │ │  	vqshl.u32	q15, <illegal reg q10.5>, #31
│ │ │ │ -			@ <UNDEFINED> instruction: 0xffff58b9
│ │ │ │ +	vtbl.8	d21, {d31}, d29
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r5, [r3, r2]
│ │ │ │ +	ldr	r1, [r2, r2]
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	5847c6 <spr_noaccess@@Base+0x2e5f6>
│ │ │ │ +	b.n	5847ce <spr_noaccess@@Base+0x2e5fe>
│ │ │ │  	vqshl.u32	q15, <illegal reg q10.5>, #31
│ │ │ │ -	vabdl.u<illegal width 64>	<illegal reg q10.5>, d15, d15
│ │ │ │ +	vabdl.u<illegal width 64>	<illegal reg q10.5>, d15, d3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrsb	r1, [r6, r3]
│ │ │ │ +	ldrsb	r5, [r4, r3]
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r2, pc, #816	@ (adr r2, 584c1c <spr_noaccess@@Base+0x2ea4c>)
│ │ │ │ +	add	r2, pc, #784	@ (adr r2, 584c04 <spr_noaccess@@Base+0x2ea34>)
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	asrs	r7, r2, #24
│ │ │ │  	asrs	r5, r2, #16
│ │ │ │  	asrs	r3, r2, #8
│ │ │ │  	asrs	r1, r2, #32
│ │ │ │  	subs	r7, r3, #0
│ │ │ │  	adds	r5, r3, #0
│ │ │ │  	subs	r3, r3, r0
│ │ │ │  	adds	r1, r3, r0
│ │ │ │ -	cmp	r3, #198	@ 0xc6
│ │ │ │ +	cmp	r3, #190	@ 0xbe
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r2, #136	@ 0x88
│ │ │ │ +	cmp	r2, #128	@ 0x80
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	bics.w	r0, sl, #72	@ 0x48
│ │ │ │ -	strb	r1, [r6, #25]
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd9e81
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd1daf
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd2a53
│ │ │ │ +	bics.w	r0, r2, #72	@ 0x48
│ │ │ │ +	strb	r1, [r5, #25]
│ │ │ │ +	vcvt.f32.u32	<illegal reg q12.5>, <illegal reg q12.5>, #3
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd1da7
│ │ │ │ +	vtbx.8	d18, {d13-d15}, d11
│ │ │ │  	vneg.s<illegal width 64>	<illegal reg q15.5>, q2
│ │ │ │ -	strh	r4, [r0, r5]
│ │ │ │ +	movs	r3, #196	@ 0xc4
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │  	tst.w	r4, #1984	@ 0x7c0
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │  	strb.w	r2, [sp, #48]	@ 0x30
│ │ │ │ -	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r3, r3, #15
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r2, [pc, #2852]	@ 585468 <spr_noaccess@@Base+0x2f298>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r2, [pc, #2696]	@ 5853d4 <spr_noaccess@@Base+0x2f204>
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5809cc <spr_noaccess@@Base+0x2a7fc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5809d4 <spr_noaccess@@Base+0x2a804>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	cmp	r3, #15
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 58496c <spr_noaccess@@Base+0x2e79c>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 584974 <spr_noaccess@@Base+0x2e7a4>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │  	nop
│ │ │ │ -	asrs	r1, r0, #16
│ │ │ │ -	movs	r0, r0
│ │ │ │ -	asrs	r3, r2, #15
│ │ │ │ +	asrs	r1, r7, #15
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r5, r3, #13
│ │ │ │ +	asrs	r3, r1, #15
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	584666 <spr_noaccess@@Base+0x2e496>
│ │ │ │ -	vsubw.u<illegal width 64>	<illegal reg q8.5>, <illegal reg q7.5>, d31
│ │ │ │ +	asrs	r5, r2, #13
│ │ │ │  	movs	r0, r0
│ │ │ │  	b.n	58466e <spr_noaccess@@Base+0x2e49e>
│ │ │ │ +	vsubw.u<illegal width 64>	<illegal reg q8.5>, <illegal reg q7.5>, d23
│ │ │ │ +	movs	r0, r0
│ │ │ │ +	b.n	584676 <spr_noaccess@@Base+0x2e4a6>
│ │ │ │  	vqshlu.s32	q15, <illegal reg q10.5>, #31
│ │ │ │  	vqshlu.s32	q15, <illegal reg q10.5>, #31
│ │ │ │ -	vrshr.u64	<illegal reg q8.5>, <illegal reg q15.5>, #1
│ │ │ │ +	vrshr.u64	<illegal reg q8.5>, <illegal reg q11.5>, #1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	58467e <spr_noaccess@@Base+0x2e4ae>
│ │ │ │ +	b.n	584686 <spr_noaccess@@Base+0x2e4b6>
│ │ │ │  	vqshlu.s32	q15, <illegal reg q10.5>, #31
│ │ │ │  	vqshlu.s32	q15, <illegal reg q10.5>, #31
│ │ │ │ -	vmlal.u<illegal width 64>	<illegal reg q8.5>, d31, d13[0]
│ │ │ │ +	vmlal.u<illegal width 64>	<illegal reg q8.5>, d31, d5[0]
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r3, r3, #10
│ │ │ │ +	asrs	r3, r2, #10
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r1, r5, #9
│ │ │ │ +	asrs	r1, r4, #9
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r5, r3, #6
│ │ │ │ +	asrs	r5, r2, #6
│ │ │ │  	movs	r0, r0
│ │ │ │  	and.w	r3, r4, #1984	@ 0x7c0
│ │ │ │  	cmp.w	r3, #1152	@ 0x480
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	and.w	r3, r4, #1
│ │ │ │  	strb.w	r3, [sp, #44]	@ 0x2c
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	mov	r9, r3
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #12
│ │ │ │ -	bpl.w	58b0ec <spr_noaccess@@Base+0x34f1c>
│ │ │ │ +	bpl.w	58b0e8 <spr_noaccess@@Base+0x34f18>
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │  	cmp	r3, #24
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 5849e8 <spr_noaccess@@Base+0x2e818>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 5849f0 <spr_noaccess@@Base+0x2e820>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │  	nop
│ │ │ │ -	ldrb	r3, [r3, #3]
│ │ │ │ +	ldrb	r3, [r2, #3]
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrb	r1, [r6, #24]
│ │ │ │ +	ldrb	r1, [r5, #24]
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	5845e6 <spr_noaccess@@Base+0x2e416>
│ │ │ │ +	b.n	5845ee <spr_noaccess@@Base+0x2e41e>
│ │ │ │  	vsli.64	q15, <illegal reg q12.5>, #63	@ 0x3f
│ │ │ │  	vsli.64	q15, <illegal reg q12.5>, #63	@ 0x3f
│ │ │ │  	vsli.64	q15, <illegal reg q12.5>, #63	@ 0x3f
│ │ │ │  	vsli.64	q15, <illegal reg q12.5>, #63	@ 0x3f
│ │ │ │  	vsli.64	q15, <illegal reg q12.5>, #63	@ 0x3f
│ │ │ │  	vsli.64	q15, <illegal reg q12.5>, #63	@ 0x3f
│ │ │ │  	vsli.64	q15, <illegal reg q12.5>, #63	@ 0x3f
│ │ │ │ @@ -1263119,307 +1263127,310 @@
│ │ │ │  	vsli.64	q15, <illegal reg q12.5>, #63	@ 0x3f
│ │ │ │  	vsli.64	q15, <illegal reg q12.5>, #63	@ 0x3f
│ │ │ │  	vsli.64	q15, <illegal reg q12.5>, #63	@ 0x3f
│ │ │ │  	vsli.64	q15, <illegal reg q12.5>, #63	@ 0x3f
│ │ │ │  	vsli.64	q15, <illegal reg q12.5>, #63	@ 0x3f
│ │ │ │  	vsli.64	q15, <illegal reg q12.5>, #63	@ 0x3f
│ │ │ │  	vsli.64	q15, <illegal reg q12.5>, #63	@ 0x3f
│ │ │ │ -	vcvt.u16.f16	<illegal reg q11.5>, <illegal reg q13.5>, #1
│ │ │ │ +	vcvt.u16.f16	<illegal reg q11.5>, <illegal reg q9.5>, #1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrb	r7, [r2, #19]
│ │ │ │ +	ldrb	r7, [r1, #19]
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrb	r5, [r4, #16]
│ │ │ │ +	ldrb	r5, [r3, #16]
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrb	r5, [r6, #13]
│ │ │ │ +	ldrb	r5, [r5, #13]
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrb	r7, [r6, #10]
│ │ │ │ +	ldrb	r7, [r5, #10]
│ │ │ │  	movs	r0, r0
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	str	r3, [sp, #28]
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	ubfx	r6, r4, #21, #5
│ │ │ │  	ubfx	sl, r4, #16, #5
│ │ │ │  	cmp	r3, #26
│ │ │ │ -	str	r2, [sp, #28]
│ │ │ │ -	beq.w	588c4a <spr_noaccess@@Base+0x32a7a>
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	beq.w	588c46 <spr_noaccess@@Base+0x32a76>
│ │ │ │  	cmp	r3, #30
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #25
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	mov	r4, r0
│ │ │ │ +	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr.w	r3, [pc, #2524]	@ 58546c <spr_noaccess@@Base+0x2f29c>
│ │ │ │ +	ldr.w	r3, [pc, #2368]	@ 5853d8 <spr_noaccess@@Base+0x2f208>
│ │ │ │  	movw	r5, #41640	@ 0xa2a8
│ │ │ │  	mov	r8, r0
│ │ │ │ -	mov	r0, r4
│ │ │ │ +	mov	r0, r6
│ │ │ │  	ldr	r7, [r7, r3]
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	add.w	r2, r5, r3, lsl #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	mov	r1, r4
│ │ │ │ +	mov	r1, r6
│ │ │ │  	mov	r0, r9
│ │ │ │  	movs	r3, #0
│ │ │ │  	movs	r2, #32
│ │ │ │  	bl	4cdff8 <tcg_gen_shri_i64@@Base>
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	add.w	r2, r5, sl, lsl #4
│ │ │ │ -	mov	r0, r4
│ │ │ │ +	mov	r0, r6
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	mov	r2, r9
│ │ │ │ -	mov	r1, r4
│ │ │ │ +	mov	r1, r6
│ │ │ │  	mov	r0, r8
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	movs	r3, #0
│ │ │ │  	bl	4d094c <tcg_gen_deposit_i64@@Base>
│ │ │ │ -	add.w	r2, r5, r6, lsl #4
│ │ │ │ +	add.w	r2, r5, r4, lsl #4
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	lsls	r6, r6, #4
│ │ │ │ +	lsls	r4, r4, #4
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │ -	add.w	r2, r6, #41472	@ 0xa200
│ │ │ │ +	add.w	r2, r4, #41472	@ 0xa200
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	subs	r3, #2
│ │ │ │  	cmp	r3, #24
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 584b0c <spr_noaccess@@Base+0x2e93c>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 584b14 <spr_noaccess@@Base+0x2e944>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	str	r7, [r7, #0]
│ │ │ │ +	str	r3, [r6, #0]
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	5844be <spr_noaccess@@Base+0x2e2ee>
│ │ │ │ +	b.n	5844c6 <spr_noaccess@@Base+0x2e2f6>
│ │ │ │  	vsri.64	q15, <illegal reg q2.5>, #1
│ │ │ │  	vsri.64	q15, <illegal reg q2.5>, #1
│ │ │ │ -	vshr.u32	d22, d13, #1
│ │ │ │ +	vshr.u32	d22, d1, #1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrsh	r3, [r7, r7]
│ │ │ │ +	ldrsh	r7, [r5, r7]
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	5844d2 <spr_noaccess@@Base+0x2e302>
│ │ │ │ +	b.n	5844da <spr_noaccess@@Base+0x2e30a>
│ │ │ │  	vsri.64	q15, <illegal reg q2.5>, #1
│ │ │ │  	vsri.64	q15, <illegal reg q2.5>, #1
│ │ │ │  	vsri.64	q15, <illegal reg q2.5>, #1
│ │ │ │ -	vqrdmlsh.s<illegal width 64>	<illegal reg q10.5>, <illegal reg q15.5>, d13[0]
│ │ │ │ +	vqrdmlsh.s<illegal width 64>	<illegal reg q10.5>, <illegal reg q15.5>, d1[0]
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrsh	r7, [r3, r6]
│ │ │ │ +	ldrsh	r3, [r2, r6]
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrsh	r1, [r6, r5]
│ │ │ │ +	ldrsh	r5, [r4, r5]
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrsh	r3, [r0, r5]
│ │ │ │ +	ldrsh	r7, [r6, r4]
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	5844f2 <spr_noaccess@@Base+0x2e322>
│ │ │ │ +	b.n	5844fa <spr_noaccess@@Base+0x2e32a>
│ │ │ │  	vsri.64	q15, <illegal reg q2.5>, #1
│ │ │ │  	vsri.64	q15, <illegal reg q2.5>, #1
│ │ │ │  	vsri.64	q15, <illegal reg q2.5>, #1
│ │ │ │  	vsri.64	q15, <illegal reg q2.5>, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xffff5f21
│ │ │ │ +	vcvt.u32.f32	d21, d5, #1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strb	r5, [r7, r4]
│ │ │ │ +	strb	r1, [r6, r4]
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strb	r3, [r3, r4]
│ │ │ │ +	strb	r7, [r1, r4]
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	584512 <spr_noaccess@@Base+0x2e342>
│ │ │ │ +	b.n	58451a <spr_noaccess@@Base+0x2e34a>
│ │ │ │  	vsri.64	q15, <illegal reg q2.5>, #1
│ │ │ │ -	vqshlu.s32	d21, d21, #31
│ │ │ │ +	vrsubhn.i<illegal width 128>	d21, <illegal reg q7.5>, <illegal reg q12.5>
│ │ │ │  	movs	r0, r0
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │ -	bl	55f95c <spr_noaccess@@Base+0x978c>
│ │ │ │ -	ldr.w	r2, [pc, #2292]	@ 585470 <spr_noaccess@@Base+0x2f2a0>
│ │ │ │ +	bl	55f968 <spr_noaccess@@Base+0x9798>
│ │ │ │ +	ldr.w	r2, [pc, #2136]	@ 5853dc <spr_noaccess@@Base+0x2f20c>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5760f4 <spr_noaccess@@Base+0x1ff24>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	5760fc <spr_noaccess@@Base+0x1ff2c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │ -	bl	55f95c <spr_noaccess@@Base+0x978c>
│ │ │ │ -	ldr.w	r2, [pc, #2272]	@ 585474 <spr_noaccess@@Base+0x2f2a4>
│ │ │ │ +	bl	55f968 <spr_noaccess@@Base+0x9798>
│ │ │ │ +	ldr.w	r2, [pc, #2116]	@ 5853e0 <spr_noaccess@@Base+0x2f210>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5760f4 <spr_noaccess@@Base+0x1ff24>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	5760fc <spr_noaccess@@Base+0x1ff2c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │ -	bl	55f95c <spr_noaccess@@Base+0x978c>
│ │ │ │ -	ldr.w	r2, [pc, #2248]	@ 585478 <spr_noaccess@@Base+0x2f2a8>
│ │ │ │ +	bl	55f968 <spr_noaccess@@Base+0x9798>
│ │ │ │ +	ldr.w	r2, [pc, #2092]	@ 5853e4 <spr_noaccess@@Base+0x2f214>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5760f4 <spr_noaccess@@Base+0x1ff24>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	5760fc <spr_noaccess@@Base+0x1ff2c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │  	strb.w	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │  	lsls	r3, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r2, [pc, #2204]	@ 58547c <spr_noaccess@@Base+0x2f2ac>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r2, [pc, #2048]	@ 5853e8 <spr_noaccess@@Base+0x2f218>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	580894 <spr_noaccess@@Base+0x2a6c4>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr.w	r2, [pc, #2192]	@ 585480 <spr_noaccess@@Base+0x2f2b0>
│ │ │ │ +	bl	58089c <spr_noaccess@@Base+0x2a6cc>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr.w	r2, [pc, #2036]	@ 5853ec <spr_noaccess@@Base+0x2f21c>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	and.w	r3, r4, #1
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │  	add	r2, pc
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	and.w	r3, r4, #1
│ │ │ │  	strb.w	r3, [sp, #52]	@ 0x34
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │ -	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ -	ubfx	r3, r4, #6, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │ -	str	r4, [sp, #40]	@ 0x28
│ │ │ │ -	bl	581540 <spr_noaccess@@Base+0x2b370>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	ubfx	r4, r4, #6, #5
│ │ │ │ +	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	581548 <spr_noaccess@@Base+0x2b378>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │  	strb.w	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │  	lsls	r2, r3, #14
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r2, [pc, #2120]	@ 585484 <spr_noaccess@@Base+0x2f2b4>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r2, [pc, #1964]	@ 5853f0 <spr_noaccess@@Base+0x2f220>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	580894 <spr_noaccess@@Base+0x2a6c4>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	58089c <spr_noaccess@@Base+0x2a6cc>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │ -	bl	55f95c <spr_noaccess@@Base+0x978c>
│ │ │ │ +	bl	55f968 <spr_noaccess@@Base+0x9798>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	57e914 <spr_noaccess@@Base+0x28744>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr.w	r2, [pc, #2088]	@ 585488 <spr_noaccess@@Base+0x2f2b8>
│ │ │ │ +	bl	57e91c <spr_noaccess@@Base+0x2874c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr.w	r2, [pc, #1932]	@ 5853f4 <spr_noaccess@@Base+0x2f224>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	and.w	r3, r4, #1
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │  	add	r2, pc
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	and.w	r3, r4, #1
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │  	strb.w	r3, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	5810a8 <spr_noaccess@@Base+0x2aed8>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr.w	r2, [pc, #2052]	@ 58548c <spr_noaccess@@Base+0x2f2bc>
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	5810b0 <spr_noaccess@@Base+0x2aee0>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr.w	r2, [pc, #1896]	@ 5853f8 <spr_noaccess@@Base+0x2f228>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	and.w	r3, r4, #1
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │  	add	r2, pc
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	and.w	r3, r4, #1
│ │ │ │  	strb.w	r3, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	5813d8 <spr_noaccess@@Base+0x2b208>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	5813e0 <spr_noaccess@@Base+0x2b210>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	movw	r2, #961	@ 0x3c1
│ │ │ │  	and.w	r3, r4, r2
│ │ │ │ +	ubfx	r1, r4, #21, #5
│ │ │ │ +	str	r1, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r1, r4, #10, #1
│ │ │ │  	strb.w	r1, [sp, #52]	@ 0x34
│ │ │ │  	ubfx	r1, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │  	str	r1, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r1, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	str	r1, [sp, #44]	@ 0x2c
│ │ │ │  	movw	r1, #449	@ 0x1c1
│ │ │ │ -	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │  	cmp	r3, r1
│ │ │ │  	beq.w	58da28 <spr_noaccess@@Base+0x37858>
│ │ │ │  	cmp.w	r3, #450	@ 0x1c2
│ │ │ │ -	bcs.w	58897c <spr_noaccess@@Base+0x327ac>
│ │ │ │ +	bcs.w	588978 <spr_noaccess@@Base+0x327a8>
│ │ │ │  	cmp	r3, #129	@ 0x81
│ │ │ │  	beq.w	58e83c <spr_noaccess@@Base+0x3866c>
│ │ │ │  	bhi.w	58b702 <spr_noaccess@@Base+0x35532>
│ │ │ │  	cmp	r3, #64	@ 0x40
│ │ │ │  	beq.w	58e8c0 <spr_noaccess@@Base+0x386f0>
│ │ │ │  	bhi.w	58b6dc <spr_noaccess@@Base+0x3550c>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58c3a6 <spr_noaccess@@Base+0x361d6>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r3, #0
│ │ │ │  	movs	r2, #9
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	56325c <spr_noaccess@@Base+0xd08c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	563268 <spr_noaccess@@Base+0xd098>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movw	r2, #1985	@ 0x7c1
│ │ │ │  	ands	r2, r4
│ │ │ │ +	ubfx	r0, r4, #21, #5
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │ -	ubfx	r1, r4, #16, #5
│ │ │ │  	cmp.w	r2, #640	@ 0x280
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r1, r3, [sp, #44]	@ 0x2c
│ │ │ │ -	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	str	r0, [sp, #40]	@ 0x28
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │  	beq.w	58bc78 <spr_noaccess@@Base+0x35aa8>
│ │ │ │ -	bhi.w	588a40 <spr_noaccess@@Base+0x32870>
│ │ │ │ -	movw	r0, #257	@ 0x101
│ │ │ │ -	cmp	r2, r0
│ │ │ │ +	bhi.w	588a3c <spr_noaccess@@Base+0x3286c>
│ │ │ │ +	movw	r1, #257	@ 0x101
│ │ │ │ +	cmp	r2, r1
│ │ │ │  	beq.w	58bcae <spr_noaccess@@Base+0x35ade>
│ │ │ │  	cmp.w	r2, #258	@ 0x102
│ │ │ │ -	bcs.w	589aa8 <spr_noaccess@@Base+0x338d8>
│ │ │ │ +	bcs.w	589aa4 <spr_noaccess@@Base+0x338d4>
│ │ │ │  	cmp	r2, #128	@ 0x80
│ │ │ │  	beq.w	58bada <spr_noaccess@@Base+0x3590a>
│ │ │ │ -	bhi.w	58b5e6 <spr_noaccess@@Base+0x35416>
│ │ │ │ +	bhi.w	58b5e2 <spr_noaccess@@Base+0x35412>
│ │ │ │  	cmp	r2, #64	@ 0x40
│ │ │ │  	beq.w	58d9bc <spr_noaccess@@Base+0x377ec>
│ │ │ │  	bhi.w	58d964 <spr_noaccess@@Base+0x37794>
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58da32 <spr_noaccess@@Base+0x37862>
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r2, r3
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	57f194 <spr_noaccess@@Base+0x28fc4>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	57f19c <spr_noaccess@@Base+0x28fcc>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	movw	r3, #1985	@ 0x7c1
│ │ │ │  	ands	r3, r4
│ │ │ │  	cmp.w	r3, #832	@ 0x340
│ │ │ │  	beq.w	58dae8 <spr_noaccess@@Base+0x37918>
│ │ │ │ -	bhi.w	5889be <spr_noaccess@@Base+0x327ee>
│ │ │ │ +	bhi.w	5889ba <spr_noaccess@@Base+0x327ea>
│ │ │ │  	cmp.w	r3, #384	@ 0x180
│ │ │ │  	beq.w	58daa8 <spr_noaccess@@Base+0x378d8>
│ │ │ │ -	bhi.w	589a42 <spr_noaccess@@Base+0x33872>
│ │ │ │ +	bhi.w	589a3e <spr_noaccess@@Base+0x3386e>
│ │ │ │  	cmp	r3, #192	@ 0xc0
│ │ │ │  	beq.w	58bd44 <spr_noaccess@@Base+0x35b74>
│ │ │ │ -	bhi.w	58a3fc <spr_noaccess@@Base+0x3422c>
│ │ │ │ +	bhi.w	58a3f8 <spr_noaccess@@Base+0x34228>
│ │ │ │  	cmp	r3, #64	@ 0x40
│ │ │ │  	beq.w	58bdc8 <spr_noaccess@@Base+0x35bf8>
│ │ │ │  	cmp	r3, #128	@ 0x80
│ │ │ │  	beq.w	58bd86 <spr_noaccess@@Base+0x35bb6>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r6, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r1, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58da68 <spr_noaccess@@Base+0x37898>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │ @@ -1263428,253 +1263439,253 @@
│ │ │ │  	movs	r4, #16
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #0
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4e0270 <tcg_gen_gvec_umax@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movw	r3, #1985	@ 0x7c1
│ │ │ │  	ands	r3, r4
│ │ │ │  	cmp.w	r3, #896	@ 0x380
│ │ │ │ -	beq.w	58cf72 <spr_noaccess@@Base+0x36da2>
│ │ │ │ -	bhi.w	589080 <spr_noaccess@@Base+0x32eb0>
│ │ │ │ +	beq.w	58cf76 <spr_noaccess@@Base+0x36da6>
│ │ │ │ +	bhi.w	589078 <spr_noaccess@@Base+0x32ea8>
│ │ │ │  	cmp.w	r3, #512	@ 0x200
│ │ │ │  	beq.w	58e286 <spr_noaccess@@Base+0x380b6>
│ │ │ │ -	bhi.w	589704 <spr_noaccess@@Base+0x33534>
│ │ │ │ +	bhi.w	589700 <spr_noaccess@@Base+0x33530>
│ │ │ │  	cmp.w	r3, #320	@ 0x140
│ │ │ │  	beq.w	58e366 <spr_noaccess@@Base+0x38196>
│ │ │ │ -	bhi.w	58a672 <spr_noaccess@@Base+0x344a2>
│ │ │ │ +	bhi.w	58a66e <spr_noaccess@@Base+0x3449e>
│ │ │ │  	cmp.w	r3, #256	@ 0x100
│ │ │ │  	beq.w	58e3ec <spr_noaccess@@Base+0x3821c>
│ │ │ │  	movw	r2, #257	@ 0x101
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	ubfx	r2, r4, #23, #3
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	lsls	r0, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	strd	r2, r4, [sp, #40]	@ 0x28
│ │ │ │ +	lsls	r2, r3, #11
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	569c80 <spr_noaccess@@Base+0x13ab0>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	569c8c <spr_noaccess@@Base+0x13abc>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movw	r2, #961	@ 0x3c1
│ │ │ │  	and.w	r3, r4, r2
│ │ │ │  	movw	r1, #449	@ 0x1c1
│ │ │ │  	cmp	r3, r1
│ │ │ │ -	beq.w	589f0c <spr_noaccess@@Base+0x33d3c>
│ │ │ │ +	beq.w	589f08 <spr_noaccess@@Base+0x33d38>
│ │ │ │  	cmp.w	r3, #450	@ 0x1c2
│ │ │ │ -	bcs.w	588fa0 <spr_noaccess@@Base+0x32dd0>
│ │ │ │ +	bcs.w	588f98 <spr_noaccess@@Base+0x32dc8>
│ │ │ │  	movw	r2, #321	@ 0x141
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	beq.w	58ace4 <spr_noaccess@@Base+0x34b14>
│ │ │ │ +	beq.w	58ace0 <spr_noaccess@@Base+0x34b10>
│ │ │ │  	cmp.w	r3, #322	@ 0x142
│ │ │ │ -	bcs.w	58acb6 <spr_noaccess@@Base+0x34ae6>
│ │ │ │ +	bcs.w	58acb2 <spr_noaccess@@Base+0x34ae2>
│ │ │ │  	cmp	r3, #1
│ │ │ │ -	beq.w	58ac8c <spr_noaccess@@Base+0x34abc>
│ │ │ │ +	beq.w	58ac88 <spr_noaccess@@Base+0x34ab8>
│ │ │ │  	cmp	r3, #192	@ 0xc0
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │  	ubfx	r3, r4, #16, #3
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	strd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │  	lsls	r2, r4, #21
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	57043c <spr_noaccess@@Base+0x1a26c>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	570444 <spr_noaccess@@Base+0x1a274>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #6, #5
│ │ │ │ +	and.w	r3, r3, #16384	@ 0x4000
│ │ │ │  	str	r2, [sp, #52]	@ 0x34
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ -	and.w	r3, r3, #16384	@ 0x4000
│ │ │ │  	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │  	lsls	r4, r4, #31
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	bmi.w	588fec <spr_noaccess@@Base+0x32e1c>
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	bmi.w	588fe4 <spr_noaccess@@Base+0x32e14>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r2, [pc, #1452]	@ 585490 <spr_noaccess@@Base+0x2f2c0>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r2, [pc, #1296]	@ 5853fc <spr_noaccess@@Base+0x2f22c>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	568d68 <spr_noaccess@@Base+0x12b98>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	568d74 <spr_noaccess@@Base+0x12ba4>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ +	ubfx	r1, r4, #21, #5
│ │ │ │  	ubfx	r2, r4, #6, #5
│ │ │ │  	ubfx	ip, r4, #11, #5
│ │ │ │  	ubfx	r0, r4, #16, #5
│ │ │ │ -	ubfx	r1, r4, #21, #5
│ │ │ │  	and.w	r3, r3, #16777216	@ 0x1000000
│ │ │ │ -	strd	ip, r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r1, [sp, #40]	@ 0x28
│ │ │ │  	lsls	r4, r4, #31
│ │ │ │ +	str	r2, [sp, #52]	@ 0x34
│ │ │ │ +	str.w	ip, [sp, #48]	@ 0x30
│ │ │ │  	str	r0, [sp, #44]	@ 0x2c
│ │ │ │ -	str	r1, [sp, #40]	@ 0x28
│ │ │ │ -	bmi.w	588b48 <spr_noaccess@@Base+0x32978>
│ │ │ │ +	bmi.w	588b44 <spr_noaccess@@Base+0x32974>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	58cfe8 <spr_noaccess@@Base+0x36e18>
│ │ │ │ +	beq.w	58cfec <spr_noaccess@@Base+0x36e1c>
│ │ │ │  	addw	r3, ip, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │  	movs	r4, #16
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #3
│ │ │ │  	strd	r4, r4, [sp, #4]
│ │ │ │  	bl	4e1820 <tcg_gen_gvec_bitsel@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ubfx	r0, r4, #11, #5
│ │ │ │  	ldr.w	r1, [r5, #136]	@ 0x88
│ │ │ │ -	mov	r8, r2
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ +	mov	r8, r0
│ │ │ │ +	str	r0, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r0, r4, #16, #5
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │ -	mov	r7, r2
│ │ │ │ -	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	and.w	r1, r1, #16777216	@ 0x1000000
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ +	mov	r7, r0
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	str	r3, [sp, #52]	@ 0x34
│ │ │ │  	lsls	r4, r4, #31
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	bmi.w	588ba0 <spr_noaccess@@Base+0x329d0>
│ │ │ │ +	str	r0, [sp, #44]	@ 0x2c
│ │ │ │ +	bmi.w	588b9c <spr_noaccess@@Base+0x329cc>
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r2, [pc, #1292]	@ 585494 <spr_noaccess@@Base+0x2f2c4>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r2, [pc, #1136]	@ 585400 <spr_noaccess@@Base+0x2f230>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	568d68 <spr_noaccess@@Base+0x12b98>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	568d74 <spr_noaccess@@Base+0x12ba4>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ -	ubfx	r2, r4, #6, #5
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │  	lsls	r7, r4, #31
│ │ │ │ -	str	r2, [sp, #52]	@ 0x34
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	and.w	r3, r3, #16777216	@ 0x1000000
│ │ │ │ +	ubfx	r2, r4, #6, #5
│ │ │ │ +	str	r2, [sp, #52]	@ 0x34
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	bmi.w	5891a2 <spr_noaccess@@Base+0x32fd2>
│ │ │ │ +	bmi.w	58919a <spr_noaccess@@Base+0x32fca>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r2, [pc, #1236]	@ 585498 <spr_noaccess@@Base+0x2f2c8>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r2, [pc, #1076]	@ 585404 <spr_noaccess@@Base+0x2f234>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	568d68 <spr_noaccess@@Base+0x12b98>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ +	bl	568d74 <spr_noaccess@@Base+0x12ba4>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ubfx	r0, r4, #11, #5
│ │ │ │  	ldr.w	r1, [r5, #136]	@ 0x88
│ │ │ │ -	mov	r8, r2
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ +	mov	r8, r0
│ │ │ │ +	str	r0, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r0, r4, #16, #5
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │ -	mov	r7, r2
│ │ │ │ -	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	mov	r7, r0
│ │ │ │ +	str	r0, [sp, #44]	@ 0x2c
│ │ │ │  	and.w	r1, r1, #16777216	@ 0x1000000
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r3, [sp, #52]	@ 0x34
│ │ │ │ -	lsls	r0, r4, #31
│ │ │ │  	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	bmi.w	588cc8 <spr_noaccess@@Base+0x32af8>
│ │ │ │ +	lsls	r0, r4, #31
│ │ │ │ +	str	r3, [sp, #52]	@ 0x34
│ │ │ │ +	bmi.w	588cc4 <spr_noaccess@@Base+0x32af4>
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r2, [pc, #1172]	@ 58549c <spr_noaccess@@Base+0x2f2cc>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #1016]	@ (585408 <spr_noaccess@@Base+0x2f238>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	568d68 <spr_noaccess@@Base+0x12b98>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	568d74 <spr_noaccess@@Base+0x12ba4>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ubfx	r3, r4, #6, #4
│ │ │ │  	cmp	r3, #15
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 58502c <spr_noaccess@@Base+0x2ee5c>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 585034 <spr_noaccess@@Base+0x2ee64>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │  	nop
│ │ │ │ -	adds	r1, r5, r3
│ │ │ │ +	adds	r5, r3, r3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r1, r3, r0
│ │ │ │ +	adds	r5, r1, r0
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r1, r7, r6
│ │ │ │ +	adds	r5, r5, r6
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r7, r7, #27
│ │ │ │ +	asrs	r1, r6, #27
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r3, r4, #25
│ │ │ │ +	asrs	r7, r2, #25
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r5, r1, #23
│ │ │ │ +	asrs	r1, r0, #23
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r1, r2, #21
│ │ │ │ +	asrs	r5, r0, #21
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r3, r2, #19
│ │ │ │ +	asrs	r7, r0, #19
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r3, r1, r4
│ │ │ │ +	subs	r7, r7, r3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r7, r4, r1
│ │ │ │ +	subs	r3, r3, r1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, r0, #0
│ │ │ │ +	subs	r1, r7, r7
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsrs	r3, r0, #31
│ │ │ │ +	lsrs	r1, r7, #30
│ │ │ │  	movs	r0, r0
│ │ │ │  	svc	181	@ 0xb5
│ │ │ │  			@ <UNDEFINED> instruction: 0xffffdfb5
│ │ │ │  			@ <UNDEFINED> instruction: 0xffffdfb5
│ │ │ │ -	vcvt.u32.f32	d16, d15, #1
│ │ │ │ +	vcvt.u32.f32	d16, d5, #1
│ │ │ │  	movs	r0, r0
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │ -	bl	55f95c <spr_noaccess@@Base+0x978c>
│ │ │ │ -	ldr.w	r2, [pc, #1064]	@ 5854a0 <spr_noaccess@@Base+0x2f2d0>
│ │ │ │ +	bl	55f968 <spr_noaccess@@Base+0x9798>
│ │ │ │ +	ldr	r2, [pc, #908]	@ (58540c <spr_noaccess@@Base+0x2f23c>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5760f4 <spr_noaccess@@Base+0x1ff24>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	5760fc <spr_noaccess@@Base+0x1ff2c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	and.w	r3, r4, #2496	@ 0x9c0
│ │ │ │  	cmp	r3, #192	@ 0xc0
│ │ │ │ -	beq.w	58a800 <spr_noaccess@@Base+0x34630>
│ │ │ │ -	bhi.w	5890d4 <spr_noaccess@@Base+0x32f04>
│ │ │ │ +	beq.w	58a7fc <spr_noaccess@@Base+0x3462c>
│ │ │ │ +	bhi.w	5890cc <spr_noaccess@@Base+0x32efc>
│ │ │ │  	cmp	r3, #64	@ 0x40
│ │ │ │ -	beq.w	58a8be <spr_noaccess@@Base+0x346ee>
│ │ │ │ +	beq.w	58a8ba <spr_noaccess@@Base+0x346ea>
│ │ │ │  	cmp	r3, #128	@ 0x80
│ │ │ │ -	beq.w	58a6a4 <spr_noaccess@@Base+0x344d4>
│ │ │ │ +	beq.w	58a6a0 <spr_noaccess@@Base+0x344d0>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ands.w	r3, r4, #2162688	@ 0x210000
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r6, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #928]	@ (58546c <spr_noaccess@@Base+0x2f29c>)
│ │ │ │ +	ldr	r3, [pc, #776]	@ (5853d8 <spr_noaccess@@Base+0x2f208>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov.w	r5, #2
│ │ │ │  	movw	r6, #2602	@ 0xa2a
│ │ │ │  	mov	sl, r0
│ │ │ │  	ldr	r7, [r7, r3]
│ │ │ │  	smlabb	r2, r2, r5, r6
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │ @@ -1263693,264 +1263704,301 @@
│ │ │ │  	mov	r8, r0
│ │ │ │  	smlabb	r2, r2, r5, r6
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #9, #2
│ │ │ │  	ldr	r5, [r7, #0]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #832]	@ (585460 <spr_noaccess@@Base+0x2f290>)
│ │ │ │ +	ldr	r3, [pc, #680]	@ (5853cc <spr_noaccess@@Base+0x2f1fc>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [sp, #28]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #884]	@ (5854a4 <spr_noaccess@@Base+0x2f2d4>)
│ │ │ │ +	ldr	r0, [pc, #728]	@ (585410 <spr_noaccess@@Base+0x2f240>)
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	add.w	r6, sl, r3
│ │ │ │  	str	r1, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r9, r3
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	addw	r1, r0, #3660	@ 0xe4c
│ │ │ │  	ldr.w	r0, [r0, #3660]	@ 0xe4c
│ │ │ │  	bl	4c61d4 <tcg_gen_call5@@Base>
│ │ │ │  	lsls	r0, r4, #31
│ │ │ │ -	bpl.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #844]	@ (5854a8 <spr_noaccess@@Base+0x2f2d8>)
│ │ │ │ +	bpl.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #692]	@ (585414 <spr_noaccess@@Base+0x2f244>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	cmp	r3, #5
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 585184 <spr_noaccess@@Base+0x2efb4>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 585188 <spr_noaccess@@Base+0x2efb8>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	nop
│ │ │ │ -	lsls	r7, r6, #21
│ │ │ │ +	lsls	r5, r6, #21
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsls	r5, r2, #21
│ │ │ │ +	lsls	r3, r2, #21
│ │ │ │  	movs	r0, r0
│ │ │ │ -	udf	#93	@ 0x5d
│ │ │ │ -	vcvt.f32.u32	<illegal reg q14.5>, <illegal reg q6.5>, #1
│ │ │ │ -	vsri.64	q8, <illegal reg q0.5>, #1
│ │ │ │ +	udf	#97	@ 0x61
│ │ │ │ +	vqrdmlah.s<illegal width 64>	<illegal reg q14.5>, <illegal reg q7.5>, d17[0]
│ │ │ │ +	vmls.i<illegal width 64>	q8, <illegal reg q15.5>, d15[0]
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsls	r7, r5, #17
│ │ │ │ +	lsls	r5, r5, #17
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r2, [pc, #780]	@ (5854ac <spr_noaccess@@Base+0x2f2dc>)
│ │ │ │ +	ldr	r2, [pc, #628]	@ (585418 <spr_noaccess@@Base+0x2f248>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	and.w	r3, r4, #1
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │  	add	r2, pc
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	and.w	r3, r4, #1
│ │ │ │  	strb.w	r3, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	5813d8 <spr_noaccess@@Base+0x2b208>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	5813e0 <spr_noaccess@@Base+0x2b210>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ubfx	r0, r4, #21, #5
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │ -	ubfx	r0, r4, #21, #5
│ │ │ │ -	strd	r2, r3, [sp, #48]	@ 0x30
│ │ │ │ +	str	r0, [sp, #40]	@ 0x28
│ │ │ │  	lsls	r7, r4, #31
│ │ │ │ +	str	r3, [sp, #52]	@ 0x34
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	str	r1, [sp, #44]	@ 0x2c
│ │ │ │ -	str	r0, [sp, #40]	@ 0x28
│ │ │ │ -	bmi.w	588c3e <spr_noaccess@@Base+0x32a6e>
│ │ │ │ +	bmi.w	588c3a <spr_noaccess@@Base+0x32a6a>
│ │ │ │  	ldr.w	r4, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r4, r4, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r4, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r4, #0
│ │ │ │ -	beq.w	58d2f6 <spr_noaccess@@Base+0x37126>
│ │ │ │ -	ldr	r4, [pc, #692]	@ (5854b0 <spr_noaccess@@Base+0x2f2e0>)
│ │ │ │ +	beq.w	58d2f8 <spr_noaccess@@Base+0x37128>
│ │ │ │ +	ldr	r4, [pc, #540]	@ (58541c <spr_noaccess@@Base+0x2f24c>)
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │  	add	r4, pc
│ │ │ │  	add.w	r4, r4, #1280	@ 0x500
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	movs	r4, #16
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4dee6c <tcg_gen_gvec_4@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ -	ubfx	r7, r4, #11, #5
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r1, r4, #21, #5
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r1, r4, #16, #5
│ │ │ │  	ands.w	r0, r4, #1
│ │ │ │ +	ubfx	r7, r4, #21, #5
│ │ │ │  	ubfx	r6, r4, #6, #5
│ │ │ │ -	mov	r9, r7
│ │ │ │  	and.w	r3, r3, #16777216	@ 0x1000000
│ │ │ │  	str	r2, [sp, #28]
│ │ │ │  	str	r1, [sp, #32]
│ │ │ │  	str	r0, [sp, #36]	@ 0x24
│ │ │ │ -	bne.w	588f04 <spr_noaccess@@Base+0x32d34>
│ │ │ │ +	bne.w	588efc <spr_noaccess@@Base+0x32d2c>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	588060 <spr_noaccess@@Base+0x31e90>
│ │ │ │ +	beq.w	58805c <spr_noaccess@@Base+0x31e8c>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #516]	@ (58546c <spr_noaccess@@Base+0x2f29c>)
│ │ │ │ -	ldr	r1, [sp, #32]
│ │ │ │ +	ldr	r3, [pc, #368]	@ (5853d8 <spr_noaccess@@Base+0x2f208>)
│ │ │ │ +	addw	r2, r7, #2634	@ 0xa4a
│ │ │ │  	mov	r5, r0
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ -	ldr.w	r4, [fp, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │ +	ldr.w	r4, [fp, r3]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [sp, #28]
│ │ │ │ +	ldr	r1, [sp, #32]
│ │ │ │ +	mov	r8, r0
│ │ │ │ +	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ -	mov	r9, r0
│ │ │ │ -	addw	r2, r3, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	addw	r2, r7, #2634	@ 0xa4a
│ │ │ │ +	ldr	r3, [sp, #28]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ -	mov	r8, r0
│ │ │ │ +	mov	r7, r0
│ │ │ │ +	addw	r2, r3, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r6, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	str	r0, [sp, #28]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #432]	@ (585464 <spr_noaccess@@Base+0x2f294>)
│ │ │ │ +	ldr	r1, [pc, #280]	@ (5853d0 <spr_noaccess@@Base+0x2f200>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #28]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r6, [r4, #0]
│ │ │ │  	ldr	r2, [sp, #36]	@ 0x24
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #488]	@ (5854b4 <spr_noaccess@@Base+0x2f2e4>)
│ │ │ │ -	add.w	r1, r8, r3
│ │ │ │ +	ldr	r0, [pc, #340]	@ (585420 <spr_noaccess@@Base+0x2f250>)
│ │ │ │ +	adds	r1, r7, r3
│ │ │ │  	add	r5, r3
│ │ │ │  	str	r1, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │ -	add.w	r1, r9, r3
│ │ │ │ +	add.w	r1, r8, r3
│ │ │ │  	strd	r5, r1, [sp]
│ │ │ │  	add	r3, r6
│ │ │ │  	addw	r1, r0, #3240	@ 0xca8
│ │ │ │  	ldr.w	r0, [r0, #3240]	@ 0xca8
│ │ │ │  	bl	4c61d4 <tcg_gen_call5@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ -	ubfx	r2, r4, #6, #5
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │  	lsls	r7, r4, #31
│ │ │ │ -	str	r2, [sp, #52]	@ 0x34
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	and.w	r3, r3, #16384	@ 0x4000
│ │ │ │ +	ubfx	r2, r4, #6, #5
│ │ │ │ +	str	r2, [sp, #52]	@ 0x34
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	bmi.w	58903e <spr_noaccess@@Base+0x32e6e>
│ │ │ │ +	bmi.w	589036 <spr_noaccess@@Base+0x32e66>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #412]	@ (5854b8 <spr_noaccess@@Base+0x2f2e8>)
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #264]	@ (585424 <spr_noaccess@@Base+0x2f254>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	568d68 <spr_noaccess@@Base+0x12b98>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ubfx	r2, r4, #6, #5
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	strd	r3, r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	strd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │ +	bl	568d74 <spr_noaccess@@Base+0x12ba4>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r3, r4, #6, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	str	r3, [sp, #52]	@ 0x34
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	strd	r3, r2, [sp, #44]	@ 0x2c
│ │ │ │  	lsls	r2, r4, #31
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #360]	@ (5854bc <spr_noaccess@@Base+0x2f2ec>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #212]	@ (585428 <spr_noaccess@@Base+0x2f258>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	568d68 <spr_noaccess@@Base+0x12b98>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ubfx	r2, r4, #6, #5
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	strd	r3, r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	strd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │ +	bl	568d74 <spr_noaccess@@Base+0x12ba4>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r3, r4, #6, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	str	r3, [sp, #52]	@ 0x34
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	strd	r3, r2, [sp, #44]	@ 0x2c
│ │ │ │  	ands.w	r3, r4, #1
│ │ │ │ -	bne.w	589028 <spr_noaccess@@Base+0x32e58>
│ │ │ │ -	ldr	r4, [pc, #316]	@ (5854c0 <spr_noaccess@@Base+0x2f2f0>)
│ │ │ │ +	bne.w	589020 <spr_noaccess@@Base+0x32e50>
│ │ │ │ +	ldr	r4, [pc, #168]	@ (58542c <spr_noaccess@@Base+0x2f25c>)
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	56e104 <spr_noaccess@@Base+0x17f34>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ubfx	r2, r4, #6, #5
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	strd	r3, r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	strd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │ +	bl	56e10c <spr_noaccess@@Base+0x17f3c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r3, r4, #6, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	str	r3, [sp, #52]	@ 0x34
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	strd	r3, r2, [sp, #44]	@ 0x2c
│ │ │ │  	ands.w	r3, r4, #1
│ │ │ │ -	bne.w	589054 <spr_noaccess@@Base+0x32e84>
│ │ │ │ -	ldr	r4, [pc, #268]	@ (5854c4 <spr_noaccess@@Base+0x2f2f4>)
│ │ │ │ +	bne.w	58904c <spr_noaccess@@Base+0x32e7c>
│ │ │ │ +	ldr	r4, [pc, #120]	@ (585430 <spr_noaccess@@Base+0x2f260>)
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	56e104 <spr_noaccess@@Base+0x17f34>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ubfx	r8, r4, #16, #5
│ │ │ │ +	bl	56e10c <spr_noaccess@@Base+0x17f3c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	nop
│ │ │ │ +	str	r7, [sp, #328]	@ 0x148
│ │ │ │ +	lsls	r6, r0, #1
│ │ │ │ +	str	r5, [sp, #768]	@ 0x300
│ │ │ │ +	lsls	r6, r0, #1
│ │ │ │ +	subs	r4, #213	@ 0xd5
│ │ │ │ +	vrsra.u32	<illegal reg q9.5>, q12, #3
│ │ │ │ +	movs	r0, r0
│ │ │ │ +	ldrh	r5, [r6, #20]
│ │ │ │ +	vtbx.8	d24, {d29-d30}, d19
│ │ │ │ +	vtbx.8	d24, {d13-d14}, d29
│ │ │ │ +	vcvt.f32.u32	<illegal reg q9.5>, <illegal reg q14.5>, #3
│ │ │ │ +	vrsubhn.i<illegal width 128>	d18, <illegal reg q14.5>, <illegal reg q1.5>
│ │ │ │ +	vqrdmulh.s<illegal width 64>	<illegal reg q9.5>, <illegal reg q14.5>, d13[0]
│ │ │ │ +	vqrdmulh.s<illegal width 64>	<illegal reg q9.5>, <illegal reg q6.5>, d15[0]
│ │ │ │ +	vsli.64	d18, d5, #61	@ 0x3d
│ │ │ │ +	vclt.s<illegal width 64>	d23, d23, #0
│ │ │ │ +	vqrdmlsh.s<illegal width 64>	q11, <illegal reg q6.5>, d3[0]
│ │ │ │ +	vqrdmlah.s<illegal width 64>	q11, <illegal reg q6.5>, d5[0]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd6f25
│ │ │ │ +	vsli.32	q12, <illegal reg q7.5>, #29
│ │ │ │ +	vmlsl.u<illegal width 64>	q8, d29, d8[0]
│ │ │ │ +	lsls	r1, r1, #1
│ │ │ │ +	subs	r6, r5, #3
│ │ │ │ +	lsls	r1, r3, #1
│ │ │ │ +	subs	r3, r2, #7
│ │ │ │ +	vqshlu.s32	d18, d14, #29
│ │ │ │ +	lsls	r3, r0, #1
│ │ │ │ +	b.n	585ab0 <spr_noaccess@@Base+0x2f8e0>
│ │ │ │ +	lsls	r0, r1, #1
│ │ │ │ +	ldr	r1, [r7, #80]	@ 0x50
│ │ │ │ +	vmull.u<illegal width 64>	q11, d29, d17
│ │ │ │ +	vmull.u<illegal width 64>	q10, d29, d15
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd4bf3
│ │ │ │ +	vneg.s<illegal width 64>	<illegal reg q15.5>, q2
│ │ │ │ +	ldr	r0, [pc, #16]	@ (585448 <spr_noaccess@@Base+0x2f278>)
│ │ │ │  	ubfx	r9, r4, #11, #5
│ │ │ │  	ubfx	sl, r4, #21, #5
│ │ │ │  	lsrs	r3, r4, #6
│ │ │ │  	lsls	r1, r4, #31
│ │ │ │ -	bmi.w	589372 <spr_noaccess@@Base+0x331a2>
│ │ │ │ +	bmi.w	58936a <spr_noaccess@@Base+0x3319a>
│ │ │ │  	and.w	r6, r3, #7
│ │ │ │  	tst.w	r4, #1536	@ 0x600
│ │ │ │  	ubfx	r3, r4, #9, #2
│ │ │ │ -	beq.w	5892f8 <spr_noaccess@@Base+0x33128>
│ │ │ │ +	beq.w	5892f0 <spr_noaccess@@Base+0x33120>
│ │ │ │  	cmp	r3, #1
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	588060 <spr_noaccess@@Base+0x31e90>
│ │ │ │ +	beq.w	58805c <spr_noaccess@@Base+0x31e8c>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	str	r0, [sp, #28]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #84]	@ (58546c <spr_noaccess@@Base+0x2f29c>)
│ │ │ │ +	ldr.w	r3, [pc, #1268]	@ 585974 <spr_noaccess@@Base+0x2f7a4>
│ │ │ │  	addw	r2, r9, #2634	@ 0xa4a
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r0, r7
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r4, [fp, r3]
│ │ │ │  	str	r2, [sp, #32]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1263968,72 +1264016,38 @@
│ │ │ │  	lsls	r6, r6, #4
│ │ │ │  	mov	r2, r6
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	add.w	r2, r6, #8
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	nop
│ │ │ │ -	str	r7, [sp, #352]	@ 0x160
│ │ │ │ -	lsls	r6, r0, #1
│ │ │ │ -	str	r5, [sp, #776]	@ 0x308
│ │ │ │ -	lsls	r6, r0, #1
│ │ │ │ -	subs	r4, #221	@ 0xdd
│ │ │ │ -	vrsra.u32	<illegal reg q9.5>, q12, #3
│ │ │ │ -	movs	r0, r0
│ │ │ │ -	ldrh	r5, [r7, #20]
│ │ │ │ -	vtbx.8	d24, {d29-d30}, d27
│ │ │ │ -	vqrshrn.u64	d24, <illegal reg q10.5>, #3
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd3e85
│ │ │ │ -	vrsubhn.i<illegal width 128>	d18, <illegal reg q14.5>, <illegal reg q5.5>
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd3dd5
│ │ │ │ -	vcvt.u16.f16	<illegal reg q9.5>, <illegal reg q3.5>, #3
│ │ │ │ -	vsli.64	d18, d13, #61	@ 0x3d
│ │ │ │ -	vclt.s<illegal width 64>	d23, d31, #0
│ │ │ │ -	vqrdmlsh.s<illegal width 64>	q11, <illegal reg q6.5>, d13[0]
│ │ │ │ -	vqrdmlah.s<illegal width 64>	q11, <illegal reg q6.5>, d15[0]
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd6f2d
│ │ │ │ -	vceq.f<illegal width 64>	q12, <illegal reg q10.5>, #0
│ │ │ │ -	vmlsl.u<illegal width 64>	q8, d29, d14[0]
│ │ │ │ -	lsls	r1, r1, #1
│ │ │ │ -	subs	r4, r6, #3
│ │ │ │ -	lsls	r1, r3, #1
│ │ │ │ -	subs	r7, r2, #7
│ │ │ │ -	vclt.f<illegal width 64>	d18, d18, #0
│ │ │ │ -	lsls	r3, r0, #1
│ │ │ │ -	b.n	585b44 <spr_noaccess@@Base+0x2f974>
│ │ │ │ -	lsls	r0, r1, #1
│ │ │ │ -	ldr	r1, [r7, #80]	@ 0x50
│ │ │ │ -	vmull.u<illegal width 64>	q11, d29, d17
│ │ │ │ -	vmull.u<illegal width 64>	q10, d29, d15
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd4bf3
│ │ │ │ -	vneg.s<illegal width 64>	<illegal reg q15.5>, q2
│ │ │ │ -	asrs	r4, r0, #10
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	strd	r3, r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	strd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r3, r4, #6, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	str	r3, [sp, #52]	@ 0x34
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	strd	r3, r2, [sp, #44]	@ 0x2c
│ │ │ │  	ands.w	r3, r4, #1
│ │ │ │ -	bne.w	58906a <spr_noaccess@@Base+0x32e9a>
│ │ │ │ -	ldr.w	r4, [pc, #1160]	@ 585974 <spr_noaccess@@Base+0x2f7a4>
│ │ │ │ +	bne.w	589062 <spr_noaccess@@Base+0x32e92>
│ │ │ │ +	ldr.w	r4, [pc, #1164]	@ 585978 <spr_noaccess@@Base+0x2f7a8>
│ │ │ │  	movs	r2, #8
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	56e104 <spr_noaccess@@Base+0x17f34>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	56e10c <spr_noaccess@@Base+0x17f3c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	588060 <spr_noaccess@@Base+0x31e90>
│ │ │ │ +	beq.w	58805c <spr_noaccess@@Base+0x31e8c>
│ │ │ │  	lsrs	r3, r4, #15
│ │ │ │  	and.w	r1, r4, #1
│ │ │ │  	and.w	r3, r3, #62	@ 0x3e
│ │ │ │  	movw	r2, #65472	@ 0xffc0
│ │ │ │  	ands	r2, r4
│ │ │ │  	orrs	r3, r1
│ │ │ │  	eors	r3, r2
│ │ │ │ @@ -1264059,92 +1264073,93 @@
│ │ │ │  	orr.w	r3, r3, r5, lsr #25
│ │ │ │  	orr.w	r5, r5, r5, lsl #7
│ │ │ │  	orr.w	r3, r3, ip
│ │ │ │  	and.w	r5, r5, #16843009	@ 0x1010101
│ │ │ │  	and.w	r3, r3, #16843009	@ 0x1010101
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #1012]	@ (585978 <spr_noaccess@@Base+0x2f7a8>)
│ │ │ │ +	ldr	r2, [pc, #1004]	@ (585974 <spr_noaccess@@Base+0x2f7a4>)
│ │ │ │  	ldr	r7, [r7, r2]
│ │ │ │  	movw	r2, #42152	@ 0xa4a8
│ │ │ │  	add.w	r2, r2, r4, lsl #4
│ │ │ │  	lsls	r4, r4, #4
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	umull	r0, r1, r5, r6
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	mla	r1, r6, r3, r1
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	add.w	r2, r4, #41984	@ 0xa400
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ubfx	r2, r4, #6, #5
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	strd	r3, r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	strd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r3, r4, #6, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	str	r3, [sp, #52]	@ 0x34
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	strd	r3, r2, [sp, #44]	@ 0x2c
│ │ │ │  	ands.w	r3, r4, #1
│ │ │ │ -	bne.w	588eb6 <spr_noaccess@@Base+0x32ce6>
│ │ │ │ +	bne.w	588eb2 <spr_noaccess@@Base+0x32ce2>
│ │ │ │  	ldr	r4, [pc, #932]	@ (58597c <spr_noaccess@@Base+0x2f7ac>)
│ │ │ │  	movs	r2, #4
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	56e104 <spr_noaccess@@Base+0x17f34>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	56e10c <spr_noaccess@@Base+0x17f3c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	558b50 <spr_noaccess@@Base+0x2980>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #20
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #876]	@ (585978 <spr_noaccess@@Base+0x2f7a8>)
│ │ │ │ +	ldr	r3, [pc, #868]	@ (585974 <spr_noaccess@@Base+0x2f7a4>)
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	mov	r6, r0
│ │ │ │  	ubfx	r4, r4, #23, #3
│ │ │ │  	mrc	15, 0, r5, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	movw	r3, #41640	@ 0xa2a8
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	ldr	r1, [pc, #852]	@ (585980 <spr_noaccess@@Base+0x2f7b0>)
│ │ │ │ +	ldr	r1, [pc, #848]	@ (585980 <spr_noaccess@@Base+0x2f7b0>)
│ │ │ │  	ldr	r2, [pc, #820]	@ (585964 <spr_noaccess@@Base+0x2f794>)
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, r4, lsl #2
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	r1, [r1, #128]	@ 0x80
│ │ │ │  	ldr	r2, [r5, r2]
│ │ │ │  	adds	r3, r2, r6
│ │ │ │  	add	r2, r1
│ │ │ │ -	ldr	r1, [pc, #832]	@ (585984 <spr_noaccess@@Base+0x2f7b4>)
│ │ │ │ +	ldr	r1, [pc, #828]	@ (585984 <spr_noaccess@@Base+0x2f7b4>)
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #624	@ 0x270
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	bl	4c6058 <tcg_gen_call1@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r6, r3, #20
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #772]	@ (585978 <spr_noaccess@@Base+0x2f7a8>)
│ │ │ │ +	ldr	r3, [pc, #764]	@ (585974 <spr_noaccess@@Base+0x2f7a4>)
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr	r1, [r7, r3]
│ │ │ │  	movw	r3, #41640	@ 0xa2a8
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	mov	r7, r1
│ │ │ │ @@ -1264152,15 +1264167,15 @@
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	movw	r3, #41640	@ 0xa2a8
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	ldr	r1, [pc, #740]	@ (585988 <spr_noaccess@@Base+0x2f7b8>)
│ │ │ │ +	ldr	r1, [pc, #736]	@ (585988 <spr_noaccess@@Base+0x2f7b8>)
│ │ │ │  	ubfx	r4, r4, #23, #3
│ │ │ │  	ldr	r3, [pc, #700]	@ (585968 <spr_noaccess@@Base+0x2f798>)
│ │ │ │  	add	r1, pc
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add.w	r1, r1, r4, lsl #2
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │ @@ -1264171,524 +1264186,528 @@
│ │ │ │  	add	r5, r2
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	adds	r3, r2, r6
│ │ │ │  	add.w	r1, r1, #492	@ 0x1ec
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	add	r2, r4
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [pc, #692]	@ (585990 <spr_noaccess@@Base+0x2f7c0>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	ubfx	r3, r4, #23, #3
│ │ │ │ -	add	r2, pc
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │ +	add	r2, pc
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #23, #3
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	bl	562a10 <spr_noaccess@@Base+0xc840>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr	r2, [pc, #664]	@ (585994 <spr_noaccess@@Base+0x2f7c4>)
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	bl	562a1c <spr_noaccess@@Base+0xc84c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr	r2, [pc, #660]	@ (585994 <spr_noaccess@@Base+0x2f7c4>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	ubfx	r3, r4, #23, #3
│ │ │ │ -	add	r2, pc
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │ +	add	r2, pc
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #23, #3
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	bl	562a10 <spr_noaccess@@Base+0xc840>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	bl	562a1c <spr_noaccess@@Base+0xc84c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	movw	r2, #32776	@ 0x8008
│ │ │ │  	tst	r2, r3
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #88]	@ 0x58
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.w	585952 <spr_noaccess@@Base+0x2f782>
│ │ │ │ +	bne.w	585954 <spr_noaccess@@Base+0x2f784>
│ │ │ │  	ldrb.w	r3, [r5, #89]	@ 0x59
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	585952 <spr_noaccess@@Base+0x2f782>
│ │ │ │ +	beq.w	585954 <spr_noaccess@@Base+0x2f784>
│ │ │ │  	ldr.w	r0, [r5, #140]	@ 0x8c
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │ -	ldr	r5, [pc, #592]	@ (585998 <spr_noaccess@@Base+0x2f7c8>)
│ │ │ │ -	ldr	r3, [pc, #556]	@ (585978 <spr_noaccess@@Base+0x2f7a8>)
│ │ │ │ +	ldr	r5, [pc, #588]	@ (585998 <spr_noaccess@@Base+0x2f7c8>)
│ │ │ │ +	ldr	r3, [pc, #552]	@ (585974 <spr_noaccess@@Base+0x2f7a4>)
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr	r1, [pc, #540]	@ (58596c <spr_noaccess@@Base+0x2f79c>)
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr.w	r4, [r5, r4, lsl #2]
│ │ │ │  	mrc	15, 0, r5, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	ldr	r1, [r5, r1]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r3, r1
│ │ │ │  	add	r1, r4
│ │ │ │  	lsls	r4, r0, #18
│ │ │ │ -	bpl.w	58b474 <spr_noaccess@@Base+0x352a4>
│ │ │ │ -	ldr	r0, [pc, #560]	@ (58599c <spr_noaccess@@Base+0x2f7cc>)
│ │ │ │ +	bpl.w	58b470 <spr_noaccess@@Base+0x352a0>
│ │ │ │ +	ldr	r0, [pc, #556]	@ (58599c <spr_noaccess@@Base+0x2f7cc>)
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #4032	@ 0xfc0
│ │ │ │  	ldr.w	r0, [r0, #4032]	@ 0xfc0
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	movw	r2, #32776	@ 0x8008
│ │ │ │  	tst	r2, r3
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #88]	@ 0x58
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.w	585952 <spr_noaccess@@Base+0x2f782>
│ │ │ │ +	bne.w	585954 <spr_noaccess@@Base+0x2f784>
│ │ │ │  	ldrb.w	r3, [r5, #89]	@ 0x59
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	585952 <spr_noaccess@@Base+0x2f782>
│ │ │ │ -	ldr	r3, [pc, #508]	@ (5859a0 <spr_noaccess@@Base+0x2f7d0>)
│ │ │ │ +	beq.w	585954 <spr_noaccess@@Base+0x2f784>
│ │ │ │ +	ldr	r3, [pc, #504]	@ (5859a0 <spr_noaccess@@Base+0x2f7d0>)
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	ldr	r1, [pc, #452]	@ (585970 <spr_noaccess@@Base+0x2f7a0>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r5, #140]	@ 0x8c
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr.w	r3, [r3, r4, lsl #2]
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	lsls	r5, r0, #18
│ │ │ │  	ldr	r4, [r4, r1]
│ │ │ │  	add	r3, r4
│ │ │ │ -	bpl.w	58b01c <spr_noaccess@@Base+0x34e4c>
│ │ │ │ -	ldr	r1, [pc, #432]	@ (585978 <spr_noaccess@@Base+0x2f7a8>)
│ │ │ │ +	bpl.w	58b018 <spr_noaccess@@Base+0x34e48>
│ │ │ │ +	ldr	r1, [pc, #424]	@ (585974 <spr_noaccess@@Base+0x2f7a4>)
│ │ │ │  	ldr	r0, [pc, #472]	@ (5859a4 <spr_noaccess@@Base+0x2f7d4>)
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r5, [r7, r1]
│ │ │ │  	addw	r1, r0, #3768	@ 0xeb8
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	ldr	r3, [r5, #0]
│ │ │ │  	ldr.w	r0, [r0, #3768]	@ 0xeb8
│ │ │ │  	add	r3, r4
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f844 <spr_noaccess@@Base+0x9674>
│ │ │ │  	ldr	r2, [pc, #440]	@ (5859a8 <spr_noaccess@@Base+0x2f7d8>)
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	mov	r1, r6
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	and.w	r3, r4, #6
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	cmp	r3, #4
│ │ │ │  	strb.w	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #40]	@ 0x28
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #21
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #376]	@ (5859ac <spr_noaccess@@Base+0x2f7dc>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #372]	@ (5859ac <spr_noaccess@@Base+0x2f7dc>)
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5809cc <spr_noaccess@@Base+0x2a7fc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5809d4 <spr_noaccess@@Base+0x2a804>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	and.w	r3, r4, #6
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	cmp	r3, #4
│ │ │ │  	strb.w	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #40]	@ 0x28
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #21
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r2, [pc, #320]	@ (5859b0 <spr_noaccess@@Base+0x2f7e0>)
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5809cc <spr_noaccess@@Base+0x2a7fc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5809d4 <spr_noaccess@@Base+0x2a804>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f844 <spr_noaccess@@Base+0x9674>
│ │ │ │ -	ldr	r2, [pc, #300]	@ (5859b4 <spr_noaccess@@Base+0x2f7e4>)
│ │ │ │ +	ldr	r2, [pc, #296]	@ (5859b4 <spr_noaccess@@Base+0x2f7e4>)
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	mov	r1, r6
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f844 <spr_noaccess@@Base+0x9674>
│ │ │ │  	ldr	r2, [pc, #264]	@ (5859b8 <spr_noaccess@@Base+0x2f7e8>)
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	mov	r1, r6
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldrd	r2, r3, [r5, #136]	@ 0x88
│ │ │ │  	and.w	r1, r2, #2147483648	@ 0x80000000
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	blt.w	58af78 <spr_noaccess@@Base+0x34da8>
│ │ │ │ +	blt.w	58af74 <spr_noaccess@@Base+0x34da4>
│ │ │ │  	and.w	r3, r3, #1048576	@ 0x100000
│ │ │ │  	orrs	r1, r3
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r0, #63	@ 0x3f
│ │ │ │  	bl	4ca358 <tcg_gen_mb@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #132]	@ 0x84
│ │ │ │  	lsls	r3, r3, #6
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ubfx	r0, r4, #21, #5
│ │ │ │  	movw	r3, #10239	@ 0x27ff
│ │ │ │  	movt	r3, #61440	@ 0xf000
│ │ │ │  	lsr.w	r2, r3, r0
│ │ │ │  	lsls	r7, r2, #31
│ │ │ │  	bpl.w	58d6bc <spr_noaccess@@Base+0x374ec>
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	lsr.w	r2, r3, r2
│ │ │ │  	lsls	r6, r2, #31
│ │ │ │  	bpl.w	58d6bc <spr_noaccess@@Base+0x374ec>
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	lsrs	r3, r4
│ │ │ │  	lsls	r4, r3, #31
│ │ │ │  	bpl.w	58d6bc <spr_noaccess@@Base+0x374ec>
│ │ │ │ -	ldr	r3, [pc, #148]	@ (5859bc <spr_noaccess@@Base+0x2f7ec>)
│ │ │ │ +	ldr	r3, [pc, #144]	@ (5859bc <spr_noaccess@@Base+0x2f7ec>)
│ │ │ │  	movs	r1, #0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, r0, lsl #2]
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #88]	@ 0x58
│ │ │ │ -	cbnz	r3, 585952 <spr_noaccess@@Base+0x2f782>
│ │ │ │ +	cbnz	r3, 585954 <spr_noaccess@@Base+0x2f784>
│ │ │ │  	ldrb.w	r3, [r5, #89]	@ 0x59
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bne.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r3, [r5, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	nop
│ │ │ │ -	str	r2, [sp, #288]	@ 0x120
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	str	r2, [sp, #280]	@ 0x118
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	str	r1, [sp, #800]	@ 0x320
│ │ │ │ +	str	r1, [sp, #792]	@ 0x318
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	str	r1, [sp, #184]	@ 0xb8
│ │ │ │ +	str	r1, [sp, #176]	@ 0xb0
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	str	r0, [sp, #816]	@ 0x330
│ │ │ │ +	str	r0, [sp, #808]	@ 0x328
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldr	r3, [pc, #988]	@ (585d54 <spr_noaccess@@Base+0x2fb84>)
│ │ │ │ -	vrsra.u32	<illegal reg q9.5>, q12, #3
│ │ │ │ +	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r2, [pc, #660]	@ (585c14 <spr_noaccess@@Base+0x2fa44>)
│ │ │ │ -	vtbl.8	d17, {d13-d15}, d18
│ │ │ │ +	ldr	r3, [pc, #980]	@ (585d50 <spr_noaccess@@Base+0x2fb80>)
│ │ │ │ +	vtbl.8	d20, {d29-d31}, d19
│ │ │ │ +	vtbl.8	d17, {d13-d15}, d16
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	lsls	r4, r0, #7
│ │ │ │ +	lsls	r2, r0, #7
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	adds	r6, r4, r6
│ │ │ │ +	adds	r4, r4, r6
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	lsls	r0, r1, #5
│ │ │ │ +	lsls	r6, r0, #5
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	ldrb	r7, [r0, #16]
│ │ │ │ -	vtbl.8	d23, {d29-<overflow reg d32}, d5
│ │ │ │ -	vtbl.8	d17, {d13-d14}, d6
│ │ │ │ -	lsls	r1, r3, #1
│ │ │ │ -	udf	#170	@ 0xaa
│ │ │ │ -	lsls	r0, r1, #1
│ │ │ │ -	adds	r6, r4, r2
│ │ │ │ -	lsls	r1, r3, #1
│ │ │ │ -	udf	#78	@ 0x4e
│ │ │ │ -	lsls	r0, r1, #1
│ │ │ │ -	strb	r1, [r1, r1]
│ │ │ │ -	vclt.f<illegal width 64>	d18, d15, #0
│ │ │ │ -	vcle.f<illegal width 64>	d18, d1, #0
│ │ │ │ -	vsri.32	<illegal reg q10.5>, <illegal reg q15.5>, #3
│ │ │ │ -	vrsra.u64	<illegal reg q10.5>, <illegal reg q8.5>, #3
│ │ │ │ -	vabs.f<illegal width 64>	d17, d22
│ │ │ │ +	ldrb	r5, [r0, #16]
│ │ │ │ +	vtbl.8	d23, {d29-<overflow reg d32}, d3
│ │ │ │ +	vtbl.8	d17, {d13-d14}, d4
│ │ │ │ +	lsls	r1, r3, #1
│ │ │ │ +	udf	#168	@ 0xa8
│ │ │ │ +	lsls	r0, r1, #1
│ │ │ │ +	adds	r4, r4, r2
│ │ │ │ +	lsls	r1, r3, #1
│ │ │ │ +	udf	#76	@ 0x4c
│ │ │ │ +	lsls	r0, r1, #1
│ │ │ │ +	strb	r7, [r0, r1]
│ │ │ │ +	vclt.f<illegal width 64>	d18, d13, #0
│ │ │ │ +	vsli.32	q9, <illegal reg q15.5>, #29
│ │ │ │ +	vsri.32	<illegal reg q10.5>, <illegal reg q14.5>, #3
│ │ │ │ +	vneg.s<illegal width 64>	<illegal reg q10.5>, <illegal reg q15.5>
│ │ │ │ +	vabs.f<illegal width 64>	d17, d20
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f844 <spr_noaccess@@Base+0x9674>
│ │ │ │ -	ldr.w	r2, [pc, #2160]	@ 58623c <spr_noaccess@@Base+0x3006c>
│ │ │ │ +	ldr.w	r2, [pc, #2156]	@ 586238 <spr_noaccess@@Base+0x30068>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	mov	r1, r6
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f844 <spr_noaccess@@Base+0x9674>
│ │ │ │ -	ldr.w	r2, [pc, #2124]	@ 586240 <spr_noaccess@@Base+0x30070>
│ │ │ │ +	ldr.w	r2, [pc, #2120]	@ 58623c <spr_noaccess@@Base+0x3006c>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	mov	r1, r6
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f844 <spr_noaccess@@Base+0x9674>
│ │ │ │ -	ldr.w	r2, [pc, #2088]	@ 586244 <spr_noaccess@@Base+0x30074>
│ │ │ │ +	ldr.w	r2, [pc, #2084]	@ 586240 <spr_noaccess@@Base+0x30070>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	mov	r1, r6
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f844 <spr_noaccess@@Base+0x9674>
│ │ │ │ -	ldr.w	r2, [pc, #2052]	@ 586248 <spr_noaccess@@Base+0x30078>
│ │ │ │ +	ldr.w	r2, [pc, #2048]	@ 586244 <spr_noaccess@@Base+0x30074>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	mov	r1, r6
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f844 <spr_noaccess@@Base+0x9674>
│ │ │ │ -	ldr.w	r2, [pc, #2016]	@ 58624c <spr_noaccess@@Base+0x3007c>
│ │ │ │ +	ldr.w	r2, [pc, #2012]	@ 586248 <spr_noaccess@@Base+0x30078>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	mov	r1, r6
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f844 <spr_noaccess@@Base+0x9674>
│ │ │ │ -	ldr.w	r2, [pc, #1980]	@ 586250 <spr_noaccess@@Base+0x30080>
│ │ │ │ +	ldr.w	r2, [pc, #1976]	@ 58624c <spr_noaccess@@Base+0x3007c>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	mov	r1, r6
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	mov	r0, r6
│ │ │ │  	mov	r1, r4
│ │ │ │  	bl	55f844 <spr_noaccess@@Base+0x9674>
│ │ │ │  	lsls	r0, r4, #15
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	lsls	r3, r4, #2
│ │ │ │ -	ldr.w	r2, [pc, #1936]	@ 586254 <spr_noaccess@@Base+0x30084>
│ │ │ │ +	ldr.w	r2, [pc, #1932]	@ 586250 <spr_noaccess@@Base+0x30080>
│ │ │ │  	ubfx	r4, r4, #17, #4
│ │ │ │  	and.w	r3, r3, #16
│ │ │ │  	orrs	r3, r4
│ │ │ │  	mov	r1, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	mov	r0, r5
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #140]	@ 0x8c
│ │ │ │  	ands.w	r2, r3, #1
│ │ │ │ -	bne.w	589f30 <spr_noaccess@@Base+0x33d60>
│ │ │ │ +	bne.w	589f2c <spr_noaccess@@Base+0x33d5c>
│ │ │ │  	and.w	r3, r3, #1048576	@ 0x100000
│ │ │ │  	orrs	r2, r3
│ │ │ │ -	bne.w	5858e2 <spr_noaccess@@Base+0x2f712>
│ │ │ │ +	bne.w	5858e4 <spr_noaccess@@Base+0x2f714>
│ │ │ │  	ldr.w	r2, [r5, #144]	@ 0x90
│ │ │ │  	and.w	r2, r2, #1
│ │ │ │  	orrs	r2, r3
│ │ │ │ -	bne.w	5858e2 <spr_noaccess@@Base+0x2f712>
│ │ │ │ -	b.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	5858e4 <spr_noaccess@@Base+0x2f714>
│ │ │ │ +	b.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	strb.w	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │  	lsls	r2, r3, #14
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r2, [pc, #1840]	@ 586258 <spr_noaccess@@Base+0x30088>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r2, [pc, #1836]	@ 586254 <spr_noaccess@@Base+0x30084>
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5809cc <spr_noaccess@@Base+0x2a7fc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5809d4 <spr_noaccess@@Base+0x2a804>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r2, r4, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │  	lsls	r4, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r0, r6
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	55f3b8 <spr_noaccess@@Base+0x91e8>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	ubfx	r2, r4, #21, #1
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r3, r4, #23, #3
│ │ │ │ -	strb.w	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r3, r4, #16, #5
│ │ │ │ +	ubfx	r3, r4, #21, #1
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r3, r4, [sp, #48]	@ 0x30
│ │ │ │ +	strb.w	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r4, [sp, #52]	@ 0x34
│ │ │ │  	bl	55ecfc <spr_noaccess@@Base+0x8b2c>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	ubfx	r3, r4, #21, #1
│ │ │ │ -	strb.w	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │  	ubfx	r3, r4, #23, #3
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r3, r4, #16, #5
│ │ │ │ +	ubfx	r3, r4, #21, #1
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r3, r4, [sp, #48]	@ 0x30
│ │ │ │ -	bl	57cc84 <spr_noaccess@@Base+0x26ab4>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	strb.w	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r4, [sp, #52]	@ 0x34
│ │ │ │ +	bl	57cc8c <spr_noaccess@@Base+0x26abc>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	ubfx	r3, r4, #21, #1
│ │ │ │ -	strb.w	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │  	ubfx	r3, r4, #23, #3
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r3, r4, #16, #5
│ │ │ │ +	ubfx	r3, r4, #21, #1
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r3, r4, [sp, #48]	@ 0x30
│ │ │ │ -	bl	57cc84 <spr_noaccess@@Base+0x26ab4>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	strb.w	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r4, [sp, #52]	@ 0x34
│ │ │ │ +	bl	57cc8c <spr_noaccess@@Base+0x26abc>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	strb.w	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │  	lsls	r1, r3, #14
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r2, [pc, #1640]	@ 58625c <spr_noaccess@@Base+0x3008c>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r2, [pc, #1636]	@ 586258 <spr_noaccess@@Base+0x30088>
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5809cc <spr_noaccess@@Base+0x2a7fc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5809d4 <spr_noaccess@@Base+0x2a804>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	strb.w	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │  	lsls	r0, r3, #14
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r2, [pc, #1592]	@ 586260 <spr_noaccess@@Base+0x30090>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r2, [pc, #1588]	@ 58625c <spr_noaccess@@Base+0x3008c>
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5809cc <spr_noaccess@@Base+0x2a7fc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5809d4 <spr_noaccess@@Base+0x2a804>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	strb.w	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │  	lsls	r4, r3, #14
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r2, [pc, #1548]	@ 586264 <spr_noaccess@@Base+0x30094>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r2, [pc, #1544]	@ 586260 <spr_noaccess@@Base+0x30090>
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5809cc <spr_noaccess@@Base+0x2a7fc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5809d4 <spr_noaccess@@Base+0x2a804>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	and.w	r3, r4, #1
│ │ │ │  	strb.w	r3, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	ldr.w	r3, [pc, #1516]	@ 586268 <spr_noaccess@@Base+0x30098>
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ldr.w	r3, [pc, #1512]	@ 586264 <spr_noaccess@@Base+0x30094>
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	mov.w	r2, #4294967295	@ 0xffffffff
│ │ │ │  	ldr	r4, [r7, r3]
│ │ │ │  	mvn.w	r3, #2147483648	@ 0x80000000
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	580b0c <spr_noaccess@@Base+0x2a93c>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	580b14 <spr_noaccess@@Base+0x2a944>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	and.w	r3, r4, #1
│ │ │ │  	strb.w	r3, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	ldr.w	r3, [pc, #1472]	@ 58626c <spr_noaccess@@Base+0x3009c>
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ldr.w	r3, [pc, #1468]	@ 586268 <spr_noaccess@@Base+0x30098>
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r4, [r7, r3]
│ │ │ │  	mov.w	r3, #2147483648	@ 0x80000000
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	580b0c <spr_noaccess@@Base+0x2a93c>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	580b14 <spr_noaccess@@Base+0x2a944>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r6, r3, #15
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr.w	r3, [pc, #1420]	@ 586270 <spr_noaccess@@Base+0x300a0>
│ │ │ │ +	ldr.w	r3, [pc, #1416]	@ 58626c <spr_noaccess@@Base+0x3009c>
│ │ │ │  	str	r0, [sp, #28]
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	movw	r5, #41640	@ 0xa2a8
│ │ │ │  	add.w	r2, r5, r2, lsl #4
│ │ │ │  	ldr	r6, [r7, r3]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ @@ -1264702,49 +1264721,49 @@
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	add.w	r2, r5, #41472	@ 0xa200
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	lsls	r5, r4, #31
│ │ │ │ -	bpl.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr.w	r3, [pc, #1356]	@ 586274 <spr_noaccess@@Base+0x300a4>
│ │ │ │ +	bpl.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr.w	r3, [pc, #1352]	@ 586270 <spr_noaccess@@Base+0x300a0>
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	and.w	r3, r4, #1
│ │ │ │  	strb.w	r3, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	ldr.w	r3, [pc, #1320]	@ 586278 <spr_noaccess@@Base+0x300a8>
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ldr.w	r3, [pc, #1316]	@ 586274 <spr_noaccess@@Base+0x300a4>
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r4, [r7, r3]
│ │ │ │  	mov.w	r3, #2147483648	@ 0x80000000
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	580b0c <spr_noaccess@@Base+0x2a93c>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	580b14 <spr_noaccess@@Base+0x2a944>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #26
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr.w	r3, [pc, #1244]	@ 586270 <spr_noaccess@@Base+0x300a0>
│ │ │ │ +	ldr.w	r3, [pc, #1240]	@ 58626c <spr_noaccess@@Base+0x3009c>
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	movw	r5, #41640	@ 0xa2a8
│ │ │ │  	mov	r7, r0
│ │ │ │  	mov	r0, r9
│ │ │ │  	add.w	r2, r5, r2, lsl #4
│ │ │ │  	ldr.w	r6, [fp, r3]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │ @@ -1264771,148 +1264790,148 @@
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	add.w	r2, r5, #41472	@ 0xa200
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	lsls	r7, r4, #31
│ │ │ │ -	bpl.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr.w	r3, [pc, #1152]	@ 58627c <spr_noaccess@@Base+0x300ac>
│ │ │ │ +	bpl.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr.w	r3, [pc, #1148]	@ 586278 <spr_noaccess@@Base+0x300a8>
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	55ea5c <spr_noaccess@@Base+0x888c>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	55ebac <spr_noaccess@@Base+0x89dc>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r2, r4, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │  	lsls	r1, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r1, #1
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f3b8 <spr_noaccess@@Base+0x91e8>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r2, r4, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │  	lsls	r0, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r2, #1
│ │ │ │  	movs	r1, #0
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f3b8 <spr_noaccess@@Base+0x91e8>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r2, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58e3de <spr_noaccess@@Base+0x3820e>
│ │ │ │  	ldrb.w	r3, [r5, #93]	@ 0x5d
│ │ │ │  	cbz	r3, 585ea4 <spr_noaccess@@Base+0x2fcd4>
│ │ │ │  	ldr	r3, [r5, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │  	beq.n	585ea4 <spr_noaccess@@Base+0x2fcd4>
│ │ │ │ -	ldr	r3, [pc, #1004]	@ (586280 <spr_noaccess@@Base+0x300b0>)
│ │ │ │ +	ldr	r3, [pc, #1000]	@ (58627c <spr_noaccess@@Base+0x300ac>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r5, #100]	@ 0x64
│ │ │ │  	bl	4c5148 <tcg_temp_new_i128@@Base>
│ │ │ │ -	ldr	r3, [pc, #984]	@ (586284 <spr_noaccess@@Base+0x300b4>)
│ │ │ │ -	mov	r6, r0
│ │ │ │ +	ldr	r3, [pc, #980]	@ (586280 <spr_noaccess@@Base+0x300b0>)
│ │ │ │ +	mov	r9, r0
│ │ │ │  	add	r3, pc
│ │ │ │ -	ldr.w	r2, [r3, r4, lsl #2]
│ │ │ │ +	ldr.w	r2, [r3, r8, lsl #2]
│ │ │ │  	strd	r2, r3, [sp, #28]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r2, [sp, #28]
│ │ │ │ -	mov	r4, r0
│ │ │ │ -	cmp.w	r8, #0
│ │ │ │ +	mov	r6, r0
│ │ │ │ +	cmp	r7, #0
│ │ │ │  	beq.w	58d6cc <spr_noaccess@@Base+0x374fc>
│ │ │ │  	ldr	r3, [sp, #32]
│ │ │ │ -	ldr.w	r1, [r3, r8, lsl #2]
│ │ │ │ +	ldr.w	r1, [r3, r7, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	mov	r1, r4
│ │ │ │ -	mov	r0, r4
│ │ │ │ +	mov	r1, r6
│ │ │ │ +	mov	r0, r6
│ │ │ │  	mvn.w	r2, #15
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #912]	@ (586270 <spr_noaccess@@Base+0x300a0>)
│ │ │ │ -	addw	r2, r7, #2634	@ 0xa4a
│ │ │ │ -	mov	r0, r6
│ │ │ │ +	ldr	r3, [pc, #912]	@ (58626c <spr_noaccess@@Base+0x3009c>)
│ │ │ │ +	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │ +	mov	r0, r9
│ │ │ │ +	movs	r4, #0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4d1ba0 <tcg_gen_ld_i128@@Base>
│ │ │ │ -	ldr	r2, [pc, #828]	@ (586230 <spr_noaccess@@Base+0x30060>)
│ │ │ │ +	ldr	r2, [pc, #824]	@ (58622c <spr_noaccess@@Base+0x3005c>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r5, #104]	@ 0x68
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │ -	mov	r0, r6
│ │ │ │ +	mov	r0, r9
│ │ │ │  	orr.w	r3, r3, #516	@ 0x204
│ │ │ │  	ldr	r1, [r1, r2]
│ │ │ │  	ldr	r2, [r5, #96]	@ 0x60
│ │ │ │ -	add	r1, r4
│ │ │ │ -	movs	r4, #0
│ │ │ │ +	add	r1, r6
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4d614c <tcg_gen_qemu_st_i128_chk@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #880]	@ (586288 <spr_noaccess@@Base+0x300b8>)
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #880]	@ (586284 <spr_noaccess@@Base+0x300b4>)
│ │ │ │  	movs	r2, #4
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	bl	576f38 <spr_noaccess@@Base+0x20d68>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	576f40 <spr_noaccess@@Base+0x20d70>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r2, r4, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │  	lsls	r2, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r0, r6
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	55f3b8 <spr_noaccess@@Base+0x91e8>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov.w	r3, #1024	@ 0x400
│ │ │ │  	movt	r3, #31
│ │ │ │  	ands	r3, r4
│ │ │ │  	cmp.w	r3, #1024	@ 0x400
│ │ │ │  	beq.w	58e666 <spr_noaccess@@Base+0x38496>
│ │ │ │  	cmp.w	r3, #66560	@ 0x10400
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ands.w	r3, r4, #2048	@ 0x800
│ │ │ │  	mov	r8, r3
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	588060 <spr_noaccess@@Base+0x31e90>
│ │ │ │ +	beq.w	58805c <spr_noaccess@@Base+0x31e8c>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #732]	@ (586270 <spr_noaccess@@Base+0x300a0>)
│ │ │ │ +	ldr	r3, [pc, #732]	@ (58626c <spr_noaccess@@Base+0x3009c>)
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1264920,48 +1264939,48 @@
│ │ │ │  	ubfx	r2, r4, #12, #4
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #5
│ │ │ │  	add.w	r2, r2, #41472	@ 0xa200
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #624]	@ (586234 <spr_noaccess@@Base+0x30064>)
│ │ │ │ +	ldr	r1, [pc, #624]	@ (586230 <spr_noaccess@@Base+0x30060>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [r7, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	mov	r2, r8
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r6, r3
│ │ │ │  	add	r5, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #692]	@ (58628c <spr_noaccess@@Base+0x300bc>)
│ │ │ │ +	ldr	r0, [pc, #688]	@ (586288 <spr_noaccess@@Base+0x300b8>)
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	addw	r1, r0, #3528	@ 0xdc8
│ │ │ │  	ldr.w	r0, [r0, #3528]	@ 0xdc8
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ubfx	r3, r4, #10, #2
│ │ │ │  	tst.w	r4, #3072	@ 0xc00
│ │ │ │  	beq.w	58c400 <spr_noaccess@@Base+0x36230>
│ │ │ │  	cmp	r3, #1
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ands.w	r3, r4, #2097152	@ 0x200000
│ │ │ │  	mov	r9, r3
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #588]	@ (586270 <spr_noaccess@@Base+0x300a0>)
│ │ │ │ +	ldr	r3, [pc, #584]	@ (58626c <spr_noaccess@@Base+0x3009c>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov.w	r6, #2
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr	r5, [r7, r3]
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │  	smlabb	r2, r2, r6, r3
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1264978,182 +1264997,182 @@
│ │ │ │  	ubfx	r2, r4, #12, #4
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #28]
│ │ │ │  	smlabb	r2, r2, r6, r3
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #452]	@ (586238 <spr_noaccess@@Base+0x30068>)
│ │ │ │ +	ldr	r1, [pc, #452]	@ (586234 <spr_noaccess@@Base+0x30064>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #28]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	mov	r2, r9
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #520]	@ (586290 <spr_noaccess@@Base+0x300c0>)
│ │ │ │ +	ldr	r0, [pc, #516]	@ (58628c <spr_noaccess@@Base+0x300bc>)
│ │ │ │  	adds	r1, r7, r3
│ │ │ │  	add.w	r6, r8, r3
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │  	add.w	r1, r0, #3264	@ 0xcc0
│ │ │ │  	add	r3, r5
│ │ │ │  	ldr.w	r0, [r0, #3264]	@ 0xcc0
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	lsls	r2, r4, #31
│ │ │ │ -	bpl.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #488]	@ (586294 <spr_noaccess@@Base+0x300c4>)
│ │ │ │ +	bpl.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #488]	@ (586290 <spr_noaccess@@Base+0x300c0>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #472]	@ (586298 <spr_noaccess@@Base+0x300c8>)
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #468]	@ (586294 <spr_noaccess@@Base+0x300c4>)
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov	r1, r3
│ │ │ │ -	bl	576034 <spr_noaccess@@Base+0x1fe64>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57603c <spr_noaccess@@Base+0x1fe6c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	lsls	r7, r4, #15
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	lsls	r3, r4, #2
│ │ │ │ -	ldr	r2, [pc, #424]	@ (58629c <spr_noaccess@@Base+0x300cc>)
│ │ │ │ +	ldr	r2, [pc, #420]	@ (586298 <spr_noaccess@@Base+0x300c8>)
│ │ │ │  	ubfx	r4, r4, #17, #4
│ │ │ │  	and.w	r3, r3, #16
│ │ │ │  	orrs	r3, r4
│ │ │ │  	mov	r1, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	mov	r0, r5
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr	r2, [pc, #396]	@ (5862a0 <spr_noaccess@@Base+0x300d0>)
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr	r2, [pc, #396]	@ (58629c <spr_noaccess@@Base+0x300cc>)
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr	r2, [pc, #372]	@ (5862a4 <spr_noaccess@@Base+0x300d4>)
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr	r2, [pc, #368]	@ (5862a0 <spr_noaccess@@Base+0x300d0>)
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr	r2, [pc, #344]	@ (5862a8 <spr_noaccess@@Base+0x300d8>)
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr	r2, [pc, #344]	@ (5862a4 <spr_noaccess@@Base+0x300d4>)
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	lsls	r3, r4, #15
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	lsls	r3, r4, #2
│ │ │ │ -	ldr	r2, [pc, #312]	@ (5862ac <spr_noaccess@@Base+0x300dc>)
│ │ │ │ +	ldr	r2, [pc, #308]	@ (5862a8 <spr_noaccess@@Base+0x300d8>)
│ │ │ │  	ubfx	r4, r4, #17, #4
│ │ │ │  	and.w	r3, r3, #16
│ │ │ │  	orrs	r3, r4
│ │ │ │  	mov	r1, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	mov	r0, r5
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr	r2, [pc, #284]	@ (5862b0 <spr_noaccess@@Base+0x300e0>)
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr	r2, [pc, #284]	@ (5862ac <spr_noaccess@@Base+0x300dc>)
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr	r2, [pc, #260]	@ (5862b4 <spr_noaccess@@Base+0x300e4>)
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr	r2, [pc, #256]	@ (5862b0 <spr_noaccess@@Base+0x300e0>)
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr	r2, [pc, #232]	@ (5862b8 <spr_noaccess@@Base+0x300e8>)
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr	r2, [pc, #232]	@ (5862b4 <spr_noaccess@@Base+0x300e4>)
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	lsls	r2, r4, #15
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	lsls	r3, r4, #2
│ │ │ │ -	ldr	r2, [pc, #200]	@ (5862bc <spr_noaccess@@Base+0x300ec>)
│ │ │ │ +	ldr	r2, [pc, #196]	@ (5862b8 <spr_noaccess@@Base+0x300e8>)
│ │ │ │  	ubfx	r4, r4, #17, #4
│ │ │ │  	and.w	r3, r3, #16
│ │ │ │  	orrs	r3, r4
│ │ │ │  	mov	r1, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	mov	r0, r5
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr	r2, [pc, #172]	@ (5862c0 <spr_noaccess@@Base+0x300f0>)
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr	r2, [pc, #172]	@ (5862bc <spr_noaccess@@Base+0x300ec>)
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	nop
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldrh	r4, [r0, #12]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrh	r4, [r6, #4]
│ │ │ │ +	ldrh	r6, [r6, #4]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrh	r4, [r0, #0]
│ │ │ │ +	ldrh	r6, [r0, #0]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	str	r3, [r1, r3]
│ │ │ │  	vshr.u32	d21, d27, #3
│ │ │ │  			@ <UNDEFINED> instruction: 0xfffd4fab
│ │ │ │  	vcvt.u32.f32	d20, d11, #3
│ │ │ │  	vshr.u64	<illegal reg q10.5>, <illegal reg q13.5>, #3
│ │ │ │  	vcgt.s<illegal width 64>	<illegal reg q10.5>, <illegal reg q13.5>, #0
│ │ │ │ @@ -1265174,318 +1265193,318 @@
│ │ │ │  	movs	r0, r0
│ │ │ │  	asrs	r0, r2, #9
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	asrs	r2, r7, #6
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	asrs	r4, r4, #6
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	lsrs	r1, r3, #26
│ │ │ │ -	vtbl.8	d31, {d13}, d30
│ │ │ │ +	lsrs	r3, r3, #26
│ │ │ │ +	vqshrun.s64	d31, q8, #3
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf7780048
│ │ │ │ -	lsrs	r4, r4, #30
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf77a0048
│ │ │ │ +	lsrs	r6, r4, #30
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r5, #156	@ 0x9c
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r0, [pc, #20]	@ (5862b4 <spr_noaccess@@Base+0x300e4>)
│ │ │ │ -	vqshl.u32	q10, <illegal reg q14.5>, #29
│ │ │ │ -	vqshlu.s64	q10, <illegal reg q11.5>, #61	@ 0x3d
│ │ │ │ -	vqshlu.s32	q10, <illegal reg q8.5>, #29
│ │ │ │ -	vcle.f<illegal width 64>	q10, <illegal reg q10.5>, #0
│ │ │ │ -	vsli.32	q10, <illegal reg q6.5>, #29
│ │ │ │ -	vsri.64	q10, <illegal reg q3.5>, #3
│ │ │ │ -	vsri.32	q10, <illegal reg q0.5>, #3
│ │ │ │ -	vneg.s<illegal width 64>	q10, <illegal reg q2.5>
│ │ │ │ -	vrsra.u32	d20, d29, #3
│ │ │ │ +	ldr	r0, [pc, #28]	@ (5862b8 <spr_noaccess@@Base+0x300e8>)
│ │ │ │ +	vqshl.u32	q10, <illegal reg q15.5>, #29
│ │ │ │ +	vqshlu.s64	q10, <illegal reg q12.5>, #61	@ 0x3d
│ │ │ │ +	vqshlu.s32	q10, <illegal reg q9.5>, #29
│ │ │ │ +	vcle.f<illegal width 64>	q10, <illegal reg q11.5>, #0
│ │ │ │ +	vsli.32	q10, <illegal reg q7.5>, #29
│ │ │ │ +	vsri.64	q10, <illegal reg q4.5>, #3
│ │ │ │ +	vsri.32	q10, <illegal reg q1.5>, #3
│ │ │ │ +	vneg.s<illegal width 64>	q10, <illegal reg q3.5>
│ │ │ │ +	vrsra.u32	d20, d31, #3
│ │ │ │  			@ <UNDEFINED> instruction: 0xfffdf8df
│ │ │ │  	movs	r5, #36	@ 0x24
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr.w	r2, [pc, #1288]	@ 5867f0 <spr_noaccess@@Base+0x30620>
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr.w	r2, [pc, #1288]	@ 5867ec <spr_noaccess@@Base+0x3061c>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	lsls	r1, r4, #15
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	lsls	r3, r4, #2
│ │ │ │ -	ldr.w	r2, [pc, #1252]	@ 5867f4 <spr_noaccess@@Base+0x30624>
│ │ │ │ +	ldr.w	r2, [pc, #1252]	@ 5867f0 <spr_noaccess@@Base+0x30620>
│ │ │ │  	ubfx	r4, r4, #17, #4
│ │ │ │  	and.w	r3, r3, #16
│ │ │ │  	orrs	r3, r4
│ │ │ │  	mov	r1, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	mov	r0, r5
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr.w	r2, [pc, #1224]	@ 5867f8 <spr_noaccess@@Base+0x30628>
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr.w	r2, [pc, #1224]	@ 5867f4 <spr_noaccess@@Base+0x30624>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr.w	r2, [pc, #1196]	@ 5867fc <spr_noaccess@@Base+0x3062c>
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr.w	r2, [pc, #1196]	@ 5867f8 <spr_noaccess@@Base+0x30628>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr.w	r2, [pc, #1168]	@ 586800 <spr_noaccess@@Base+0x30630>
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr.w	r2, [pc, #1168]	@ 5867fc <spr_noaccess@@Base+0x3062c>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr.w	r2, [pc, #1140]	@ 586804 <spr_noaccess@@Base+0x30634>
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr.w	r2, [pc, #1140]	@ 586800 <spr_noaccess@@Base+0x30630>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr.w	r2, [pc, #1112]	@ 586808 <spr_noaccess@@Base+0x30638>
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr.w	r2, [pc, #1112]	@ 586804 <spr_noaccess@@Base+0x30634>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr.w	r2, [pc, #1084]	@ 58680c <spr_noaccess@@Base+0x3063c>
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr.w	r2, [pc, #1084]	@ 586808 <spr_noaccess@@Base+0x30638>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	580d40 <spr_noaccess@@Base+0x2ab70>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	580d48 <spr_noaccess@@Base+0x2ab78>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	mov.w	r0, #4294967295	@ 0xffffffff
│ │ │ │  	ubfx	r6, r4, #16, #5
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr.w	r1, [pc, #1044]	@ 586810 <spr_noaccess@@Base+0x30640>
│ │ │ │ +	ldr.w	r1, [pc, #1044]	@ 58680c <spr_noaccess@@Base+0x3063c>
│ │ │ │  	mov	r3, r0
│ │ │ │  	movs	r2, #1
│ │ │ │  	add	r1, pc
│ │ │ │  	mov	r0, r5
│ │ │ │  	ubfx	r5, r4, #21, #5
│ │ │ │  	strd	r2, r2, [sp]
│ │ │ │  	ands	r2, r4
│ │ │ │  	ubfx	r4, r4, #10, #1
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	ldr.w	r2, [r1, r6, lsl #2]
│ │ │ │  	ldr.w	r1, [r1, r5, lsl #2]
│ │ │ │ -	bl	5772f0 <spr_noaccess@@Base+0x21120>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5772f8 <spr_noaccess@@Base+0x21128>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r0, #0
│ │ │ │  	ubfx	r6, r4, #16, #5
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #992]	@ (586814 <spr_noaccess@@Base+0x30644>)
│ │ │ │ +	ldr	r1, [pc, #992]	@ (586810 <spr_noaccess@@Base+0x30640>)
│ │ │ │  	mov	r3, r0
│ │ │ │  	movs	r2, #1
│ │ │ │  	add	r1, pc
│ │ │ │  	mov	r0, r5
│ │ │ │  	ubfx	r5, r4, #21, #5
│ │ │ │  	strd	r2, r2, [sp]
│ │ │ │  	ands	r2, r4
│ │ │ │  	ubfx	r4, r4, #10, #1
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	ldr.w	r2, [r1, r6, lsl #2]
│ │ │ │  	ldr.w	r1, [r1, r5, lsl #2]
│ │ │ │ -	bl	5772f0 <spr_noaccess@@Base+0x21120>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5772f8 <spr_noaccess@@Base+0x21128>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r3, #1
│ │ │ │  	ubfx	r6, r4, #10, #1
│ │ │ │  	and.w	r2, r4, r3
│ │ │ │  	strd	r3, r3, [sp, #8]
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	mov	r0, r5
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │ -	bl	577538 <spr_noaccess@@Base+0x21368>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	577540 <spr_noaccess@@Base+0x21370>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	and.w	r2, r4, #1
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	strb.w	r2, [sp, #49]	@ 0x31
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r3, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #10, #1
│ │ │ │ -	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ -	strb.w	r4, [sp, #48]	@ 0x30
│ │ │ │ -	bl	580150 <spr_noaccess@@Base+0x29f80>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	ubfx	r3, r4, #10, #1
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	strb.w	r3, [sp, #48]	@ 0x30
│ │ │ │ +	and.w	r3, r4, #1
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	strb.w	r3, [sp, #49]	@ 0x31
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	bl	580158 <spr_noaccess@@Base+0x29f88>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	movs	r3, #0
│ │ │ │  	ubfx	r6, r4, #10, #1
│ │ │ │  	strd	r3, r3, [sp, #8]
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	mov	r0, r5
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │ -	bl	577538 <spr_noaccess@@Base+0x21368>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	577540 <spr_noaccess@@Base+0x21370>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r2, #1
│ │ │ │  	movs	r3, #0
│ │ │ │  	and.w	r1, r4, r2
│ │ │ │  	strd	r3, r2, [sp, #8]
│ │ │ │  	mov	r0, r5
│ │ │ │  	ubfx	r2, r4, #10, #1
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	strd	r2, r1, [sp]
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │ -	bl	577538 <spr_noaccess@@Base+0x21368>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	577540 <spr_noaccess@@Base+0x21370>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	lsls	r7, r4, #15
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r6, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #760]	@ (586818 <spr_noaccess@@Base+0x30648>)
│ │ │ │ +	ldr	r3, [pc, #760]	@ (586814 <spr_noaccess@@Base+0x30644>)
│ │ │ │  	ubfx	r2, r4, #17, #4
│ │ │ │  	mov	r5, r0
│ │ │ │  	lsls	r2, r2, #5
│ │ │ │  	ldr.w	r6, [fp, r3]
│ │ │ │  	add.w	r2, r2, #41472	@ 0xa200
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #740]	@ (58681c <spr_noaccess@@Base+0x3064c>)
│ │ │ │ +	ldr	r2, [pc, #740]	@ (586818 <spr_noaccess@@Base+0x30648>)
│ │ │ │  	ubfx	r3, r4, #23, #3
│ │ │ │  	ubfx	r0, r4, #10, #6
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r6, [r6, #0]
│ │ │ │  	add.w	r2, r2, r3, lsl #2
│ │ │ │  	ldr.w	r4, [r2, #128]	@ 0x80
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #644]	@ (5867d8 <spr_noaccess@@Base+0x30608>)
│ │ │ │ +	ldr	r1, [pc, #644]	@ (5867d4 <spr_noaccess@@Base+0x30604>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [r3, r1]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │ -	ldr	r0, [pc, #700]	@ (586820 <spr_noaccess@@Base+0x30650>)
│ │ │ │ +	ldr	r0, [pc, #700]	@ (58681c <spr_noaccess@@Base+0x3064c>)
│ │ │ │  	add	r5, r2
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	adds	r3, r2, r6
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r2, r4
│ │ │ │  	add.w	r1, r0, #2208	@ 0x8a0
│ │ │ │  	ldr.w	r0, [r0, #2208]	@ 0x8a0
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	lsls	r2, r4, #15
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #636]	@ (586818 <spr_noaccess@@Base+0x30648>)
│ │ │ │ +	ldr	r3, [pc, #636]	@ (586814 <spr_noaccess@@Base+0x30644>)
│ │ │ │  	ubfx	r2, r4, #17, #4
│ │ │ │  	mov	r5, r0
│ │ │ │  	lsls	r2, r2, #5
│ │ │ │  	ldr	r6, [r7, r3]
│ │ │ │  	add.w	r2, r2, #41472	@ 0xa200
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #624]	@ (586824 <spr_noaccess@@Base+0x30654>)
│ │ │ │ +	ldr	r2, [pc, #624]	@ (586820 <spr_noaccess@@Base+0x30650>)
│ │ │ │  	ubfx	r3, r4, #23, #3
│ │ │ │  	ubfx	r0, r4, #10, #6
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r6, [r6, #0]
│ │ │ │  	add.w	r2, r2, r3, lsl #2
│ │ │ │  	ldr.w	r4, [r2, #128]	@ 0x80
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #524]	@ (5867dc <spr_noaccess@@Base+0x3060c>)
│ │ │ │ +	ldr	r1, [pc, #524]	@ (5867d8 <spr_noaccess@@Base+0x30608>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [r3, r1]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │ -	ldr	r0, [pc, #584]	@ (586828 <spr_noaccess@@Base+0x30658>)
│ │ │ │ +	ldr	r0, [pc, #584]	@ (586824 <spr_noaccess@@Base+0x30654>)
│ │ │ │  	add	r5, r2
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	adds	r3, r2, r6
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r2, r4
│ │ │ │  	addw	r1, r0, #2076	@ 0x81c
│ │ │ │  	ldr.w	r0, [r0, #2076]	@ 0x81c
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ubfx	r3, r4, #10, #2
│ │ │ │  	tst.w	r4, #3072	@ 0xc00
│ │ │ │  	beq.w	58d6d6 <spr_noaccess@@Base+0x37506>
│ │ │ │  	cmp	r3, #1
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #500]	@ (586818 <spr_noaccess@@Base+0x30648>)
│ │ │ │ +	ldr	r3, [pc, #500]	@ (586814 <spr_noaccess@@Base+0x30644>)
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r7, [r7, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1265494,98 +1265513,98 @@
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #5
│ │ │ │  	ubfx	r4, r4, #23, #3
│ │ │ │  	add.w	r2, r2, #41472	@ 0xa200
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #468]	@ (58682c <spr_noaccess@@Base+0x3065c>)
│ │ │ │ -	ldr	r1, [pc, #392]	@ (5867e0 <spr_noaccess@@Base+0x30610>)
│ │ │ │ +	ldr	r2, [pc, #468]	@ (586828 <spr_noaccess@@Base+0x30658>)
│ │ │ │ +	ldr	r1, [pc, #392]	@ (5867dc <spr_noaccess@@Base+0x3060c>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r7, #0]
│ │ │ │  	add.w	r2, r2, r4, lsl #2
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr.w	r0, [r2, #128]	@ 0x80
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	add	r6, r2
│ │ │ │  	add	r5, r2
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r0
│ │ │ │ -	ldr	r0, [pc, #440]	@ (586830 <spr_noaccess@@Base+0x30660>)
│ │ │ │ +	ldr	r0, [pc, #440]	@ (58682c <spr_noaccess@@Base+0x3065c>)
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	add.w	r1, r0, #1944	@ 0x798
│ │ │ │  	ldr.w	r0, [r0, #1944]	@ 0x798
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ubfx	r2, r4, #17, #4
│ │ │ │ -	ubfx	r6, r4, #12, #4
│ │ │ │  	ubfx	r8, r4, #23, #3
│ │ │ │ +	lsls	r7, r2, #1
│ │ │ │ +	ubfx	r2, r4, #12, #4
│ │ │ │  	ands.w	r4, r4, #68608	@ 0x10c00
│ │ │ │ -	mov.w	r7, r2, lsl #1
│ │ │ │ -	mov.w	r6, r6, lsl #1
│ │ │ │ +	mov.w	r6, r2, lsl #1
│ │ │ │  	beq.w	58d80c <spr_noaccess@@Base+0x3763c>
│ │ │ │  	cmp.w	r4, #1024	@ 0x400
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #332]	@ (586818 <spr_noaccess@@Base+0x30648>)
│ │ │ │ +	ldr	r3, [pc, #332]	@ (586814 <spr_noaccess@@Base+0x30644>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r6, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #320]	@ (586834 <spr_noaccess@@Base+0x30664>)
│ │ │ │ -	ldr	r1, [pc, #240]	@ (5867e4 <spr_noaccess@@Base+0x30614>)
│ │ │ │ +	ldr	r2, [pc, #324]	@ (586830 <spr_noaccess@@Base+0x30660>)
│ │ │ │ +	ldr	r1, [pc, #240]	@ (5867e0 <spr_noaccess@@Base+0x30610>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r7, #0]
│ │ │ │  	add.w	r2, r2, r8, lsl #2
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr.w	r0, [r2, #128]	@ 0x80
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	add	r5, r2
│ │ │ │  	add	r4, r2
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r0
│ │ │ │ -	ldr	r0, [pc, #292]	@ (586838 <spr_noaccess@@Base+0x30668>)
│ │ │ │ +	ldr	r0, [pc, #292]	@ (586834 <spr_noaccess@@Base+0x30664>)
│ │ │ │  	str	r5, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	add.w	r1, r0, #1680	@ 0x690
│ │ │ │  	ldr.w	r0, [r0, #1680]	@ 0x690
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ands.w	r3, r4, #2162688	@ 0x210000
│ │ │ │  	mov	r9, r3
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #200]	@ (586818 <spr_noaccess@@Base+0x30648>)
│ │ │ │ +	ldr	r3, [pc, #204]	@ (586814 <spr_noaccess@@Base+0x30644>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov.w	r5, #2
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr	r7, [r7, r3]
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │  	smlabb	r2, r2, r5, r3
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │ @@ -1265598,230 +1265617,231 @@
│ │ │ │  	mov	r6, r0
│ │ │ │  	smlabb	r2, r2, r5, r3
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #10, #6
│ │ │ │  	ldr	r7, [r7, #0]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #88]	@ (5867e8 <spr_noaccess@@Base+0x30618>)
│ │ │ │ +	ldr	r1, [pc, #88]	@ (5867e4 <spr_noaccess@@Base+0x30614>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	mov	r2, r9
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #152]	@ (58683c <spr_noaccess@@Base+0x3066c>)
│ │ │ │ +	ldr	r0, [pc, #156]	@ (586838 <spr_noaccess@@Base+0x30668>)
│ │ │ │  	add	r6, r3
│ │ │ │  	add.w	r5, r8, r3
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	add.w	r1, r0, #1416	@ 0x588
│ │ │ │  	add	r3, r7
│ │ │ │  	ldr.w	r0, [r0, #1416]	@ 0x588
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	lsls	r1, r4, #31
│ │ │ │ -	bpl.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #124]	@ (586840 <spr_noaccess@@Base+0x30670>)
│ │ │ │ +	bpl.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #124]	@ (58683c <spr_noaccess@@Base+0x3066c>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	strh	r6, [r4, #24]
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	nop
│ │ │ │ +	strh	r2, [r5, #24]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	strh	r2, [r5, #20]
│ │ │ │ +	strh	r6, [r5, #20]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	strh	r4, [r3, #16]
│ │ │ │ +	strh	r0, [r4, #16]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	strh	r0, [r0, #12]
│ │ │ │ +	strh	r6, [r0, #12]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	strh	r6, [r4, #6]
│ │ │ │ +	strh	r4, [r5, #6]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	tst	r7, r3
│ │ │ │ -	vsra.u64	d20, d7, #3
│ │ │ │ -	vceq.i<illegal width 64>	d20, d9, #0
│ │ │ │ -	vshr.u32	q10, <illegal reg q15.5>, #3
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd3ffb
│ │ │ │ -	vcvt.u32.f32	<illegal reg q9.5>, <illegal reg q9.5>, #3
│ │ │ │ -	vqrdmlah.s<illegal width 64>	<illegal reg q9.5>, <illegal reg q14.5>, d27[0]
│ │ │ │ -	vqrdmlah.s<illegal width 64>	<illegal reg q9.5>, <illegal reg q6.5>, d19[0]
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd3ddb
│ │ │ │ -	vcvt.f16.u16	q8, q0, #3
│ │ │ │ +	tst	r3, r4
│ │ │ │ +	vsra.u64	d20, d11, #3
│ │ │ │ +	vceq.i<illegal width 64>	d20, d13, #0
│ │ │ │ +	vcge.s<illegal width 64>	d20, d3, #0
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd3fff
│ │ │ │ +	vcvt.u32.f32	<illegal reg q9.5>, <illegal reg q11.5>, #3
│ │ │ │ +	vqrdmlah.s<illegal width 64>	<illegal reg q9.5>, <illegal reg q14.5>, d31[0]
│ │ │ │ +	vqrdmlah.s<illegal width 64>	<illegal reg q9.5>, <illegal reg q6.5>, d23[0]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd3ddf
│ │ │ │ +	vcvt.f16.u16	q8, q2, #3
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	lsrs	r2, r3, #16
│ │ │ │ +	lsrs	r6, r3, #16
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsrs	r0, r2, #12
│ │ │ │ +	lsrs	r4, r2, #12
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	subw	r0, r0, #72	@ 0x48
│ │ │ │ -	lsrs	r4, r2, #10
│ │ │ │ +	subw	r0, r4, #72	@ 0x48
│ │ │ │ +	lsrs	r0, r3, #10
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf2240048
│ │ │ │ -	lsrs	r0, r7, #7
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf2280048
│ │ │ │ +	lsrs	r4, r7, #7
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf18e0048
│ │ │ │ -	lsrs	r4, r3, #5
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf1920048
│ │ │ │ +	lsrs	r2, r4, #5
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf0f20048
│ │ │ │ -	orrs.w	r0, lr, #72	@ 0x48
│ │ │ │ -	lsrs	r2, r1, #2
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf0f80048
│ │ │ │ +	orn	r0, r4, #72	@ 0x48
│ │ │ │ +	lsrs	r0, r2, #2
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ubfx	r2, r4, #22, #4
│ │ │ │ -	ubfx	r3, r4, #17, #4
│ │ │ │ +	ubfx	r2, r4, #17, #4
│ │ │ │  	and.w	r6, r4, #1
│ │ │ │  	mov.w	r9, r2, lsl #1
│ │ │ │  	ubfx	r2, r4, #12, #4
│ │ │ │ -	mov.w	sl, r3, lsl #1
│ │ │ │ +	mov.w	sl, r2, lsl #1
│ │ │ │ +	ubfx	r2, r4, #22, #4
│ │ │ │  	lsls	r3, r2, #1
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov.w	r3, #3072	@ 0xc00
│ │ │ │  	movt	r3, #33	@ 0x21
│ │ │ │  	ands	r4, r3
│ │ │ │  	beq.w	58d76c <spr_noaccess@@Base+0x3759c>
│ │ │ │  	cmp.w	r4, #1024	@ 0x400
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #884]	@ (586c04 <spr_noaccess@@Base+0x30a34>)
│ │ │ │ -	addw	r2, r9, #2602	@ 0xa2a
│ │ │ │ +	ldr	r3, [sp, #28]
│ │ │ │  	mov	r7, r0
│ │ │ │ +	addw	r2, r3, #2602	@ 0xa2a
│ │ │ │ +	ldr	r3, [pc, #876]	@ (586c00 <spr_noaccess@@Base+0x30a30>)
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r4, [fp, r3]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	addw	r2, sl, #2602	@ 0xa2a
│ │ │ │ +	addw	r2, r9, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [sp, #28]
│ │ │ │ +	addw	r2, sl, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ -	addw	r2, r3, #2602	@ 0xa2a
│ │ │ │ -	str	r0, [sp, #32]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │ +	str	r0, [sp, #28]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #804]	@ (586bf0 <spr_noaccess@@Base+0x30a20>)
│ │ │ │ +	ldr	r2, [pc, #804]	@ (586bec <spr_noaccess@@Base+0x30a1c>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [sp, #32]
│ │ │ │ +	ldr	r0, [sp, #28]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #808]	@ (586c08 <spr_noaccess@@Base+0x30a38>)
│ │ │ │ +	ldr	r0, [pc, #808]	@ (586c04 <spr_noaccess@@Base+0x30a34>)
│ │ │ │  	add	r5, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	strd	r4, r5, [sp]
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r3, r1
│ │ │ │  	add.w	r1, r0, #1152	@ 0x480
│ │ │ │  	ldr.w	r0, [r0, #1152]	@ 0x480
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	cmp	r6, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #780]	@ (586c0c <spr_noaccess@@Base+0x30a3c>)
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #780]	@ (586c08 <spr_noaccess@@Base+0x30a38>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ubfx	r2, r4, #22, #4
│ │ │ │ -	ubfx	r3, r4, #17, #4
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ubfx	r2, r4, #17, #4
│ │ │ │  	and.w	r6, r4, #1
│ │ │ │  	mov.w	r9, r2, lsl #1
│ │ │ │  	ubfx	r2, r4, #12, #4
│ │ │ │ -	mov.w	sl, r3, lsl #1
│ │ │ │ +	mov.w	sl, r2, lsl #1
│ │ │ │ +	ubfx	r2, r4, #22, #4
│ │ │ │  	lsls	r3, r2, #1
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov.w	r3, #3072	@ 0xc00
│ │ │ │  	movt	r3, #33	@ 0x21
│ │ │ │  	ands	r4, r3
│ │ │ │  	beq.w	58d884 <spr_noaccess@@Base+0x376b4>
│ │ │ │  	cmp.w	r4, #1024	@ 0x400
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #676]	@ (586c04 <spr_noaccess@@Base+0x30a34>)
│ │ │ │ -	addw	r2, r9, #2602	@ 0xa2a
│ │ │ │ +	ldr	r3, [sp, #28]
│ │ │ │  	mov	r7, r0
│ │ │ │ +	addw	r2, r3, #2602	@ 0xa2a
│ │ │ │ +	ldr	r3, [pc, #668]	@ (586c00 <spr_noaccess@@Base+0x30a30>)
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r4, [fp, r3]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	addw	r2, sl, #2602	@ 0xa2a
│ │ │ │ +	addw	r2, r9, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [sp, #28]
│ │ │ │ +	addw	r2, sl, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ -	addw	r2, r3, #2602	@ 0xa2a
│ │ │ │ -	str	r0, [sp, #32]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │ +	str	r0, [sp, #28]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #600]	@ (586bf4 <spr_noaccess@@Base+0x30a24>)
│ │ │ │ +	ldr	r2, [pc, #600]	@ (586bf0 <spr_noaccess@@Base+0x30a20>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [sp, #32]
│ │ │ │ +	ldr	r0, [sp, #28]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #608]	@ (586c10 <spr_noaccess@@Base+0x30a40>)
│ │ │ │ +	ldr	r0, [pc, #608]	@ (586c0c <spr_noaccess@@Base+0x30a3c>)
│ │ │ │  	add	r5, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	strd	r4, r5, [sp]
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r3, r1
│ │ │ │  	add.w	r1, r0, #888	@ 0x378
│ │ │ │  	ldr.w	r0, [r0, #888]	@ 0x378
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	cmp	r6, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #580]	@ (586c14 <spr_noaccess@@Base+0x30a44>)
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #580]	@ (586c10 <spr_noaccess@@Base+0x30a40>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ands.w	r3, r4, #2162688	@ 0x210000
│ │ │ │  	mov	r9, r3
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r6, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #508]	@ (586c04 <spr_noaccess@@Base+0x30a34>)
│ │ │ │ +	ldr	r3, [pc, #508]	@ (586c00 <spr_noaccess@@Base+0x30a30>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov.w	r5, #2
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr	r7, [r7, r3]
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │  	smlabb	r2, r2, r5, r3
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │ @@ -1265834,55 +1265854,55 @@
│ │ │ │  	mov	r6, r0
│ │ │ │  	smlabb	r2, r2, r5, r3
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #10, #6
│ │ │ │  	ldr	r7, [r7, #0]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #428]	@ (586bf8 <spr_noaccess@@Base+0x30a28>)
│ │ │ │ +	ldr	r1, [pc, #428]	@ (586bf4 <spr_noaccess@@Base+0x30a24>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	mov	r2, r9
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #444]	@ (586c18 <spr_noaccess@@Base+0x30a48>)
│ │ │ │ +	ldr	r0, [pc, #444]	@ (586c14 <spr_noaccess@@Base+0x30a44>)
│ │ │ │  	add	r6, r3
│ │ │ │  	add.w	r5, r8, r3
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	addw	r1, r0, #1284	@ 0x504
│ │ │ │  	add	r3, r7
│ │ │ │  	ldr.w	r0, [r0, #1284]	@ 0x504
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	lsls	r4, r4, #31
│ │ │ │ -	bpl.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #412]	@ (586c1c <spr_noaccess@@Base+0x30a4c>)
│ │ │ │ +	bpl.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #412]	@ (586c18 <spr_noaccess@@Base+0x30a48>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	and.w	r8, r4, #1
│ │ │ │  	lsls	r7, r4, #21
│ │ │ │ -	bmi.w	58d312 <spr_noaccess@@Base+0x37142>
│ │ │ │ +	bmi.w	58d314 <spr_noaccess@@Base+0x37144>
│ │ │ │  	ands.w	r3, r4, #2048	@ 0x800
│ │ │ │  	mov	r9, r3
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r6, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #324]	@ (586c04 <spr_noaccess@@Base+0x30a34>)
│ │ │ │ +	ldr	r3, [pc, #324]	@ (586c00 <spr_noaccess@@Base+0x30a30>)
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1265890,57 +1265910,57 @@
│ │ │ │  	ubfx	r2, r4, #12, #4
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #5
│ │ │ │  	add.w	r2, r2, #41472	@ 0xa200
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #268]	@ (586bfc <spr_noaccess@@Base+0x30a2c>)
│ │ │ │ +	ldr	r1, [pc, #268]	@ (586bf8 <spr_noaccess@@Base+0x30a28>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [r7, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	mov	r2, r9
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r6, r3
│ │ │ │  	add	r5, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #280]	@ (586c20 <spr_noaccess@@Base+0x30a50>)
│ │ │ │ +	ldr	r0, [pc, #280]	@ (586c1c <spr_noaccess@@Base+0x30a4c>)
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	addw	r1, r0, #2604	@ 0xa2c
│ │ │ │  	ldr.w	r0, [r0, #2604]	@ 0xa2c
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	cmp.w	r8, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #256]	@ (586c24 <spr_noaccess@@Base+0x30a54>)
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #256]	@ (586c20 <spr_noaccess@@Base+0x30a50>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov.w	r6, #1024	@ 0x400
│ │ │ │  	movt	r6, #32
│ │ │ │  	ands	r6, r4
│ │ │ │  	beq.w	58e6ee <spr_noaccess@@Base+0x3851e>
│ │ │ │  	cmp.w	r6, #1024	@ 0x400
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ands.w	r3, r4, #2048	@ 0x800
│ │ │ │  	mov	r9, r3
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #148]	@ (586c04 <spr_noaccess@@Base+0x30a34>)
│ │ │ │ +	ldr	r3, [pc, #148]	@ (586c00 <spr_noaccess@@Base+0x30a30>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov.w	r5, #2
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr	r7, [r7, r3]
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │  	smlabb	r2, r2, r5, r3
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │ @@ -1265950,82 +1265970,82 @@
│ │ │ │  	ubfx	r2, r4, #12, #4
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	smlabb	r2, r2, r5, r3
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #88]	@ (586c00 <spr_noaccess@@Base+0x30a30>)
│ │ │ │ +	ldr	r1, [pc, #88]	@ (586bfc <spr_noaccess@@Base+0x30a2c>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [r7, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	mov	r2, r9
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r6, r3
│ │ │ │  	add.w	r5, r8, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #104]	@ (586c28 <spr_noaccess@@Base+0x30a58>)
│ │ │ │ +	ldr	r0, [pc, #104]	@ (586c24 <spr_noaccess@@Base+0x30a54>)
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	addw	r1, r0, #2472	@ 0x9a8
│ │ │ │  	ldr.w	r0, [r0, #2472]	@ 0x9a8
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	lsls	r3, r4, #31
│ │ │ │ -	bpl.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #80]	@ (586c2c <spr_noaccess@@Base+0x30a5c>)
│ │ │ │ +	bpl.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #80]	@ (586c28 <spr_noaccess@@Base+0x30a58>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	nop
│ │ │ │ -	ldrb	r4, [r5, #30]
│ │ │ │ +	ldrb	r0, [r6, #30]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrb	r4, [r3, #27]
│ │ │ │ +	ldrb	r0, [r4, #27]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrb	r4, [r5, #24]
│ │ │ │ +	ldrb	r0, [r6, #24]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrb	r6, [r0, #22]
│ │ │ │ +	ldrb	r2, [r1, #22]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrb	r6, [r1, #19]
│ │ │ │ +	ldrb	r2, [r2, #19]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	vhadd.s32	q0, q0, q4
│ │ │ │ -	lsls	r6, r1, #29
│ │ │ │ +	vhadd.s32	q0, q2, q4
│ │ │ │ +	lsls	r2, r2, #29
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	cdp	0, 5, cr0, cr0, cr8, {2}
│ │ │ │ -	lsls	r6, r7, #25
│ │ │ │ +	cdp	0, 5, cr0, cr4, cr8, {2}
│ │ │ │ +	lsls	r2, r0, #26
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	stc	0, cr0, [r4, #288]!	@ 0x120
│ │ │ │ -	lsls	r0, r2, #23
│ │ │ │ +	stc	0, cr0, [r8, #288]!	@ 0x120
│ │ │ │ +	lsls	r4, r2, #23
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	stc	0, cr0, [r0, #-288]	@ 0xfffffee0
│ │ │ │ -	lsls	r4, r5, #20
│ │ │ │ +	stc	0, cr0, [r4, #-288]	@ 0xfffffee0
│ │ │ │ +	lsls	r0, r6, #20
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	mcrr	0, 4, r0, r6, cr8
│ │ │ │ -	lsls	r4, r6, #17
│ │ │ │ +	mcrr	0, 4, r0, sl, cr8
│ │ │ │ +	lsls	r0, r7, #17
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	mov.w	r6, #3072	@ 0xc00
│ │ │ │  	movt	r6, #32
│ │ │ │  	ands	r6, r4
│ │ │ │  	beq.w	58d608 <spr_noaccess@@Base+0x37438>
│ │ │ │  	cmp.w	r6, #1024	@ 0x400
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #932]	@ (587004 <spr_noaccess@@Base+0x30e34>)
│ │ │ │ +	ldr	r3, [pc, #928]	@ (586ffc <spr_noaccess@@Base+0x30e2c>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov.w	r5, #2
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr	r7, [r7, r3]
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │  	smlabb	r2, r2, r5, r3
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │ @@ -1266039,139 +1266059,139 @@
│ │ │ │  	smlabb	r2, r2, r5, r3
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	ubfx	r0, r4, #20, #1
│ │ │ │  	str	r1, [sp, #28]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #856]	@ (586ffc <spr_noaccess@@Base+0x30e2c>)
│ │ │ │ +	ldr	r2, [pc, #852]	@ (586ff4 <spr_noaccess@@Base+0x30e24>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r1, [sp, #28]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #848]	@ (587008 <spr_noaccess@@Base+0x30e38>)
│ │ │ │ +	ldr	r0, [pc, #844]	@ (587000 <spr_noaccess@@Base+0x30e30>)
│ │ │ │  	add	r6, r3
│ │ │ │  	add.w	r5, r8, r3
│ │ │ │  	strd	r5, r6, [sp]
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r3, r1
│ │ │ │  	addw	r1, r0, #3000	@ 0xbb8
│ │ │ │  	ldr.w	r0, [r0, #3000]	@ 0xbb8
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	lsls	r7, r4, #31
│ │ │ │ -	bpl.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #816]	@ (58700c <spr_noaccess@@Base+0x30e3c>)
│ │ │ │ +	bpl.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #812]	@ (587004 <spr_noaccess@@Base+0x30e34>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	movs	r3, #0
│ │ │ │  	ubfx	r6, r4, #10, #1
│ │ │ │  	strd	r3, r3, [sp, #8]
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	mov	r0, r5
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │ -	bl	57d7c4 <spr_noaccess@@Base+0x275f4>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57d7cc <spr_noaccess@@Base+0x275fc>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	lsls	r1, r4, #25
│ │ │ │ -	bmi.w	58d3ac <spr_noaccess@@Base+0x371dc>
│ │ │ │ +	bmi.w	58d3ae <spr_noaccess@@Base+0x371de>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	57a28c <spr_noaccess@@Base+0x240bc>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	57a294 <spr_noaccess@@Base+0x240c4>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	lsls	r4, r4, #25
│ │ │ │ -	bmi.w	58d2de <spr_noaccess@@Base+0x3710e>
│ │ │ │ -	bl	57e06c <spr_noaccess@@Base+0x27e9c>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bmi.w	58d2e0 <spr_noaccess@@Base+0x37110>
│ │ │ │ +	bl	57e074 <spr_noaccess@@Base+0x27ea4>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r1, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58e3de <spr_noaccess@@Base+0x3820e>
│ │ │ │  	ldrb.w	r3, [r5, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 586d6c <spr_noaccess@@Base+0x30b9c>
│ │ │ │ +	cbz	r3, 586d68 <spr_noaccess@@Base+0x30b98>
│ │ │ │  	ldr	r3, [r5, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	586d6c <spr_noaccess@@Base+0x30b9c>
│ │ │ │ -	ldr	r3, [pc, #692]	@ (587010 <spr_noaccess@@Base+0x30e40>)
│ │ │ │ +	beq.n	586d68 <spr_noaccess@@Base+0x30b98>
│ │ │ │ +	ldr	r3, [pc, #688]	@ (587008 <spr_noaccess@@Base+0x30e38>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r5, #100]	@ 0x64
│ │ │ │  	bl	4c5148 <tcg_temp_new_i128@@Base>
│ │ │ │ -	ldr	r3, [pc, #672]	@ (587014 <spr_noaccess@@Base+0x30e44>)
│ │ │ │ -	mov	r6, r0
│ │ │ │ +	ldr	r3, [pc, #668]	@ (58700c <spr_noaccess@@Base+0x30e3c>)
│ │ │ │ +	mov	r9, r0
│ │ │ │  	add	r3, pc
│ │ │ │ -	ldr.w	r2, [r3, r4, lsl #2]
│ │ │ │ +	ldr.w	r2, [r3, r8, lsl #2]
│ │ │ │  	strd	r2, r3, [sp, #28]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r2, [sp, #28]
│ │ │ │ -	mov	r4, r0
│ │ │ │ -	cmp.w	r8, #0
│ │ │ │ +	mov	r6, r0
│ │ │ │ +	cmp	r7, #0
│ │ │ │  	beq.w	58c046 <spr_noaccess@@Base+0x35e76>
│ │ │ │  	ldr	r3, [sp, #32]
│ │ │ │ -	ldr.w	r1, [r3, r8, lsl #2]
│ │ │ │ +	ldr.w	r1, [r3, r7, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	mov	r1, r4
│ │ │ │ -	mov	r0, r4
│ │ │ │ +	mov	r1, r6
│ │ │ │ +	mov	r0, r6
│ │ │ │  	mvn.w	r2, #15
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #600]	@ (587000 <spr_noaccess@@Base+0x30e30>)
│ │ │ │ +	ldr	r3, [pc, #600]	@ (586ff8 <spr_noaccess@@Base+0x30e28>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	movs	r0, #0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r2, r3]
│ │ │ │  	ldr	r3, [r5, #104]	@ 0x68
│ │ │ │  	ldr	r2, [r5, #96]	@ 0x60
│ │ │ │ -	add	r1, r4
│ │ │ │ +	add	r1, r6
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	orr.w	r3, r3, #516	@ 0x204
│ │ │ │ -	mov	r0, r6
│ │ │ │ +	mov	r0, r9
│ │ │ │  	bl	4d6148 <tcg_gen_qemu_ld_i128_chk@@Base>
│ │ │ │ -	ldr	r3, [pc, #572]	@ (587004 <spr_noaccess@@Base+0x30e34>)
│ │ │ │ -	addw	r2, r7, #2634	@ 0xa4a
│ │ │ │ -	mov	r0, r6
│ │ │ │ +	ldr	r3, [pc, #572]	@ (586ffc <spr_noaccess@@Base+0x30e2c>)
│ │ │ │ +	addw	r2, r4, #2634	@ 0xa4a
│ │ │ │ +	mov	r0, r9
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4d1c48 <tcg_gen_st_i128@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	lsls	r2, r4, #25
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #25
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #552]	@ (587018 <spr_noaccess@@Base+0x30e48>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #552]	@ (587010 <spr_noaccess@@Base+0x30e40>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	574950 <spr_noaccess@@Base+0x1e780>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	574958 <spr_noaccess@@Base+0x1e788>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	lsls	r7, r4, #21
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r6, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r3, [pc, #524]	@ (58701c <spr_noaccess@@Base+0x30e4c>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r3, [pc, #524]	@ (587014 <spr_noaccess@@Base+0x30e44>)
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r7, [r3, r2, lsl #2]
│ │ │ │  	ldr.w	r6, [r3, r1, lsl #2]
│ │ │ │  	ldr.w	r2, [r3, r4, lsl #2]
│ │ │ │ @@ -1266186,15 +1266206,15 @@
│ │ │ │  	ldr	r1, [sp, #36]	@ 0x24
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r3, r8
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │  	bl	4cc430 <tcg_gen_addcio_i32@@Base>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r5, r3, #12
│ │ │ │ -	bpl.n	586e78 <spr_noaccess@@Base+0x30ca8>
│ │ │ │ +	bpl.n	586e72 <spr_noaccess@@Base+0x30ca2>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r2, r8
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r1, r7
│ │ │ │  	bl	4ca7a8 <tcg_gen_xor_i32@@Base>
│ │ │ │  	mov	r2, r4
│ │ │ │  	mov	r1, r5
│ │ │ │ @@ -1266202,37 +1266222,37 @@
│ │ │ │  	bl	4ca7a8 <tcg_gen_xor_i32@@Base>
│ │ │ │  	ldr	r0, [sp, #32]
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	movs	r2, #32
│ │ │ │  	bl	4cbf04 <tcg_gen_extract_i32@@Base>
│ │ │ │  	cmp	r6, r4
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r3, #1
│ │ │ │  	ubfx	r6, r4, #10, #1
│ │ │ │  	and.w	r2, r4, r3
│ │ │ │  	strd	r3, r3, [sp, #8]
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	mov	r0, r5
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │ -	bl	57d7c4 <spr_noaccess@@Base+0x275f4>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57d7cc <spr_noaccess@@Base+0x275fc>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldr.w	r2, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r2, #9
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r6, [pc, #348]	@ (587020 <spr_noaccess@@Base+0x30e50>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r6, [pc, #344]	@ (587018 <spr_noaccess@@Base+0x30e48>)
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	str	r0, [sp, #32]
│ │ │ │  	add	r6, pc
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	ldr.w	r1, [r6, r1, lsl #2]
│ │ │ │  	ldr.w	r7, [r6, r2, lsl #2]
│ │ │ │ @@ -1266269,31 +1266289,31 @@
│ │ │ │  	mov	r1, r0
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4cb8dc <tcg_gen_andc_i32@@Base>
│ │ │ │  	ldr.w	r0, [r6, r4, lsl #2]
│ │ │ │  	movs	r2, #6
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	4cb324 <tcg_gen_muli_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r2, #1
│ │ │ │  	movs	r3, #0
│ │ │ │  	and.w	r1, r4, r2
│ │ │ │  	strd	r3, r2, [sp, #8]
│ │ │ │  	mov	r0, r5
│ │ │ │  	ubfx	r2, r4, #10, #1
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	strd	r2, r1, [sp]
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │ -	bl	57d7c4 <spr_noaccess@@Base+0x275f4>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57d7cc <spr_noaccess@@Base+0x275fc>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov.w	r0, #4294967295	@ 0xffffffff
│ │ │ │  	ubfx	r6, r4, #16, #5
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #164]	@ (587024 <spr_noaccess@@Base+0x30e54>)
│ │ │ │ +	ldr	r1, [pc, #164]	@ (58701c <spr_noaccess@@Base+0x30e4c>)
│ │ │ │  	movs	r2, #1
│ │ │ │  	strd	r2, r2, [sp, #8]
│ │ │ │  	add	r1, pc
│ │ │ │  	mov	r3, r0
│ │ │ │  	mov	r0, r5
│ │ │ │  	ubfx	r5, r4, #21, #5
│ │ │ │  	ldr.w	r2, [r1, #180]	@ 0xb4
│ │ │ │ @@ -1266302,20 +1266322,20 @@
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	ubfx	r4, r4, #10, #1
│ │ │ │  	str	r2, [sp, #20]
│ │ │ │  	str	r4, [sp, #16]
│ │ │ │  	ldr.w	r2, [r1, r6, lsl #2]
│ │ │ │  	ldr.w	r1, [r1, r5, lsl #2]
│ │ │ │ -	bl	57d5d0 <spr_noaccess@@Base+0x27400>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57d5d8 <spr_noaccess@@Base+0x27408>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r0, #0
│ │ │ │  	ubfx	r6, r4, #16, #5
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #100]	@ (587028 <spr_noaccess@@Base+0x30e58>)
│ │ │ │ +	ldr	r1, [pc, #100]	@ (587020 <spr_noaccess@@Base+0x30e50>)
│ │ │ │  	movs	r2, #1
│ │ │ │  	strd	r2, r2, [sp, #8]
│ │ │ │  	add	r1, pc
│ │ │ │  	mov	r3, r0
│ │ │ │  	mov	r0, r5
│ │ │ │  	ubfx	r5, r4, #21, #5
│ │ │ │  	ldr.w	r2, [r1, #180]	@ 0xb4
│ │ │ │ @@ -1266324,95 +1266344,94 @@
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	ubfx	r4, r4, #10, #1
│ │ │ │  	str	r2, [sp, #20]
│ │ │ │  	str	r4, [sp, #16]
│ │ │ │  	ldr.w	r2, [r1, r6, lsl #2]
│ │ │ │  	ldr.w	r1, [r1, r5, lsl #2]
│ │ │ │ -	bl	57d5d0 <spr_noaccess@@Base+0x27400>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	nop
│ │ │ │ -	ldrb	r2, [r2, #15]
│ │ │ │ +	bl	57d5d8 <spr_noaccess@@Base+0x27408>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldrb	r6, [r2, #15]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrb	r0, [r2, #11]
│ │ │ │ +	ldrb	r6, [r2, #11]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adc.w	r0, r6, r8, lsl #1
│ │ │ │ -	lsls	r4, r6, #13
│ │ │ │ +	adc.w	r0, sl, r8, lsl #1
│ │ │ │ +	lsls	r0, r7, #13
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	lsls	r2, r6, #11
│ │ │ │ +	lsls	r6, r6, #11
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	lsls	r4, r3, #11
│ │ │ │ +	lsls	r0, r4, #11
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	movs	r4, #151	@ 0x97
│ │ │ │ -	vrshr.u32	d16, d22, #3
│ │ │ │ +	movs	r4, #157	@ 0x9d
│ │ │ │ +	vrshr.u32	d16, d28, #3
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	lsls	r2, r0, #6
│ │ │ │ +	lsls	r0, r1, #6
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	lsls	r4, r1, #3
│ │ │ │ +	lsls	r2, r2, #3
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	lsls	r0, r1, #2
│ │ │ │ +	lsls	r6, r1, #2
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │ -	ldr	r3, [pc, #932]	@ (5873d4 <spr_noaccess@@Base+0x31204>)
│ │ │ │ +	ldr	r3, [pc, #932]	@ (5873cc <spr_noaccess@@Base+0x311fc>)
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	bl	576f38 <spr_noaccess@@Base+0x20d68>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr	r3, [pc, #920]	@ (5873d8 <spr_noaccess@@Base+0x31208>)
│ │ │ │ +	bl	576f40 <spr_noaccess@@Base+0x20d70>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr	r3, [pc, #920]	@ (5873d0 <spr_noaccess@@Base+0x31200>)
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	bl	576f38 <spr_noaccess@@Base+0x20d68>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr	r3, [pc, #904]	@ (5873dc <spr_noaccess@@Base+0x3120c>)
│ │ │ │ +	bl	576f40 <spr_noaccess@@Base+0x20d70>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr	r3, [pc, #904]	@ (5873d4 <spr_noaccess@@Base+0x31204>)
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	bl	576f38 <spr_noaccess@@Base+0x20d68>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr	r3, [pc, #892]	@ (5873e0 <spr_noaccess@@Base+0x31210>)
│ │ │ │ +	bl	576f40 <spr_noaccess@@Base+0x20d70>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr	r3, [pc, #892]	@ (5873d8 <spr_noaccess@@Base+0x31208>)
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	bl	576f38 <spr_noaccess@@Base+0x20d68>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr	r3, [pc, #876]	@ (5873e4 <spr_noaccess@@Base+0x31214>)
│ │ │ │ +	bl	576f40 <spr_noaccess@@Base+0x20d70>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr	r3, [pc, #876]	@ (5873dc <spr_noaccess@@Base+0x3120c>)
│ │ │ │  	movs	r2, #4
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	bl	576f38 <spr_noaccess@@Base+0x20d68>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	576f40 <spr_noaccess@@Base+0x20d70>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f7c8 <spr_noaccess@@Base+0x95f8>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #11
│ │ │ │ -	bpl.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bpl.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r6, [sp, #44]	@ 0x2c
│ │ │ │  	cmp	r6, #0
│ │ │ │ -	beq.w	58d2e6 <spr_noaccess@@Base+0x37116>
│ │ │ │ +	beq.w	58d2e8 <spr_noaccess@@Base+0x37118>
│ │ │ │  	ldr	r0, [sp, #40]	@ 0x28
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r2, r5
│ │ │ │ -	ldr	r5, [pc, #824]	@ (5873e8 <spr_noaccess@@Base+0x31218>)
│ │ │ │ +	ldr	r5, [pc, #824]	@ (5873e0 <spr_noaccess@@Base+0x31210>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r1, [r5, r6, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #776]	@ (5873c8 <spr_noaccess@@Base+0x311f8>)
│ │ │ │ -	ldr	r3, [pc, #812]	@ (5873ec <spr_noaccess@@Base+0x3121c>)
│ │ │ │ +	ldr	r1, [pc, #776]	@ (5873c0 <spr_noaccess@@Base+0x311f0>)
│ │ │ │ +	ldr	r3, [pc, #812]	@ (5873e4 <spr_noaccess@@Base+0x31214>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [sp, #48]	@ 0x30
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	ldr	r1, [r0, r1]
│ │ │ │  	ldr.w	r2, [r5, r2, lsl #2]
│ │ │ │ @@ -1266421,42 +1266440,42 @@
│ │ │ │  	add	r2, r1
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	add	r3, r1
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr.w	r0, [r5, r6, lsl #2]
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	add	r1, r0
│ │ │ │ -	ldr	r0, [pc, #776]	@ (5873f0 <spr_noaccess@@Base+0x31220>)
│ │ │ │ +	ldr	r0, [pc, #776]	@ (5873e8 <spr_noaccess@@Base+0x31218>)
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #84	@ 0x54
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f7c8 <spr_noaccess@@Base+0x95f8>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #11
│ │ │ │ -	bpl.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bpl.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r6, [sp, #44]	@ 0x2c
│ │ │ │  	cmp	r6, #0
│ │ │ │  	beq.w	58c48e <spr_noaccess@@Base+0x362be>
│ │ │ │  	ldr	r0, [sp, #40]	@ 0x28
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r2, r5
│ │ │ │ -	ldr	r5, [pc, #720]	@ (5873f4 <spr_noaccess@@Base+0x31224>)
│ │ │ │ +	ldr	r5, [pc, #720]	@ (5873ec <spr_noaccess@@Base+0x3121c>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r1, [r5, r6, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #664]	@ (5873cc <spr_noaccess@@Base+0x311fc>)
│ │ │ │ -	ldr	r3, [pc, #696]	@ (5873ec <spr_noaccess@@Base+0x3121c>)
│ │ │ │ +	ldr	r1, [pc, #664]	@ (5873c4 <spr_noaccess@@Base+0x311f4>)
│ │ │ │ +	ldr	r3, [pc, #696]	@ (5873e4 <spr_noaccess@@Base+0x31214>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [sp, #48]	@ 0x30
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	ldr	r1, [r0, r1]
│ │ │ │  	ldr.w	r2, [r5, r2, lsl #2]
│ │ │ │ @@ -1266465,136 +1266484,137 @@
│ │ │ │  	add	r2, r1
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	add	r3, r1
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr.w	r0, [r5, r6, lsl #2]
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	add	r1, r0
│ │ │ │ -	ldr	r0, [pc, #668]	@ (5873f8 <spr_noaccess@@Base+0x31228>)
│ │ │ │ +	ldr	r0, [pc, #668]	@ (5873f0 <spr_noaccess@@Base+0x31220>)
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	sub.w	r1, r0, #48	@ 0x30
│ │ │ │  	ldr.w	r0, [r0, #-48]
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #648]	@ (5873fc <spr_noaccess@@Base+0x3122c>)
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #648]	@ (5873f4 <spr_noaccess@@Base+0x31224>)
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov	r1, r3
│ │ │ │ -	bl	576034 <spr_noaccess@@Base+0x1fe64>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57603c <spr_noaccess@@Base+0x1fe6c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	lsls	r1, r4, #25
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #592]	@ (587400 <spr_noaccess@@Base+0x31230>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #592]	@ (5873f8 <spr_noaccess@@Base+0x31228>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	574894 <spr_noaccess@@Base+0x1e6c4>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57489c <spr_noaccess@@Base+0x1e6cc>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	lsls	r4, r4, #25
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #25
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #564]	@ (587404 <spr_noaccess@@Base+0x31234>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #564]	@ (5873fc <spr_noaccess@@Base+0x3122c>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	574894 <spr_noaccess@@Base+0x1e6c4>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57489c <spr_noaccess@@Base+0x1e6cc>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	lsls	r3, r4, #25
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #536]	@ (587408 <spr_noaccess@@Base+0x31238>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #536]	@ (587400 <spr_noaccess@@Base+0x31230>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	574950 <spr_noaccess@@Base+0x1e780>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	574958 <spr_noaccess@@Base+0x1e788>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	lsls	r1, r4, #25
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #25
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #508]	@ (58740c <spr_noaccess@@Base+0x3123c>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #508]	@ (587404 <spr_noaccess@@Base+0x31234>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	574950 <spr_noaccess@@Base+0x1e780>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	574958 <spr_noaccess@@Base+0x1e788>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	lsls	r7, r4, #25
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r6, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r3, [sp, #40]	@ 0x28
│ │ │ │  	cmp	r3, #31
│ │ │ │  	bgt.w	58bcec <spr_noaccess@@Base+0x35b1c>
│ │ │ │  	ldrb.w	r2, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58bcde <spr_noaccess@@Base+0x35b0e>
│ │ │ │ -	ldr	r2, [pc, #464]	@ (587410 <spr_noaccess@@Base+0x31240>)
│ │ │ │ +	ldr	r2, [pc, #464]	@ (587408 <spr_noaccess@@Base+0x31238>)
│ │ │ │  	movs	r1, #1
│ │ │ │  	ldr	r0, [sp, #48]	@ 0x30
│ │ │ │  	movs	r4, #0
│ │ │ │  	add	r2, pc
│ │ │ │  	strd	r1, r4, [sp]
│ │ │ │  	ldr	r1, [sp, #44]	@ 0x2c
│ │ │ │  	ldr.w	r2, [r2, r0, lsl #2]
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	577574 <spr_noaccess@@Base+0x213a4>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57757c <spr_noaccess@@Base+0x213ac>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r4, #25
│ │ │ │ -	bmi.w	58d444 <spr_noaccess@@Base+0x37274>
│ │ │ │ +	bmi.w	58d446 <spr_noaccess@@Base+0x37276>
│ │ │ │  	lsls	r2, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58bcde <spr_noaccess@@Base+0x35b0e>
│ │ │ │  	ldrb.w	r3, [r5, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 587294 <spr_noaccess@@Base+0x310c4>
│ │ │ │ +	cbz	r3, 58728c <spr_noaccess@@Base+0x310bc>
│ │ │ │  	ldr	r3, [r5, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	587294 <spr_noaccess@@Base+0x310c4>
│ │ │ │ -	ldr	r3, [pc, #400]	@ (587414 <spr_noaccess@@Base+0x31244>)
│ │ │ │ +	beq.n	58728c <spr_noaccess@@Base+0x310bc>
│ │ │ │ +	ldr	r3, [pc, #400]	@ (58740c <spr_noaccess@@Base+0x3123c>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r5, #100]	@ 0x64
│ │ │ │ -	ldr	r6, [pc, #384]	@ (587418 <spr_noaccess@@Base+0x31248>)
│ │ │ │ +	ldr	r6, [pc, #384]	@ (587410 <spr_noaccess@@Base+0x31240>)
│ │ │ │  	ldrd	r3, r2, [sp, #44]	@ 0x2c
│ │ │ │  	add	r6, pc
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	ldr.w	r4, [r6, r2, lsl #2]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	mov	r7, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58bd04 <spr_noaccess@@Base+0x35b34>
│ │ │ │  	ldr.w	r1, [r6, r3, lsl #2]
│ │ │ │  	mov	r2, r4
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r1, [pc, #272]	@ (5873d0 <spr_noaccess@@Base+0x31200>)
│ │ │ │ +	ldr	r1, [pc, #272]	@ (5873c8 <spr_noaccess@@Base+0x311f8>)
│ │ │ │  	ldr	r3, [r5, #104]	@ 0x68
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldr	r2, [r5, #96]	@ 0x60
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	mrc	15, 0, r5, cr13, cr0, {3}
│ │ │ │  	orr.w	r3, r3, #3
│ │ │ │ @@ -1266607,237 +1266627,242 @@
│ │ │ │  	movs	r3, #16
│ │ │ │  	movs	r0, #3
│ │ │ │  	addw	r1, r2, #2602	@ 0xa2a
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	mov	r2, r3
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	bl	4df540 <tcg_gen_gvec_dup_i64@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r3, [sp, #40]	@ 0x28
│ │ │ │  	cmp	r3, #31
│ │ │ │  	bgt.w	58bd0e <spr_noaccess@@Base+0x35b3e>
│ │ │ │  	ldrb.w	r2, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58bcde <spr_noaccess@@Base+0x35b0e>
│ │ │ │ -	ldr	r2, [pc, #264]	@ (58741c <spr_noaccess@@Base+0x3124c>)
│ │ │ │ +	ldr	r2, [pc, #264]	@ (587414 <spr_noaccess@@Base+0x31244>)
│ │ │ │  	movs	r1, #0
│ │ │ │  	ldr	r4, [sp, #48]	@ 0x30
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	strd	r1, r1, [sp]
│ │ │ │  	ldr	r1, [sp, #44]	@ 0x2c
│ │ │ │  	ldr.w	r2, [r2, r4, lsl #2]
│ │ │ │ -	bl	577574 <spr_noaccess@@Base+0x213a4>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57757c <spr_noaccess@@Base+0x213ac>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	lsls	r7, r4, #25
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #25
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #224]	@ (587420 <spr_noaccess@@Base+0x31250>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #224]	@ (587418 <spr_noaccess@@Base+0x31248>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	574894 <spr_noaccess@@Base+0x1e6c4>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57489c <spr_noaccess@@Base+0x1e6cc>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	lsls	r7, r4, #25
│ │ │ │ -	bmi.w	58d4ec <spr_noaccess@@Base+0x3731c>
│ │ │ │ +	bmi.w	58d4ee <spr_noaccess@@Base+0x3731e>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	57a3d8 <spr_noaccess@@Base+0x24208>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	57a3e0 <spr_noaccess@@Base+0x24210>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	lsls	r3, r4, #25
│ │ │ │  	bmi.w	58bcd6 <spr_noaccess@@Base+0x35b06>
│ │ │ │ -	bl	57de88 <spr_noaccess@@Base+0x27cb8>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	57de90 <spr_noaccess@@Base+0x27cc0>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	movs	r2, #1
│ │ │ │  	ubfx	r6, r4, #10, #1
│ │ │ │  	and.w	r3, r4, r2
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r3, r2, [sp, #4]
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │ -	bl	57d26c <spr_noaccess@@Base+0x2709c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57d274 <spr_noaccess@@Base+0x270a4>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f7c8 <spr_noaccess@@Base+0x95f8>
│ │ │ │ -	ldr	r2, [pc, #128]	@ (587424 <spr_noaccess@@Base+0x31254>)
│ │ │ │ +	ldr	r2, [pc, #128]	@ (58741c <spr_noaccess@@Base+0x3124c>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	581008 <spr_noaccess@@Base+0x2ae38>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	581010 <spr_noaccess@@Base+0x2ae40>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f7c8 <spr_noaccess@@Base+0x95f8>
│ │ │ │ -	ldr	r2, [pc, #108]	@ (587428 <spr_noaccess@@Base+0x31258>)
│ │ │ │ +	ldr	r2, [pc, #108]	@ (587420 <spr_noaccess@@Base+0x31250>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	581008 <spr_noaccess@@Base+0x2ae38>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	strb	r0, [r7, #30]
│ │ │ │ +	bl	581010 <spr_noaccess@@Base+0x2ae40>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	strb	r0, [r0, #31]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	strb	r4, [r0, #29]
│ │ │ │ +	strb	r4, [r1, #29]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	strb	r6, [r6, #22]
│ │ │ │ +	strb	r6, [r7, #22]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	stc2	15, cr15, [r9, #-1008]!	@ 0xfffffc10
│ │ │ │ -	ldc2	15, cr15, [pc], #1008	@ 5877cc <spr_noaccess@@Base+0x315fc>
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfbfdfffc
│ │ │ │ -	sdiv	pc, r3, ip
│ │ │ │ -	ldc2	15, cr15, [r1], #-1008	@ 0xfffffc10
│ │ │ │ -	vshr.u16	q0, q4, #2
│ │ │ │ +	ldc2	15, cr15, [r1, #-1008]!	@ 0xfffffc10
│ │ │ │ +	stc2l	15, cr15, [r7], {252}	@ 0xfc
│ │ │ │ +	stc2	15, cr15, [r5], {252}	@ 0xfc
│ │ │ │ +	sdiv	pc, fp, ip
│ │ │ │ +	ldc2	15, cr15, [r9], #-1008	@ 0xfffffc10
│ │ │ │ +	vshr.u32	q0, q4, #26
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bvs.n	587440 <spr_noaccess@@Base+0x31270>
│ │ │ │ +	bvs.n	587448 <spr_noaccess@@Base+0x31278>
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	vqadd.u32	q0, q5, q4
│ │ │ │ -	bpl.n	587360 <spr_noaccess@@Base+0x31190>
│ │ │ │ +	vqadd.u64	q0, q1, q4
│ │ │ │ +	bpl.n	587368 <spr_noaccess@@Base+0x31198>
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	cmp	r5, #184	@ 0xb8
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r7, r6, #2
│ │ │ │ -	vcvt.f32.u32	d17, d11, #3
│ │ │ │ -	vcgt.s<illegal width 64>	d18, d7, #0
│ │ │ │ -	vcvt.u32.f32	<illegal reg q8.5>, <illegal reg q13.5>, #3
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffdfe0a
│ │ │ │ +	subs	r7, r7, #2
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd1e23
│ │ │ │ +	vcgt.s<illegal width 64>	d18, d15, #0
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd1f83
│ │ │ │ +	vcvt.f32.u32	d31, d2, #3
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	stc2l	0, cr0, [sl, #352]	@ 0x160
│ │ │ │ -	ldc2	0, cr0, [r6, #352]!	@ 0x160
│ │ │ │ -	ldc2	0, cr0, [r6, #-352]!	@ 0xfffffea0
│ │ │ │ -	adds	r5, r5, #5
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd4e93
│ │ │ │ -	vcvt.f32.u32	d20, d11, #3
│ │ │ │ +	ldc2l	0, cr0, [r2, #352]	@ 0x160
│ │ │ │ +	ldc2	0, cr0, [lr, #352]!	@ 0x160
│ │ │ │ +	ldc2	0, cr0, [lr, #-352]!	@ 0xfffffea0
│ │ │ │ +	adds	r5, r6, #5
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd4e9b
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd4e23
│ │ │ │  			@ <UNDEFINED> instruction: 0xfffdf8d5
│ │ │ │  	adds	r0, #136	@ 0x88
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ -	ubfx	r2, r4, #17, #1
│ │ │ │ -	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │ +	ubfx	r2, r4, #18, #2
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	ubfx	r2, r4, #16, #1
│ │ │ │  	lsls	r0, r3, #2
│ │ │ │  	strb.w	r2, [sp, #53]	@ 0x35
│ │ │ │ -	ubfx	r2, r4, #18, #2
│ │ │ │ +	ubfx	r2, r4, #17, #1
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │  	str	r4, [sp, #40]	@ 0x28
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	55f5ac <spr_noaccess@@Base+0x93dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ -	ubfx	r2, r4, #17, #1
│ │ │ │ -	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │ +	ubfx	r2, r4, #18, #2
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	ubfx	r2, r4, #16, #1
│ │ │ │  	strb.w	r2, [sp, #53]	@ 0x35
│ │ │ │ -	ubfx	r2, r4, #18, #2
│ │ │ │ +	ubfx	r2, r4, #17, #1
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │  	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	lsls	r4, r3, #2
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	55f5ac <spr_noaccess@@Base+0x93dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr.w	r3, [pc, #1256]	@ 58798c <spr_noaccess@@Base+0x317bc>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr.w	r3, [pc, #1252]	@ 587980 <spr_noaccess@@Base+0x317b0>
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov	r1, r3
│ │ │ │ -	bl	576034 <spr_noaccess@@Base+0x1fe64>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr.w	r3, [pc, #1216]	@ 587990 <spr_noaccess@@Base+0x317c0>
│ │ │ │ +	bl	57603c <spr_noaccess@@Base+0x1fe6c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr.w	r3, [pc, #1212]	@ 587984 <spr_noaccess@@Base+0x317b4>
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov	r1, r3
│ │ │ │ -	bl	576034 <spr_noaccess@@Base+0x1fe64>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr.w	r3, [pc, #1172]	@ 587994 <spr_noaccess@@Base+0x317c4>
│ │ │ │ +	bl	57603c <spr_noaccess@@Base+0x1fe6c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr.w	r3, [pc, #1168]	@ 587988 <spr_noaccess@@Base+0x317b8>
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov	r1, r3
│ │ │ │ -	bl	576034 <spr_noaccess@@Base+0x1fe64>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57603c <spr_noaccess@@Base+0x1fe6c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r0, r6
│ │ │ │ -	and.w	r1, r4, #1
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r3, r4, #16, #5
│ │ │ │ -	strb.w	r1, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r3, [sp, #40]	@ 0x28
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ -	bl	5795d0 <spr_noaccess@@Base+0x23400>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr.w	r3, [pc, #1096]	@ 587998 <spr_noaccess@@Base+0x317c8>
│ │ │ │ +	ubfx	r1, r4, #16, #5
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	str	r1, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │  	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	bl	5795d8 <spr_noaccess@@Base+0x23408>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr.w	r3, [pc, #1092]	@ 58798c <spr_noaccess@@Base+0x317bc>
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	and.w	r2, r4, #1
│ │ │ │ +	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov	r1, r3
│ │ │ │ -	bl	576034 <spr_noaccess@@Base+0x1fe64>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr.w	r3, [pc, #1052]	@ 58799c <spr_noaccess@@Base+0x317cc>
│ │ │ │ +	bl	57603c <spr_noaccess@@Base+0x1fe6c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr.w	r3, [pc, #1048]	@ 587990 <spr_noaccess@@Base+0x317c0>
│ │ │ │  	ubfx	r6, r4, #16, #5
│ │ │ │ -	ubfx	r1, r4, #21, #5
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r1, r4, #21, #5
│ │ │ │  	add	r3, pc
│ │ │ │  	and.w	r4, r4, #1
│ │ │ │ -	cmp	r1, r2
│ │ │ │ +	cmp	r2, r1
│ │ │ │  	ldr.w	r0, [r3, r6, lsl #2]
│ │ │ │  	beq.w	58be18 <spr_noaccess@@Base+0x35c48>
│ │ │ │  	ldr.w	r2, [r3, r2, lsl #2]
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4ca7a8 <tcg_gen_xor_i32@@Base>
│ │ │ │  	cmp	r4, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r5, [pc, #1008]	@ (5879a0 <spr_noaccess@@Base+0x317d0>)
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r5, [pc, #1004]	@ (587994 <spr_noaccess@@Base+0x317c4>)
│ │ │ │  	movs	r0, #0
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r6, [r5, r6, lsl #2]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │ @@ -1266869,98 +1266894,98 @@
│ │ │ │  	ldr.w	r1, [r5, #164]	@ 0xa4
│ │ │ │  	ldr.w	r0, [r5, #128]	@ 0x80
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r5, #128]	@ 0x80
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #26
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #852]	@ (587984 <spr_noaccess@@Base+0x317b4>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #848]	@ (587978 <spr_noaccess@@Base+0x317a8>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [pc, #880]	@ (5879a4 <spr_noaccess@@Base+0x317d4>)
│ │ │ │ +	ldr	r0, [pc, #876]	@ (587998 <spr_noaccess@@Base+0x317c8>)
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r1, [r1, r2]
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	ldr.w	r3, [r0, r3, lsl #2]
│ │ │ │  	ldr.w	r2, [r0, r2, lsl #2]
│ │ │ │  	add	r3, r1
│ │ │ │  	ldr.w	r0, [r0, r4, lsl #2]
│ │ │ │  	add	r2, r1
│ │ │ │  	add	r1, r0
│ │ │ │ -	ldr	r0, [pc, #844]	@ (5879a8 <spr_noaccess@@Base+0x317d8>)
│ │ │ │ +	ldr	r0, [pc, #840]	@ (58799c <spr_noaccess@@Base+0x317cc>)
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #612	@ 0x264
│ │ │ │  	ldr.w	r0, [r0, #612]	@ 0x264
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	lsls	r0, r4, #25
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #25
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #808]	@ (5879ac <spr_noaccess@@Base+0x317dc>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #804]	@ (5879a0 <spr_noaccess@@Base+0x317d0>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	574950 <spr_noaccess@@Base+0x1e780>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r3, r4, #16, #5
│ │ │ │ -	strd	r2, r3, [sp, #40]	@ 0x28
│ │ │ │ +	bl	574958 <spr_noaccess@@Base+0x1e788>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	strd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	ands.w	r3, r4, #1024	@ 0x400
│ │ │ │  	ldrd	r0, r1, [r5, #144]	@ 0x90
│ │ │ │  	it	ne
│ │ │ │  	movne	r3, #1
│ │ │ │  	mov	r2, r6
│ │ │ │ -	bl	55f98c <spr_noaccess@@Base+0x97bc>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	55f998 <spr_noaccess@@Base+0x97c8>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ands.w	r0, r4, #1024	@ 0x400
│ │ │ │ -	and.w	r3, r4, #1
│ │ │ │ -	ubfx	r7, r4, #21, #5
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │ +	and.w	r3, r4, #1
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r7, r4, #21, #5
│ │ │ │  	mov	r8, r0
│ │ │ │ -	strb.w	r3, [sp, #52]	@ 0x34
│ │ │ │ -	str	r7, [sp, #40]	@ 0x28
│ │ │ │  	str	r1, [sp, #44]	@ 0x2c
│ │ │ │ +	strb.w	r3, [sp, #52]	@ 0x34
│ │ │ │  	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r7, [sp, #40]	@ 0x28
│ │ │ │  	bne.w	58c050 <spr_noaccess@@Base+0x35e80>
│ │ │ │ -	ldr	r5, [pc, #720]	@ (5879b0 <spr_noaccess@@Base+0x317e0>)
│ │ │ │ -	str	r3, [sp, #36]	@ 0x24
│ │ │ │ -	strd	r2, r1, [sp, #28]
│ │ │ │ +	ldr	r5, [pc, #716]	@ (5879a4 <spr_noaccess@@Base+0x317d4>)
│ │ │ │ +	strd	r2, r3, [sp, #28]
│ │ │ │  	add	r5, pc
│ │ │ │ +	str	r1, [sp, #36]	@ 0x24
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r1, [sp, #32]
│ │ │ │ +	ldr	r1, [sp, #36]	@ 0x24
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr.w	r1, [r5, r1, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr	r2, [sp, #28]
│ │ │ │  	mov	r0, r4
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r0, [r5, r7, lsl #2]
│ │ │ │  	mov	r2, r4
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4cb2d8 <tcg_gen_mul_i32@@Base>
│ │ │ │ -	ldr	r3, [sp, #36]	@ 0x24
│ │ │ │ +	ldr	r3, [sp, #32]
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r0, r8
│ │ │ │  	ldr.w	r6, [r5, r7, lsl #2]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ @@ -1266991,360 +1267016,362 @@
│ │ │ │  	ldr.w	r1, [r5, #164]	@ 0xa4
│ │ │ │  	ldr.w	r0, [r5, #128]	@ 0x80
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r5, #128]	@ 0x80
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4ca6b4 <tcg_gen_or_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #548]	@ (5879b4 <spr_noaccess@@Base+0x317e4>)
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #544]	@ (5879a8 <spr_noaccess@@Base+0x317d8>)
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov	r1, r3
│ │ │ │ -	bl	577948 <spr_noaccess@@Base+0x21778>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #508]	@ (5879b8 <spr_noaccess@@Base+0x317e8>)
│ │ │ │ +	bl	577950 <spr_noaccess@@Base+0x21780>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #504]	@ (5879ac <spr_noaccess@@Base+0x317dc>)
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov	r1, r3
│ │ │ │ -	bl	577948 <spr_noaccess@@Base+0x21778>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	577950 <spr_noaccess@@Base+0x21780>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldrd	r0, r1, [r5, #144]	@ 0x90
│ │ │ │  	mov	r2, r6
│ │ │ │ -	and.w	r3, r4, #1
│ │ │ │ -	strb.w	r3, [sp, #53]	@ 0x35
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r3, r4, #10, #1
│ │ │ │ +	strb.w	r3, [sp, #52]	@ 0x34
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │  	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	and.w	r3, r4, #1
│ │ │ │ +	strb.w	r3, [sp, #53]	@ 0x35
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #10, #1
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │  	str	r3, [sp, #48]	@ 0x30
│ │ │ │ -	strb.w	r4, [sp, #52]	@ 0x34
│ │ │ │ -	bl	57e2dc <spr_noaccess@@Base+0x2810c>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	bl	57e2e4 <spr_noaccess@@Base+0x28114>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldrd	r0, r1, [r5, #144]	@ 0x90
│ │ │ │  	mov	r2, r6
│ │ │ │ -	and.w	r3, r4, #1
│ │ │ │ -	strb.w	r3, [sp, #53]	@ 0x35
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r3, r4, #10, #1
│ │ │ │ +	strb.w	r3, [sp, #52]	@ 0x34
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │  	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	and.w	r3, r4, #1
│ │ │ │ +	strb.w	r3, [sp, #53]	@ 0x35
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #10, #1
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │  	str	r3, [sp, #48]	@ 0x30
│ │ │ │ -	strb.w	r4, [sp, #52]	@ 0x34
│ │ │ │ -	bl	57e3f8 <spr_noaccess@@Base+0x28228>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	bl	57e400 <spr_noaccess@@Base+0x28230>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	and.w	r3, r4, #1
│ │ │ │  	movs	r2, #0
│ │ │ │  	ubfx	r6, r4, #10, #1
│ │ │ │  	strd	r3, r2, [sp, #4]
│ │ │ │  	mov	r0, r5
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │ -	bl	57d26c <spr_noaccess@@Base+0x2709c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57d274 <spr_noaccess@@Base+0x270a4>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	tst.w	r4, #14
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	sbfx	r2, r4, #4, #12
│ │ │ │  	lsls	r3, r6, #4
│ │ │ │ -	ubfx	r2, r4, #22, #4
│ │ │ │  	and.w	r3, r3, #16
│ │ │ │ +	lsls	r0, r2, #4
│ │ │ │ +	ubfx	r2, r4, #22, #4
│ │ │ │  	orrs	r3, r2
│ │ │ │ -	sbfx	r2, r4, #4, #12
│ │ │ │  	ands.w	r4, r4, #1
│ │ │ │  	mov.w	r6, r3, lsl #1
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ -	mov.w	r0, r2, lsl #4
│ │ │ │  	and.w	r3, r3, #1048576	@ 0x100000
│ │ │ │ -	bne.w	587e6a <spr_noaccess@@Base+0x31c9a>
│ │ │ │ +	bne.w	587e66 <spr_noaccess@@Base+0x31c96>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589d94 <spr_noaccess@@Base+0x33bc4>
│ │ │ │ +	beq.w	589d90 <spr_noaccess@@Base+0x33bc0>
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	mov	r2, r0
│ │ │ │  	movs	r4, #1
│ │ │ │  	mov	r3, r6
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │ -	bl	577574 <spr_noaccess@@Base+0x213a4>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57757c <spr_noaccess@@Base+0x213ac>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	mov	r7, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	588b5e <spr_noaccess@@Base+0x3298e>
│ │ │ │ +	beq.w	588b5a <spr_noaccess@@Base+0x3298a>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrb.w	r3, [r5, #93]	@ 0x5d
│ │ │ │  	ldr	r2, [r5, #104]	@ 0x68
│ │ │ │  	mov	r9, r0
│ │ │ │  	orr.w	r8, r2, #3
│ │ │ │ -	cbz	r3, 58791e <spr_noaccess@@Base+0x3174e>
│ │ │ │ +	cbz	r3, 587914 <spr_noaccess@@Base+0x31744>
│ │ │ │  	ldr	r3, [r5, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	58791e <spr_noaccess@@Base+0x3174e>
│ │ │ │ -	ldr	r3, [pc, #172]	@ (5879bc <spr_noaccess@@Base+0x317ec>)
│ │ │ │ +	beq.n	587914 <spr_noaccess@@Base+0x31744>
│ │ │ │ +	ldr	r3, [pc, #172]	@ (5879b0 <spr_noaccess@@Base+0x317e0>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r5, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │ -	cmp	r4, #0
│ │ │ │ -	beq.w	587e62 <spr_noaccess@@Base+0x31c92>
│ │ │ │ -	ldr	r3, [pc, #148]	@ (5879c0 <spr_noaccess@@Base+0x317f0>)
│ │ │ │ +	cmp	r6, #0
│ │ │ │ +	beq.w	587e5e <spr_noaccess@@Base+0x31c8e>
│ │ │ │ +	ldr	r3, [pc, #144]	@ (5879b4 <spr_noaccess@@Base+0x317e4>)
│ │ │ │  	mov	r2, r7
│ │ │ │  	add	r3, pc
│ │ │ │ -	ldr.w	r1, [r3, r4, lsl #2]
│ │ │ │ +	ldr.w	r1, [r3, r6, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #76]	@ (587988 <spr_noaccess@@Base+0x317b8>)
│ │ │ │ +	ldr	r1, [pc, #76]	@ (58797c <spr_noaccess@@Base+0x317ac>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r5, #96]	@ 0x60
│ │ │ │  	mov	r3, r8
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │ -	lsls	r6, r6, #4
│ │ │ │ +	lsls	r4, r4, #4
│ │ │ │  	ldr	r1, [r0, r1]
│ │ │ │  	movs	r0, #0
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	mov	r0, r9
│ │ │ │  	add	r1, sl
│ │ │ │  	bl	4d6134 <tcg_gen_qemu_ld_i64_chk@@Base>
│ │ │ │ -	ldr	r3, [pc, #108]	@ (5879c4 <spr_noaccess@@Base+0x317f4>)
│ │ │ │ -	add.w	r2, r6, #41984	@ 0xa400
│ │ │ │ +	ldr	r3, [pc, #104]	@ (5879b8 <spr_noaccess@@Base+0x317e8>)
│ │ │ │ +	add.w	r2, r4, #41984	@ 0xa400
│ │ │ │  	mov	r0, r9
│ │ │ │  	adds	r2, #168	@ 0xa8
│ │ │ │ -	ldr.w	r4, [fp, r3]
│ │ │ │ -	ldr	r1, [r4, #0]
│ │ │ │ +	ldr.w	r5, [fp, r3]
│ │ │ │ +	ldr	r1, [r5, #0]
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │ -	add.w	r2, r6, #41984	@ 0xa400
│ │ │ │ -	ldr	r1, [r4, #0]
│ │ │ │ +	add.w	r2, r4, #41984	@ 0xa400
│ │ │ │ +	ldr	r1, [r5, #0]
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	nop
│ │ │ │ -	strb	r4, [r0, #9]
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	strb	r4, [r1, #9]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldr	r2, [r7, #112]	@ 0x70
│ │ │ │ +	ldr	r4, [r0, #116]	@ 0x74
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #40	@ 0x28
│ │ │ │  	movs	r0, r0
│ │ │ │  	subs	r2, #236	@ 0xec
│ │ │ │  	movs	r0, r0
│ │ │ │  	add	r0, pc
│ │ │ │  	movs	r0, r0
│ │ │ │  	adds	r0, #48	@ 0x30
│ │ │ │  	movs	r0, r0
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfac40058
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfa9e0058
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfa140058
│ │ │ │ -	beq.n	587910 <spr_noaccess@@Base+0x31740>
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfacc0058
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfaa60058
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfa1c0058
│ │ │ │ +	beq.n	587914 <spr_noaccess@@Base+0x31744>
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	subs	r3, r7, r6
│ │ │ │ -	vtbx.8	d31, {d13-d14}, d28
│ │ │ │ +	subs	r3, r0, r7
│ │ │ │ +	vqrshrn.u64	d31, q11, #3
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	ldr	r7, [pc, #16]	@ (5879c8 <spr_noaccess@@Base+0x317f8>)
│ │ │ │ +	ldr	r7, [pc, #16]	@ (5879bc <spr_noaccess@@Base+0x317ec>)
│ │ │ │  	movs	r0, r0
│ │ │ │  	adds	r4, #104	@ 0x68
│ │ │ │  	movs	r0, r0
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf7400058
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf7220058
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf74a0058
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf72c0058
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	lsrs	r3, r4, #15
│ │ │ │  	and.w	r0, r4, #1
│ │ │ │ -	ldr	r2, [pc, #976]	@ (587dac <spr_noaccess@@Base+0x31bdc>)
│ │ │ │ +	ldr	r2, [pc, #984]	@ (587da8 <spr_noaccess@@Base+0x31bd8>)
│ │ │ │  	and.w	r3, r3, #62	@ 0x3e
│ │ │ │  	orrs	r3, r0
│ │ │ │  	sbfx	r0, r4, #6, #10
│ │ │ │  	ldr	r1, [r5, #8]
│ │ │ │  	add	r2, pc
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	orr.w	r3, r3, r0, lsl #6
│ │ │ │  	add.w	r1, r1, r3, lsl #16
│ │ │ │  	ldr.w	r0, [r2, r4, lsl #2]
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	sbfx	r0, r4, #2, #14
│ │ │ │  	movs	r6, #1
│ │ │ │  	lsls	r0, r0, #2
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	mov	r3, r0
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │ -	bl	5758e8 <spr_noaccess@@Base+0x1f718>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5758f0 <spr_noaccess@@Base+0x1f720>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	sbfx	r0, r4, #2, #14
│ │ │ │  	lsls	r0, r0, #2
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	mov	r9, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589232 <spr_noaccess@@Base+0x33062>
│ │ │ │ +	beq.w	58922a <spr_noaccess@@Base+0x3305a>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrb.w	r3, [r5, #93]	@ 0x5d
│ │ │ │  	ldr	r2, [r5, #104]	@ 0x68
│ │ │ │ -	ubfx	r7, r4, #21, #5
│ │ │ │  	ubfx	r6, r4, #16, #5
│ │ │ │ +	ubfx	r7, r4, #21, #5
│ │ │ │  	mov	r4, r0
│ │ │ │  	orr.w	r8, r2, #3
│ │ │ │ -	cbz	r3, 587a7e <spr_noaccess@@Base+0x318ae>
│ │ │ │ +	cbz	r3, 587a72 <spr_noaccess@@Base+0x318a2>
│ │ │ │  	ldr	r3, [r5, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	587a7e <spr_noaccess@@Base+0x318ae>
│ │ │ │ -	ldr	r3, [pc, #832]	@ (587db0 <spr_noaccess@@Base+0x31be0>)
│ │ │ │ +	beq.n	587a72 <spr_noaccess@@Base+0x318a2>
│ │ │ │ +	ldr	r3, [pc, #840]	@ (587dac <spr_noaccess@@Base+0x31bdc>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r5, #100]	@ 0x64
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	cmp	r6, #0
│ │ │ │ -	beq.w	587f4a <spr_noaccess@@Base+0x31d7a>
│ │ │ │ -	ldr	r3, [pc, #808]	@ (587db4 <spr_noaccess@@Base+0x31be4>)
│ │ │ │ +	beq.w	587f46 <spr_noaccess@@Base+0x31d76>
│ │ │ │ +	ldr	r3, [pc, #816]	@ (587db0 <spr_noaccess@@Base+0x31be0>)
│ │ │ │  	mov	r2, r9
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r6, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #796]	@ (587db8 <spr_noaccess@@Base+0x31be8>)
│ │ │ │ +	ldr	r3, [pc, #804]	@ (587db4 <spr_noaccess@@Base+0x31be4>)
│ │ │ │  	movw	r2, #42152	@ 0xa4a8
│ │ │ │  	add.w	r2, r2, r7, lsl #4
│ │ │ │  	mov	r0, r4
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	ldr	r1, [pc, #756]	@ (587da4 <spr_noaccess@@Base+0x31bd4>)
│ │ │ │ +	ldr	r1, [pc, #764]	@ (587da0 <spr_noaccess@@Base+0x31bd0>)
│ │ │ │  	mov	r0, r4
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [r5, #96]	@ 0x60
│ │ │ │  	mov	r3, r8
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │  	movs	r4, #0
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	add	r1, sl
│ │ │ │  	bl	4d6138 <tcg_gen_qemu_st_i64_chk@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp	r4, #2
│ │ │ │ -	str	r2, [sp, #56]	@ 0x38
│ │ │ │  	str	r0, [sp, #44]	@ 0x2c
│ │ │ │ -	strb.w	r1, [sp, #40]	@ 0x28
│ │ │ │ -	strb.w	lr, [sp, #60]	@ 0x3c
│ │ │ │ -	strd	r7, ip, [sp, #48]	@ 0x30
│ │ │ │ -	beq.w	587ea6 <spr_noaccess@@Base+0x31cd6>
│ │ │ │ +	str	r2, [sp, #56]	@ 0x38
│ │ │ │ +	str	r1, [sp, #48]	@ 0x30
│ │ │ │ +	strb.w	r7, [sp, #60]	@ 0x3c
│ │ │ │ +	str.w	ip, [sp, #52]	@ 0x34
│ │ │ │ +	strb.w	lr, [sp, #40]	@ 0x28
│ │ │ │ +	beq.w	587ea2 <spr_noaccess@@Base+0x31cd2>
│ │ │ │  	cmp	r4, #3
│ │ │ │ -	beq.w	587e94 <spr_noaccess@@Base+0x31cc4>
│ │ │ │ +	beq.w	587e90 <spr_noaccess@@Base+0x31cc0>
│ │ │ │  	cmp	r4, #1
│ │ │ │  	mov	r3, ip
│ │ │ │  	mov	r2, ip
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	ite	ne
│ │ │ │  	strne.w	ip, [sp]
│ │ │ │  	streq	r4, [sp, #0]
│ │ │ │ -	bl	581da4 <spr_noaccess@@Base+0x2bbd4>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	581dac <spr_noaccess@@Base+0x2bbdc>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	581ed4 <spr_noaccess@@Base+0x2bd04>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	581edc <spr_noaccess@@Base+0x2bd0c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	mov	r3, r2
│ │ │ │  	mov	r1, r6
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r0, r5
│ │ │ │  	str.w	ip, [sp]
│ │ │ │ -	bl	581bbc <spr_noaccess@@Base+0x2b9ec>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	581bc4 <spr_noaccess@@Base+0x2b9f4>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	and.w	r3, r4, #200	@ 0xc8
│ │ │ │  	cmp	r3, #128	@ 0x80
│ │ │ │ -	beq.w	588504 <spr_noaccess@@Base+0x32334>
│ │ │ │ -	bhi.w	587dcc <spr_noaccess@@Base+0x31bfc>
│ │ │ │ +	beq.w	588500 <spr_noaccess@@Base+0x32330>
│ │ │ │ +	bhi.w	587dc8 <spr_noaccess@@Base+0x31bf8>
│ │ │ │  	cmp	r3, #64	@ 0x40
│ │ │ │ -	beq.w	588188 <spr_noaccess@@Base+0x31fb8>
│ │ │ │ -	bhi.w	5880d6 <spr_noaccess@@Base+0x31f06>
│ │ │ │ +	beq.w	588184 <spr_noaccess@@Base+0x31fb4>
│ │ │ │ +	bhi.w	5880d2 <spr_noaccess@@Base+0x31f02>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	588566 <spr_noaccess@@Base+0x32396>
│ │ │ │ +	beq.w	588562 <spr_noaccess@@Base+0x32392>
│ │ │ │  	ubfx	r3, r4, #8, #2
│ │ │ │  	cmp	r3, #2
│ │ │ │ -	beq.w	58aeb6 <spr_noaccess@@Base+0x34ce6>
│ │ │ │ +	beq.w	58aeb2 <spr_noaccess@@Base+0x34ce2>
│ │ │ │  	cmp	r3, #3
│ │ │ │ -	beq.w	58b0f8 <spr_noaccess@@Base+0x34f28>
│ │ │ │ +	beq.w	58b0f4 <spr_noaccess@@Base+0x34f24>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	mov	r0, r6
│ │ │ │  	mov	r1, r4
│ │ │ │ -	bl	55f874 <spr_noaccess@@Base+0x96a4>
│ │ │ │ +	bl	55f878 <spr_noaccess@@Base+0x96a8>
│ │ │ │  	lsls	r0, r4, #21
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #584]	@ (587dbc <spr_noaccess@@Base+0x31bec>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #592]	@ (587db8 <spr_noaccess@@Base+0x31be8>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r2, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r6, r2, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.w	58896e <spr_noaccess@@Base+0x3279e>
│ │ │ │ +	beq.w	58896a <spr_noaccess@@Base+0x3279a>
│ │ │ │  	lsls	r1, r4, #4
│ │ │ │  	ubfx	r0, r4, #11, #5
│ │ │ │  	and.w	r1, r1, #32
│ │ │ │  	lsls	r2, r4, #2
│ │ │ │  	orrs	r1, r0
│ │ │ │  	ubfx	r5, r4, #6, #5
│ │ │ │  	addw	r1, r1, #2602	@ 0xa2a
│ │ │ │ @@ -1267366,73 +1267393,75 @@
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r4, r4, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	movs	r4, #16
│ │ │ │  	strd	r4, r4, [sp, #4]
│ │ │ │  	bl	4e1820 <tcg_gen_gvec_bitsel@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	mov	r2, ip
│ │ │ │ -	strb.w	lr, [sp, #68]	@ 0x44
│ │ │ │ -	str	r7, [sp, #56]	@ 0x38
│ │ │ │ +	strb.w	r7, [sp, #68]	@ 0x44
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │  	str.w	ip, [sp, #60]	@ 0x3c
│ │ │ │ -	bl	581aac <spr_noaccess@@Base+0x2b8dc>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	str	r2, [sp, #64]	@ 0x40
│ │ │ │ -	mov	r3, ip
│ │ │ │ +	strb.w	lr, [sp, #40]	@ 0x28
│ │ │ │ +	bl	581ab4 <spr_noaccess@@Base+0x2b8e4>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	str	r0, [sp, #48]	@ 0x30
│ │ │ │ -	movs	r2, #1
│ │ │ │ -	strb.w	r1, [sp, #40]	@ 0x28
│ │ │ │ +	mov	r3, ip
│ │ │ │ +	str	r2, [sp, #64]	@ 0x40
│ │ │ │  	mov	r0, r5
│ │ │ │ +	str	r1, [sp, #56]	@ 0x38
│ │ │ │ +	movs	r2, #1
│ │ │ │  	mov	r1, r6
│ │ │ │ +	strb.w	r7, [sp, #68]	@ 0x44
│ │ │ │ +	str.w	ip, [sp, #60]	@ 0x3c
│ │ │ │  	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ -	strb.w	lr, [sp, #68]	@ 0x44
│ │ │ │ -	strd	r7, ip, [sp, #56]	@ 0x38
│ │ │ │ -	bl	581aac <spr_noaccess@@Base+0x2b8dc>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	strb.w	lr, [sp, #40]	@ 0x28
│ │ │ │ +	bl	581ab4 <spr_noaccess@@Base+0x2b8e4>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	and.w	r2, r4, #1928	@ 0x788
│ │ │ │  	cmp.w	r2, #1672	@ 0x688
│ │ │ │ -	beq.w	5887d8 <spr_noaccess@@Base+0x32608>
│ │ │ │ -	bhi.w	587d3a <spr_noaccess@@Base+0x31b6a>
│ │ │ │ +	beq.w	5887d4 <spr_noaccess@@Base+0x32604>
│ │ │ │ +	bhi.w	587d36 <spr_noaccess@@Base+0x31b66>
│ │ │ │  	cmp.w	r2, #1416	@ 0x588
│ │ │ │ -	beq.w	5887fa <spr_noaccess@@Base+0x3262a>
│ │ │ │ -	bhi.w	58800c <spr_noaccess@@Base+0x31e3c>
│ │ │ │ +	beq.w	5887f6 <spr_noaccess@@Base+0x32626>
│ │ │ │ +	bhi.w	588008 <spr_noaccess@@Base+0x31e38>
│ │ │ │  	cmp.w	r2, #1160	@ 0x488
│ │ │ │ -	beq.w	58887e <spr_noaccess@@Base+0x326ae>
│ │ │ │ +	beq.w	58887a <spr_noaccess@@Base+0x326aa>
│ │ │ │  	cmp.w	r2, #1288	@ 0x508
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	and.w	r4, r4, #68	@ 0x44
│ │ │ │ -	bl	55f930 <spr_noaccess@@Base+0x9760>
│ │ │ │ +	bl	55f938 <spr_noaccess@@Base+0x9768>
│ │ │ │  	cmp	r4, #4
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #25
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58be0a <spr_noaccess@@Base+0x35c3a>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #312]	@ (587db8 <spr_noaccess@@Base+0x31be8>)
│ │ │ │ +	ldr	r3, [pc, #312]	@ (587db4 <spr_noaccess@@Base+0x31be4>)
│ │ │ │  	ldr	r2, [sp, #44]	@ 0x2c
│ │ │ │  	movw	r4, #41640	@ 0xa2a8
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr	r5, [r7, r3]
│ │ │ │  	add.w	r2, r4, r2, lsl #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #272]	@ (587da8 <spr_noaccess@@Base+0x31bd8>)
│ │ │ │ +	ldr	r3, [pc, #272]	@ (587da4 <spr_noaccess@@Base+0x31bd4>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │ -	ldr	r2, [pc, #284]	@ (587dc0 <spr_noaccess@@Base+0x31bf0>)
│ │ │ │ +	ldr	r2, [pc, #284]	@ (587dbc <spr_noaccess@@Base+0x31bec>)
│ │ │ │  	add	r3, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	sub.w	r1, r2, #36	@ 0x24
│ │ │ │  	ldr.w	r0, [r2, #-36]
│ │ │ │  	mov	r2, r3
│ │ │ │  	bl	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	ldr	r3, [sp, #40]	@ 0x28
│ │ │ │ @@ -1267444,479 +1267473,481 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	add.w	r2, r4, #41472	@ 0xa200
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r4, #1288	@ 0x508
│ │ │ │ -	beq.w	58b632 <spr_noaccess@@Base+0x35462>
│ │ │ │ -	bhi.w	587f06 <spr_noaccess@@Base+0x31d36>
│ │ │ │ +	beq.w	58b62e <spr_noaccess@@Base+0x3545e>
│ │ │ │ +	bhi.w	587f02 <spr_noaccess@@Base+0x31d32>
│ │ │ │  	cmp.w	r4, #1152	@ 0x480
│ │ │ │  	beq.w	58b6c0 <spr_noaccess@@Base+0x354f0>
│ │ │ │ -	bhi.w	588902 <spr_noaccess@@Base+0x32732>
│ │ │ │ +	bhi.w	5888fe <spr_noaccess@@Base+0x3272e>
│ │ │ │  	cmp.w	r4, #1032	@ 0x408
│ │ │ │ -	beq.w	589f98 <spr_noaccess@@Base+0x33dc8>
│ │ │ │ -	bhi.w	589b5e <spr_noaccess@@Base+0x3398e>
│ │ │ │ +	beq.w	589f94 <spr_noaccess@@Base+0x33dc4>
│ │ │ │ +	bhi.w	589b5a <spr_noaccess@@Base+0x3398a>
│ │ │ │  	cmp.w	r4, #960	@ 0x3c0
│ │ │ │ -	beq.w	58a44e <spr_noaccess@@Base+0x3427e>
│ │ │ │ +	beq.w	58a44a <spr_noaccess@@Base+0x3427a>
│ │ │ │  	cmp.w	r4, #1024	@ 0x400
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #168]	@ (587dc4 <spr_noaccess@@Base+0x31bf4>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #168]	@ (587dc0 <spr_noaccess@@Base+0x31bf0>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	bl	5825b8 <spr_noaccess@@Base+0x2c3e8>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	bl	5829bc <spr_noaccess@@Base+0x2c7ec>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	bl	5825c0 <spr_noaccess@@Base+0x2c3f0>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	bl	5829c4 <spr_noaccess@@Base+0x2c7f4>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	cmp.w	r2, #1920	@ 0x780
│ │ │ │ -	beq.w	5886a6 <spr_noaccess@@Base+0x324d6>
│ │ │ │ -	bhi.w	5881ca <spr_noaccess@@Base+0x31ffa>
│ │ │ │ +	beq.w	5886a2 <spr_noaccess@@Base+0x324d2>
│ │ │ │ +	bhi.w	5881c6 <spr_noaccess@@Base+0x31ff6>
│ │ │ │  	cmp.w	r2, #1792	@ 0x700
│ │ │ │ -	beq.w	588674 <spr_noaccess@@Base+0x324a4>
│ │ │ │ +	beq.w	588670 <spr_noaccess@@Base+0x324a0>
│ │ │ │  	cmp.w	r2, #1800	@ 0x708
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	and.w	r3, r4, #68	@ 0x44
│ │ │ │  	cmp	r3, #64	@ 0x40
│ │ │ │ -	beq.w	58b1b6 <spr_noaccess@@Base+0x34fe6>
│ │ │ │ +	beq.w	58b1b2 <spr_noaccess@@Base+0x34fe2>
│ │ │ │  	cmp	r3, #68	@ 0x44
│ │ │ │ -	beq.w	589eb6 <spr_noaccess@@Base+0x33ce6>
│ │ │ │ +	beq.w	589eb2 <spr_noaccess@@Base+0x33ce2>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	lsls	r2, r4, #5
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	orrs	r3, r2
│ │ │ │  	strb.w	r1, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	lsls	r4, r4, #30
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │  	bmi.w	58dbc0 <spr_noaccess@@Base+0x379f0>
│ │ │ │ -	ldr	r2, [pc, #56]	@ (587dc8 <spr_noaccess@@Base+0x31bf8>)
│ │ │ │ +	ldr	r2, [pc, #56]	@ (587dc4 <spr_noaccess@@Base+0x31bf4>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	addw	r2, r2, #1308	@ 0x51c
│ │ │ │ -	bl	57ec24 <spr_noaccess@@Base+0x28a54>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	57ec2c <spr_noaccess@@Base+0x28a5c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	nop
│ │ │ │ -	ldr	r6, [r0, #92]	@ 0x5c
│ │ │ │ +	ldr	r2, [r2, #92]	@ 0x5c
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldr	r2, [r4, #60]	@ 0x3c
│ │ │ │ +	ldr	r6, [r4, #60]	@ 0x3c
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf66a0058
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf5e00058
│ │ │ │ -	rsb	r0, r2, #14155776	@ 0xd80000
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf6760058
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf5ec0058
│ │ │ │ +	rsb	r0, lr, #14155776	@ 0xd80000
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strh	r3, [r2, r1]
│ │ │ │ -	vtbx.8	d29, {d13-d16}, d20
│ │ │ │ +	strh	r5, [r3, r1]
│ │ │ │ +	vtbx.8	d29, {d13-d16}, d24
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldr	r4, [pc, #932]	@ (58816c <spr_noaccess@@Base+0x31f9c>)
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffdfa98
│ │ │ │ +	ldr	r4, [pc, #948]	@ (588178 <spr_noaccess@@Base+0x31fa8>)
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffdfa9c
│ │ │ │  	lsls	r2, r0, #1
│ │ │ │  	cmp	r3, #192	@ 0xc0
│ │ │ │ -	beq.w	588224 <spr_noaccess@@Base+0x32054>
│ │ │ │ +	beq.w	588220 <spr_noaccess@@Base+0x32050>
│ │ │ │  	cmp	r3, #200	@ 0xc8
│ │ │ │ -	beq.w	5881f2 <spr_noaccess@@Base+0x32022>
│ │ │ │ +	beq.w	5881ee <spr_noaccess@@Base+0x3201e>
│ │ │ │  	cmp	r3, #136	@ 0x88
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ubfx	r3, r4, #8, #2
│ │ │ │  	cmp	r3, #2
│ │ │ │ -	beq.w	58b452 <spr_noaccess@@Base+0x35282>
│ │ │ │ +	beq.w	58b44e <spr_noaccess@@Base+0x3527e>
│ │ │ │  	cmp	r3, #3
│ │ │ │ -	beq.w	58b430 <spr_noaccess@@Base+0x35260>
│ │ │ │ +	beq.w	58b42c <spr_noaccess@@Base+0x3525c>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │ -	bl	55f874 <spr_noaccess@@Base+0x96a4>
│ │ │ │ +	bl	55f878 <spr_noaccess@@Base+0x96a8>
│ │ │ │  	lsls	r2, r4, #21
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r2, [pc, #1228]	@ 5882dc <spr_noaccess@@Base+0x3210c>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r2, [pc, #1228]	@ 5882d8 <spr_noaccess@@Base+0x32108>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	cmp	r6, #31
│ │ │ │ -	bhi.w	588a32 <spr_noaccess@@Base+0x32862>
│ │ │ │ +	bhi.w	588a2e <spr_noaccess@@Base+0x3285e>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	58896e <spr_noaccess@@Base+0x3279e>
│ │ │ │ +	beq.w	58896a <spr_noaccess@@Base+0x3279a>
│ │ │ │  	str	r1, [sp, #28]
│ │ │ │  	movs	r4, #0
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │  	mov	r2, r0
│ │ │ │  	movs	r4, #1
│ │ │ │  	ldr	r1, [sp, #28]
│ │ │ │  	mov	r3, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	577574 <spr_noaccess@@Base+0x213a4>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57757c <spr_noaccess@@Base+0x213ac>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r3, [r5, #80]	@ 0x50
│ │ │ │  	movs	r2, #64	@ 0x40
│ │ │ │  	movs	r1, #6
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r7
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	587938 <spr_noaccess@@Base+0x31768>
│ │ │ │ +	b.n	58792e <spr_noaccess@@Base+0x3175e>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589d94 <spr_noaccess@@Base+0x33bc4>
│ │ │ │ +	beq.w	589d90 <spr_noaccess@@Base+0x33bc0>
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	movs	r4, #1
│ │ │ │  	mov	r2, r0
│ │ │ │  	mov	r3, r6
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │ -	bl	577574 <spr_noaccess@@Base+0x213a4>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57757c <spr_noaccess@@Base+0x213ac>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r2, r3
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │ -	bl	581da4 <spr_noaccess@@Base+0x2bbd4>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	581dac <spr_noaccess@@Base+0x2bbdc>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r2, r3
│ │ │ │  	mov	r0, r5
│ │ │ │  	str.w	ip, [sp]
│ │ │ │ -	bl	581da4 <spr_noaccess@@Base+0x2bbd4>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	581dac <spr_noaccess@@Base+0x2bbdc>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	cmp.w	r4, #576	@ 0x240
│ │ │ │ -	beq.w	58ab7a <spr_noaccess@@Base+0x349aa>
│ │ │ │ -	bhi.w	588938 <spr_noaccess@@Base+0x32768>
│ │ │ │ +	beq.w	58ab76 <spr_noaccess@@Base+0x349a6>
│ │ │ │ +	bhi.w	588934 <spr_noaccess@@Base+0x32764>
│ │ │ │  	cmp.w	r4, #448	@ 0x1c0
│ │ │ │ -	beq.w	58b656 <spr_noaccess@@Base+0x35486>
│ │ │ │ -	bhi.w	589ae8 <spr_noaccess@@Base+0x33918>
│ │ │ │ +	beq.w	58b652 <spr_noaccess@@Base+0x35482>
│ │ │ │ +	bhi.w	589ae4 <spr_noaccess@@Base+0x33914>
│ │ │ │  	cmp.w	r4, #384	@ 0x180
│ │ │ │  	beq.w	58b8f6 <spr_noaccess@@Base+0x35726>
│ │ │ │  	cmp.w	r4, #392	@ 0x188
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r0, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r0, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r0, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	beq.w	58ce64 <spr_noaccess@@Base+0x36c94>
│ │ │ │ -	ldr	r4, [pc, #1000]	@ (5882e0 <spr_noaccess@@Base+0x32110>)
│ │ │ │ +	beq.w	58ce68 <spr_noaccess@@Base+0x36c98>
│ │ │ │ +	ldr	r4, [pc, #1000]	@ (5882dc <spr_noaccess@@Base+0x3210c>)
│ │ │ │  	mov	r0, r2
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	5638e0 <spr_noaccess@@Base+0xd710>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5638ec <spr_noaccess@@Base+0xd71c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r4, #1600	@ 0x640
│ │ │ │ -	beq.w	58aa12 <spr_noaccess@@Base+0x34842>
│ │ │ │ -	bhi.w	5887a2 <spr_noaccess@@Base+0x325d2>
│ │ │ │ +	beq.w	58aa0e <spr_noaccess@@Base+0x3483e>
│ │ │ │ +	bhi.w	58879e <spr_noaccess@@Base+0x325ce>
│ │ │ │  	cmp.w	r4, #1416	@ 0x588
│ │ │ │ -	beq.w	58a9ee <spr_noaccess@@Base+0x3481e>
│ │ │ │ -	bhi.w	5891b8 <spr_noaccess@@Base+0x32fe8>
│ │ │ │ +	beq.w	58a9ea <spr_noaccess@@Base+0x3481a>
│ │ │ │ +	bhi.w	5891b0 <spr_noaccess@@Base+0x32fe0>
│ │ │ │  	cmp.w	r4, #1344	@ 0x540
│ │ │ │ -	beq.w	58b19c <spr_noaccess@@Base+0x34fcc>
│ │ │ │ +	beq.w	58b198 <spr_noaccess@@Base+0x34fc8>
│ │ │ │  	cmp.w	r4, #1352	@ 0x548
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r3, [pc, #936]	@ (5882e4 <spr_noaccess@@Base+0x32114>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r3, [pc, #936]	@ (5882e0 <spr_noaccess@@Base+0x32110>)
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	bl	56e428 <spr_noaccess@@Base+0x18258>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	56e430 <spr_noaccess@@Base+0x18260>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r9
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	587a98 <spr_noaccess@@Base+0x318c8>
│ │ │ │ +	b.n	587a8c <spr_noaccess@@Base+0x318bc>
│ │ │ │  	cmp.w	r3, #388	@ 0x184
│ │ │ │ -	beq.w	589bbe <spr_noaccess@@Base+0x339ee>
│ │ │ │ -	bhi.w	588a90 <spr_noaccess@@Base+0x328c0>
│ │ │ │ +	beq.w	589bba <spr_noaccess@@Base+0x339ea>
│ │ │ │ +	bhi.w	588a8c <spr_noaccess@@Base+0x328bc>
│ │ │ │  	cmp.w	r3, #324	@ 0x144
│ │ │ │ -	beq.w	589644 <spr_noaccess@@Base+0x33474>
│ │ │ │ +	beq.w	589640 <spr_noaccess@@Base+0x33470>
│ │ │ │  	cmp.w	r3, #326	@ 0x146
│ │ │ │ -	beq.w	589580 <spr_noaccess@@Base+0x333b0>
│ │ │ │ +	beq.w	58957a <spr_noaccess@@Base+0x333aa>
│ │ │ │  	cmp.w	r3, #260	@ 0x104
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ubfx	r8, r4, #23, #3
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ubfx	r7, r4, #16, #5
│ │ │ │ +	ubfx	r8, r4, #23, #3
│ │ │ │  	ubfx	r6, r4, #11, #5
│ │ │ │  	ubfx	r3, r4, #9, #2
│ │ │ │  	tst.w	r4, #1536	@ 0x600
│ │ │ │ -	beq.w	58a240 <spr_noaccess@@Base+0x34070>
│ │ │ │ +	beq.w	58a23c <spr_noaccess@@Base+0x3406c>
│ │ │ │  	cmp	r3, #2
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #824]	@ (5882e8 <spr_noaccess@@Base+0x32118>)
│ │ │ │ +	ldr	r3, [pc, #824]	@ (5882e4 <spr_noaccess@@Base+0x32114>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r6, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #792]	@ (5882ec <spr_noaccess@@Base+0x3211c>)
│ │ │ │ -	ldr	r1, [pc, #768]	@ (5882d8 <spr_noaccess@@Base+0x32108>)
│ │ │ │ +	ldr	r2, [pc, #792]	@ (5882e8 <spr_noaccess@@Base+0x32118>)
│ │ │ │ +	ldr	r1, [pc, #768]	@ (5882d4 <spr_noaccess@@Base+0x32104>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r7, #0]
│ │ │ │  	add.w	r2, r2, r8, lsl #2
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr.w	r0, [r2, #128]	@ 0x80
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	add	r5, r2
│ │ │ │  	add	r4, r2
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r0
│ │ │ │ -	ldr	r0, [pc, #760]	@ (5882f0 <spr_noaccess@@Base+0x32120>)
│ │ │ │ +	ldr	r0, [pc, #760]	@ (5882ec <spr_noaccess@@Base+0x3211c>)
│ │ │ │  	str	r5, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	addw	r1, r0, #3252	@ 0xcb4
│ │ │ │  	ldr.w	r0, [r0, #3252]	@ 0xcb4
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r2, #1536	@ 0x600
│ │ │ │ -	beq.w	5886e2 <spr_noaccess@@Base+0x32512>
│ │ │ │ +	beq.w	5886de <spr_noaccess@@Base+0x3250e>
│ │ │ │  	cmp.w	r2, #1664	@ 0x680
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │ -	bl	55f930 <spr_noaccess@@Base+0x9760>
│ │ │ │ +	bl	55f938 <spr_noaccess@@Base+0x9768>
│ │ │ │  	movs	r2, #68	@ 0x44
│ │ │ │  	movt	r2, #31
│ │ │ │  	ands	r2, r4
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	cmp	r2, #4
│ │ │ │ -	beq.w	589fbe <spr_noaccess@@Base+0x33dee>
│ │ │ │ +	beq.w	589fba <spr_noaccess@@Base+0x33dea>
│ │ │ │  	cmp	r2, #68	@ 0x44
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r4, [pc, #692]	@ (5882f4 <spr_noaccess@@Base+0x32124>)
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r4, [pc, #692]	@ (5882f0 <spr_noaccess@@Base+0x32120>)
│ │ │ │  	mov	r0, r5
│ │ │ │ -	ldr	r1, [pc, #692]	@ (5882f8 <spr_noaccess@@Base+0x32128>)
│ │ │ │ +	ldr	r1, [pc, #692]	@ (5882f4 <spr_noaccess@@Base+0x32124>)
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr	r2, [sp, #44]	@ 0x2c
│ │ │ │  	add	r1, pc
│ │ │ │  	strd	r1, r4, [sp]
│ │ │ │  	ldr	r1, [sp, #40]	@ 0x28
│ │ │ │ -	bl	5612cc <spr_noaccess@@Base+0xb0fc>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	5612d8 <spr_noaccess@@Base+0xb108>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.w	583144 <spr_noaccess@@Base+0x2cf74>
│ │ │ │ +	bne.w	58314c <spr_noaccess@@Base+0x2cf7c>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │  	strb.w	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │  	lsls	r7, r3, #10
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #620]	@ (5882fc <spr_noaccess@@Base+0x3212c>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #620]	@ (5882f8 <spr_noaccess@@Base+0x32128>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	580894 <spr_noaccess@@Base+0x2a6c4>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r2, [pc, #608]	@ (588300 <spr_noaccess@@Base+0x32130>)
│ │ │ │ +	bl	58089c <spr_noaccess@@Base+0x2a6cc>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r2, [pc, #608]	@ (5882fc <spr_noaccess@@Base+0x3212c>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	and.w	r3, r4, #1
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │  	add	r2, pc
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	and.w	r3, r4, #1
│ │ │ │  	strb.w	r3, [sp, #52]	@ 0x34
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │ -	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ -	ubfx	r3, r4, #6, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │ -	str	r4, [sp, #40]	@ 0x28
│ │ │ │ -	bl	581540 <spr_noaccess@@Base+0x2b370>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr	r2, [pc, #572]	@ (588304 <spr_noaccess@@Base+0x32134>)
│ │ │ │ +	ubfx	r4, r4, #6, #5
│ │ │ │ +	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	581548 <spr_noaccess@@Base+0x2b378>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr	r2, [pc, #572]	@ (588300 <spr_noaccess@@Base+0x32130>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5760f4 <spr_noaccess@@Base+0x1ff24>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	5760fc <spr_noaccess@@Base+0x1ff2c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	cmp	r3, #72	@ 0x48
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ubfx	r3, r4, #8, #2
│ │ │ │  	cmp	r3, #2
│ │ │ │  	beq.w	58b932 <spr_noaccess@@Base+0x35762>
│ │ │ │  	cmp	r3, #3
│ │ │ │  	beq.w	58b910 <spr_noaccess@@Base+0x35740>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	mov	r0, r6
│ │ │ │  	mov	r1, r4
│ │ │ │ -	bl	55f874 <spr_noaccess@@Base+0x96a4>
│ │ │ │ +	bl	55f878 <spr_noaccess@@Base+0x96a8>
│ │ │ │  	lsls	r0, r4, #21
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #508]	@ (588308 <spr_noaccess@@Base+0x32138>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #508]	@ (588304 <spr_noaccess@@Base+0x32134>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r2, [pc, #496]	@ (58830c <spr_noaccess@@Base+0x3213c>)
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r2, [pc, #496]	@ (588308 <spr_noaccess@@Base+0x32138>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5760f4 <spr_noaccess@@Base+0x1ff24>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr	r2, [pc, #484]	@ (588310 <spr_noaccess@@Base+0x32140>)
│ │ │ │ +	bl	5760fc <spr_noaccess@@Base+0x1ff2c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr	r2, [pc, #484]	@ (58830c <spr_noaccess@@Base+0x3213c>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5760f4 <spr_noaccess@@Base+0x1ff24>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr	r2, [pc, #472]	@ (588314 <spr_noaccess@@Base+0x32144>)
│ │ │ │ +	bl	5760fc <spr_noaccess@@Base+0x1ff2c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr	r2, [pc, #472]	@ (588310 <spr_noaccess@@Base+0x32140>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	and.w	r3, r4, #1
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │  	add	r2, pc
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	and.w	r3, r4, #1
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │  	strb.w	r3, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	5810a8 <spr_noaccess@@Base+0x2aed8>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr	r2, [pc, #440]	@ (588318 <spr_noaccess@@Base+0x32148>)
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	5810b0 <spr_noaccess@@Base+0x2aee0>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr	r2, [pc, #440]	@ (588314 <spr_noaccess@@Base+0x32144>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	and.w	r3, r4, #1
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │  	add	r2, pc
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	and.w	r3, r4, #1
│ │ │ │  	strb.w	r3, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	5813d8 <spr_noaccess@@Base+0x2b208>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	5813e0 <spr_noaccess@@Base+0x2b210>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ubfx	r3, r4, #8, #2
│ │ │ │  	lsls	r7, r4, #21
│ │ │ │ -	bmi.w	589d40 <spr_noaccess@@Base+0x33b70>
│ │ │ │ -	lsls	r2, r4, #4
│ │ │ │ +	bmi.w	589d3c <spr_noaccess@@Base+0x33b6c>
│ │ │ │ +	lsls	r2, r4, #3
│ │ │ │  	mov	r1, r6
│ │ │ │  	str	r3, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r6, r4, #11, #5
│ │ │ │ -	lsls	r3, r4, #3
│ │ │ │ +	ubfx	r6, r4, #16, #5
│ │ │ │ +	lsls	r3, r4, #4
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │ +	orrs	r2, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	lsls	r5, r4, #5
│ │ │ │ -	orrs	r2, r6
│ │ │ │ -	and.w	r5, r5, #32
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │ +	orrs	r3, r2
│ │ │ │ +	and.w	r5, r5, #32
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │  	orrs	r2, r5
│ │ │ │ -	orrs	r3, r4
│ │ │ │ -	strd	r2, r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	57c9ac <spr_noaccess@@Base+0x267dc>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	bl	57c9b4 <spr_noaccess@@Base+0x267e4>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	cmp.w	r2, #1928	@ 0x788
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │ -	bl	55f8b4 <spr_noaccess@@Base+0x96e4>
│ │ │ │ +	bl	55f8b8 <spr_noaccess@@Base+0x96e8>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r2, #3
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	57a520 <spr_noaccess@@Base+0x24350>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57a528 <spr_noaccess@@Base+0x24358>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	ubfx	r4, r4, #8, #2
│ │ │ │  	bl	55f7fc <spr_noaccess@@Base+0x962c>
│ │ │ │  	cmp	r4, #2
│ │ │ │ -	beq.w	5894e0 <spr_noaccess@@Base+0x33310>
│ │ │ │ +	beq.w	5894da <spr_noaccess@@Base+0x3330a>
│ │ │ │  	cmp	r4, #3
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #260]	@ (58831c <spr_noaccess@@Base+0x3214c>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #260]	@ (588318 <spr_noaccess@@Base+0x32148>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	568bd4 <spr_noaccess@@Base+0x12a04>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	568be0 <spr_noaccess@@Base+0x12a10>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ubfx	r3, r4, #8, #3
│ │ │ │  	cmp	r3, #5
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 588238 <spr_noaccess@@Base+0x32068>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 588234 <spr_noaccess@@Base+0x32064>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │  	lsls	r3, r1, #8
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsls	r5, r7, #5
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsls	r1, r5, #3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r5, sp, #676	@ 0x2a4
│ │ │ │ +	add	r5, sp, #724	@ 0x2d4
│ │ │ │  	vshr.u32	q8, <illegal reg q6.5>, #1
│ │ │ │  	movs	r0, r0
│ │ │ │  	movs	r1, r3
│ │ │ │  	movs	r0, r0
│ │ │ │  	mov	r0, r6
│ │ │ │  	mov	r1, r4
│ │ │ │ -	bl	55f874 <spr_noaccess@@Base+0x96a4>
│ │ │ │ +	bl	55f878 <spr_noaccess@@Base+0x96a8>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r6, r3, #25
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58c24c <spr_noaccess@@Base+0x3607c>
│ │ │ │  	ldrd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r4, #16
│ │ │ │  	ldr	r1, [sp, #40]	@ 0x28
│ │ │ │  	movs	r0, #3
│ │ │ │ @@ -1267924,21 +1267955,21 @@
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	addw	r1, r1, #2602	@ 0xa2a
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	bl	4e0844 <tcg_gen_gvec_eqv@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │ -	bl	55f874 <spr_noaccess@@Base+0x96a4>
│ │ │ │ +	bl	55f878 <spr_noaccess@@Base+0x96a8>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58c25a <spr_noaccess@@Base+0x3608a>
│ │ │ │  	ldrd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r4, #16
│ │ │ │  	ldr	r1, [sp, #40]	@ 0x28
│ │ │ │  	movs	r0, #3
│ │ │ │ @@ -1267946,94 +1267977,94 @@
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	addw	r1, r1, #2602	@ 0xa2a
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	bl	4e0514 <tcg_gen_gvec_xor@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r6, [r3, #8]
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r2, [r4, #8]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	str	r5, [r4, r7]
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd2fbb
│ │ │ │ -	vcge.s<illegal width 64>	d19, d29, #0
│ │ │ │ +	str	r1, [r5, r7]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd2fbf
│ │ │ │ +	vshr.u64	d19, d17, #3
│ │ │ │  	vrsra.u32	<illegal reg q9.5>, q12, #3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	orns	r0, sl, #88	@ 0x58
│ │ │ │ -	stmia	r7!, {r3, r4}
│ │ │ │ +	orns	r0, lr, #88	@ 0x58
│ │ │ │ +	stmia	r7!, {r2, r3, r4}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	str	r3, [r7, #20]
│ │ │ │ -	vcvt.u16.f16	d21, d23, #3
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffdfeb3
│ │ │ │ -	vqrdmlah.s<illegal width 64>	q15, q6, d31[0]
│ │ │ │ -	vpaddl.s<illegal width 64>	d20, d25
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd4dd1
│ │ │ │ -	vsubl.u<illegal width 64>	q10, d29, d13
│ │ │ │ -	vclt.s<illegal width 64>	d20, d17, #0
│ │ │ │ -	vcvt.u16.f16	<illegal reg q15.5>, <illegal reg q4.5>, #3
│ │ │ │ -	vcvt.u16.f16	q15, <illegal reg q2.5>, #4
│ │ │ │ -	vcvt.u32.f32	q10, <illegal reg q1.5>, #4
│ │ │ │ +	str	r7, [r7, #20]
│ │ │ │ +	vcvt.u16.f16	d21, d27, #3
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffdfeb7
│ │ │ │ +	vcvt.f32.u32	q15, <illegal reg q9.5>, #4
│ │ │ │ +	vpaddl.s<illegal width 64>	d20, d29
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd4dd5
│ │ │ │ +	vrshr.u64	d20, d1, #3
│ │ │ │ +	vclt.s<illegal width 64>	d20, d21, #0
│ │ │ │ +	vcvt.u16.f16	<illegal reg q15.5>, <illegal reg q6.5>, #3
│ │ │ │ +	vcvt.u16.f16	q15, <illegal reg q4.5>, #4
│ │ │ │ +	vcvt.u32.f32	q10, <illegal reg q3.5>, #4
│ │ │ │  	vabs.f<illegal width 64>	q8, q9
│ │ │ │  	bmi.w	58c29e <spr_noaccess@@Base+0x360ce>
│ │ │ │  	movs	r3, #2
│ │ │ │  	movt	r3, #24
│ │ │ │  	ands	r3, r4
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58c268 <spr_noaccess@@Base+0x36098>
│ │ │ │  	cmp.w	r3, #1572864	@ 0x180000
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	and.w	r3, r4, #458752	@ 0x70000
│ │ │ │  	cmp.w	r3, #458752	@ 0x70000
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	58896e <spr_noaccess@@Base+0x3279e>
│ │ │ │ -	ldr	r3, [pc, #964]	@ (588724 <spr_noaccess@@Base+0x32554>)
│ │ │ │ +	beq.w	58896a <spr_noaccess@@Base+0x3279a>
│ │ │ │ +	ldr	r3, [pc, #964]	@ (588720 <spr_noaccess@@Base+0x32550>)
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	add	r3, pc
│ │ │ │  	add.w	r3, r3, r2, lsl #3
│ │ │ │  	ldrd	r6, r7, [r3, #280]	@ 0x118
│ │ │ │  	orrs.w	r3, r6, r7
│ │ │ │  	beq.w	58d6bc <spr_noaccess@@Base+0x374ec>
│ │ │ │  	lsls	r2, r4, #5
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r0, #0
│ │ │ │  	orr.w	r4, r3, r2
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #924]	@ (588728 <spr_noaccess@@Base+0x32558>)
│ │ │ │ +	ldr	r3, [pc, #924]	@ (588724 <spr_noaccess@@Base+0x32554>)
│ │ │ │  	addw	r4, r4, #2602	@ 0xa2a
│ │ │ │  	lsls	r4, r4, #4
│ │ │ │  	ldr.w	r5, [fp, r3]
│ │ │ │  	mov	r2, r4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	add.w	r2, r4, #8
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │ -	bl	55f874 <spr_noaccess@@Base+0x96a4>
│ │ │ │ +	bl	55f878 <spr_noaccess@@Base+0x96a8>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58be22 <spr_noaccess@@Base+0x35c52>
│ │ │ │  	ldr	r5, [sp, #40]	@ 0x28
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #848]	@ (588728 <spr_noaccess@@Base+0x32558>)
│ │ │ │ +	ldr	r3, [pc, #848]	@ (588724 <spr_noaccess@@Base+0x32554>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r4, [fp, r3]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r5, [sp, #44]	@ 0x2c
│ │ │ │ @@ -1268048,43 +1268079,43 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	mov	r5, r0
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	addw	r3, r3, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #768]	@ (588718 <spr_noaccess@@Base+0x32548>)
│ │ │ │ +	ldr	r3, [pc, #768]	@ (588714 <spr_noaccess@@Base+0x32544>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #780]	@ (58872c <spr_noaccess@@Base+0x3255c>)
│ │ │ │ +	ldr	r1, [pc, #780]	@ (588728 <spr_noaccess@@Base+0x32558>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #864	@ 0x360
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	adds	r3, r7, r2
│ │ │ │  	add	r5, r2
│ │ │ │  	strd	r3, r5, [sp, #4]
│ │ │ │  	add	r6, r2
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r0, r6
│ │ │ │  	mov	r1, r4
│ │ │ │ -	bl	55f874 <spr_noaccess@@Base+0x96a4>
│ │ │ │ +	bl	55f878 <spr_noaccess@@Base+0x96a8>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58bcc8 <spr_noaccess@@Base+0x35af8>
│ │ │ │  	ldr	r5, [sp, #40]	@ 0x28
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #704]	@ (588728 <spr_noaccess@@Base+0x32558>)
│ │ │ │ +	ldr	r3, [pc, #704]	@ (588724 <spr_noaccess@@Base+0x32554>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r4, [fp, r3]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r5, [sp, #44]	@ 0x2c
│ │ │ │ @@ -1268099,60 +1268130,60 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	mov	r5, r0
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	addw	r3, r3, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #628]	@ (58871c <spr_noaccess@@Base+0x3254c>)
│ │ │ │ +	ldr	r3, [pc, #628]	@ (588718 <spr_noaccess@@Base+0x32548>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #644]	@ (588730 <spr_noaccess@@Base+0x32560>)
│ │ │ │ +	ldr	r1, [pc, #644]	@ (58872c <spr_noaccess@@Base+0x3255c>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #732	@ 0x2dc
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	adds	r3, r7, r2
│ │ │ │  	add	r5, r2
│ │ │ │  	strd	r3, r5, [sp, #4]
│ │ │ │  	add	r6, r2
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r4, #256	@ 0x100
│ │ │ │ -	beq.w	58a2d2 <spr_noaccess@@Base+0x34102>
│ │ │ │ -	bhi.w	5896da <spr_noaccess@@Base+0x3350a>
│ │ │ │ +	beq.w	58a2ce <spr_noaccess@@Base+0x340fe>
│ │ │ │ +	bhi.w	5896d6 <spr_noaccess@@Base+0x33506>
│ │ │ │  	cmp	r4, #192	@ 0xc0
│ │ │ │ -	beq.w	58a2b8 <spr_noaccess@@Base+0x340e8>
│ │ │ │ +	beq.w	58a2b4 <spr_noaccess@@Base+0x340e4>
│ │ │ │  	cmp	r4, #200	@ 0xc8
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #25
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r3, [pc, #576]	@ (588734 <spr_noaccess@@Base+0x32564>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r3, [pc, #576]	@ (588730 <spr_noaccess@@Base+0x32560>)
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	bl	56e428 <spr_noaccess@@Base+0x18258>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	56e430 <spr_noaccess@@Base+0x18260>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ubfx	r0, r4, #8, #3
│ │ │ │  	cmp	r0, #4
│ │ │ │ -	beq.w	58af34 <spr_noaccess@@Base+0x34d64>
│ │ │ │ +	beq.w	58af30 <spr_noaccess@@Base+0x34d60>
│ │ │ │  	cmp	r0, #5
│ │ │ │ -	beq.w	58aef0 <spr_noaccess@@Base+0x34d20>
│ │ │ │ +	beq.w	58aeec <spr_noaccess@@Base+0x34d1c>
│ │ │ │  	cmp	r0, #2
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	lsls	r7, r4, #29
│ │ │ │ -	bmi.w	58aed8 <spr_noaccess@@Base+0x34d08>
│ │ │ │ +	bmi.w	58aed4 <spr_noaccess@@Base+0x34d04>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	58896e <spr_noaccess@@Base+0x3279e>
│ │ │ │ +	beq.w	58896a <spr_noaccess@@Base+0x3279a>
│ │ │ │  	lsls	r2, r4, #4
│ │ │ │  	ubfx	r1, r4, #11, #5
│ │ │ │  	lsls	r3, r4, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r1
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │ @@ -1268163,26 +1268194,26 @@
│ │ │ │  	addw	r1, r1, #2602	@ 0xa2a
│ │ │ │  	add.w	r2, r4, r2, lsl #4
│ │ │ │  	movs	r3, #16
│ │ │ │  	eor.w	r2, r2, #12
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	bl	4df5a0 <tcg_gen_gvec_dup_mem@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	ubfx	r4, r4, #8, #3
│ │ │ │ -	bl	55f874 <spr_noaccess@@Base+0x96a4>
│ │ │ │ +	bl	55f878 <spr_noaccess@@Base+0x96a8>
│ │ │ │  	cmp	r4, #4
│ │ │ │ -	beq.w	589918 <spr_noaccess@@Base+0x33748>
│ │ │ │ +	beq.w	589914 <spr_noaccess@@Base+0x33744>
│ │ │ │  	cmp	r4, #5
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58c0de <spr_noaccess@@Base+0x35f0e>
│ │ │ │  	ldrd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r4, #16
│ │ │ │  	ldr	r1, [sp, #40]	@ 0x28
│ │ │ │  	movs	r0, #3
│ │ │ │ @@ -1268190,34 +1268221,34 @@
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	addw	r1, r1, #2602	@ 0xa2a
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	bl	4e07a8 <tcg_gen_gvec_nor@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp	r3, #134	@ 0x86
│ │ │ │ -	beq.w	589438 <spr_noaccess@@Base+0x33268>
│ │ │ │ +	beq.w	589432 <spr_noaccess@@Base+0x33262>
│ │ │ │  	cmp	r3, #196	@ 0xc4
│ │ │ │ -	beq.w	58938c <spr_noaccess@@Base+0x331bc>
│ │ │ │ +	beq.w	589386 <spr_noaccess@@Base+0x331b6>
│ │ │ │  	cmp	r3, #132	@ 0x84
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	and.w	r6, r4, #1
│ │ │ │  	ubfx	r7, r4, #21, #5
│ │ │ │  	lsls	r1, r4, #22
│ │ │ │  	and.w	r3, r3, #4
│ │ │ │ -	bmi.w	58b1ec <spr_noaccess@@Base+0x3501c>
│ │ │ │ +	bmi.w	58b1e8 <spr_noaccess@@Base+0x35018>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #304]	@ (588728 <spr_noaccess@@Base+0x32558>)
│ │ │ │ +	ldr	r3, [pc, #304]	@ (588724 <spr_noaccess@@Base+0x32554>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r5, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ @@ -1268226,336 +1268257,336 @@
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r8, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #10, #6
│ │ │ │  	ldr	r4, [r7, #0]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #244]	@ (588720 <spr_noaccess@@Base+0x32550>)
│ │ │ │ +	ldr	r2, [pc, #244]	@ (58871c <spr_noaccess@@Base+0x3254c>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #248]	@ (588738 <spr_noaccess@@Base+0x32568>)
│ │ │ │ +	ldr	r0, [pc, #248]	@ (588734 <spr_noaccess@@Base+0x32564>)
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	add	r5, r3
│ │ │ │  	strd	r5, r1, [sp]
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r3, r4
│ │ │ │  	add.w	r1, r0, #2064	@ 0x810
│ │ │ │  	ldr.w	r0, [r0, #2064]	@ 0x810
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	cmp	r6, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #220]	@ (58873c <spr_noaccess@@Base+0x3256c>)
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #220]	@ (588738 <spr_noaccess@@Base+0x32568>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │ -	bl	55f930 <spr_noaccess@@Base+0x9760>
│ │ │ │ +	bl	55f938 <spr_noaccess@@Base+0x9768>
│ │ │ │  	movs	r3, #68	@ 0x44
│ │ │ │  	movt	r3, #31
│ │ │ │  	ands	r3, r4
│ │ │ │  	cmp	r3, #68	@ 0x44
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r6, [pc, #180]	@ (588740 <spr_noaccess@@Base+0x32570>)
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r6, [pc, #180]	@ (58873c <spr_noaccess@@Base+0x3256c>)
│ │ │ │  	movs	r3, #3
│ │ │ │ -	ldr	r4, [pc, #180]	@ (588744 <spr_noaccess@@Base+0x32574>)
│ │ │ │ +	ldr	r4, [pc, #180]	@ (588740 <spr_noaccess@@Base+0x32570>)
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r6, pc
│ │ │ │  	add	r4, pc
│ │ │ │  	strd	r4, r6, [sp]
│ │ │ │  	ldrd	r1, r2, [sp, #40]	@ 0x28
│ │ │ │ -	bl	5612cc <spr_noaccess@@Base+0xb0fc>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	5612d8 <spr_noaccess@@Base+0xb108>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │ -	bl	55f930 <spr_noaccess@@Base+0x9760>
│ │ │ │ +	bl	55f938 <spr_noaccess@@Base+0x9768>
│ │ │ │  	movs	r3, #68	@ 0x44
│ │ │ │  	movt	r3, #31
│ │ │ │  	ands	r3, r4
│ │ │ │  	cmp	r3, #4
│ │ │ │ -	beq.w	58b034 <spr_noaccess@@Base+0x34e64>
│ │ │ │ +	beq.w	58b030 <spr_noaccess@@Base+0x34e60>
│ │ │ │  	cmp	r3, #68	@ 0x44
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r6, [pc, #132]	@ (588748 <spr_noaccess@@Base+0x32578>)
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r6, [pc, #132]	@ (588744 <spr_noaccess@@Base+0x32574>)
│ │ │ │  	movs	r3, #3
│ │ │ │ -	ldr	r4, [pc, #132]	@ (58874c <spr_noaccess@@Base+0x3257c>)
│ │ │ │ +	ldr	r4, [pc, #132]	@ (588748 <spr_noaccess@@Base+0x32578>)
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r6, pc
│ │ │ │  	add	r4, pc
│ │ │ │  	strd	r4, r6, [sp]
│ │ │ │  	ldrd	r1, r2, [sp, #40]	@ 0x28
│ │ │ │ -	bl	5612cc <spr_noaccess@@Base+0xb0fc>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	5612d8 <spr_noaccess@@Base+0xb108>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	blx	2596c8 <__stack_chk_fail@plt>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │ -	bl	55f930 <spr_noaccess@@Base+0x9760>
│ │ │ │ +	bl	55f938 <spr_noaccess@@Base+0x9768>
│ │ │ │  	movs	r2, #68	@ 0x44
│ │ │ │  	movt	r2, #31
│ │ │ │  	ands	r2, r4
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	cmp	r2, #68	@ 0x44
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r4, [pc, #80]	@ (588750 <spr_noaccess@@Base+0x32580>)
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r4, [pc, #80]	@ (58874c <spr_noaccess@@Base+0x3257c>)
│ │ │ │  	mov	r0, r5
│ │ │ │ -	ldr	r1, [pc, #80]	@ (588754 <spr_noaccess@@Base+0x32584>)
│ │ │ │ +	ldr	r1, [pc, #80]	@ (588750 <spr_noaccess@@Base+0x32580>)
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr	r2, [sp, #44]	@ 0x2c
│ │ │ │  	add	r1, pc
│ │ │ │  	strd	r1, r4, [sp]
│ │ │ │  	ldr	r1, [sp, #40]	@ 0x28
│ │ │ │ -	bl	5612cc <spr_noaccess@@Base+0xb0fc>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	5612d8 <spr_noaccess@@Base+0xb108>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	nop
│ │ │ │ -	str	r6, [r3, #68]	@ 0x44
│ │ │ │ +	str	r2, [r4, #68]	@ 0x44
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	str	r0, [r2, #60]	@ 0x3c
│ │ │ │ +	str	r4, [r2, #60]	@ 0x3c
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	str	r4, [r1, #36]	@ 0x24
│ │ │ │ +	str	r0, [r2, #36]	@ 0x24
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrh	r2, [r7, #60]	@ 0x3c
│ │ │ │ +	ldrh	r6, [r7, #60]	@ 0x3c
│ │ │ │  	movs	r4, r6
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf74e0047
│ │ │ │ -	movt	r0, #2119	@ 0x847
│ │ │ │ -	cmp	r0, #235	@ 0xeb
│ │ │ │ -	vcge.s<illegal width 64>	q14, q4, #0
│ │ │ │ -	lsls	r0, r1, #1
│ │ │ │ -	strd	r0, r0, [lr, #352]!	@ 0x160
│ │ │ │ -	str	r7, [r1, r2]
│ │ │ │ -	vrshr.u64	d25, d9, #3
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd5aff
│ │ │ │ -	vqshlu.s64	d21, d17, #61	@ 0x3d
│ │ │ │ -	vshr.u32	d21, d3, #3
│ │ │ │ -	vclt.s<illegal width 64>	d25, d23, #0
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf7520047
│ │ │ │ +	movt	r0, #18503	@ 0x4847
│ │ │ │ +	cmp	r0, #239	@ 0xef
│ │ │ │ +	vcge.s<illegal width 64>	q14, q6, #0
│ │ │ │ +	lsls	r0, r1, #1
│ │ │ │ +	ldrd	r0, r0, [r2, #352]!	@ 0x160
│ │ │ │ +	str	r3, [r2, r2]
│ │ │ │ +	vsubl.u<illegal width 64>	<illegal reg q12.5>, d29, d25
│ │ │ │ +	vtbl.8	d21, {d13-d16}, d3
│ │ │ │ +	vqshlu.s64	d21, d21, #61	@ 0x3d
│ │ │ │ +	vshr.u32	d21, d7, #3
│ │ │ │ +	vrshr.u32	d25, d23, #3
│ │ │ │  	vsli.64	d31, d19, #61	@ 0x3d
│ │ │ │  	ldrb	r0, [r4, #29]
│ │ │ │ -	beq.w	58d008 <spr_noaccess@@Base+0x36e38>
│ │ │ │ -	bhi.w	58b5a8 <spr_noaccess@@Base+0x353d8>
│ │ │ │ +	beq.w	58d00c <spr_noaccess@@Base+0x36e3c>
│ │ │ │ +	bhi.w	58b5a4 <spr_noaccess@@Base+0x353d4>
│ │ │ │  	movw	r2, #705	@ 0x2c1
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	beq.w	58cff6 <spr_noaccess@@Base+0x36e26>
│ │ │ │ -	bhi.w	58b57e <spr_noaccess@@Base+0x353ae>
│ │ │ │ +	beq.w	58cffa <spr_noaccess@@Base+0x36e2a>
│ │ │ │ +	bhi.w	58b57a <spr_noaccess@@Base+0x353aa>
│ │ │ │  	movw	r2, #641	@ 0x281
│ │ │ │  	cmp	r3, r2
│ │ │ │  	beq.w	58e5be <spr_noaccess@@Base+0x383ee>
│ │ │ │  	cmp.w	r3, #704	@ 0x2c0
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r3, [pc, #1000]	@ (588b78 <spr_noaccess@@Base+0x329a8>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r3, [pc, #1000]	@ (588b74 <spr_noaccess@@Base+0x329a4>)
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │ -	bl	569de8 <spr_noaccess@@Base+0x13c18>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	569df4 <spr_noaccess@@Base+0x13c24>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r4, #1856	@ 0x740
│ │ │ │ -	beq.w	58b3be <spr_noaccess@@Base+0x351ee>
│ │ │ │ -	bhi.w	58b3a8 <spr_noaccess@@Base+0x351d8>
│ │ │ │ +	beq.w	58b3ba <spr_noaccess@@Base+0x351ea>
│ │ │ │ +	bhi.w	58b3a4 <spr_noaccess@@Base+0x351d4>
│ │ │ │  	cmp.w	r4, #1664	@ 0x680
│ │ │ │ -	beq.w	58ab6c <spr_noaccess@@Base+0x3499c>
│ │ │ │ +	beq.w	58ab68 <spr_noaccess@@Base+0x34998>
│ │ │ │  	cmp.w	r4, #1792	@ 0x700
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #944]	@ (588b7c <spr_noaccess@@Base+0x329ac>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #944]	@ (588b78 <spr_noaccess@@Base+0x329a8>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │ -	bl	55f8b4 <spr_noaccess@@Base+0x96e4>
│ │ │ │ +	bl	55f8b8 <spr_noaccess@@Base+0x96e8>
│ │ │ │  	ldr.w	r2, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r2, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r2, [sp, #28]
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	57a520 <spr_noaccess@@Base+0x24350>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57a528 <spr_noaccess@@Base+0x24358>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ands.w	r3, r4, #68	@ 0x44
│ │ │ │  	mov	r8, r3
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	58896e <spr_noaccess@@Base+0x3279e>
│ │ │ │ +	beq.w	58896a <spr_noaccess@@Base+0x3279a>
│ │ │ │  	lsls	r5, r4, #4
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	and.w	r5, r5, #32
│ │ │ │  	orrs	r5, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #852]	@ (588b80 <spr_noaccess@@Base+0x329b0>)
│ │ │ │ +	ldr	r3, [pc, #852]	@ (588b7c <spr_noaccess@@Base+0x329ac>)
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r5, [fp, r3]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #23, #3
│ │ │ │  	ldr	r6, [r5, #0]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r0, r4, #16, #7
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #792]	@ (588b6c <spr_noaccess@@Base+0x3299c>)
│ │ │ │ +	ldr	r3, [pc, #792]	@ (588b68 <spr_noaccess@@Base+0x32998>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	mov	r2, r8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	add	r5, r3
│ │ │ │  	strd	r5, r0, [sp]
│ │ │ │  	adds	r1, r7, r3
│ │ │ │ -	ldr	r0, [pc, #792]	@ (588b84 <spr_noaccess@@Base+0x329b4>)
│ │ │ │ +	ldr	r0, [pc, #792]	@ (588b80 <spr_noaccess@@Base+0x329b0>)
│ │ │ │  	add	r3, r6
│ │ │ │  	str	r1, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #96	@ 0x60
│ │ │ │  	ldr	r0, [r0, #96]	@ 0x60
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ands.w	r3, r4, #68	@ 0x44
│ │ │ │  	mov	r8, r3
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	58896e <spr_noaccess@@Base+0x3279e>
│ │ │ │ +	beq.n	58896a <spr_noaccess@@Base+0x3279a>
│ │ │ │  	lsls	r5, r4, #4
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	and.w	r5, r5, #32
│ │ │ │  	orrs	r5, r3
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #724]	@ (588b80 <spr_noaccess@@Base+0x329b0>)
│ │ │ │ +	ldr	r3, [pc, #724]	@ (588b7c <spr_noaccess@@Base+0x329ac>)
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r5, [fp, r3]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #23, #3
│ │ │ │  	ldr	r6, [r5, #0]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r0, r4, #16, #7
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #668]	@ (588b70 <spr_noaccess@@Base+0x329a0>)
│ │ │ │ +	ldr	r3, [pc, #668]	@ (588b6c <spr_noaccess@@Base+0x3299c>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	mov	r2, r8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	add	r5, r3
│ │ │ │  	strd	r5, r0, [sp]
│ │ │ │  	adds	r1, r7, r3
│ │ │ │ -	ldr	r0, [pc, #668]	@ (588b88 <spr_noaccess@@Base+0x329b8>)
│ │ │ │ +	ldr	r0, [pc, #668]	@ (588b84 <spr_noaccess@@Base+0x329b4>)
│ │ │ │  	add	r3, r6
│ │ │ │  	str	r1, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	sub.w	r1, r0, #168	@ 0xa8
│ │ │ │  	ldr.w	r0, [r0, #-168]
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r4, #1224	@ 0x4c8
│ │ │ │ -	beq.w	58ac36 <spr_noaccess@@Base+0x34a66>
│ │ │ │ -	bhi.w	58ac12 <spr_noaccess@@Base+0x34a42>
│ │ │ │ +	beq.w	58ac32 <spr_noaccess@@Base+0x34a62>
│ │ │ │ +	bhi.w	58ac0e <spr_noaccess@@Base+0x34a3e>
│ │ │ │  	cmp.w	r4, #1160	@ 0x488
│ │ │ │ -	beq.w	58abec <spr_noaccess@@Base+0x34a1c>
│ │ │ │ +	beq.w	58abe8 <spr_noaccess@@Base+0x34a18>
│ │ │ │  	cmp.w	r4, #1216	@ 0x4c0
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #608]	@ (588b8c <spr_noaccess@@Base+0x329bc>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #608]	@ (588b88 <spr_noaccess@@Base+0x329b8>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r4, #768	@ 0x300
│ │ │ │ -	beq.w	58b08c <spr_noaccess@@Base+0x34ebc>
│ │ │ │ -	bhi.w	58b06a <spr_noaccess@@Base+0x34e9a>
│ │ │ │ +	beq.w	58b088 <spr_noaccess@@Base+0x34eb8>
│ │ │ │ +	bhi.w	58b066 <spr_noaccess@@Base+0x34e96>
│ │ │ │  	cmp.w	r4, #640	@ 0x280
│ │ │ │ -	beq.w	58b050 <spr_noaccess@@Base+0x34e80>
│ │ │ │ +	beq.w	58b04c <spr_noaccess@@Base+0x34e7c>
│ │ │ │  	cmp.w	r4, #704	@ 0x2c0
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #560]	@ (588b90 <spr_noaccess@@Base+0x329c0>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #560]	@ (588b8c <spr_noaccess@@Base+0x329bc>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r3, #768	@ 0x300
│ │ │ │  	beq.w	58db9a <spr_noaccess@@Base+0x379ca>
│ │ │ │ -	bhi.w	58a9b6 <spr_noaccess@@Base+0x347e6>
│ │ │ │ +	bhi.w	58a9b2 <spr_noaccess@@Base+0x347e2>
│ │ │ │  	cmp.w	r3, #640	@ 0x280
│ │ │ │  	beq.w	58e5a4 <spr_noaccess@@Base+0x383d4>
│ │ │ │ -	bhi.w	58a988 <spr_noaccess@@Base+0x347b8>
│ │ │ │ +	bhi.w	58a984 <spr_noaccess@@Base+0x347b4>
│ │ │ │  	cmp.w	r3, #512	@ 0x200
│ │ │ │  	beq.w	58db28 <spr_noaccess@@Base+0x37958>
│ │ │ │  	cmp.w	r3, #576	@ 0x240
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r2, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r3, #1
│ │ │ │  	movs	r2, #14
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	56325c <spr_noaccess@@Base+0xd08c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	563268 <spr_noaccess@@Base+0xd098>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r3, #1152	@ 0x480
│ │ │ │ -	beq.w	58d0c6 <spr_noaccess@@Base+0x36ef6>
│ │ │ │ -	bhi.w	5891e2 <spr_noaccess@@Base+0x33012>
│ │ │ │ +	beq.w	58d0ca <spr_noaccess@@Base+0x36efa>
│ │ │ │ +	bhi.w	5891da <spr_noaccess@@Base+0x3300a>
│ │ │ │  	movw	r2, #1025	@ 0x401
│ │ │ │  	cmp	r3, r2
│ │ │ │  	beq.w	58cae0 <spr_noaccess@@Base+0x36910>
│ │ │ │ -	bhi.w	58b3d8 <spr_noaccess@@Base+0x35208>
│ │ │ │ +	bhi.w	58b3d4 <spr_noaccess@@Base+0x35204>
│ │ │ │  	cmp.w	r3, #960	@ 0x3c0
│ │ │ │ -	beq.w	58d084 <spr_noaccess@@Base+0x36eb4>
│ │ │ │ +	beq.w	58d088 <spr_noaccess@@Base+0x36eb8>
│ │ │ │  	cmp.w	r3, #1024	@ 0x400
│ │ │ │ -	beq.w	58d03c <spr_noaccess@@Base+0x36e6c>
│ │ │ │ +	beq.w	58d040 <spr_noaccess@@Base+0x36e70>
│ │ │ │  	cmp.w	r3, #896	@ 0x380
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r1, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r3, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58da68 <spr_noaccess@@Base+0x37898>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │ @@ -1268564,54 +1268595,54 @@
│ │ │ │  	movs	r4, #16
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #2
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4e0144 <tcg_gen_gvec_smin@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.w	587e34 <spr_noaccess@@Base+0x31c64>
│ │ │ │ -	b.w	588060 <spr_noaccess@@Base+0x31e90>
│ │ │ │ +	bne.w	587e30 <spr_noaccess@@Base+0x31c60>
│ │ │ │ +	b.w	58805c <spr_noaccess@@Base+0x31e8c>
│ │ │ │  	cmp.w	r2, #1216	@ 0x4c0
│ │ │ │  	beq.w	58e870 <spr_noaccess@@Base+0x386a0>
│ │ │ │ -	bhi.w	589de6 <spr_noaccess@@Base+0x33c16>
│ │ │ │ +	bhi.w	589de2 <spr_noaccess@@Base+0x33c12>
│ │ │ │  	cmp.w	r2, #960	@ 0x3c0
│ │ │ │  	beq.w	58dd2a <spr_noaccess@@Base+0x37b5a>
│ │ │ │ -	bhi.w	589fd8 <spr_noaccess@@Base+0x33e08>
│ │ │ │ +	bhi.w	589fd4 <spr_noaccess@@Base+0x33e04>
│ │ │ │  	cmp.w	r2, #832	@ 0x340
│ │ │ │  	beq.w	58e94e <spr_noaccess@@Base+0x3877e>
│ │ │ │  	bhi.w	58e910 <spr_noaccess@@Base+0x38740>
│ │ │ │  	cmp.w	r2, #768	@ 0x300
│ │ │ │  	beq.w	58e8da <spr_noaccess@@Base+0x3870a>
│ │ │ │  	movw	r3, #769	@ 0x301
│ │ │ │  	cmp	r2, r3
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r2, r3
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	56e200 <spr_noaccess@@Base+0x18030>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	56e208 <spr_noaccess@@Base+0x18038>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r3, #452	@ 0x1c4
│ │ │ │ -	beq.w	58927c <spr_noaccess@@Base+0x330ac>
│ │ │ │ +	beq.w	589274 <spr_noaccess@@Base+0x330a4>
│ │ │ │  	cmp.w	r3, #454	@ 0x1c6
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r6, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #196]	@ (588b80 <spr_noaccess@@Base+0x329b0>)
│ │ │ │ +	ldr	r3, [pc, #196]	@ (588b7c <spr_noaccess@@Base+0x329ac>)
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r7, [r7, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1268625,86 +1268656,86 @@
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	ubfx	r0, r4, #16, #1
│ │ │ │  	str	r1, [sp, #28]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	ubfx	r0, r4, #9, #2
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #120]	@ (588b74 <spr_noaccess@@Base+0x329a4>)
│ │ │ │ +	ldr	r3, [pc, #120]	@ (588b70 <spr_noaccess@@Base+0x329a0>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r1, [sp, #28]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #132]	@ (588b94 <spr_noaccess@@Base+0x329c4>)
│ │ │ │ +	ldr	r0, [pc, #132]	@ (588b90 <spr_noaccess@@Base+0x329c0>)
│ │ │ │  	adds	r2, r7, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r5, r3
│ │ │ │  	strd	r5, r6, [sp]
│ │ │ │  	add	r3, r1
│ │ │ │  	movs	r2, #0
│ │ │ │  	addw	r1, r0, #4044	@ 0xfcc
│ │ │ │  	ldr.w	r0, [r0, #4044]	@ 0xfcc
│ │ │ │  	bl	4c61d4 <tcg_gen_call5@@Base>
│ │ │ │  	lsls	r0, r4, #31
│ │ │ │ -	bpl.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #100]	@ (588b98 <spr_noaccess@@Base+0x329c8>)
│ │ │ │ +	bpl.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #100]	@ (588b94 <spr_noaccess@@Base+0x329c4>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (588b9c <spr_noaccess@@Base+0x329cc>)
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #76]	@ (588b98 <spr_noaccess@@Base+0x329c8>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	568d68 <spr_noaccess@@Base+0x12b98>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	568d74 <spr_noaccess@@Base+0x12ba4>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	str	r4, [r4, #0]
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	str	r0, [r5, #0]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrsh	r2, [r4, r6]
│ │ │ │ +	ldrsh	r6, [r4, r6]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrb	r2, [r7, r5]
│ │ │ │ +	ldrb	r6, [r7, r5]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	asrs	r0, r7, #9
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r3, r7
│ │ │ │ +	cmp	r7, r7
│ │ │ │  	vrsra.u32	<illegal reg q9.5>, q12, #3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldmia	r7, {r1, r3, r4, r7}
│ │ │ │ +	ldmia	r7, {r1, r2, r3, r4, r7}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldmia	r7!, {r3, r4}
│ │ │ │ +	ldmia	r7!, {r2, r3, r4}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	rors	r3, r7
│ │ │ │ -	vqrdmlah.s<illegal width 64>	<illegal reg q9.5>, <illegal reg q14.5>, d5[0]
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffdbbfc
│ │ │ │ +	rors	r7, r7
│ │ │ │ +	vqrdmlah.s<illegal width 64>	<illegal reg q9.5>, <illegal reg q14.5>, d9[0]
│ │ │ │ +	vdup.8	d27, d0[6]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	b.n	5885d0 <spr_noaccess@@Base+0x32400>
│ │ │ │ +	b.n	5885d4 <spr_noaccess@@Base+0x32404>
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	adds	r4, #69	@ 0x45
│ │ │ │ +	adds	r4, #73	@ 0x49
│ │ │ │  	vtbl.8	d18, {d13-d14}, d0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r1, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	beq.w	58d304 <spr_noaccess@@Base+0x37134>
│ │ │ │ +	beq.w	58d306 <spr_noaccess@@Base+0x37136>
│ │ │ │  	strd	r2, r3, [sp, #28]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #812]	@ (588ee8 <spr_noaccess@@Base+0x32d18>)
│ │ │ │ +	ldr	r1, [pc, #808]	@ (588ee0 <spr_noaccess@@Base+0x32d10>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	ldr	r2, [sp, #28]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr.w	r4, [fp, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1268723,91 +1268754,91 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [sp, #32]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	str	r0, [sp, #28]
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #728]	@ (588ee0 <spr_noaccess@@Base+0x32d10>)
│ │ │ │ +	ldr	r2, [pc, #724]	@ (588ed8 <spr_noaccess@@Base+0x32d08>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #28]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r4, [r4, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #716]	@ (588eec <spr_noaccess@@Base+0x32d1c>)
│ │ │ │ +	ldr	r0, [pc, #712]	@ (588ee4 <spr_noaccess@@Base+0x32d14>)
│ │ │ │  	adds	r1, r7, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	add	r5, r3
│ │ │ │  	add	r0, pc
│ │ │ │  	strd	r6, r1, [sp, #4]
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	add.w	r1, r0, #3504	@ 0xdb0
│ │ │ │  	add	r3, r4
│ │ │ │  	ldr.w	r0, [r0, #3504]	@ 0xdb0
│ │ │ │  	bl	4c61d4 <tcg_gen_call5@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	56d4f8 <spr_noaccess@@Base+0x17328>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	56d500 <spr_noaccess@@Base+0x17330>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #25
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #632]	@ (588ee8 <spr_noaccess@@Base+0x32d18>)
│ │ │ │ -	movw	r4, #41640	@ 0xa2a8
│ │ │ │ +	ldr	r3, [pc, #628]	@ (588ee0 <spr_noaccess@@Base+0x32d10>)
│ │ │ │ +	movw	r6, #41640	@ 0xa2a8
│ │ │ │  	mov	r7, r0
│ │ │ │  	mov	r0, r9
│ │ │ │  	ldr.w	r5, [fp, r3]
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ -	add.w	r2, r4, r3, lsl #4
│ │ │ │ +	add.w	r2, r6, r3, lsl #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ -	add.w	r2, r4, sl, lsl #4
│ │ │ │ +	add.w	r2, r6, sl, lsl #4
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	mov	r2, r8
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	mov	r1, r9
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4d094c <tcg_gen_deposit_i64@@Base>
│ │ │ │ -	add.w	r2, r4, r6, lsl #4
│ │ │ │ +	add.w	r2, r6, r4, lsl #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	lsls	r6, r6, #4
│ │ │ │ +	lsls	r4, r4, #4
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │ -	add.w	r2, r6, #41472	@ 0xa200
│ │ │ │ +	add.w	r2, r4, #41472	@ 0xa200
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r1, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r1, #0
│ │ │ │  	beq.w	58dfda <spr_noaccess@@Base+0x37e0a>
│ │ │ │  	strd	r2, r3, [sp, #28]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #516]	@ (588ee8 <spr_noaccess@@Base+0x32d18>)
│ │ │ │ +	ldr	r1, [pc, #512]	@ (588ee0 <spr_noaccess@@Base+0x32d10>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	ldr	r2, [sp, #28]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr.w	r4, [fp, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1268826,106 +1268857,106 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [sp, #32]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	str	r0, [sp, #28]
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #436]	@ (588ee4 <spr_noaccess@@Base+0x32d14>)
│ │ │ │ +	ldr	r2, [pc, #432]	@ (588edc <spr_noaccess@@Base+0x32d0c>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #28]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r4, [r4, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #424]	@ (588ef0 <spr_noaccess@@Base+0x32d20>)
│ │ │ │ +	ldr	r0, [pc, #420]	@ (588ee8 <spr_noaccess@@Base+0x32d18>)
│ │ │ │  	adds	r1, r7, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	add	r5, r3
│ │ │ │  	add	r0, pc
│ │ │ │  	strd	r6, r1, [sp, #4]
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	addw	r1, r0, #3636	@ 0xe34
│ │ │ │  	add	r3, r4
│ │ │ │  	ldr.w	r0, [r0, #3636]	@ 0xe34
│ │ │ │  	bl	4c61d4 <tcg_gen_call5@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movw	r3, #769	@ 0x301
│ │ │ │  	cmp	r2, r3
│ │ │ │  	beq.w	58c95c <spr_noaccess@@Base+0x3678c>
│ │ │ │ -	bhi.w	58b0a6 <spr_noaccess@@Base+0x34ed6>
│ │ │ │ +	bhi.w	58b0a2 <spr_noaccess@@Base+0x34ed2>
│ │ │ │  	movw	r3, #641	@ 0x281
│ │ │ │  	cmp	r2, r3
│ │ │ │  	beq.w	58c9b0 <spr_noaccess@@Base+0x367e0>
│ │ │ │  	movw	r3, #705	@ 0x2c1
│ │ │ │  	cmp	r2, r3
│ │ │ │  	beq.w	58c986 <spr_noaccess@@Base+0x367b6>
│ │ │ │  	movw	r3, #577	@ 0x241
│ │ │ │  	cmp	r2, r3
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #352]	@ (588ef4 <spr_noaccess@@Base+0x32d24>)
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #348]	@ (588eec <spr_noaccess@@Base+0x32d1c>)
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r2, #2
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	str	r4, [sp, #40]	@ 0x28
│ │ │ │ -	bl	562ca0 <spr_noaccess@@Base+0xcad0>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	562cac <spr_noaccess@@Base+0xcadc>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	movw	r1, #1729	@ 0x6c1
│ │ │ │  	cmp	r3, r1
│ │ │ │  	beq.w	58e344 <spr_noaccess@@Base+0x38174>
│ │ │ │ -	bhi.w	58a63e <spr_noaccess@@Base+0x3446e>
│ │ │ │ +	bhi.w	58a63a <spr_noaccess@@Base+0x3446a>
│ │ │ │  	movw	r2, #1537	@ 0x601
│ │ │ │  	cmp	r3, r2
│ │ │ │  	beq.w	58e26a <spr_noaccess@@Base+0x3809a>
│ │ │ │  	bhi.w	58e23e <spr_noaccess@@Base+0x3806e>
│ │ │ │  	movw	r2, #897	@ 0x381
│ │ │ │  	cmp	r3, r2
│ │ │ │  	beq.w	58e21c <spr_noaccess@@Base+0x3804c>
│ │ │ │  	movw	r2, #961	@ 0x3c1
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #256]	@ (588ef8 <spr_noaccess@@Base+0x32d28>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #252]	@ (588ef0 <spr_noaccess@@Base+0x32d20>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	563ff4 <spr_noaccess@@Base+0xde24>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	564000 <spr_noaccess@@Base+0xde30>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r3, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58ca78 <spr_noaccess@@Base+0x368a8>
│ │ │ │ -	ldr	r3, [pc, #208]	@ (588efc <spr_noaccess@@Base+0x32d2c>)
│ │ │ │ +	ldr	r3, [pc, #204]	@ (588ef4 <spr_noaccess@@Base+0x32d24>)
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	ldr.w	r5, [r3, r8, lsl #2]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	cmp	r7, #0
│ │ │ │ -	beq.w	58aeac <spr_noaccess@@Base+0x34cdc>
│ │ │ │ +	beq.w	58aea8 <spr_noaccess@@Base+0x34cd8>
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	mov	r2, r5
│ │ │ │  	ldr.w	r1, [r3, r7, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	mov	r1, r8
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4d1874 <tcg_gen_extu_i32_i64@@Base>
│ │ │ │ @@ -1268937,242 +1268968,242 @@
│ │ │ │  	bl	4cde30 <tcg_gen_andi_i64@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r4
│ │ │ │  	mov.w	r2, #16843009	@ 0x1010101
│ │ │ │  	mov.w	r3, #16843009	@ 0x1010101
│ │ │ │  	bl	4ce648 <tcg_gen_muli_i64@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │ -	add	r3, pc, #92	@ (adr r3, 588ed0 <spr_noaccess@@Base+0x32d00>)
│ │ │ │ +	add	r3, pc, #88	@ (adr r3, 588ec8 <spr_noaccess@@Base+0x32cf8>)
│ │ │ │  	ldrd	r2, r3, [r3]
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4cdcac <tcg_gen_addi_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #104]	@ (588ee8 <spr_noaccess@@Base+0x32d18>)
│ │ │ │ +	ldr	r3, [pc, #100]	@ (588ee0 <spr_noaccess@@Base+0x32d10>)
│ │ │ │  	movw	r2, #42152	@ 0xa4a8
│ │ │ │  	mov	r0, r9
│ │ │ │  	add.w	r2, r2, r6, lsl #4
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	mov	r6, r3
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │ -	add	r3, pc, #60	@ (adr r3, 588ed8 <spr_noaccess@@Base+0x32d08>)
│ │ │ │ +	add	r3, pc, #56	@ (adr r3, 588ed0 <spr_noaccess@@Base+0x32d00>)
│ │ │ │  	ldrd	r2, r3, [r3]
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4cdcac <tcg_gen_addi_i64@@Base>
│ │ │ │  	add.w	r2, r5, #41984	@ 0xa400
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r4, [pc, #72]	@ (588f00 <spr_noaccess@@Base+0x32d30>)
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r4, [pc, #68]	@ (588ef8 <spr_noaccess@@Base+0x32d28>)
│ │ │ │  	movs	r3, #1
│ │ │ │  	movs	r2, #4
│ │ │ │  	mov	r1, r6
│ │ │ │  	add	r4, pc
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	56e104 <spr_noaccess@@Base+0x17f34>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	nop.w
│ │ │ │ +	bl	56e10c <spr_noaccess@@Base+0x17f3c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	lsls	r7, r0, #24
│ │ │ │  	lsls	r5, r0, #16
│ │ │ │  	lsls	r3, r0, #8
│ │ │ │  	movs	r1, r0
│ │ │ │  	lsrs	r7, r1, #24
│ │ │ │  	lsrs	r5, r1, #16
│ │ │ │  	lsrs	r3, r1, #8
│ │ │ │  	lsrs	r1, r1, #32
│ │ │ │ -	ldrb	r6, [r5, r1]
│ │ │ │ +	ldrb	r2, [r6, r1]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrh	r6, [r0, r5]
│ │ │ │ +	ldrh	r2, [r1, r5]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r1, sp, #976	@ 0x3d0
│ │ │ │ +	add	r1, sp, #992	@ 0x3e0
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	add	r0, sp, #816	@ 0x330
│ │ │ │ +	add	r0, sp, #832	@ 0x340
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	cmp	r7, #95	@ 0x5f
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffddcfb
│ │ │ │ -	vpaddl.s<illegal width 64>	d30, d22
│ │ │ │ +	cmp	r7, #99	@ 0x63
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffddcff
│ │ │ │ +	vpaddl.s<illegal width 64>	d30, d26
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	asrs	r3, r0, #7
│ │ │ │ +	asrs	r7, r0, #7
│ │ │ │  	vtbl.8	d18, {d13-d16}, d0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	588060 <spr_noaccess@@Base+0x31e90>
│ │ │ │ +	beq.w	58805c <spr_noaccess@@Base+0x31e8c>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [sp, #32]
│ │ │ │ +	ldr	r3, [pc, #812]	@ (589240 <spr_noaccess@@Base+0x33070>)
│ │ │ │ +	addw	r2, r7, #2634	@ 0xa4a
│ │ │ │  	mov	r5, r0
│ │ │ │ -	addw	r2, r3, #2634	@ 0xa4a
│ │ │ │ -	ldr	r3, [pc, #804]	@ (589248 <spr_noaccess@@Base+0x33078>)
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r4, [fp, r3]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [sp, #28]
│ │ │ │ +	ldr	r3, [sp, #32]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r8, r0
│ │ │ │  	addw	r2, r3, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	addw	r2, r9, #2634	@ 0xa4a
│ │ │ │ +	ldr	r3, [sp, #28]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r7, r0
│ │ │ │ +	addw	r2, r3, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r6, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	str	r0, [sp, #28]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #728]	@ (589240 <spr_noaccess@@Base+0x33070>)
│ │ │ │ +	ldr	r2, [pc, #728]	@ (589238 <spr_noaccess@@Base+0x33068>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #28]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r4, [r4, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	adds	r0, r7, r3
│ │ │ │  	strd	r1, r0, [sp, #4]
│ │ │ │  	add	r5, r3
│ │ │ │ -	ldr	r0, [pc, #704]	@ (58924c <spr_noaccess@@Base+0x3307c>)
│ │ │ │ +	ldr	r0, [pc, #704]	@ (589244 <spr_noaccess@@Base+0x33074>)
│ │ │ │  	add	r3, r4
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3372	@ 0xd2c
│ │ │ │  	ldr.w	r0, [r0, #3372]	@ 0xd2c
│ │ │ │  	bl	4c61d4 <tcg_gen_call5@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movw	r1, #897	@ 0x381
│ │ │ │  	cmp	r3, r1
│ │ │ │  	beq.w	58b96e <spr_noaccess@@Base+0x3579e>
│ │ │ │  	bhi.w	58b732 <spr_noaccess@@Base+0x35562>
│ │ │ │  	movw	r2, #769	@ 0x301
│ │ │ │  	cmp	r3, r2
│ │ │ │  	beq.w	58b762 <spr_noaccess@@Base+0x35592>
│ │ │ │  	movw	r2, #833	@ 0x341
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ubfx	r3, r4, #16, #4
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	strd	r2, r3, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │ -	ubfx	r2, r4, #16, #4
│ │ │ │ -	strd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │  	lsls	r3, r4, #21
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r3, [pc, #628]	@ (589250 <spr_noaccess@@Base+0x33080>)
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r3, [pc, #628]	@ (589248 <spr_noaccess@@Base+0x33078>)
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	bl	571914 <spr_noaccess@@Base+0x1b744>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	57191c <spr_noaccess@@Base+0x1b74c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #608]	@ (589254 <spr_noaccess@@Base+0x33084>)
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #608]	@ (58924c <spr_noaccess@@Base+0x3307c>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	568d68 <spr_noaccess@@Base+0x12b98>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	568d74 <spr_noaccess@@Base+0x12ba4>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │  	and.w	r3, r4, #1
│ │ │ │  	strb.w	r3, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r3, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	bl	582274 <spr_noaccess@@Base+0x2c0a4>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr	r4, [pc, #556]	@ (589258 <spr_noaccess@@Base+0x33088>)
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	bl	58227c <spr_noaccess@@Base+0x2c0ac>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr	r4, [pc, #556]	@ (589250 <spr_noaccess@@Base+0x33080>)
│ │ │ │  	movs	r3, #1
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r6
│ │ │ │  	add	r4, pc
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	56e104 <spr_noaccess@@Base+0x17f34>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	56e10c <spr_noaccess@@Base+0x17f3c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #532]	@ (58925c <spr_noaccess@@Base+0x3308c>)
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #532]	@ (589254 <spr_noaccess@@Base+0x33084>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	568d68 <spr_noaccess@@Base+0x12b98>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r4, [pc, #520]	@ (589260 <spr_noaccess@@Base+0x33090>)
│ │ │ │ +	bl	568d74 <spr_noaccess@@Base+0x12ba4>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r4, [pc, #520]	@ (589258 <spr_noaccess@@Base+0x33088>)
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r2, r3
│ │ │ │  	mov	r1, r6
│ │ │ │  	add	r4, pc
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	56e104 <spr_noaccess@@Base+0x17f34>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr	r4, [pc, #504]	@ (589264 <spr_noaccess@@Base+0x33094>)
│ │ │ │ +	bl	56e10c <spr_noaccess@@Base+0x17f3c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr	r4, [pc, #504]	@ (58925c <spr_noaccess@@Base+0x3308c>)
│ │ │ │  	movs	r3, #1
│ │ │ │  	movs	r2, #8
│ │ │ │  	mov	r1, r6
│ │ │ │  	add	r4, pc
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	56e104 <spr_noaccess@@Base+0x17f34>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	56e10c <spr_noaccess@@Base+0x17f3c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	cmp.w	r3, #1600	@ 0x640
│ │ │ │  	beq.w	58e2b8 <spr_noaccess@@Base+0x380e8>
│ │ │ │ -	bhi.w	589b12 <spr_noaccess@@Base+0x33942>
│ │ │ │ +	bhi.w	589b0e <spr_noaccess@@Base+0x3393e>
│ │ │ │  	cmp.w	r3, #1408	@ 0x580
│ │ │ │  	beq.w	58e324 <spr_noaccess@@Base+0x38154>
│ │ │ │  	bhi.w	58e2ea <spr_noaccess@@Base+0x3811a>
│ │ │ │  	cmp.w	r3, #1280	@ 0x500
│ │ │ │  	beq.w	58db42 <spr_noaccess@@Base+0x37972>
│ │ │ │  	cmp.w	r3, #1344	@ 0x540
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ -	lsls	r7, r3, #17
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #416]	@ (589268 <spr_noaccess@@Base+0x33098>)
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	lsls	r0, r3, #17
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #416]	@ (589260 <spr_noaccess@@Base+0x33090>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	563ff4 <spr_noaccess@@Base+0xde24>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	564000 <spr_noaccess@@Base+0xde30>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r3, #320	@ 0x140
│ │ │ │  	beq.w	58b78c <spr_noaccess@@Base+0x355bc>
│ │ │ │  	cmp.w	r3, #448	@ 0x1c0
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ands.w	r3, r4, #2097152	@ 0x200000
│ │ │ │  	mov	sl, r3
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #320]	@ (589248 <spr_noaccess@@Base+0x33078>)
│ │ │ │ +	ldr	r3, [pc, #320]	@ (589240 <spr_noaccess@@Base+0x33070>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov.w	r5, #2
│ │ │ │  	mov	r9, r0
│ │ │ │  	ldr	r7, [r7, r3]
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │  	smlabb	r2, r2, r5, r3
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │ @@ -1269188,166 +1269219,166 @@
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #16, #1
│ │ │ │  	ldr	r7, [r7, #0]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	ubfx	r0, r4, #9, #2
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #240]	@ (589244 <spr_noaccess@@Base+0x33074>)
│ │ │ │ +	ldr	r3, [pc, #240]	@ (58923c <spr_noaccess@@Base+0x3306c>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	mov	r2, sl
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #260]	@ (58926c <spr_noaccess@@Base+0x3309c>)
│ │ │ │ +	ldr	r0, [pc, #260]	@ (589264 <spr_noaccess@@Base+0x33094>)
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	str	r1, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r5, r9, r3
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r3, r7
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	sub.w	r1, r0, #24
│ │ │ │  	ldr.w	r0, [r0, #-24]
│ │ │ │  	bl	4c61d4 <tcg_gen_call5@@Base>
│ │ │ │  	lsls	r3, r4, #31
│ │ │ │ -	bpl.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #224]	@ (589270 <spr_noaccess@@Base+0x330a0>)
│ │ │ │ +	bpl.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #224]	@ (589268 <spr_noaccess@@Base+0x33098>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #200]	@ (589274 <spr_noaccess@@Base+0x330a4>)
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #200]	@ (58926c <spr_noaccess@@Base+0x3309c>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	568d68 <spr_noaccess@@Base+0x12b98>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	568d74 <spr_noaccess@@Base+0x12ba4>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r4, #1480	@ 0x5c8
│ │ │ │ -	beq.w	58b414 <spr_noaccess@@Base+0x35244>
│ │ │ │ +	beq.w	58b410 <spr_noaccess@@Base+0x35240>
│ │ │ │  	cmp.w	r4, #1536	@ 0x600
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #164]	@ (589278 <spr_noaccess@@Base+0x330a8>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #164]	@ (589270 <spr_noaccess@@Base+0x330a0>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r3, #1408	@ 0x580
│ │ │ │  	beq.w	58c2ce <spr_noaccess@@Base+0x360fe>
│ │ │ │ -	bhi.w	58b136 <spr_noaccess@@Base+0x34f66>
│ │ │ │ +	bhi.w	58b132 <spr_noaccess@@Base+0x34f62>
│ │ │ │  	cmp.w	r3, #1280	@ 0x500
│ │ │ │  	beq.w	58c35e <spr_noaccess@@Base+0x3618e>
│ │ │ │  	cmp.w	r3, #1344	@ 0x540
│ │ │ │  	beq.w	58c316 <spr_noaccess@@Base+0x36146>
│ │ │ │  	movw	r2, #1153	@ 0x481
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ -	lsls	r1, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	lsls	r7, r3, #12
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	56ed48 <spr_noaccess@@Base+0x18b78>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	56ed50 <spr_noaccess@@Base+0x18b80>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r6, [r1, r4]
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r6, [r2, r4]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrsb	r2, [r4, r4]
│ │ │ │ +	ldrsb	r2, [r5, r4]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r6, pc, #552	@ (adr r6, 589478 <spr_noaccess@@Base+0x332a8>)
│ │ │ │ +	add	r6, pc, #584	@ (adr r6, 589490 <spr_noaccess@@Base+0x332c0>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	cmp	r5, #23
│ │ │ │ -	vcle.s<illegal width 64>	d19, d1, #0
│ │ │ │ -	vqrdmlsh.s<illegal width 64>	q8, <illegal reg q14.5>, d25[0]
│ │ │ │ -	vcgt.s<illegal width 64>	<illegal reg q9.5>, <illegal reg q15.5>, #0
│ │ │ │ -	vcvt.u32.f32	q8, <illegal reg q2.5>, #3
│ │ │ │ -	vshr.u32	<illegal reg q8.5>, <illegal reg q11.5>, #3
│ │ │ │ -	vabs.s<illegal width 64>	<illegal reg q14.5>, <illegal reg q5.5>
│ │ │ │ -	vqshl.u64	d29, d2, #60	@ 0x3c
│ │ │ │ +	cmp	r5, #31
│ │ │ │ +	vcle.s<illegal width 64>	d19, d9, #0
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd0ff1
│ │ │ │ +	vshr.u32	<illegal reg q9.5>, <illegal reg q11.5>, #3
│ │ │ │ +	vcvt.u32.f32	q8, <illegal reg q6.5>, #3
│ │ │ │ +	vshr.u32	<illegal reg q8.5>, <illegal reg q15.5>, #3
│ │ │ │ +	vrsra.u32	<illegal reg q14.5>, <illegal reg q1.5>, #3
│ │ │ │ +	vqshl.u64	d29, d10, #60	@ 0x3c
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	udf	#192	@ 0xc0
│ │ │ │ +	udf	#200	@ 0xc8
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	cmp	r4, #203	@ 0xcb
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd3a71
│ │ │ │ +	cmp	r4, #211	@ 0xd3
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd3a79
│ │ │ │  	vcle.f<illegal width 64>	d16, d19, #0
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #884]	@ (589610 <spr_noaccess@@Base+0x33440>)
│ │ │ │ +	ldr	r3, [pc, #888]	@ (58960c <spr_noaccess@@Base+0x3343c>)
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr.w	r6, [fp, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #864]	@ (589614 <spr_noaccess@@Base+0x33444>)
│ │ │ │ +	ldr	r2, [pc, #868]	@ (589610 <spr_noaccess@@Base+0x33440>)
│ │ │ │  	ubfx	r3, r4, #23, #3
│ │ │ │  	ubfx	r0, r4, #10, #6
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r6, [r6, #0]
│ │ │ │  	add.w	r2, r2, r3, lsl #2
│ │ │ │  	ldr.w	r4, [r2, #128]	@ 0x80
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #816]	@ (589600 <spr_noaccess@@Base+0x33430>)
│ │ │ │ +	ldr	r1, [pc, #820]	@ (5895fc <spr_noaccess@@Base+0x3342c>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [r3, r1]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │ -	ldr	r0, [pc, #824]	@ (589618 <spr_noaccess@@Base+0x33448>)
│ │ │ │ +	ldr	r0, [pc, #828]	@ (589614 <spr_noaccess@@Base+0x33444>)
│ │ │ │  	add	r5, r2
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	adds	r3, r2, r6
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r2, r4
│ │ │ │  	addw	r1, r0, #3912	@ 0xf48
│ │ │ │  	ldr.w	r0, [r0, #3912]	@ 0xf48
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	588060 <spr_noaccess@@Base+0x31e90>
│ │ │ │ +	beq.w	58805c <spr_noaccess@@Base+0x31e8c>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	str	r0, [sp, #28]
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #756]	@ (589610 <spr_noaccess@@Base+0x33440>)
│ │ │ │ +	ldr	r3, [pc, #760]	@ (58960c <spr_noaccess@@Base+0x3343c>)
│ │ │ │  	movw	r2, #42152	@ 0xa4a8
│ │ │ │  	mov	r5, r0
│ │ │ │  	add.w	r2, r2, r8, lsl #4
│ │ │ │  	mov	r0, r7
│ │ │ │  	ldr.w	r4, [fp, r3]
│ │ │ │  	mov.w	r3, r8, lsl #4
│ │ │ │  	str	r3, [sp, #32]
│ │ │ │ @@ -1269356,49 +1269387,49 @@
│ │ │ │  	ldr	r3, [sp, #32]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r0, r5
│ │ │ │  	add.w	r2, r3, #41984	@ 0xa400
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	cmp	r6, #0
│ │ │ │ -	bne.w	58ce72 <spr_noaccess@@Base+0x36ca2>
│ │ │ │ +	bne.w	58ce76 <spr_noaccess@@Base+0x36ca6>
│ │ │ │  	movw	r2, #42152	@ 0xa4a8
│ │ │ │  	ldr	r0, [sp, #28]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	add.w	r2, r2, sl, lsl #4
│ │ │ │  	mov.w	r6, sl, lsl #4
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	add.w	r2, r6, #41984	@ 0xa400
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │ -	str.w	r9, [sp, #48]	@ 0x30
│ │ │ │ -	str	r3, [sp, #52]	@ 0x34
│ │ │ │ -	strd	sl, r8, [sp, #40]	@ 0x28
│ │ │ │ -	bl	56e504 <spr_noaccess@@Base+0x18334>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	str.w	sl, [sp, #40]	@ 0x28
│ │ │ │ +	strd	r9, r3, [sp, #48]	@ 0x30
│ │ │ │ +	str.w	r8, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	56e50c <spr_noaccess@@Base+0x1833c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	ands.w	r2, r4, #512	@ 0x200
│ │ │ │  	and.w	r6, r4, #1
│ │ │ │  	ubfx	r7, r4, #21, #5
│ │ │ │  	and.w	r3, r3, #4
│ │ │ │  	str	r2, [sp, #28]
│ │ │ │ -	bne.w	58b2f8 <spr_noaccess@@Base+0x35128>
│ │ │ │ +	bne.w	58b2f4 <spr_noaccess@@Base+0x35124>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #596]	@ (589610 <spr_noaccess@@Base+0x33440>)
│ │ │ │ +	ldr	r3, [pc, #596]	@ (58960c <spr_noaccess@@Base+0x3343c>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r5, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ @@ -1269407,49 +1269438,49 @@
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r8, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #10, #6
│ │ │ │  	ldr	r4, [r7, #0]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #532]	@ (589604 <spr_noaccess@@Base+0x33434>)
│ │ │ │ +	ldr	r3, [pc, #532]	@ (589600 <spr_noaccess@@Base+0x33430>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [sp, #28]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #536]	@ (58961c <spr_noaccess@@Base+0x3344c>)
│ │ │ │ +	ldr	r0, [pc, #540]	@ (589618 <spr_noaccess@@Base+0x33448>)
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	add	r5, r3
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	add.w	r1, r0, #2592	@ 0xa20
│ │ │ │  	add	r3, r4
│ │ │ │  	ldr.w	r0, [r0, #2592]	@ 0xa20
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	cmp	r6, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #508]	@ (589620 <spr_noaccess@@Base+0x33450>)
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #508]	@ (58961c <spr_noaccess@@Base+0x3344c>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #444]	@ (589610 <spr_noaccess@@Base+0x33440>)
│ │ │ │ +	ldr	r3, [pc, #448]	@ (58960c <spr_noaccess@@Base+0x3343c>)
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r7, [r7, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1269463,256 +1269494,257 @@
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	ubfx	r0, r4, #16, #5
│ │ │ │  	str	r1, [sp, #28]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	ubfx	r0, r4, #9, #2
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #372]	@ (589608 <spr_noaccess@@Base+0x33438>)
│ │ │ │ +	ldr	r3, [pc, #372]	@ (589604 <spr_noaccess@@Base+0x33434>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r1, [sp, #28]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #380]	@ (589624 <spr_noaccess@@Base+0x33454>)
│ │ │ │ +	ldr	r0, [pc, #384]	@ (589620 <spr_noaccess@@Base+0x33450>)
│ │ │ │  	adds	r2, r7, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r5, r3
│ │ │ │  	strd	r5, r6, [sp]
│ │ │ │  	add	r3, r1
│ │ │ │  	movs	r2, #0
│ │ │ │  	addw	r1, r0, #2460	@ 0x99c
│ │ │ │  	ldr.w	r0, [r0, #2460]	@ 0x99c
│ │ │ │  	bl	4c61d4 <tcg_gen_call5@@Base>
│ │ │ │  	lsls	r1, r4, #31
│ │ │ │ -	bpl.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #348]	@ (589628 <spr_noaccess@@Base+0x33458>)
│ │ │ │ +	bpl.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #348]	@ (589624 <spr_noaccess@@Base+0x33454>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #320]	@ (58962c <spr_noaccess@@Base+0x3345c>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #320]	@ (589628 <spr_noaccess@@Base+0x33458>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	568bd4 <spr_noaccess@@Base+0x12a04>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	568be0 <spr_noaccess@@Base+0x12a10>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	tst.w	r4, #1966080	@ 0x1e0000
│ │ │ │ -	bne.w	58b48e <spr_noaccess@@Base+0x352be>
│ │ │ │ -	ldr	r2, [pc, #300]	@ (589630 <spr_noaccess@@Base+0x33460>)
│ │ │ │ -	ldr	r3, [pc, #300]	@ (589634 <spr_noaccess@@Base+0x33464>)
│ │ │ │ +	bne.w	58b48a <spr_noaccess@@Base+0x352ba>
│ │ │ │ +	ldr	r2, [pc, #300]	@ (58962c <spr_noaccess@@Base+0x3345c>)
│ │ │ │ +	ldr	r3, [pc, #304]	@ (589630 <spr_noaccess@@Base+0x33460>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	ldr	r2, [r3, #0]
│ │ │ │  	ldr	r3, [sp, #76]	@ 0x4c
│ │ │ │  	eors	r2, r3
│ │ │ │  	mov.w	r3, #0
│ │ │ │ -	bne.w	5886de <spr_noaccess@@Base+0x3250e>
│ │ │ │ +	bne.w	5886da <spr_noaccess@@Base+0x3250a>
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	sp, #84	@ 0x54
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │ -	b.w	561214 <spr_noaccess@@Base+0xb044>
│ │ │ │ +	b.w	561220 <spr_noaccess@@Base+0xb050>
│ │ │ │  	movs	r6, #1
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │ -	bl	581a2c <spr_noaccess@@Base+0x2b85c>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	581a34 <spr_noaccess@@Base+0x2b864>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	movw	r2, #641	@ 0x281
│ │ │ │  	cmp	r3, r2
│ │ │ │  	beq.w	58e7dc <spr_noaccess@@Base+0x3860c>
│ │ │ │  	bhi.w	58e7b8 <spr_noaccess@@Base+0x385e8>
│ │ │ │  	movw	r2, #449	@ 0x1c1
│ │ │ │  	cmp	r3, r2
│ │ │ │  	beq.w	58e798 <spr_noaccess@@Base+0x385c8>
│ │ │ │  	movw	r2, #513	@ 0x201
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #204]	@ (589638 <spr_noaccess@@Base+0x33468>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #204]	@ (589634 <spr_noaccess@@Base+0x33464>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	563ff4 <spr_noaccess@@Base+0xde24>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	564000 <spr_noaccess@@Base+0xde30>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r4, r0
│ │ │ │ -	b.w	5841a0 <spr_noaccess@@Base+0x2dfd0>
│ │ │ │ +	b.w	5841a8 <spr_noaccess@@Base+0x2dfd8>
│ │ │ │  	and.w	r3, r4, #1536	@ 0x600
│ │ │ │  	cmp.w	r3, #1024	@ 0x400
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #104]	@ (589610 <spr_noaccess@@Base+0x33440>)
│ │ │ │ +	ldr	r3, [pc, #108]	@ (58960c <spr_noaccess@@Base+0x3343c>)
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r6, [r7, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #128]	@ (58963c <spr_noaccess@@Base+0x3346c>)
│ │ │ │ +	ldr	r2, [pc, #128]	@ (589638 <spr_noaccess@@Base+0x33468>)
│ │ │ │  	ubfx	r3, r4, #23, #3
│ │ │ │  	ubfx	r0, r4, #16, #6
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r6, [r6, #0]
│ │ │ │  	add.w	r2, r2, r3, lsl #2
│ │ │ │  	ldr.w	r4, [r2, #128]	@ 0x80
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #52]	@ (58960c <spr_noaccess@@Base+0x3343c>)
│ │ │ │ +	ldr	r1, [pc, #56]	@ (589608 <spr_noaccess@@Base+0x33438>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [r3, r1]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │ -	ldr	r0, [pc, #88]	@ (589640 <spr_noaccess@@Base+0x33470>)
│ │ │ │ +	ldr	r0, [pc, #92]	@ (58963c <spr_noaccess@@Base+0x3346c>)
│ │ │ │  	add	r5, r2
│ │ │ │  	str	r5, [sp, #4]
│ │ │ │  	adds	r3, r2, r6
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r2, r4
│ │ │ │  	add.w	r1, r0, #3648	@ 0xe40
│ │ │ │  	ldr.w	r0, [r0, #3648]	@ 0xe40
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	strb	r2, [r5, r6]
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	nop
│ │ │ │ +	strb	r2, [r6, r6]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	strb	r6, [r0, r2]
│ │ │ │ +	strb	r4, [r1, r2]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	strh	r2, [r4, r7]
│ │ │ │ +	strh	r0, [r5, r7]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	strh	r2, [r4, r2]
│ │ │ │ +	strh	r0, [r5, r2]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ble.n	589540 <spr_noaccess@@Base+0x33370>
│ │ │ │ +	ble.n	58954c <spr_noaccess@@Base+0x3337c>
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	push	{r2, r3, r5}
│ │ │ │ +	push	{r2, r4, r5}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	cbz	r6, 589660 <spr_noaccess@@Base+0x33490>
│ │ │ │ +	cbz	r4, 58965e <spr_noaccess@@Base+0x3348e>
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	bgt.n	589678 <spr_noaccess@@Base+0x334a8>
│ │ │ │ +	bgt.n	589680 <spr_noaccess@@Base+0x334b0>
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	sxtb	r4, r4
│ │ │ │ +	sxtb	r2, r5
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	blt.n	589530 <spr_noaccess@@Base+0x33360>
│ │ │ │ +	blt.n	589538 <spr_noaccess@@Base+0x33368>
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	subs	r4, #33	@ 0x21
│ │ │ │ -	vcgt.f<illegal width 64>	<illegal reg q8.5>, q3, #0
│ │ │ │ +	subs	r4, #39	@ 0x27
│ │ │ │ +	vcgt.f<illegal width 64>	<illegal reg q8.5>, q6, #0
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	bics	r4, r1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bmi.n	589736 <spr_noaccess@@Base+0x33566>
│ │ │ │ -	vtbl.8	d29, {d28-d30}, d12
│ │ │ │ +	bmi.n	58953e <spr_noaccess@@Base+0x3336e>
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffcda92
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	cbz	r4, 58964c <spr_noaccess@@Base+0x3347c>
│ │ │ │ +	cbz	r2, 58964a <spr_noaccess@@Base+0x3347a>
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ubfx	r8, r4, #23, #3
│ │ │ │  	ubfx	r7, r4, #16, #5
│ │ │ │ +	ubfx	r8, r4, #23, #3
│ │ │ │  	ubfx	r6, r4, #11, #5
│ │ │ │  	ubfx	r3, r4, #9, #2
│ │ │ │  	tst.w	r4, #1536	@ 0x600
│ │ │ │ -	beq.w	58a2ec <spr_noaccess@@Base+0x3411c>
│ │ │ │ +	beq.w	58a2e8 <spr_noaccess@@Base+0x34118>
│ │ │ │  	cmp	r3, #2
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #740]	@ (589960 <spr_noaccess@@Base+0x33790>)
│ │ │ │ +	ldr	r3, [pc, #740]	@ (58995c <spr_noaccess@@Base+0x3378c>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r6, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #704]	@ (589964 <spr_noaccess@@Base+0x33794>)
│ │ │ │ -	ldr	r1, [pc, #688]	@ (589954 <spr_noaccess@@Base+0x33784>)
│ │ │ │ +	ldr	r2, [pc, #704]	@ (589960 <spr_noaccess@@Base+0x33790>)
│ │ │ │ +	ldr	r1, [pc, #688]	@ (589950 <spr_noaccess@@Base+0x33780>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r7, #0]
│ │ │ │  	add.w	r2, r2, r8, lsl #2
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr.w	r0, [r2, #128]	@ 0x80
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	add	r5, r2
│ │ │ │  	add	r4, r2
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r0
│ │ │ │ -	ldr	r0, [pc, #676]	@ (589968 <spr_noaccess@@Base+0x33798>)
│ │ │ │ +	ldr	r0, [pc, #676]	@ (589964 <spr_noaccess@@Base+0x33794>)
│ │ │ │  	str	r5, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	addw	r1, r0, #3516	@ 0xdbc
│ │ │ │  	ldr.w	r0, [r0, #3516]	@ 0xdbc
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r4, #264	@ 0x108
│ │ │ │ -	beq.w	58a762 <spr_noaccess@@Base+0x34592>
│ │ │ │ +	beq.w	58a75e <spr_noaccess@@Base+0x3458e>
│ │ │ │  	cmp.w	r4, #320	@ 0x140
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #628]	@ (58996c <spr_noaccess@@Base+0x3379c>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #628]	@ (589968 <spr_noaccess@@Base+0x33798>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r3, #768	@ 0x300
│ │ │ │  	beq.w	58e60c <spr_noaccess@@Base+0x3843c>
│ │ │ │  	bhi.w	58e5d2 <spr_noaccess@@Base+0x38402>
│ │ │ │  	cmp.w	r3, #576	@ 0x240
│ │ │ │  	beq.w	58da76 <spr_noaccess@@Base+0x378a6>
│ │ │ │  	cmp.w	r3, #640	@ 0x280
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ -	lsls	r4, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #560]	@ (589970 <spr_noaccess@@Base+0x337a0>)
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	lsls	r1, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #560]	@ (58996c <spr_noaccess@@Base+0x3379c>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	add.w	r2, r2, #700	@ 0x2bc
│ │ │ │ -	bl	561438 <spr_noaccess@@Base+0xb268>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	561444 <spr_noaccess@@Base+0xb274>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	ubfx	r2, r4, #9, #2
│ │ │ │  	ubfx	r7, r4, #11, #5
│ │ │ │  	and.w	r1, r4, #1
│ │ │ │  	mov	r8, r7
│ │ │ │  	and.w	r3, r3, #4
│ │ │ │  	ubfx	r6, r4, #21, #5
│ │ │ │ @@ -1269720,20 +1269752,20 @@
│ │ │ │  	str	r1, [sp, #28]
│ │ │ │  	beq.w	58de8c <spr_noaccess@@Base+0x37cbc>
│ │ │ │  	cmp	r2, #3
│ │ │ │  	beq.w	58de0a <spr_noaccess@@Base+0x37c3a>
│ │ │ │  	cmp	r2, #1
│ │ │ │  	beq.w	58c05c <spr_noaccess@@Base+0x35e8c>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #460]	@ (589960 <spr_noaccess@@Base+0x33790>)
│ │ │ │ +	ldr	r3, [pc, #460]	@ (58995c <spr_noaccess@@Base+0x3378c>)
│ │ │ │  	addw	r2, r6, #2602	@ 0xa2a
│ │ │ │  	mov	r8, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r5, [fp, r3]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ @@ -1269745,80 +1269777,80 @@
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #392]	@ (589958 <spr_noaccess@@Base+0x33788>)
│ │ │ │ +	ldr	r2, [pc, #392]	@ (589954 <spr_noaccess@@Base+0x33784>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [r5, #0]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	add	r4, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #392]	@ (589974 <spr_noaccess@@Base+0x337a4>)
│ │ │ │ +	ldr	r0, [pc, #392]	@ (589970 <spr_noaccess@@Base+0x337a0>)
│ │ │ │  	strd	r1, r6, [sp]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	addw	r1, r0, #1404	@ 0x57c
│ │ │ │  	ldr.w	r0, [r0, #1404]	@ 0x57c
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	ldr	r1, [sp, #28]
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #368]	@ (589978 <spr_noaccess@@Base+0x337a8>)
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #368]	@ (589974 <spr_noaccess@@Base+0x337a4>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #21
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #340]	@ (58997c <spr_noaccess@@Base+0x337ac>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #340]	@ (589978 <spr_noaccess@@Base+0x337a8>)
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5809cc <spr_noaccess@@Base+0x2a7fc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5809d4 <spr_noaccess@@Base+0x2a804>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #21
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #316]	@ (589980 <spr_noaccess@@Base+0x337b0>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #316]	@ (58997c <spr_noaccess@@Base+0x337ac>)
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5809cc <spr_noaccess@@Base+0x2a7fc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5809d4 <spr_noaccess@@Base+0x2a804>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r7, r3, #15
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #292]	@ (589984 <spr_noaccess@@Base+0x337b4>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #292]	@ (589980 <spr_noaccess@@Base+0x337b0>)
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5809cc <spr_noaccess@@Base+0x2a7fc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5809d4 <spr_noaccess@@Base+0x2a804>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r6, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #212]	@ (589960 <spr_noaccess@@Base+0x33790>)
│ │ │ │ +	ldr	r3, [pc, #212]	@ (58995c <spr_noaccess@@Base+0x3378c>)
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r7, [r7, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1269832,46 +1269864,46 @@
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	ubfx	r0, r4, #16, #1
│ │ │ │  	str	r1, [sp, #28]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	ubfx	r0, r4, #9, #2
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #144]	@ (58995c <spr_noaccess@@Base+0x3378c>)
│ │ │ │ +	ldr	r3, [pc, #144]	@ (589958 <spr_noaccess@@Base+0x33788>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r1, [sp, #28]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #168]	@ (589988 <spr_noaccess@@Base+0x337b8>)
│ │ │ │ +	ldr	r0, [pc, #168]	@ (589984 <spr_noaccess@@Base+0x337b4>)
│ │ │ │  	adds	r2, r7, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r5, r3
│ │ │ │  	strd	r5, r6, [sp]
│ │ │ │  	add	r3, r1
│ │ │ │  	movs	r2, #0
│ │ │ │  	addw	r1, r0, #2988	@ 0xbac
│ │ │ │  	ldr.w	r0, [r0, #2988]	@ 0xbac
│ │ │ │  	bl	4c61d4 <tcg_gen_call5@@Base>
│ │ │ │  	lsls	r0, r4, #31
│ │ │ │ -	bpl.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #136]	@ (58998c <spr_noaccess@@Base+0x337bc>)
│ │ │ │ +	bpl.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #136]	@ (589988 <spr_noaccess@@Base+0x337b8>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r6, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58c0de <spr_noaccess@@Base+0x35f0e>
│ │ │ │  	ldrd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r4, #16
│ │ │ │  	ldr	r1, [sp, #40]	@ 0x28
│ │ │ │  	movs	r0, #3
│ │ │ │ @@ -1269879,49 +1269911,49 @@
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	addw	r1, r1, #2602	@ 0xa2a
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	bl	4e03f4 <tcg_gen_gvec_and@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	str	r0, [r2, r7]
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	str	r4, [r2, r7]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	str	r6, [r4, r2]
│ │ │ │ +	str	r2, [r5, r2]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldr	r7, [pc, #680]	@ (589c08 <spr_noaccess@@Base+0x33a38>)
│ │ │ │ +	ldr	r7, [pc, #696]	@ (589c14 <spr_noaccess@@Base+0x33a44>)
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bls.n	5898c0 <spr_noaccess@@Base+0x336f0>
│ │ │ │ +	bls.n	5898c4 <spr_noaccess@@Base+0x336f4>
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	add	sp, #296	@ 0x128
│ │ │ │ +	add	sp, #312	@ 0x138
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	cmp	r6, #239	@ 0xef
│ │ │ │ -	vcge.s<illegal width 64>	q15, q13, #0
│ │ │ │ +	cmp	r6, #243	@ 0xf3
│ │ │ │ +	vcge.s<illegal width 64>	q15, q15, #0
│ │ │ │  	lsls	r2, r0, #1
│ │ │ │ -	add	r7, sp, #136	@ 0x88
│ │ │ │ +	add	r7, sp, #152	@ 0x98
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	bhi.n	589a08 <spr_noaccess@@Base+0x33838>
│ │ │ │ +	bhi.n	589a0c <spr_noaccess@@Base+0x3383c>
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	bl	6c9978 <visit_type_Memdev_members@@Base+0x100>
│ │ │ │ -	bl	60597c <bdrv_inactivate@@Base+0xe4>
│ │ │ │ -	bl	595980 <decNumberRescale@@Base+0x3c>
│ │ │ │ -	add	r6, sp, #176	@ 0xb0
│ │ │ │ +	bl	6cd974 <qmp_marshal_query_current_machine@@Base+0xdc>
│ │ │ │ +	bl	609978 <bdrv_reopen_set_read_only@@Base+0x374>
│ │ │ │ +	bl	59997c <decNumberPower@@Base+0x318>
│ │ │ │ +	add	r6, sp, #192	@ 0xc0
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	bvc.n	589a24 <spr_noaccess@@Base+0x33854>
│ │ │ │ +	bvc.n	589a28 <spr_noaccess@@Base+0x33858>
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #868]	@ (589d10 <spr_noaccess@@Base+0x33b40>)
│ │ │ │ +	ldr	r3, [pc, #868]	@ (589d0c <spr_noaccess@@Base+0x33b3c>)
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r5, [r7, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1269938,54 +1269970,54 @@
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #9, #2
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #780]	@ (589d04 <spr_noaccess@@Base+0x33b34>)
│ │ │ │ +	ldr	r3, [pc, #780]	@ (589d00 <spr_noaccess@@Base+0x33b30>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #780]	@ (589d14 <spr_noaccess@@Base+0x33b44>)
│ │ │ │ +	ldr	r0, [pc, #780]	@ (589d10 <spr_noaccess@@Base+0x33b40>)
│ │ │ │  	adds	r2, r7, r3
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r6, r3
│ │ │ │  	strd	r6, r1, [sp]
│ │ │ │  	add	r3, r5
│ │ │ │  	add.w	r1, r0, #1272	@ 0x4f8
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr.w	r0, [r0, #1272]	@ 0x4f8
│ │ │ │  	bl	4c61d4 <tcg_gen_call5@@Base>
│ │ │ │  	lsls	r7, r4, #31
│ │ │ │ -	bpl.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #744]	@ (589d18 <spr_noaccess@@Base+0x33b48>)
│ │ │ │ +	bpl.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #744]	@ (589d14 <spr_noaccess@@Base+0x33b44>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r3, #640	@ 0x280
│ │ │ │  	beq.w	58b9ca <spr_noaccess@@Base+0x357fa>
│ │ │ │  	bhi.w	58b8a4 <spr_noaccess@@Base+0x356d4>
│ │ │ │  	cmp.w	r3, #512	@ 0x200
│ │ │ │  	beq.w	58bbe6 <spr_noaccess@@Base+0x35a16>
│ │ │ │  	cmp.w	r3, #576	@ 0x240
│ │ │ │  	beq.w	58bba4 <spr_noaccess@@Base+0x359d4>
│ │ │ │  	cmp.w	r3, #448	@ 0x1c0
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ -	lsls	r0, r3, #17
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r2, r3, #17
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58da68 <spr_noaccess@@Base+0x37898>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │ @@ -1269994,161 +1270026,161 @@
│ │ │ │  	movs	r4, #16
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #3
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4e020c <tcg_gen_gvec_smax@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	movw	r0, #449	@ 0x1c1
│ │ │ │ -	cmp	r2, r0
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	movw	r1, #449	@ 0x1c1
│ │ │ │ +	cmp	r2, r1
│ │ │ │  	beq.w	58e9d2 <spr_noaccess@@Base+0x38802>
│ │ │ │  	cmp.w	r2, #450	@ 0x1c2
│ │ │ │  	bcs.w	58b854 <spr_noaccess@@Base+0x35684>
│ │ │ │  	cmp.w	r2, #384	@ 0x180
│ │ │ │  	beq.w	58e99c <spr_noaccess@@Base+0x387cc>
│ │ │ │  	bhi.w	58e984 <spr_noaccess@@Base+0x387b4>
│ │ │ │  	cmp.w	r2, #320	@ 0x140
│ │ │ │  	beq.w	58d9f2 <spr_noaccess@@Base+0x37822>
│ │ │ │  	movw	r3, #321	@ 0x141
│ │ │ │  	cmp	r2, r3
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r3, #0
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	57f194 <spr_noaccess@@Base+0x28fc4>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	57f19c <spr_noaccess@@Base+0x28fcc>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	cmp.w	r4, #456	@ 0x1c8
│ │ │ │ -	beq.w	58a786 <spr_noaccess@@Base+0x345b6>
│ │ │ │ +	beq.w	58a782 <spr_noaccess@@Base+0x345b2>
│ │ │ │  	cmp.w	r4, #512	@ 0x200
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #536]	@ (589d1c <spr_noaccess@@Base+0x33b4c>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #536]	@ (589d18 <spr_noaccess@@Base+0x33b48>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r3, #1856	@ 0x740
│ │ │ │  	beq.w	58dc4c <spr_noaccess@@Base+0x37a7c>
│ │ │ │  	bhi.w	58dc12 <spr_noaccess@@Base+0x37a42>
│ │ │ │  	cmp.w	r3, #1664	@ 0x680
│ │ │ │  	beq.w	58dc8c <spr_noaccess@@Base+0x37abc>
│ │ │ │  	cmp.w	r3, #1792	@ 0x700
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ -	lsls	r2, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #468]	@ (589d20 <spr_noaccess@@Base+0x33b50>)
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	lsls	r7, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #468]	@ (589d1c <spr_noaccess@@Base+0x33b4c>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	add.w	r2, r2, #896	@ 0x380
│ │ │ │ -	bl	561438 <spr_noaccess@@Base+0xb268>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	561444 <spr_noaccess@@Base+0xb274>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r4, #1088	@ 0x440
│ │ │ │  	beq.w	58b954 <spr_noaccess@@Base+0x35784>
│ │ │ │  	cmp.w	r4, #1096	@ 0x448
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #25
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r3, [pc, #424]	@ (589d24 <spr_noaccess@@Base+0x33b54>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r3, [pc, #424]	@ (589d20 <spr_noaccess@@Base+0x33b50>)
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	bl	56e428 <spr_noaccess@@Base+0x18258>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	56e430 <spr_noaccess@@Base+0x18260>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp	r4, #72	@ 0x48
│ │ │ │  	beq.w	58b80e <spr_noaccess@@Base+0x3563e>
│ │ │ │  	cmp	r4, #128	@ 0x80
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #25
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #376]	@ (589d28 <spr_noaccess@@Base+0x33b58>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #376]	@ (589d24 <spr_noaccess@@Base+0x33b54>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	lsls	r1, r4, #22
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.n	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #308]	@ (589d10 <spr_noaccess@@Base+0x33b40>)
│ │ │ │ +	ldr	r3, [pc, #308]	@ (589d0c <spr_noaccess@@Base+0x33b3c>)
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r6, [r7, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #312]	@ (589d2c <spr_noaccess@@Base+0x33b5c>)
│ │ │ │ +	ldr	r2, [pc, #312]	@ (589d28 <spr_noaccess@@Base+0x33b58>)
│ │ │ │  	ubfx	r3, r4, #23, #3
│ │ │ │  	ubfx	r0, r4, #10, #6
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r6, [r6, #0]
│ │ │ │  	add.w	r2, r2, r3, lsl #2
│ │ │ │  	ldr.w	r4, [r2, #128]	@ 0x80
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #252]	@ (589d08 <spr_noaccess@@Base+0x33b38>)
│ │ │ │ +	ldr	r1, [pc, #252]	@ (589d04 <spr_noaccess@@Base+0x33b34>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [r3, r1]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │ -	ldr	r0, [pc, #276]	@ (589d30 <spr_noaccess@@Base+0x33b60>)
│ │ │ │ +	ldr	r0, [pc, #276]	@ (589d2c <spr_noaccess@@Base+0x33b5c>)
│ │ │ │  	add	r5, r2
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	adds	r3, r2, r6
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r2, r4
│ │ │ │  	addw	r1, r0, #3780	@ 0xec4
│ │ │ │  	ldr.w	r0, [r0, #3780]	@ 0xec4
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #15
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #240]	@ (589d34 <spr_noaccess@@Base+0x33b64>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #240]	@ (589d30 <spr_noaccess@@Base+0x33b60>)
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5809cc <spr_noaccess@@Base+0x2a7fc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5809d4 <spr_noaccess@@Base+0x2a804>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r6, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.n	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #164]	@ (589d10 <spr_noaccess@@Base+0x33b40>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (589d0c <spr_noaccess@@Base+0x33b3c>)
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r5, [r7, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1270165,81 +1270197,81 @@
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #9, #2
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #84]	@ (589d0c <spr_noaccess@@Base+0x33b3c>)
│ │ │ │ +	ldr	r3, [pc, #84]	@ (589d08 <spr_noaccess@@Base+0x33b38>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #112]	@ (589d38 <spr_noaccess@@Base+0x33b68>)
│ │ │ │ +	ldr	r0, [pc, #112]	@ (589d34 <spr_noaccess@@Base+0x33b64>)
│ │ │ │  	adds	r2, r7, r3
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r6, r3
│ │ │ │  	strd	r6, r1, [sp]
│ │ │ │  	add	r3, r5
│ │ │ │  	addw	r1, r0, #1932	@ 0x78c
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr.w	r0, [r0, #1932]	@ 0x78c
│ │ │ │  	bl	4c61d4 <tcg_gen_call5@@Base>
│ │ │ │  	lsls	r0, r4, #31
│ │ │ │ -	bpl.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #76]	@ (589d3c <spr_noaccess@@Base+0x33b6c>)
│ │ │ │ +	bpl.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #76]	@ (589d38 <spr_noaccess@@Base+0x33b68>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	nop
│ │ │ │ -	ldr	r6, [pc, #520]	@ (589f10 <spr_noaccess@@Base+0x33d40>)
│ │ │ │ +	ldr	r6, [pc, #536]	@ (589f1c <spr_noaccess@@Base+0x33d4c>)
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldr	r4, [pc, #432]	@ (589ebc <spr_noaccess@@Base+0x33cec>)
│ │ │ │ +	ldr	r4, [pc, #448]	@ (589ec8 <spr_noaccess@@Base+0x33cf8>)
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldr	r3, [pc, #776]	@ (58a018 <spr_noaccess@@Base+0x33e48>)
│ │ │ │ +	ldr	r3, [pc, #792]	@ (58a024 <spr_noaccess@@Base+0x33e54>)
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r5, sp, #8
│ │ │ │ +	add	r5, sp, #24
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	bvs.n	589d5c <spr_noaccess@@Base+0x33b8c>
│ │ │ │ +	bvs.n	589d60 <spr_noaccess@@Base+0x33b90>
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	cmp	r4, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffddcdc
│ │ │ │ +	cmp	r4, #5
│ │ │ │ +	vqdmulh.s<illegal width 64>	<illegal reg q14.5>, <illegal reg q14.5>, d16[0]
│ │ │ │  	lsls	r2, r0, #1
│ │ │ │ -	asrs	r5, r3, #14
│ │ │ │ -	vqshrn.u64	d18, <illegal reg q2.5>, #3
│ │ │ │ -	vsri.32	<illegal reg q14.5>, q3, #3
│ │ │ │ +	asrs	r1, r4, #14
│ │ │ │ +	vqshrn.u64	d18, <illegal reg q4.5>, #3
│ │ │ │ +	vsri.32	<illegal reg q14.5>, q5, #3
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	add	r2, sp, #952	@ 0x3b8
│ │ │ │ +	add	r2, sp, #968	@ 0x3c8
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldcl	15, cr15, [r1], {252}	@ 0xfc
│ │ │ │ -	add	r2, sp, #264	@ 0x108
│ │ │ │ +	ldcl	15, cr15, [r5], {252}	@ 0xfc
│ │ │ │ +	add	r2, sp, #280	@ 0x118
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	bcc.n	589e00 <spr_noaccess@@Base+0x33c30>
│ │ │ │ +	bcc.n	589e04 <spr_noaccess@@Base+0x33c34>
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │ -	bl	55f874 <spr_noaccess@@Base+0x96a4>
│ │ │ │ +	bl	55f878 <spr_noaccess@@Base+0x96a8>
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	58a1a8 <spr_noaccess@@Base+0x33fd8>
│ │ │ │ +	beq.w	58a1a4 <spr_noaccess@@Base+0x33fd4>
│ │ │ │  	cmp	r3, #1
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #25
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58e09a <spr_noaccess@@Base+0x37eca>
│ │ │ │  	ldrd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r4, #16
│ │ │ │  	ldr	r1, [sp, #40]	@ 0x28
│ │ │ │  	movs	r0, #3
│ │ │ │ @@ -1270247,352 +1270279,354 @@
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	addw	r1, r1, #2602	@ 0xa2a
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	bl	4e0664 <tcg_gen_gvec_orc@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movw	r0, #449	@ 0x1c1
│ │ │ │  	cmp	r3, r0
│ │ │ │  	beq.w	58b998 <spr_noaccess@@Base+0x357c8>
│ │ │ │  	cmp.w	r3, #450	@ 0x1c2
│ │ │ │  	bcs.w	58b82a <spr_noaccess@@Base+0x3565a>
│ │ │ │  	cmp.w	r3, #384	@ 0x180
│ │ │ │  	beq.w	58e8a6 <spr_noaccess@@Base+0x386d6>
│ │ │ │  	cmp.w	r3, #448	@ 0x1c0
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r3, [pc, #1484]	@ 58a39c <spr_noaccess@@Base+0x341cc>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r3, [pc, #1484]	@ 58a398 <spr_noaccess@@Base+0x341c8>
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │ -	bl	569de8 <spr_noaccess@@Base+0x13c18>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	569df4 <spr_noaccess@@Base+0x13c24>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r2, #1664	@ 0x680
│ │ │ │  	beq.w	58dd60 <spr_noaccess@@Base+0x37b90>
│ │ │ │ -	bhi.w	58a0ba <spr_noaccess@@Base+0x33eea>
│ │ │ │ +	bhi.w	58a0b6 <spr_noaccess@@Base+0x33ee6>
│ │ │ │  	cmp.w	r2, #1408	@ 0x580
│ │ │ │  	beq.w	58ddd4 <spr_noaccess@@Base+0x37c04>
│ │ │ │  	bhi.w	58dd96 <spr_noaccess@@Base+0x37bc6>
│ │ │ │  	cmp.w	r2, #1280	@ 0x500
│ │ │ │  	beq.w	58df36 <spr_noaccess@@Base+0x37d66>
│ │ │ │  	cmp.w	r2, #1344	@ 0x540
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r2, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r2, #17
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ +	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r2, r1, #4
│ │ │ │ -	movs	r0, #3
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ -	lsls	r1, r4, #4
│ │ │ │ +	movs	r0, #3
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4e0664 <tcg_gen_gvec_orc@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp	r3, #192	@ 0xc0
│ │ │ │  	beq.w	58e010 <spr_noaccess@@Base+0x37e40>
│ │ │ │  	cmp.w	r3, #256	@ 0x100
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r1, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r2, [pc, #1344]	@ 58a3a0 <spr_noaccess@@Base+0x341d0>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r2, [pc, #1344]	@ 58a39c <spr_noaccess@@Base+0x341cc>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	563ff4 <spr_noaccess@@Base+0xde24>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	564000 <spr_noaccess@@Base+0xde30>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movw	r3, #385	@ 0x181
│ │ │ │  	cmp	r2, r3
│ │ │ │  	beq.w	58dd00 <spr_noaccess@@Base+0x37b30>
│ │ │ │  	movw	r3, #449	@ 0x1c1
│ │ │ │  	cmp	r2, r3
│ │ │ │  	beq.w	58dcda <spr_noaccess@@Base+0x37b0a>
│ │ │ │  	movw	r3, #321	@ 0x141
│ │ │ │  	cmp	r2, r3
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r2, [pc, #1300]	@ 58a3a4 <spr_noaccess@@Base+0x341d4>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r2, [pc, #1300]	@ 58a3a0 <spr_noaccess@@Base+0x341d0>
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r2, #2
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	str	r4, [sp, #40]	@ 0x28
│ │ │ │ -	bl	562d28 <spr_noaccess@@Base+0xcb58>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	562d34 <spr_noaccess@@Base+0xcb64>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │  	subs	r3, #2
│ │ │ │  	cmp	r3, #15
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 589ecc <spr_noaccess@@Base+0x33cfc>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 589ec8 <spr_noaccess@@Base+0x33cf8>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	movs	r0, #197	@ 0xc5
│ │ │ │ +	movs	r0, #201	@ 0xc9
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r1, [sp, #84]	@ 0x54
│ │ │ │ -	vsra.u32	d25, d5, #1
│ │ │ │ -	vsra.u32	d25, d5, #1
│ │ │ │ -	vsra.u32	d25, d5, #1
│ │ │ │ -	vsra.u32	d25, d5, #1
│ │ │ │ -	vsra.u32	d25, d5, #1
│ │ │ │ -	vshr.u32	q9, <illegal reg q3.5>, #1
│ │ │ │ -	movs	r0, r0
│ │ │ │ -	str	r1, [sp, #84]	@ 0x54
│ │ │ │ -	vsra.u32	d25, d5, #1
│ │ │ │ -	vsra.u32	d25, d5, #1
│ │ │ │ -	vsra.u32	d25, d5, #1
│ │ │ │ -	vsra.u32	d25, d5, #1
│ │ │ │ -	vsra.u32	d25, d5, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xffff1ffb
│ │ │ │ +	str	r1, [sp, #132]	@ 0x84
│ │ │ │ +	vaddw.u<illegal width 64>	<illegal reg q12.5>, <illegal reg q7.5>, d17
│ │ │ │ +	vaddw.u<illegal width 64>	<illegal reg q12.5>, <illegal reg q7.5>, d17
│ │ │ │ +	vaddw.u<illegal width 64>	<illegal reg q12.5>, <illegal reg q7.5>, d17
│ │ │ │ +	vaddw.u<illegal width 64>	<illegal reg q12.5>, <illegal reg q7.5>, d17
│ │ │ │ +	vaddw.u<illegal width 64>	<illegal reg q12.5>, <illegal reg q7.5>, d17
│ │ │ │ +	vshr.u32	q9, <illegal reg q5.5>, #1
│ │ │ │ +	movs	r0, r0
│ │ │ │ +	str	r1, [sp, #132]	@ 0x84
│ │ │ │ +	vaddw.u<illegal width 64>	<illegal reg q12.5>, <illegal reg q7.5>, d17
│ │ │ │ +	vaddw.u<illegal width 64>	<illegal reg q12.5>, <illegal reg q7.5>, d17
│ │ │ │ +	vaddw.u<illegal width 64>	<illegal reg q12.5>, <illegal reg q7.5>, d17
│ │ │ │ +	vaddw.u<illegal width 64>	<illegal reg q12.5>, <illegal reg q7.5>, d17
│ │ │ │ +	vaddw.u<illegal width 64>	<illegal reg q12.5>, <illegal reg q7.5>, d17
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffff1fff
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r5, r0, #6
│ │ │ │ +	subs	r1, r1, #6
│ │ │ │  	movs	r0, r0
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	strd	r1, r2, [sp, #44]	@ 0x2c
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	lsls	r4, r4, #21
│ │ │ │ +	str	r1, [sp, #44]	@ 0x2c
│ │ │ │  	bmi.w	58dbd6 <spr_noaccess@@Base+0x37a06>
│ │ │ │  	movs	r1, #1
│ │ │ │  	mov	r0, r6
│ │ │ │ -	bl	56d06c <spr_noaccess@@Base+0x16e9c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	56d074 <spr_noaccess@@Base+0x16ea4>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r3, [r5, #84]	@ 0x54
│ │ │ │  	lsls	r0, r3, #6
│ │ │ │ -	bpl.n	589f4e <spr_noaccess@@Base+0x33d7e>
│ │ │ │ +	bpl.n	589f4a <spr_noaccess@@Base+0x33d7a>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #12
│ │ │ │  	bmi.w	58dfac <spr_noaccess@@Base+0x37ddc>
│ │ │ │ -	ldr.w	r3, [pc, #1124]	@ 58a3a8 <spr_noaccess@@Base+0x341d8>
│ │ │ │ +	ldr.w	r3, [pc, #1124]	@ 58a3a4 <spr_noaccess@@Base+0x341d4>
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	lsls	r2, r3, #20
│ │ │ │  	bmi.w	58df9e <spr_noaccess@@Base+0x37dce>
│ │ │ │  	movs	r0, #15
│ │ │ │  	orr.w	r0, r0, #48	@ 0x30
│ │ │ │  	bl	4ca358 <tcg_gen_mb@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #21
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r2, [pc, #1092]	@ 58a3ac <spr_noaccess@@Base+0x341dc>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r2, [pc, #1092]	@ 58a3a8 <spr_noaccess@@Base+0x341d8>
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5809cc <spr_noaccess@@Base+0x2a7fc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5809d4 <spr_noaccess@@Base+0x2a804>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #21
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r2, [pc, #1064]	@ 58a3b0 <spr_noaccess@@Base+0x341e0>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r2, [pc, #1064]	@ 58a3ac <spr_noaccess@@Base+0x341dc>
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5809cc <spr_noaccess@@Base+0x2a7fc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5809d4 <spr_noaccess@@Base+0x2a804>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r0, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r0, #25
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r0, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	beq.w	58ce64 <spr_noaccess@@Base+0x36c94>
│ │ │ │ -	ldr.w	r4, [pc, #1028]	@ 58a3b4 <spr_noaccess@@Base+0x341e4>
│ │ │ │ +	beq.w	58ce68 <spr_noaccess@@Base+0x36c98>
│ │ │ │ +	ldr.w	r4, [pc, #1028]	@ 58a3b0 <spr_noaccess@@Base+0x341e0>
│ │ │ │  	mov	r0, r2
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	5638e0 <spr_noaccess@@Base+0xd710>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r4, [pc, #1016]	@ (58a3b8 <spr_noaccess@@Base+0x341e8>)
│ │ │ │ +	bl	5638ec <spr_noaccess@@Base+0xd71c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r4, [pc, #1016]	@ (58a3b4 <spr_noaccess@@Base+0x341e4>)
│ │ │ │  	mov	r0, r5
│ │ │ │ -	ldr	r1, [pc, #1016]	@ (58a3bc <spr_noaccess@@Base+0x341ec>)
│ │ │ │ +	ldr	r1, [pc, #1016]	@ (58a3b8 <spr_noaccess@@Base+0x341e8>)
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr	r2, [sp, #44]	@ 0x2c
│ │ │ │  	add	r1, pc
│ │ │ │  	strd	r1, r4, [sp]
│ │ │ │  	ldr	r1, [sp, #40]	@ 0x28
│ │ │ │ -	bl	5612cc <spr_noaccess@@Base+0xb0fc>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	5612d8 <spr_noaccess@@Base+0xb108>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	cmp.w	r2, #1088	@ 0x440
│ │ │ │  	beq.w	58e064 <spr_noaccess@@Base+0x37e94>
│ │ │ │  	cmp.w	r2, #1152	@ 0x480
│ │ │ │  	beq.w	58e02e <spr_noaccess@@Base+0x37e5e>
│ │ │ │  	cmp.w	r2, #1024	@ 0x400
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r2, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r0, r2, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r1, r2, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ +	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r2, r1, #4
│ │ │ │ -	movs	r0, #3
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ -	lsls	r1, r4, #4
│ │ │ │ +	movs	r0, #3
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4e03f4 <tcg_gen_gvec_and@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r2, [pc, #920]	@ (58a3c0 <spr_noaccess@@Base+0x341f0>)
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r2, [pc, #920]	@ (58a3bc <spr_noaccess@@Base+0x341ec>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	add	r2, pc
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	bl	56d6cc <spr_noaccess@@Base+0x174fc>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	add	r2, pc
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	bl	56d6d4 <spr_noaccess@@Base+0x17504>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	58896e <spr_noaccess@@Base+0x3279e>
│ │ │ │ +	beq.w	58896a <spr_noaccess@@Base+0x3279a>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #864]	@ (58a3c4 <spr_noaccess@@Base+0x341f4>)
│ │ │ │ +	ldr	r3, [pc, #864]	@ (58a3c0 <spr_noaccess@@Base+0x341f0>)
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr.w	r5, [fp, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #23, #3
│ │ │ │  	ldr	r7, [r5, #0]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r0, r4, #16, #7
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #768]	@ (58a390 <spr_noaccess@@Base+0x341c0>)
│ │ │ │ +	ldr	r2, [pc, #768]	@ (58a38c <spr_noaccess@@Base+0x341bc>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	add	r5, r3
│ │ │ │  	strd	r5, r0, [sp]
│ │ │ │  	add	r6, r3
│ │ │ │ -	ldr	r0, [pc, #800]	@ (58a3c8 <spr_noaccess@@Base+0x341f8>)
│ │ │ │ +	ldr	r0, [pc, #800]	@ (58a3c4 <spr_noaccess@@Base+0x341f4>)
│ │ │ │  	add	r3, r7
│ │ │ │  	str	r6, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #108	@ 0x6c
│ │ │ │  	ldr	r0, [r0, #108]	@ 0x6c
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r2, #1920	@ 0x780
│ │ │ │  	beq.w	58c002 <spr_noaccess@@Base+0x35e32>
│ │ │ │  	cmp.w	r2, #1984	@ 0x7c0
│ │ │ │  	beq.w	58bfbe <spr_noaccess@@Base+0x35dee>
│ │ │ │  	cmp.w	r2, #1728	@ 0x6c0
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r2, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r2, #17
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ +	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r2, r1, #4
│ │ │ │ -	movs	r0, #3
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ -	lsls	r1, r4, #4
│ │ │ │ +	movs	r0, #3
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4e10b8 <tcg_gen_gvec_shrv@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #15
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #696]	@ (58a3cc <spr_noaccess@@Base+0x341fc>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #696]	@ (58a3c8 <spr_noaccess@@Base+0x341f8>)
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5809cc <spr_noaccess@@Base+0x2a7fc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5809d4 <spr_noaccess@@Base+0x2a804>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #15
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #672]	@ (58a3d0 <spr_noaccess@@Base+0x34200>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #672]	@ (58a3cc <spr_noaccess@@Base+0x341fc>)
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5809cc <spr_noaccess@@Base+0x2a7fc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5809d4 <spr_noaccess@@Base+0x2a804>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │  	cmp	r3, #20
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 58a154 <spr_noaccess@@Base+0x33f84>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 58a150 <spr_noaccess@@Base+0x33f80>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	lsls	r5, r3
│ │ │ │ +	lsls	r1, r4
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrh	r5, [r1, #52]	@ 0x34
│ │ │ │ -			@ <UNDEFINED> instruction: 0xffff8e8d
│ │ │ │ -	vaddl.u<illegal width 64>	q10, d15, d15
│ │ │ │ -	movs	r0, r0
│ │ │ │ -	ldrh	r5, [r1, #52]	@ 0x34
│ │ │ │ -			@ <UNDEFINED> instruction: 0xffff8e8d
│ │ │ │ -			@ <UNDEFINED> instruction: 0xffff8e8d
│ │ │ │ -			@ <UNDEFINED> instruction: 0xffff8e8d
│ │ │ │ -			@ <UNDEFINED> instruction: 0xffff3ff3
│ │ │ │ -	movs	r0, r0
│ │ │ │ -	ldrh	r5, [r1, #52]	@ 0x34
│ │ │ │ -			@ <UNDEFINED> instruction: 0xffff8e8d
│ │ │ │ -			@ <UNDEFINED> instruction: 0xffff3fd7
│ │ │ │ -	movs	r0, r0
│ │ │ │ -	ldrh	r5, [r1, #52]	@ 0x34
│ │ │ │ -			@ <UNDEFINED> instruction: 0xffff8e8d
│ │ │ │ -			@ <UNDEFINED> instruction: 0xffff8e8d
│ │ │ │ -			@ <UNDEFINED> instruction: 0xffff8e8d
│ │ │ │ -			@ <UNDEFINED> instruction: 0xffff8e8d
│ │ │ │ -			@ <UNDEFINED> instruction: 0xffff8e8d
│ │ │ │ -			@ <UNDEFINED> instruction: 0xffff8e8d
│ │ │ │ -			@ <UNDEFINED> instruction: 0xffff8e8d
│ │ │ │ -	vcvt.u32.f32	<illegal reg q9.5>, <illegal reg q2.5>, #1
│ │ │ │ +	ldrh	r1, [r3, #52]	@ 0x34
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffff8e99
│ │ │ │ +	vshr.u32	d20, d3, #1
│ │ │ │ +	movs	r0, r0
│ │ │ │ +	ldrh	r1, [r3, #52]	@ 0x34
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffff8e99
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffff8e99
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffff8e99
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffff3ff7
│ │ │ │ +	movs	r0, r0
│ │ │ │ +	ldrh	r1, [r3, #52]	@ 0x34
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffff8e99
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffff3fdb
│ │ │ │ +	movs	r0, r0
│ │ │ │ +	ldrh	r1, [r3, #52]	@ 0x34
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffff8e99
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffff8e99
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffff8e99
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffff8e99
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffff8e99
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffff8e99
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffff8e99
│ │ │ │ +	vcvt.u32.f32	<illegal reg q9.5>, <illegal reg q4.5>, #1
│ │ │ │  	movs	r0, r0
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r6, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58e09a <spr_noaccess@@Base+0x37eca>
│ │ │ │  	ldrd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r4, #16
│ │ │ │  	ldr	r1, [sp, #40]	@ 0x28
│ │ │ │  	movs	r0, #3
│ │ │ │ @@ -1270600,211 +1270634,211 @@
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	addw	r1, r1, #2602	@ 0xa2a
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	bl	4e05bc <tcg_gen_gvec_andc@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #21
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #484]	@ (58a3d4 <spr_noaccess@@Base+0x34204>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #484]	@ (58a3d0 <spr_noaccess@@Base+0x34200>)
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5809cc <spr_noaccess@@Base+0x2a7fc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5809d4 <spr_noaccess@@Base+0x2a804>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r7, r3, #15
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #460]	@ (58a3d8 <spr_noaccess@@Base+0x34208>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #460]	@ (58a3d4 <spr_noaccess@@Base+0x34204>)
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5809cc <spr_noaccess@@Base+0x2a7fc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5809d4 <spr_noaccess@@Base+0x2a804>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r0, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r0, #25
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r0, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	beq.w	58ce64 <spr_noaccess@@Base+0x36c94>
│ │ │ │ -	ldr	r4, [pc, #424]	@ (58a3dc <spr_noaccess@@Base+0x3420c>)
│ │ │ │ +	beq.w	58ce68 <spr_noaccess@@Base+0x36c98>
│ │ │ │ +	ldr	r4, [pc, #424]	@ (58a3d8 <spr_noaccess@@Base+0x34208>)
│ │ │ │  	mov	r0, r2
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	5638e0 <spr_noaccess@@Base+0xd710>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5638ec <spr_noaccess@@Base+0xd71c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #360]	@ (58a3c4 <spr_noaccess@@Base+0x341f4>)
│ │ │ │ +	ldr	r3, [pc, #360]	@ (58a3c0 <spr_noaccess@@Base+0x341f0>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r6, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #352]	@ (58a3e0 <spr_noaccess@@Base+0x34210>)
│ │ │ │ -	ldr	r1, [pc, #272]	@ (58a394 <spr_noaccess@@Base+0x341c4>)
│ │ │ │ +	ldr	r2, [pc, #352]	@ (58a3dc <spr_noaccess@@Base+0x3420c>)
│ │ │ │ +	ldr	r1, [pc, #272]	@ (58a390 <spr_noaccess@@Base+0x341c0>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r7, #0]
│ │ │ │  	add.w	r2, r2, r8, lsl #2
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr.w	r0, [r2, #128]	@ 0x80
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	add	r5, r2
│ │ │ │  	add	r4, r2
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r0
│ │ │ │ -	ldr	r0, [pc, #320]	@ (58a3e4 <spr_noaccess@@Base+0x34214>)
│ │ │ │ +	ldr	r0, [pc, #320]	@ (58a3e0 <spr_noaccess@@Base+0x34210>)
│ │ │ │  	str	r5, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	add.w	r1, r0, #3120	@ 0xc30
│ │ │ │  	ldr.w	r0, [r0, #3120]	@ 0xc30
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #25
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #292]	@ (58a3e8 <spr_noaccess@@Base+0x34218>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #292]	@ (58a3e4 <spr_noaccess@@Base+0x34214>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #268]	@ (58a3ec <spr_noaccess@@Base+0x3421c>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #268]	@ (58a3e8 <spr_noaccess@@Base+0x34218>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #188]	@ (58a3c4 <spr_noaccess@@Base+0x341f4>)
│ │ │ │ +	ldr	r3, [pc, #188]	@ (58a3c0 <spr_noaccess@@Base+0x341f0>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r6, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #196]	@ (58a3f0 <spr_noaccess@@Base+0x34220>)
│ │ │ │ -	ldr	r1, [pc, #104]	@ (58a398 <spr_noaccess@@Base+0x341c8>)
│ │ │ │ +	ldr	r2, [pc, #196]	@ (58a3ec <spr_noaccess@@Base+0x3421c>)
│ │ │ │ +	ldr	r1, [pc, #104]	@ (58a394 <spr_noaccess@@Base+0x341c4>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r7, #0]
│ │ │ │  	add.w	r2, r2, r8, lsl #2
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr.w	r0, [r2, #128]	@ 0x80
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	add	r5, r2
│ │ │ │  	add	r4, r2
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r0
│ │ │ │ -	ldr	r0, [pc, #164]	@ (58a3f4 <spr_noaccess@@Base+0x34224>)
│ │ │ │ +	ldr	r0, [pc, #164]	@ (58a3f0 <spr_noaccess@@Base+0x34220>)
│ │ │ │  	str	r5, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	addw	r1, r0, #3384	@ 0xd38
│ │ │ │  	ldr.w	r0, [r0, #3384]	@ 0xd38
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp	r2, #193	@ 0xc1
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (58a3f8 <spr_noaccess@@Base+0x34228>)
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r3, [pc, #140]	@ (58a3f4 <spr_noaccess@@Base+0x34224>)
│ │ │ │  	movs	r2, #4
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ +	ubfx	r5, r4, #21, #5
│ │ │ │ +	str	r5, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r5, r4, #16, #4
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │  	str	r5, [sp, #44]	@ 0x2c
│ │ │ │ -	ubfx	r5, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	str	r5, [sp, #48]	@ 0x30
│ │ │ │ -	str	r4, [sp, #40]	@ 0x28
│ │ │ │ -	bl	5712a0 <spr_noaccess@@Base+0x1b0d0>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	bl	5712a8 <spr_noaccess@@Base+0x1b0d8>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	nop
│ │ │ │ -			@ <UNDEFINED> instruction: 0x47ea
│ │ │ │ +			@ <UNDEFINED> instruction: 0x47ee
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	cmp	sl, lr
│ │ │ │ +	cmp	lr, lr
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	cmp	r6, r8
│ │ │ │ +	cmp	r2, r9
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	cmp	r7, #4
│ │ │ │  	movs	r0, r0
│ │ │ │ -	stmia	r7!, {r0, r3, r5, r6}
│ │ │ │ -	vqrdmlah.s<illegal width 64>	<illegal reg q8.5>, q6, d19[0]
│ │ │ │ +	stmia	r7!, {r0, r2, r3, r5, r6}
│ │ │ │ +	vqrdmlah.s<illegal width 64>	<illegal reg q8.5>, q6, d23[0]
│ │ │ │  	vabs.s<illegal width 64>	d20, d28
│ │ │ │  	movs	r0, r0
│ │ │ │ -	stmia.w	sp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}
│ │ │ │ -			@ <UNDEFINED> instruction: 0xe83ffffc
│ │ │ │ -	lsrs	r3, r5, #29
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd4fd1
│ │ │ │ -	vtbl.8	d23, {d29-d30}, d17
│ │ │ │ -	vsri.64	d19, d9, #3
│ │ │ │ +	ldmia.w	r1!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}
│ │ │ │ +	strex	pc, pc, [r3, #1008]	@ 0x3f0
│ │ │ │ +	lsrs	r7, r5, #29
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd4fd5
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd79b1
│ │ │ │ +	vsri.64	d19, d13, #3
│ │ │ │  	vrsra.u32	<illegal reg q9.5>, q12, #3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldmia	r0!, {r1, r2, r4, r6}
│ │ │ │ +	ldmia	r0!, {r1, r3, r4, r6}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	b.n	58a08e <spr_noaccess@@Base+0x33ebe>
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffce5ef
│ │ │ │ -	vsri.64	q15, <illegal reg q5.5>, #4
│ │ │ │ -	vcls.s<illegal width 64>	q15, <illegal reg q13.5>
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffc0bb1
│ │ │ │ -	vqrdmulh.s<illegal width 64>	q14, <illegal reg q14.5>, d14[0]
│ │ │ │ +	b.n	58a092 <spr_noaccess@@Base+0x33ec2>
│ │ │ │ +	vsli.64	q15, <illegal reg q9.5>, #60	@ 0x3c
│ │ │ │ +	vsri.64	q15, <illegal reg q7.5>, #4
│ │ │ │ +	vcls.s<illegal width 64>	q15, <illegal reg q15.5>
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffc0bb5
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffdcdd2
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	add	r4, pc, #432	@ (adr r4, 58a598 <spr_noaccess@@Base+0x343c8>)
│ │ │ │ +	add	r4, pc, #448	@ (adr r4, 58a5a4 <spr_noaccess@@Base+0x343d4>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	movs	r2, #97	@ 0x61
│ │ │ │ -	vsubl.u<illegal width 64>	q9, d29, d23
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffdcd22
│ │ │ │ +	movs	r2, #101	@ 0x65
│ │ │ │ +	vsubl.u<illegal width 64>	q9, d29, d27
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffdcd26
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	add	r3, pc, #768	@ (adr r3, 58a6f8 <spr_noaccess@@Base+0x34528>)
│ │ │ │ +	add	r3, pc, #784	@ (adr r3, 58a704 <spr_noaccess@@Base+0x34534>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	adds	r7, r4, r7
│ │ │ │ +	adds	r3, r5, r7
│ │ │ │  	vsli.64	d31, d19, #61	@ 0x3d
│ │ │ │  	ldrb	r0, [r0, #30]
│ │ │ │  	beq.w	58c3be <spr_noaccess@@Base+0x361ee>
│ │ │ │  	cmp.w	r3, #320	@ 0x140
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r7, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r0, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58da68 <spr_noaccess@@Base+0x37898>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │ @@ -1270813,105 +1270847,105 @@
│ │ │ │  	movs	r4, #16
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #1
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4e020c <tcg_gen_gvec_smax@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #856]	@ (58a7b4 <spr_noaccess@@Base+0x345e4>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #856]	@ (58a7b0 <spr_noaccess@@Base+0x345e0>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ -	and.w	r2, r4, #1
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r2, r4, [sp, #40]	@ 0x28
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	and.w	r4, r4, #1
│ │ │ │ +	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │  	lsls	r2, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r3, [pc, #816]	@ (58a7b8 <spr_noaccess@@Base+0x345e8>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r3, [pc, #816]	@ (58a7b4 <spr_noaccess@@Base+0x345e4>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov	r1, r3
│ │ │ │ -	bl	57689c <spr_noaccess@@Base+0x206cc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5768a4 <spr_noaccess@@Base+0x206d4>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #140]	@ 0x8c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bge.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r3, [pc, #792]	@ (58a7bc <spr_noaccess@@Base+0x345ec>)
│ │ │ │ +	bge.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r3, [pc, #792]	@ (58a7b8 <spr_noaccess@@Base+0x345e8>)
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	ldr.w	r0, [r3, r4, lsl #2]
│ │ │ │  	bl	4cf7e0 <tcg_gen_ctpop_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #9
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #760]	@ (58a7c0 <spr_noaccess@@Base+0x345f0>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #760]	@ (58a7bc <spr_noaccess@@Base+0x345ec>)
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │ -	ldr	r0, [pc, #720]	@ (58a7a4 <spr_noaccess@@Base+0x345d4>)
│ │ │ │ +	ldr	r0, [pc, #720]	@ (58a7a0 <spr_noaccess@@Base+0x345d0>)
│ │ │ │  	add	r2, pc
│ │ │ │ -	ldr	r1, [pc, #748]	@ (58a7c4 <spr_noaccess@@Base+0x345f4>)
│ │ │ │ +	ldr	r1, [pc, #748]	@ (58a7c0 <spr_noaccess@@Base+0x345f0>)
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r0, [r0, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr.w	r6, [r2, r4, lsl #2]
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add.w	r1, r1, #480	@ 0x1e0
│ │ │ │  	ldr	r2, [r4, r0]
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r6
│ │ │ │  	bl	4c6058 <tcg_gen_call1@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #9
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #704]	@ (58a7c8 <spr_noaccess@@Base+0x345f8>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #704]	@ (58a7c4 <spr_noaccess@@Base+0x345f4>)
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │ -	ldr	r0, [pc, #660]	@ (58a7a8 <spr_noaccess@@Base+0x345d8>)
│ │ │ │ +	ldr	r0, [pc, #660]	@ (58a7a4 <spr_noaccess@@Base+0x345d4>)
│ │ │ │  	add	r2, pc
│ │ │ │ -	ldr	r1, [pc, #692]	@ (58a7cc <spr_noaccess@@Base+0x345fc>)
│ │ │ │ +	ldr	r1, [pc, #692]	@ (58a7c8 <spr_noaccess@@Base+0x345f8>)
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r0, [r0, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr.w	r6, [r2, r4, lsl #2]
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add.w	r1, r1, #348	@ 0x15c
│ │ │ │  	ldr	r2, [r4, r0]
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r6
│ │ │ │  	bl	4c6058 <tcg_gen_call1@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #656]	@ (58a7d0 <spr_noaccess@@Base+0x34600>)
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #656]	@ (58a7cc <spr_noaccess@@Base+0x345fc>)
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r7, [r3, r4, lsl #2]
│ │ │ │  	ldr.w	r6, [r3, r2, lsl #2]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r5, r3, #26
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	mov	r1, r7
│ │ │ │  	movs	r2, #16
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │  	mov	r2, r4
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4ca7a8 <tcg_gen_xor_i32@@Base>
│ │ │ │ @@ -1270923,116 +1270957,116 @@
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4ca7a8 <tcg_gen_xor_i32@@Base>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4cbfb8 <tcg_gen_andi_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r6, r3, #19
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #564]	@ (58a7d4 <spr_noaccess@@Base+0x34604>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #564]	@ (58a7d0 <spr_noaccess@@Base+0x34600>)
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │ -	ldr	r0, [pc, #512]	@ (58a7ac <spr_noaccess@@Base+0x345dc>)
│ │ │ │ +	ldr	r0, [pc, #512]	@ (58a7a8 <spr_noaccess@@Base+0x345d8>)
│ │ │ │  	add	r2, pc
│ │ │ │ -	ldr	r1, [pc, #552]	@ (58a7d8 <spr_noaccess@@Base+0x34608>)
│ │ │ │ +	ldr	r1, [pc, #552]	@ (58a7d4 <spr_noaccess@@Base+0x34604>)
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r0, [r0, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr.w	r6, [r2, r4, lsl #2]
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	adds	r1, #216	@ 0xd8
│ │ │ │  	ldr	r2, [r4, r0]
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r6
│ │ │ │  	bl	4c6058 <tcg_gen_call1@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #520]	@ (58a7dc <spr_noaccess@@Base+0x3460c>)
│ │ │ │ -	and.w	r2, r4, #1
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #520]	@ (58a7d8 <spr_noaccess@@Base+0x34608>)
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r2, r4, [sp, #40]	@ 0x28
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	and.w	r4, r4, #1
│ │ │ │ +	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov	r1, r3
│ │ │ │ -	bl	57689c <spr_noaccess@@Base+0x206cc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #488]	@ (58a7e0 <spr_noaccess@@Base+0x34610>)
│ │ │ │ -	and.w	r2, r4, #1
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	bl	5768a4 <spr_noaccess@@Base+0x206d4>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #488]	@ (58a7dc <spr_noaccess@@Base+0x3460c>)
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r2, r4, [sp, #40]	@ 0x28
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	and.w	r4, r4, #1
│ │ │ │ +	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov	r1, r3
│ │ │ │ -	bl	575a38 <spr_noaccess@@Base+0x1f868>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #456]	@ (58a7e4 <spr_noaccess@@Base+0x34614>)
│ │ │ │ -	and.w	r2, r4, #1
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	bl	575a40 <spr_noaccess@@Base+0x1f870>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #456]	@ (58a7e0 <spr_noaccess@@Base+0x34610>)
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r2, r4, [sp, #40]	@ 0x28
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	and.w	r4, r4, #1
│ │ │ │ +	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov	r1, r3
│ │ │ │ -	bl	575a38 <spr_noaccess@@Base+0x1f868>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	575a40 <spr_noaccess@@Base+0x1f870>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movw	r1, #1921	@ 0x781
│ │ │ │  	cmp	r3, r1
│ │ │ │  	beq.w	58e43c <spr_noaccess@@Base+0x3826c>
│ │ │ │  	cmp	r3, r2
│ │ │ │  	beq.w	58e41a <spr_noaccess@@Base+0x3824a>
│ │ │ │  	movw	r2, #1793	@ 0x701
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #388]	@ (58a7e8 <spr_noaccess@@Base+0x34618>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #388]	@ (58a7e4 <spr_noaccess@@Base+0x34614>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	563ff4 <spr_noaccess@@Base+0xde24>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	564000 <spr_noaccess@@Base+0xde30>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movw	r2, #321	@ 0x141
│ │ │ │  	cmp	r3, r2
│ │ │ │  	beq.w	58db70 <spr_noaccess@@Base+0x379a0>
│ │ │ │  	cmp.w	r3, #384	@ 0x180
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r3, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	560e0c <spr_noaccess@@Base+0xac3c>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	strd	r4, r3, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	560e18 <spr_noaccess@@Base+0xac48>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ands.w	r3, r4, #2097152	@ 0x200000
│ │ │ │  	mov	sl, r3
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #292]	@ (58a7ec <spr_noaccess@@Base+0x3461c>)
│ │ │ │ +	ldr	r3, [pc, #292]	@ (58a7e8 <spr_noaccess@@Base+0x34618>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov.w	r5, #2
│ │ │ │  	mov	r9, r0
│ │ │ │  	ldr	r7, [r7, r3]
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │  	smlabb	r2, r2, r5, r3
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │ @@ -1271048,120 +1271082,120 @@
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #16, #5
│ │ │ │  	ldr	r7, [r7, #0]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	ubfx	r0, r4, #9, #2
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #156]	@ (58a7b0 <spr_noaccess@@Base+0x345e0>)
│ │ │ │ +	ldr	r3, [pc, #156]	@ (58a7ac <spr_noaccess@@Base+0x345dc>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	mov	r2, sl
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #200]	@ (58a7f0 <spr_noaccess@@Base+0x34620>)
│ │ │ │ +	ldr	r0, [pc, #200]	@ (58a7ec <spr_noaccess@@Base+0x3461c>)
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	str	r1, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r5, r9, r3
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r3, r7
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	addw	r1, r0, #3924	@ 0xf54
│ │ │ │  	ldr.w	r0, [r0, #3924]	@ 0xf54
│ │ │ │  	bl	4c61d4 <tcg_gen_call5@@Base>
│ │ │ │  	lsls	r7, r4, #31
│ │ │ │ -	bpl.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #164]	@ (58a7f4 <spr_noaccess@@Base+0x34624>)
│ │ │ │ +	bpl.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #164]	@ (58a7f0 <spr_noaccess@@Base+0x34620>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r0, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r0, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r0, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	beq.w	58ce64 <spr_noaccess@@Base+0x36c94>
│ │ │ │ -	ldr	r4, [pc, #128]	@ (58a7f8 <spr_noaccess@@Base+0x34628>)
│ │ │ │ +	beq.w	58ce68 <spr_noaccess@@Base+0x36c98>
│ │ │ │ +	ldr	r4, [pc, #128]	@ (58a7f4 <spr_noaccess@@Base+0x34624>)
│ │ │ │  	mov	r0, r2
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	5638e0 <spr_noaccess@@Base+0xd710>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5638ec <spr_noaccess@@Base+0xd71c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r3, [pc, #104]	@ (58a7fc <spr_noaccess@@Base+0x3462c>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r3, [pc, #104]	@ (58a7f8 <spr_noaccess@@Base+0x34628>)
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	bl	56e428 <spr_noaccess@@Base+0x18258>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	56e430 <spr_noaccess@@Base+0x18260>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	nop
│ │ │ │ -	bics	r6, r4
│ │ │ │ +	bics	r2, r5
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	muls	r6, r4
│ │ │ │ +	muls	r2, r5
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	cmn	r6, r1
│ │ │ │ +	cmn	r2, r2
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	adcs	r2, r4
│ │ │ │ +	adcs	r6, r4
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	movs	r5, #75	@ 0x4b
│ │ │ │ +	movs	r5, #79	@ 0x4f
│ │ │ │  			@ <UNDEFINED> instruction: 0xfffd2fb0
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldmia	r3!, {r1, r2, r5, r7}
│ │ │ │ +	ldmia	r3, {r1, r3, r5, r7}
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	ldmia	r3, {r1, r2, r3, r4, r5, r6}
│ │ │ │ +	ldmia	r3!, {r1, r7}
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	add	r2, pc, #216	@ (adr r2, 58a8a0 <spr_noaccess@@Base+0x346d0>)
│ │ │ │ +	add	r2, pc, #232	@ (adr r2, 58a8ac <spr_noaccess@@Base+0x346dc>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldmia	r3, {r1, r2, r3, r4, r5}
│ │ │ │ +	ldmia	r3!, {r1, r6}
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	add	r1, pc, #984	@ (adr r1, 58aba8 <spr_noaccess@@Base+0x349d8>)
│ │ │ │ +	add	r1, pc, #1000	@ (adr r1, 58abb4 <spr_noaccess@@Base+0x349e4>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldmia	r3, {r1, r3}
│ │ │ │ +	ldmia	r3, {r1, r2, r3}
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	ldmia	r2, {r1, r2, r5, r7}
│ │ │ │ +	ldmia	r2!, {r1, r3, r5, r7}
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	add	r1, pc, #376	@ (adr r1, 58a954 <spr_noaccess@@Base+0x34784>)
│ │ │ │ +	add	r1, pc, #392	@ (adr r1, 58a960 <spr_noaccess@@Base+0x34790>)
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	asrs	r4, r4, #27
│ │ │ │  	movs	r0, r0
│ │ │ │  	adds	r4, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	str	r0, [r3, r4]
│ │ │ │  	movs	r0, r0
│ │ │ │ -	stmia	r5!, {r0, r2, r3, r4, r5}
│ │ │ │ +	stmia	r5!, {r0, r6}
│ │ │ │  	vrsra.u32	<illegal reg q9.5>, q12, #4
│ │ │ │  	movs	r0, r0
│ │ │ │ -	sub	sp, #360	@ 0x168
│ │ │ │ +	sub	sp, #376	@ 0x178
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldmia	r1!, {}
│ │ │ │ +	ldmia	r1!, {r2}
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	lsls	r3, r2, #27
│ │ │ │ -	vqshl.u32	d16, d13, #29
│ │ │ │ +	lsls	r7, r2, #27
│ │ │ │ +	vabs.f<illegal width 64>	d16, d17
│ │ │ │  	vsri.32	d31, d4, #3
│ │ │ │  	asrs	r0, r0, #12
│ │ │ │  	mov	sl, r3
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r6, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #888]	@ (58ab9c <spr_noaccess@@Base+0x349cc>)
│ │ │ │ +	ldr	r3, [pc, #888]	@ (58ab98 <spr_noaccess@@Base+0x349c8>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov.w	r5, #2
│ │ │ │  	mov	r9, r0
│ │ │ │  	ldr	r7, [r7, r3]
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │  	smlabb	r2, r2, r5, r3
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │ @@ -1271177,54 +1271211,54 @@
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #16, #1
│ │ │ │  	ldr	r7, [r7, #0]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	ubfx	r0, r4, #9, #2
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #804]	@ (58ab94 <spr_noaccess@@Base+0x349c4>)
│ │ │ │ +	ldr	r3, [pc, #804]	@ (58ab90 <spr_noaccess@@Base+0x349c0>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	mov	r2, sl
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #796]	@ (58aba0 <spr_noaccess@@Base+0x349d0>)
│ │ │ │ +	ldr	r0, [pc, #796]	@ (58ab9c <spr_noaccess@@Base+0x349cc>)
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	str	r1, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r5, r9, r3
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	addw	r1, r0, #4056	@ 0xfd8
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	add	r3, r7
│ │ │ │  	ldr.w	r0, [r0, #4056]	@ 0xfd8
│ │ │ │  	bl	4c61d4 <tcg_gen_call5@@Base>
│ │ │ │  	lsls	r0, r4, #31
│ │ │ │ -	bpl.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #760]	@ (58aba4 <spr_noaccess@@Base+0x349d4>)
│ │ │ │ +	bpl.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #760]	@ (58aba0 <spr_noaccess@@Base+0x349d0>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ands.w	r3, r4, #2097152	@ 0x200000
│ │ │ │  	mov	sl, r3
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #696]	@ (58ab9c <spr_noaccess@@Base+0x349cc>)
│ │ │ │ +	ldr	r3, [pc, #696]	@ (58ab98 <spr_noaccess@@Base+0x349c8>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov.w	r6, #2
│ │ │ │  	mov	r9, r0
│ │ │ │  	ldr	r5, [r7, r3]
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │  	smlabb	r2, r2, r6, r3
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1271244,508 +1271278,514 @@
│ │ │ │  	mov	r7, r0
│ │ │ │  	smlabb	r2, r2, r6, r3
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #9, #2
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #604]	@ (58ab98 <spr_noaccess@@Base+0x349c8>)
│ │ │ │ +	ldr	r3, [pc, #604]	@ (58ab94 <spr_noaccess@@Base+0x349c4>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	mov	r2, sl
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #604]	@ (58aba8 <spr_noaccess@@Base+0x349d8>)
│ │ │ │ +	ldr	r0, [pc, #604]	@ (58aba4 <spr_noaccess@@Base+0x349d4>)
│ │ │ │  	adds	r1, r7, r3
│ │ │ │  	add.w	r6, r9, r3
│ │ │ │  	str	r1, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	add.w	r1, r0, #3792	@ 0xed0
│ │ │ │  	ldr.w	r0, [r0, #3792]	@ 0xed0
│ │ │ │  	bl	4c61d4 <tcg_gen_call5@@Base>
│ │ │ │  	lsls	r2, r4, #31
│ │ │ │ -	bpl.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #568]	@ (58abac <spr_noaccess@@Base+0x349dc>)
│ │ │ │ +	bpl.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #568]	@ (58aba8 <spr_noaccess@@Base+0x349d8>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movw	r2, #641	@ 0x281
│ │ │ │  	cmp	r3, r2
│ │ │ │  	beq.w	58dbb4 <spr_noaccess@@Base+0x379e4>
│ │ │ │  	movw	r2, #705	@ 0x2c1
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #17
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r3, #3
│ │ │ │  	movs	r2, #14
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	56325c <spr_noaccess@@Base+0xd08c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	563268 <spr_noaccess@@Base+0xd098>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movw	r1, #897	@ 0x381
│ │ │ │  	cmp	r3, r1
│ │ │ │ -	beq.w	58cfdc <spr_noaccess@@Base+0x36e0c>
│ │ │ │ -	bhi.w	58cfbc <spr_noaccess@@Base+0x36dec>
│ │ │ │ +	beq.w	58cfe0 <spr_noaccess@@Base+0x36e10>
│ │ │ │ +	bhi.w	58cfc0 <spr_noaccess@@Base+0x36df0>
│ │ │ │  	cmp.w	r3, #832	@ 0x340
│ │ │ │ -	beq.w	58cfa2 <spr_noaccess@@Base+0x36dd2>
│ │ │ │ +	beq.w	58cfa6 <spr_noaccess@@Base+0x36dd6>
│ │ │ │  	cmp.w	r3, #896	@ 0x380
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r1, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r3, #2
│ │ │ │  	movs	r2, #6
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	56325c <spr_noaccess@@Base+0xd08c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	563268 <spr_noaccess@@Base+0xd098>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r0, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r4, r0, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r0, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	beq.w	58ce64 <spr_noaccess@@Base+0x36c94>
│ │ │ │ -	ldr	r4, [pc, #428]	@ (58abb0 <spr_noaccess@@Base+0x349e0>)
│ │ │ │ +	beq.w	58ce68 <spr_noaccess@@Base+0x36c98>
│ │ │ │ +	ldr	r4, [pc, #428]	@ (58abac <spr_noaccess@@Base+0x349dc>)
│ │ │ │  	mov	r0, r2
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	5638e0 <spr_noaccess@@Base+0xd710>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5638ec <spr_noaccess@@Base+0xd71c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #404]	@ (58abb4 <spr_noaccess@@Base+0x349e4>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #404]	@ (58abb0 <spr_noaccess@@Base+0x349e0>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r2, [pc, #392]	@ (58abb8 <spr_noaccess@@Base+0x349e8>)
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r2, [pc, #392]	@ (58abb4 <spr_noaccess@@Base+0x349e4>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	add	r2, pc
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	bl	56d6cc <spr_noaccess@@Base+0x174fc>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr	r3, [pc, #364]	@ (58abbc <spr_noaccess@@Base+0x349ec>)
│ │ │ │ +	add	r2, pc
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	bl	56d6d4 <spr_noaccess@@Base+0x17504>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr	r3, [pc, #364]	@ (58abb8 <spr_noaccess@@Base+0x349e8>)
│ │ │ │  	mov	r1, r6
│ │ │ │ -	ldr	r2, [pc, #364]	@ (58abc0 <spr_noaccess@@Base+0x349f0>)
│ │ │ │ +	ldr	r2, [pc, #364]	@ (58abbc <spr_noaccess@@Base+0x349ec>)
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	and.w	r5, r4, #1
│ │ │ │ -	add	r2, pc
│ │ │ │ -	strb.w	r5, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r5, r4, #21, #5
│ │ │ │ -	str	r5, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r5, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ +	add	r2, pc
│ │ │ │  	str	r5, [sp, #44]	@ 0x2c
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ -	bl	57034c <spr_noaccess@@Base+0x1a17c>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr	r3, [pc, #324]	@ (58abc4 <spr_noaccess@@Base+0x349f4>)
│ │ │ │ +	and.w	r5, r4, #1
│ │ │ │ +	strb.w	r5, [sp, #52]	@ 0x34
│ │ │ │ +	ubfx	r5, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r5, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	bl	570354 <spr_noaccess@@Base+0x1a184>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr	r3, [pc, #324]	@ (58abc0 <spr_noaccess@@Base+0x349f0>)
│ │ │ │  	mov	r1, r6
│ │ │ │ -	ldr	r2, [pc, #324]	@ (58abc8 <spr_noaccess@@Base+0x349f8>)
│ │ │ │ +	ldr	r2, [pc, #324]	@ (58abc4 <spr_noaccess@@Base+0x349f4>)
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	and.w	r5, r4, #1
│ │ │ │ -	add	r2, pc
│ │ │ │ -	strb.w	r5, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r5, r4, #21, #5
│ │ │ │ -	str	r5, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r5, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ +	add	r2, pc
│ │ │ │  	str	r5, [sp, #44]	@ 0x2c
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ -	bl	57034c <spr_noaccess@@Base+0x1a17c>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr	r3, [pc, #288]	@ (58abcc <spr_noaccess@@Base+0x349fc>)
│ │ │ │ +	and.w	r5, r4, #1
│ │ │ │ +	strb.w	r5, [sp, #52]	@ 0x34
│ │ │ │ +	ubfx	r5, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r5, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	bl	570354 <spr_noaccess@@Base+0x1a184>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr	r3, [pc, #288]	@ (58abc8 <spr_noaccess@@Base+0x349f8>)
│ │ │ │  	mov	r1, r6
│ │ │ │ -	ldr	r2, [pc, #288]	@ (58abd0 <spr_noaccess@@Base+0x34a00>)
│ │ │ │ +	ldr	r2, [pc, #288]	@ (58abcc <spr_noaccess@@Base+0x349fc>)
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	and.w	r5, r4, #1
│ │ │ │ -	add	r2, pc
│ │ │ │ -	strb.w	r5, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r5, r4, #21, #5
│ │ │ │ -	str	r5, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r5, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ +	add	r2, pc
│ │ │ │  	str	r5, [sp, #44]	@ 0x2c
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ -	bl	57034c <spr_noaccess@@Base+0x1a17c>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr	r3, [pc, #248]	@ (58abd4 <spr_noaccess@@Base+0x34a04>)
│ │ │ │ +	and.w	r5, r4, #1
│ │ │ │ +	strb.w	r5, [sp, #52]	@ 0x34
│ │ │ │ +	ubfx	r5, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r5, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	bl	570354 <spr_noaccess@@Base+0x1a184>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr	r3, [pc, #248]	@ (58abd0 <spr_noaccess@@Base+0x34a00>)
│ │ │ │  	mov	r1, r6
│ │ │ │ -	ldr	r2, [pc, #248]	@ (58abd8 <spr_noaccess@@Base+0x34a08>)
│ │ │ │ +	ldr	r2, [pc, #248]	@ (58abd4 <spr_noaccess@@Base+0x34a04>)
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	and.w	r5, r4, #1
│ │ │ │ -	add	r2, pc
│ │ │ │ -	strb.w	r5, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r5, r4, #21, #5
│ │ │ │ -	str	r5, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r5, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ +	add	r2, pc
│ │ │ │  	str	r5, [sp, #44]	@ 0x2c
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ -	bl	57034c <spr_noaccess@@Base+0x1a17c>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr	r2, [pc, #212]	@ (58abdc <spr_noaccess@@Base+0x34a0c>)
│ │ │ │ +	and.w	r5, r4, #1
│ │ │ │ +	strb.w	r5, [sp, #52]	@ 0x34
│ │ │ │ +	ubfx	r5, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r5, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	bl	570354 <spr_noaccess@@Base+0x1a184>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr	r2, [pc, #212]	@ (58abd8 <spr_noaccess@@Base+0x34a08>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	add	r2, pc
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	bl	56d6cc <spr_noaccess@@Base+0x174fc>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr	r2, [pc, #180]	@ (58abe0 <spr_noaccess@@Base+0x34a10>)
│ │ │ │ +	add	r2, pc
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	bl	56d6d4 <spr_noaccess@@Base+0x17504>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr	r2, [pc, #180]	@ (58abdc <spr_noaccess@@Base+0x34a0c>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	add	r2, pc
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	bl	56d6cc <spr_noaccess@@Base+0x174fc>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr	r2, [pc, #152]	@ (58abe4 <spr_noaccess@@Base+0x34a14>)
│ │ │ │ +	add	r2, pc
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	bl	56d6d4 <spr_noaccess@@Base+0x17504>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr	r2, [pc, #152]	@ (58abe0 <spr_noaccess@@Base+0x34a10>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	add	r2, pc
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	bl	56d6cc <spr_noaccess@@Base+0x174fc>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	add	r2, pc
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	bl	56d6d4 <spr_noaccess@@Base+0x17504>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	560fa0 <spr_noaccess@@Base+0xadd0>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	560fac <spr_noaccess@@Base+0xaddc>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #96]	@ (58abe8 <spr_noaccess@@Base+0x34a18>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #96]	@ (58abe4 <spr_noaccess@@Base+0x34a14>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ands	r6, r0
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ands	r2, r1
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	subs	r7, #60	@ 0x3c
│ │ │ │ +	subs	r7, #64	@ 0x40
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r7, sp, #504	@ 0x1f8
│ │ │ │ +	add	r7, sp, #520	@ 0x208
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stmia	r7!, {r2, r5, r7}
│ │ │ │ +	stmia	r7!, {r3, r5, r7}
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	add	r6, sp, #720	@ 0x2d0
│ │ │ │ +	add	r6, sp, #736	@ 0x2e0
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stmia	r6!, {r1, r3, r4, r6, r7}
│ │ │ │ +	stmia	r6!, {r1, r2, r3, r4, r6, r7}
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	lsls	r7, r1, #25
│ │ │ │ -	vsubl.u<illegal width 64>	q9, d29, d7
│ │ │ │ -	vshll.u32	q9, d19, #29
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd08d3
│ │ │ │ -	vqshrn.u64	d16, <illegal reg q10.5>, #3
│ │ │ │ -	vqshl.u64	q8, <illegal reg q2.5>, #61	@ 0x3d
│ │ │ │ -	vqshrun.s64	d16, <illegal reg q11.5>, #3
│ │ │ │ -	vqshlu.s64	q8, <illegal reg q3.5>, #61	@ 0x3d
│ │ │ │ -	vqshl.u32	d16, d25, #29
│ │ │ │ -	vsli.64	q8, <illegal reg q6.5>, #61	@ 0x3d
│ │ │ │ -	vqshlu.s32	d16, d27, #29
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd28f9
│ │ │ │ -	vqrshrun.s64	d18, <illegal reg q11.5>, #3
│ │ │ │ -	vqshl.u64	q9, <illegal reg q10.5>, #61	@ 0x3d
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd1bdf
│ │ │ │ +	lsls	r3, r2, #25
│ │ │ │ +	vsubl.u<illegal width 64>	q9, d29, d11
│ │ │ │ +	vshll.u32	q9, d23, #29
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd08d7
│ │ │ │ +	vqshrn.u64	d16, <illegal reg q12.5>, #3
│ │ │ │ +	vqshl.u64	q8, <illegal reg q4.5>, #61	@ 0x3d
│ │ │ │ +	vqshrun.s64	d16, <illegal reg q13.5>, #3
│ │ │ │ +	vqshlu.s64	q8, <illegal reg q5.5>, #61	@ 0x3d
│ │ │ │ +	vqshl.u32	d16, d29, #29
│ │ │ │ +	vcle.f<illegal width 64>	q8, <illegal reg q8.5>, #0
│ │ │ │ +	vqshlu.s32	d16, d31, #29
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd28fd
│ │ │ │ +	vqrshrun.s64	d18, <illegal reg q13.5>, #3
│ │ │ │ +	vqshl.u64	q9, <illegal reg q12.5>, #61	@ 0x3d
│ │ │ │ +	vtbx.8	d17, {d29-<overflow reg d32}, d19
│ │ │ │  			@ <UNDEFINED> instruction: 0xfffdf8d5
│ │ │ │  	lsls	r0, r2, #2
│ │ │ │  	lsls	r0, r0, #25
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r0, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	beq.w	58ce64 <spr_noaccess@@Base+0x36c94>
│ │ │ │ -	ldr.w	r4, [pc, #1680]	@ 58b294 <spr_noaccess@@Base+0x350c4>
│ │ │ │ +	beq.w	58ce68 <spr_noaccess@@Base+0x36c98>
│ │ │ │ +	ldr.w	r4, [pc, #1680]	@ 58b290 <spr_noaccess@@Base+0x350c0>
│ │ │ │  	mov	r0, r2
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	5638e0 <spr_noaccess@@Base+0xd710>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5638ec <spr_noaccess@@Base+0xd71c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r4, #1280	@ 0x500
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r2, [pc, #1648]	@ 58b298 <spr_noaccess@@Base+0x350c8>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r2, [pc, #1648]	@ 58b294 <spr_noaccess@@Base+0x350c4>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #25
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r3, [pc, #1624]	@ 58b29c <spr_noaccess@@Base+0x350cc>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r3, [pc, #1624]	@ 58b298 <spr_noaccess@@Base+0x350c8>
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	bl	56e428 <spr_noaccess@@Base+0x18258>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	56e430 <spr_noaccess@@Base+0x18260>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #25
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r2, [pc, #1600]	@ 58b2a0 <spr_noaccess@@Base+0x350d0>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r2, [pc, #1600]	@ 58b29c <spr_noaccess@@Base+0x350cc>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #25
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r2, [pc, #1576]	@ 58b2a4 <spr_noaccess@@Base+0x350d4>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r2, [pc, #1576]	@ 58b2a0 <spr_noaccess@@Base+0x350d0>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #10, #1
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │  	strb.w	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │  	cmp	r3, #3
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	tbh	[pc, r3, lsl #1]
│ │ │ │ -	adds	r7, r7, #6
│ │ │ │ -	adds	r7, r6, #6
│ │ │ │ -	adds	r7, r5, #6
│ │ │ │ -	adds	r7, r4, #6
│ │ │ │ +	adds	r1, r0, #7
│ │ │ │ +	adds	r1, r7, #6
│ │ │ │ +	adds	r1, r6, #6
│ │ │ │ +	adds	r1, r5, #6
│ │ │ │  	movw	r2, #385	@ 0x181
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	ubfx	r0, r4, #16, #5
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │  	ands.w	r1, r4, #1024	@ 0x400
│ │ │ │ -	strd	r0, r2, [sp, #44]	@ 0x2c
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bne.w	58d592 <spr_noaccess@@Base+0x373c2>
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r0, [sp, #44]	@ 0x2c
│ │ │ │ +	bne.w	58d594 <spr_noaccess@@Base+0x373c4>
│ │ │ │  	mov	r0, r6
│ │ │ │ -	bl	56d06c <spr_noaccess@@Base+0x16e9c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	56d074 <spr_noaccess@@Base+0x16ea4>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	lsls	r3, r4, #21
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	588060 <spr_noaccess@@Base+0x31e90>
│ │ │ │ +	beq.w	58805c <spr_noaccess@@Base+0x31e8c>
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	ubfx	r0, r4, #21, #5
│ │ │ │ -	ldr.w	r4, [pc, #1436]	@ 58b2a8 <spr_noaccess@@Base+0x350d8>
│ │ │ │ +	ldr.w	r4, [pc, #1436]	@ 58b2a4 <spr_noaccess@@Base+0x350d4>
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │  	add	r4, pc
│ │ │ │  	movs	r3, #16
│ │ │ │  	addw	r4, r4, #1196	@ 0x4ac
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	strd	r3, r4, [sp]
│ │ │ │  	bl	4deb40 <tcg_gen_gvec_3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f7a0 <spr_noaccess@@Base+0x95d0>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r2, [pc, #1380]	@ 58b2ac <spr_noaccess@@Base+0x350dc>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r2, [pc, #1380]	@ 58b2a8 <spr_noaccess@@Base+0x350d8>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	574894 <spr_noaccess@@Base+0x1e6c4>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57489c <spr_noaccess@@Base+0x1e6cc>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f7a0 <spr_noaccess@@Base+0x95d0>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r2, [pc, #1348]	@ 58b2b0 <spr_noaccess@@Base+0x350e0>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r2, [pc, #1348]	@ 58b2ac <spr_noaccess@@Base+0x350dc>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	574894 <spr_noaccess@@Base+0x1e6c4>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57489c <spr_noaccess@@Base+0x1e6cc>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f7a0 <spr_noaccess@@Base+0x95d0>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r2, [r5, #104]	@ 0x68
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	orr.w	r2, r2, #3
│ │ │ │ -	bl	57665c <spr_noaccess@@Base+0x2048c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	576664 <spr_noaccess@@Base+0x20494>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f7a0 <spr_noaccess@@Base+0x95d0>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r2, [r5, #104]	@ 0x68
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	orr.w	r2, r2, #2
│ │ │ │ -	bl	57665c <spr_noaccess@@Base+0x2048c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	576664 <spr_noaccess@@Base+0x20494>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f7a0 <spr_noaccess@@Base+0x95d0>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r2, [r5, #104]	@ 0x68
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	orrs	r2, r3
│ │ │ │ -	bl	57665c <spr_noaccess@@Base+0x2048c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	576664 <spr_noaccess@@Base+0x20494>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f7a0 <spr_noaccess@@Base+0x95d0>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r2, [r5, #104]	@ 0x68
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	57665c <spr_noaccess@@Base+0x2048c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	576664 <spr_noaccess@@Base+0x20494>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r0, r6
│ │ │ │  	mov	r1, r4
│ │ │ │  	bl	55f7a0 <spr_noaccess@@Base+0x95d0>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r2, [r5, #104]	@ 0x68
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	orr.w	r2, r2, #3
│ │ │ │ -	bl	57665c <spr_noaccess@@Base+0x2048c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	576664 <spr_noaccess@@Base+0x20494>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f7a0 <spr_noaccess@@Base+0x95d0>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r2, [r5, #104]	@ 0x68
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	orr.w	r2, r2, #2
│ │ │ │ -	bl	57665c <spr_noaccess@@Base+0x2048c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	576664 <spr_noaccess@@Base+0x20494>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f7a0 <spr_noaccess@@Base+0x95d0>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r2, [r5, #104]	@ 0x68
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	orr.w	r2, r2, #1
│ │ │ │ -	bl	57665c <spr_noaccess@@Base+0x2048c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	576664 <spr_noaccess@@Base+0x20494>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f7a0 <spr_noaccess@@Base+0x95d0>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r2, [r5, #104]	@ 0x68
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	57665c <spr_noaccess@@Base+0x2048c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	576664 <spr_noaccess@@Base+0x20494>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.w	5844aa <spr_noaccess@@Base+0x2e2da>
│ │ │ │ +	b.w	5844b2 <spr_noaccess@@Base+0x2e2e2>
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.w	588e4a <spr_noaccess@@Base+0x32c7a>
│ │ │ │ +	b.w	588e46 <spr_noaccess@@Base+0x32c76>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f7fc <spr_noaccess@@Base+0x962c>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #1000]	@ (58b2b4 <spr_noaccess@@Base+0x350e4>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #1000]	@ (58b2b0 <spr_noaccess@@Base+0x350e0>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	568bd4 <spr_noaccess@@Base+0x12a04>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	568be0 <spr_noaccess@@Base+0x12a10>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │ -	bl	55f8f8 <spr_noaccess@@Base+0x9728>
│ │ │ │ -	ldr	r2, [pc, #980]	@ (58b2b8 <spr_noaccess@@Base+0x350e8>)
│ │ │ │ +	bl	55f900 <spr_noaccess@@Base+0x9730>
│ │ │ │ +	ldr	r2, [pc, #980]	@ (58b2b4 <spr_noaccess@@Base+0x350e4>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	572644 <spr_noaccess@@Base+0x1c474>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	57264c <spr_noaccess@@Base+0x1c47c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │ -	bl	55f874 <spr_noaccess@@Base+0x96a4>
│ │ │ │ +	bl	55f878 <spr_noaccess@@Base+0x96a8>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #25
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58ca86 <spr_noaccess@@Base+0x368b6>
│ │ │ │  	ldrd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r4, #16
│ │ │ │  	ldr	r1, [sp, #40]	@ 0x28
│ │ │ │  	movs	r0, #3
│ │ │ │ @@ -1271753,21 +1271793,21 @@
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	addw	r1, r1, #2602	@ 0xa2a
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	bl	4e070c <tcg_gen_gvec_nand@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r0, r6
│ │ │ │  	mov	r1, r4
│ │ │ │ -	bl	55f874 <spr_noaccess@@Base+0x96a4>
│ │ │ │ +	bl	55f878 <spr_noaccess@@Base+0x96a8>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58c94e <spr_noaccess@@Base+0x3677e>
│ │ │ │  	ldrd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r4, #16
│ │ │ │  	ldr	r1, [sp, #40]	@ 0x28
│ │ │ │  	movs	r0, #3
│ │ │ │ @@ -1271775,249 +1271815,249 @@
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	addw	r1, r1, #2602	@ 0xa2a
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	bl	4e0484 <tcg_gen_gvec_or@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r1, [r5, #144]	@ 0x90
│ │ │ │  	lsrs	r3, r4, #21
│ │ │ │  	lsls	r0, r1, #11
│ │ │ │ -	bmi.n	58affe <spr_noaccess@@Base+0x34e2e>
│ │ │ │ +	bmi.n	58affa <spr_noaccess@@Base+0x34e2a>
│ │ │ │  	and.w	r3, r3, #3
│ │ │ │  	cmp	r3, #1
│ │ │ │  	beq.w	58ca66 <spr_noaccess@@Base+0x36896>
│ │ │ │  	movs	r4, #15
│ │ │ │  	cmp	r3, #2
│ │ │ │ -	bne.n	58b016 <spr_noaccess@@Base+0x34e46>
│ │ │ │ +	bne.n	58b012 <spr_noaccess@@Base+0x34e42>
│ │ │ │  	ldrb.w	r6, [r5, #88]	@ 0x58
│ │ │ │ -	cbnz	r6, 58aff2 <spr_noaccess@@Base+0x34e22>
│ │ │ │ +	cbnz	r6, 58afee <spr_noaccess@@Base+0x34e1e>
│ │ │ │  	ldrb.w	r3, [r5, #92]	@ 0x5c
│ │ │ │ -	cbz	r3, 58aff2 <spr_noaccess@@Base+0x34e22>
│ │ │ │ +	cbz	r3, 58afee <spr_noaccess@@Base+0x34e1e>
│ │ │ │  	bl	4c2938 <gen_new_label@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #784]	@ (58b2bc <spr_noaccess@@Base+0x350ec>)
│ │ │ │ +	ldr	r3, [pc, #784]	@ (58b2b8 <spr_noaccess@@Base+0x350e8>)
│ │ │ │  	mov	r9, r0
│ │ │ │  	mov.w	r2, #660	@ 0x294
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4cd210 <tcg_gen_ld_i32@@Base>
│ │ │ │  	mov	r3, r8
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r1, r9
│ │ │ │  	movs	r0, #8
│ │ │ │  	bl	4caf68 <tcg_gen_brcondi_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #708]	@ (58b28c <spr_noaccess@@Base+0x350bc>)
│ │ │ │ +	ldr	r1, [pc, #708]	@ (58b288 <spr_noaccess@@Base+0x350b8>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r7, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	mov	r2, r6
│ │ │ │  	ldr	r1, [r0, r1]
│ │ │ │ -	ldr	r0, [pc, #744]	@ (58b2c0 <spr_noaccess@@Base+0x350f0>)
│ │ │ │ +	ldr	r0, [pc, #744]	@ (58b2bc <spr_noaccess@@Base+0x350ec>)
│ │ │ │  	add	r3, r1
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #2844	@ 0xb1c
│ │ │ │  	ldr.w	r0, [r0, #2844]	@ 0xb1c
│ │ │ │  	bl	4c6058 <tcg_gen_call1@@Base>
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4ca2e8 <gen_set_label@@Base>
│ │ │ │  	movs	r3, #4
│ │ │ │  	str	r3, [r5, #12]
│ │ │ │  	orr.w	r0, r4, #48	@ 0x30
│ │ │ │  	bl	4ca358 <tcg_gen_mb@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	tst.w	r4, #196608	@ 0x30000
│ │ │ │  	bne.w	58ca72 <spr_noaccess@@Base+0x368a2>
│ │ │ │  	and.w	r3, r3, #7
│ │ │ │  	cmp	r3, #1
│ │ │ │  	beq.w	58ca66 <spr_noaccess@@Base+0x36896>
│ │ │ │  	cmp	r3, #5
│ │ │ │ -	bne.n	58af8c <spr_noaccess@@Base+0x34dbc>
│ │ │ │ +	bne.n	58af88 <spr_noaccess@@Base+0x34db8>
│ │ │ │  	movs	r4, #13
│ │ │ │  	lsls	r6, r2, #26
│ │ │ │ -	bmi.n	58aff2 <spr_noaccess@@Base+0x34e22>
│ │ │ │ -	b.n	58af92 <spr_noaccess@@Base+0x34dc2>
│ │ │ │ +	bmi.n	58afee <spr_noaccess@@Base+0x34e1e>
│ │ │ │ +	b.n	58af8e <spr_noaccess@@Base+0x34dbe>
│ │ │ │  	and.w	r2, r0, #8192	@ 0x2000
│ │ │ │ -	ldr	r0, [pc, #672]	@ (58b2c4 <spr_noaccess@@Base+0x350f4>)
│ │ │ │ +	ldr	r0, [pc, #672]	@ (58b2c0 <spr_noaccess@@Base+0x350f0>)
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3900	@ 0xf3c
│ │ │ │  	ldr.w	r0, [r0, #3900]	@ 0xf3c
│ │ │ │  	bl	4c6058 <tcg_gen_call1@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r6, [pc, #656]	@ (58b2c8 <spr_noaccess@@Base+0x350f8>)
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r6, [pc, #656]	@ (58b2c4 <spr_noaccess@@Base+0x350f4>)
│ │ │ │  	movs	r3, #3
│ │ │ │ -	ldr	r4, [pc, #656]	@ (58b2cc <spr_noaccess@@Base+0x350fc>)
│ │ │ │ +	ldr	r4, [pc, #656]	@ (58b2c8 <spr_noaccess@@Base+0x350f8>)
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r6, pc
│ │ │ │  	add	r4, pc
│ │ │ │  	strd	r4, r6, [sp]
│ │ │ │  	ldrd	r1, r2, [sp, #40]	@ 0x28
│ │ │ │ -	bl	5612cc <spr_noaccess@@Base+0xb0fc>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	5612d8 <spr_noaccess@@Base+0xb108>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #628]	@ (58b2d0 <spr_noaccess@@Base+0x35100>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #628]	@ (58b2cc <spr_noaccess@@Base+0x350fc>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r4, #832	@ 0x340
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #596]	@ (58b2d4 <spr_noaccess@@Base+0x35104>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #596]	@ (58b2d0 <spr_noaccess@@Base+0x35100>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #576]	@ (58b2d8 <spr_noaccess@@Base+0x35108>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #576]	@ (58b2d4 <spr_noaccess@@Base+0x35104>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movw	r3, #897	@ 0x381
│ │ │ │  	cmp	r2, r3
│ │ │ │  	beq.w	58c924 <spr_noaccess@@Base+0x36754>
│ │ │ │  	movw	r3, #961	@ 0x3c1
│ │ │ │  	cmp	r2, r3
│ │ │ │  	beq.w	58c8b6 <spr_noaccess@@Base+0x366e6>
│ │ │ │  	movw	r3, #833	@ 0x341
│ │ │ │  	cmp	r2, r3
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #532]	@ (58b2dc <spr_noaccess@@Base+0x3510c>)
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #532]	@ (58b2d8 <spr_noaccess@@Base+0x35108>)
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r2, #2
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	str	r4, [sp, #40]	@ 0x28
│ │ │ │ -	bl	562ca0 <spr_noaccess@@Base+0xcad0>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	562cac <spr_noaccess@@Base+0xcadc>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	578dc8 <spr_noaccess@@Base+0x22bf8>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	578dd0 <spr_noaccess@@Base+0x22c00>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f7fc <spr_noaccess@@Base+0x962c>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #468]	@ (58b2e0 <spr_noaccess@@Base+0x35110>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #468]	@ (58b2dc <spr_noaccess@@Base+0x3510c>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	568bd4 <spr_noaccess@@Base+0x12a04>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	568be0 <spr_noaccess@@Base+0x12a10>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r3, [pc, #444]	@ (58b2e4 <spr_noaccess@@Base+0x35114>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r3, [pc, #444]	@ (58b2e0 <spr_noaccess@@Base+0x35110>)
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	bl	56e428 <spr_noaccess@@Base+0x18258>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	56e430 <spr_noaccess@@Base+0x18260>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r3, #1536	@ 0x600
│ │ │ │ -	beq.w	58cdea <spr_noaccess@@Base+0x36c1a>
│ │ │ │ +	beq.w	58cdec <spr_noaccess@@Base+0x36c1c>
│ │ │ │  	cmp.w	r3, #1600	@ 0x640
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ubfx	r3, r4, #17, #4
│ │ │ │  	cmp	r3, #15
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 58b15c <spr_noaccess@@Base+0x34f8c>)
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 58b158 <spr_noaccess@@Base+0x34f88>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │  	nop
│ │ │ │ -	adds	r7, r5, #1
│ │ │ │ +	adds	r5, r6, #1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r7, r1, #1
│ │ │ │ +	adds	r5, r2, #1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r1, r5, r7
│ │ │ │ +	subs	r5, r5, r7
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrb	r5, [r0, #26]
│ │ │ │ -	vtbx.8	d17, {d31-<overflow reg d34}, d9
│ │ │ │ +	ldrb	r1, [r2, #26]
│ │ │ │ +	vtbx.8	d17, {d31-<overflow reg d34}, d13
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r1, r5, r6
│ │ │ │ +	subs	r5, r5, r6
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r7, r1, r5
│ │ │ │ +	subs	r5, r2, r5
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrb	r5, [r0, #26]
│ │ │ │ -	vtbl.8	d17, {d15-d18}, d31
│ │ │ │ +	ldrb	r1, [r2, #26]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffff1b35
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r7, r1, r4
│ │ │ │ +	subs	r5, r2, r4
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r1, r5, r2
│ │ │ │ +	subs	r5, r5, r2
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrb	r5, [r0, #26]
│ │ │ │ -	vtbl.8	d17, {d31-<overflow reg d33}, d9
│ │ │ │ +	ldrb	r1, [r2, #26]
│ │ │ │ +	vtbl.8	d17, {d31-<overflow reg d33}, d13
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r1, r5, r1
│ │ │ │ +	subs	r5, r5, r1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r7, #233	@ 0xe9
│ │ │ │ +	movs	r7, #237	@ 0xed
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r7, #201	@ 0xc9
│ │ │ │ +	movs	r7, #205	@ 0xcd
│ │ │ │  	movs	r0, r0
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #320]	@ (58b2e8 <spr_noaccess@@Base+0x35118>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #320]	@ (58b2e4 <spr_noaccess@@Base+0x35114>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	lsls	r2, r4, #5
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	orrs	r3, r2
│ │ │ │  	strb.w	r1, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	lsls	r0, r4, #30
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │ -	bmi.w	58d156 <spr_noaccess@@Base+0x36f86>
│ │ │ │ -	ldr	r2, [pc, #272]	@ (58b2ec <spr_noaccess@@Base+0x3511c>)
│ │ │ │ +	bmi.w	58d15a <spr_noaccess@@Base+0x36f8a>
│ │ │ │ +	ldr	r2, [pc, #272]	@ (58b2e8 <spr_noaccess@@Base+0x35118>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	addw	r2, r2, #1340	@ 0x53c
│ │ │ │ -	bl	57ec24 <spr_noaccess@@Base+0x28a54>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	57ec2c <spr_noaccess@@Base+0x28a5c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	str	r2, [sp, #28]
│ │ │ │  	lsls	r2, r4, #21
│ │ │ │ -	bmi.w	58cee0 <spr_noaccess@@Base+0x36d10>
│ │ │ │ +	bmi.w	58cee4 <spr_noaccess@@Base+0x36d14>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #172]	@ (58b2bc <spr_noaccess@@Base+0x350ec>)
│ │ │ │ +	ldr	r3, [pc, #172]	@ (58b2b8 <spr_noaccess@@Base+0x350e8>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r5, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ @@ -1272026,104 +1272066,104 @@
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r8, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #19, #2
│ │ │ │  	ldr	r4, [r7, #0]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (58b290 <spr_noaccess@@Base+0x350c0>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (58b28c <spr_noaccess@@Base+0x350bc>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #156]	@ (58b2f0 <spr_noaccess@@Base+0x35120>)
│ │ │ │ +	ldr	r0, [pc, #156]	@ (58b2ec <spr_noaccess@@Base+0x3511c>)
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	add	r5, r3
│ │ │ │  	strd	r5, r1, [sp]
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r3, r4
│ │ │ │  	addw	r1, r0, #2196	@ 0x894
│ │ │ │  	ldr.w	r0, [r0, #2196]	@ 0x894
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	cmp	r6, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #124]	@ (58b2f4 <spr_noaccess@@Base+0x35124>)
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #124]	@ (58b2f0 <spr_noaccess@@Base+0x35120>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	nop
│ │ │ │ -	subs	r0, #174	@ 0xae
│ │ │ │ +	subs	r0, #178	@ 0xb2
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	adds	r6, #54	@ 0x36
│ │ │ │ +	adds	r6, #58	@ 0x3a
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	lsls	r7, r7, #13
│ │ │ │ -	vcvt.u32.f32	<illegal reg q8.5>, <illegal reg q6.5>, #3
│ │ │ │ -	vrsra.u32	d16, d27, #3
│ │ │ │ -	vneg.f<illegal width 64>	d17, d19
│ │ │ │ -	vneg.f<illegal width 64>	<illegal reg q8.5>, <illegal reg q11.5>
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffdcb12
│ │ │ │ +	lsls	r3, r0, #14
│ │ │ │ +	vqrdmlsh.s<illegal width 64>	<illegal reg q8.5>, <illegal reg q6.5>, d17[0]
│ │ │ │ +	vrsra.u32	d16, d31, #3
│ │ │ │ +	vneg.f<illegal width 64>	d17, d23
│ │ │ │ +	vneg.f<illegal width 64>	<illegal reg q8.5>, <illegal reg q13.5>
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffdcb16
│ │ │ │  	lsls	r2, r0, #1
│ │ │ │ -	b.n	58ba9e <spr_noaccess@@Base+0x358ce>
│ │ │ │ -	vsubw.u<illegal width 64>	q15, q14, d7
│ │ │ │ -	vcvt.u32.f32	<illegal reg q8.5>, <illegal reg q5.5>, #4
│ │ │ │ -	vcge.s<illegal width 64>	d28, d7, #0
│ │ │ │ +	b.n	58baa2 <spr_noaccess@@Base+0x358d2>
│ │ │ │ +	vsubw.u<illegal width 64>	q15, q14, d11
│ │ │ │ +	vcvt.u32.f32	<illegal reg q8.5>, <illegal reg q7.5>, #4
│ │ │ │ +	vcge.s<illegal width 64>	d28, d11, #0
│ │ │ │  	vrsra.u32	<illegal reg q9.5>, q12, #4
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strh	r6, [r7, #48]	@ 0x30
│ │ │ │ +	strh	r2, [r0, #50]	@ 0x32
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	strh	r6, [r6, #46]	@ 0x2e
│ │ │ │ +	strh	r2, [r7, #46]	@ 0x2e
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	subs	r7, #101	@ 0x65
│ │ │ │ -	vtbl.8	d22, {d13-d14}, d27
│ │ │ │ -	vabs.f<illegal width 64>	<illegal reg q8.5>, <illegal reg q12.5>
│ │ │ │ -	vtbx.8	d17, {d13}, d23
│ │ │ │ -	vneg.f<illegal width 64>	<illegal reg q8.5>, <illegal reg q14.5>
│ │ │ │ -	vdup.8	d16, d29[6]
│ │ │ │ -	vcvt.u16.f16	<illegal reg q8.5>, <illegal reg q10.5>, #3
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffdfd21
│ │ │ │ -	vshll.u32	<illegal reg q8.5>, d29, #28
│ │ │ │ -	vclt.f<illegal width 64>	q14, q7, #0
│ │ │ │ +	subs	r7, #105	@ 0x69
│ │ │ │ +	vqshrn.u64	d22, <illegal reg q13.5>, #3
│ │ │ │ +	vabs.f<illegal width 64>	<illegal reg q8.5>, <illegal reg q14.5>
│ │ │ │ +	vtbx.8	d17, {d13}, d27
│ │ │ │ +	vqshl.u64	<illegal reg q8.5>, <illegal reg q8.5>, #61	@ 0x3d
│ │ │ │ +	vcvt.f16.u16	d16, d17, #3
│ │ │ │ +	vcvt.u16.f16	<illegal reg q8.5>, <illegal reg q12.5>, #3
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffdfd25
│ │ │ │ +	vtbx.8	d17, {d12-d14}, d1
│ │ │ │ +	vqshlu.s32	q14, q1, #29
│ │ │ │  	lsls	r2, r0, #1
│ │ │ │ -	str	r4, [sp, #712]	@ 0x2c8
│ │ │ │ +	str	r4, [sp, #728]	@ 0x2d8
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	pop	{r3, r4, r6, r7, pc}
│ │ │ │ +	pop	{r2, r3, r4, r6, r7, pc}
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	str	r2, [sp, #28]
│ │ │ │  	lsls	r2, r4, #21
│ │ │ │  	bmi.w	58cb18 <spr_noaccess@@Base+0x36948>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #864]	@ (58b67c <spr_noaccess@@Base+0x354ac>)
│ │ │ │ +	ldr	r3, [pc, #868]	@ (58b67c <spr_noaccess@@Base+0x354ac>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #28]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #820]	@ (58b678 <spr_noaccess@@Base+0x354a8>)
│ │ │ │ +	ldr	r2, [pc, #824]	@ (58b678 <spr_noaccess@@Base+0x354a8>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [pc, #824]	@ (58b680 <spr_noaccess@@Base+0x354b0>)
│ │ │ │ +	ldr	r0, [pc, #828]	@ (58b680 <spr_noaccess@@Base+0x354b0>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r5, r3
│ │ │ │ @@ -1272131,371 +1272171,372 @@
│ │ │ │  	str	r5, [sp, #4]
│ │ │ │  	add	r3, r1
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	addw	r1, r0, #2724	@ 0xaa4
│ │ │ │  	ldr.w	r0, [r0, #2724]	@ 0xaa4
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	cmp	r6, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #784]	@ (58b684 <spr_noaccess@@Base+0x354b4>)
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #788]	@ (58b684 <spr_noaccess@@Base+0x354b4>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f7a0 <spr_noaccess@@Base+0x95d0>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #748]	@ (58b688 <spr_noaccess@@Base+0x354b8>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #752]	@ (58b688 <spr_noaccess@@Base+0x354b8>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	574950 <spr_noaccess@@Base+0x1e780>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	574958 <spr_noaccess@@Base+0x1e788>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r4, #1920	@ 0x780
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r2, #3
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	560fa0 <spr_noaccess@@Base+0xadd0>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	560fac <spr_noaccess@@Base+0xaddc>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #704]	@ (58b68c <spr_noaccess@@Base+0x354bc>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #708]	@ (58b68c <spr_noaccess@@Base+0x354bc>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r3, #1088	@ 0x440
│ │ │ │ -	beq.w	58d10e <spr_noaccess@@Base+0x36f3e>
│ │ │ │ +	beq.w	58d112 <spr_noaccess@@Base+0x36f42>
│ │ │ │  	movw	r2, #1089	@ 0x441
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ -	lsls	r4, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	lsls	r2, r3, #12
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	56ed48 <spr_noaccess@@Base+0x18b78>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	56ed50 <spr_noaccess@@Base+0x18b80>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r3, [pc, #624]	@ (58b690 <spr_noaccess@@Base+0x354c0>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r3, [pc, #628]	@ (58b690 <spr_noaccess@@Base+0x354c0>)
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	bl	56e428 <spr_noaccess@@Base+0x18258>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	56e430 <spr_noaccess@@Base+0x18260>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f7fc <spr_noaccess@@Base+0x962c>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #592]	@ (58b694 <spr_noaccess@@Base+0x354c4>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #596]	@ (58b694 <spr_noaccess@@Base+0x354c4>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	568bd4 <spr_noaccess@@Base+0x12a04>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	568be0 <spr_noaccess@@Base+0x12a10>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f7fc <spr_noaccess@@Base+0x962c>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #560]	@ (58b698 <spr_noaccess@@Base+0x354c8>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #564]	@ (58b698 <spr_noaccess@@Base+0x354c8>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	568bd4 <spr_noaccess@@Base+0x12a04>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	568be0 <spr_noaccess@@Base+0x12a10>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	and.w	r2, r0, #8192	@ 0x2000
│ │ │ │ -	ldr	r0, [pc, #544]	@ (58b69c <spr_noaccess@@Base+0x354cc>)
│ │ │ │ +	ldr	r0, [pc, #548]	@ (58b69c <spr_noaccess@@Base+0x354cc>)
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	sub.w	r1, r0, #180	@ 0xb4
│ │ │ │  	ldr.w	r0, [r0, #-180]
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ubfx	r0, r4, #16, #5
│ │ │ │  	cmp	r0, #3
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r6, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589d94 <spr_noaccess@@Base+0x33bc4>
│ │ │ │ +	beq.w	589d90 <spr_noaccess@@Base+0x33bc0>
│ │ │ │  	ubfx	r4, r4, #23, #3
│ │ │ │ -	vldr	d7, [pc, #444]	@ 58b670 <spr_noaccess@@Base+0x354a0>
│ │ │ │ +	vldr	d7, [pc, #448]	@ 58b670 <spr_noaccess@@Base+0x354a0>
│ │ │ │  	movs	r3, #64	@ 0x40
│ │ │ │  	lsls	r4, r4, #6
│ │ │ │  	mov	r2, r3
│ │ │ │  	add.w	r1, r4, #41472	@ 0xa200
│ │ │ │  	vstr	d7, [sp]
│ │ │ │  	adds	r1, #160	@ 0xa0
│ │ │ │  	bl	4df984 <tcg_gen_gvec_dup_imm@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r0, r6
│ │ │ │  	mov	r1, r4
│ │ │ │  	bl	55f774 <spr_noaccess@@Base+0x95a4>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58cb0a <spr_noaccess@@Base+0x3693a>
│ │ │ │ -	ldr	r2, [pc, #436]	@ (58b6a0 <spr_noaccess@@Base+0x354d0>)
│ │ │ │ +	ldr	r2, [pc, #440]	@ (58b6a0 <spr_noaccess@@Base+0x354d0>)
│ │ │ │  	movs	r3, #1
│ │ │ │  	ldr	r4, [sp, #48]	@ 0x30
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	strd	r3, r3, [sp]
│ │ │ │  	ldrd	r3, r1, [sp, #40]	@ 0x28
│ │ │ │  	ldr.w	r2, [r2, r4, lsl #2]
│ │ │ │ -	bl	577574 <spr_noaccess@@Base+0x213a4>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57757c <spr_noaccess@@Base+0x213ac>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f774 <spr_noaccess@@Base+0x95a4>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	movs	r1, #0
│ │ │ │  	lsls	r4, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58cbb6 <spr_noaccess@@Base+0x369e6>
│ │ │ │ -	ldr	r2, [pc, #380]	@ (58b6a4 <spr_noaccess@@Base+0x354d4>)
│ │ │ │ +	ldr	r2, [pc, #384]	@ (58b6a4 <spr_noaccess@@Base+0x354d4>)
│ │ │ │  	movs	r3, #1
│ │ │ │  	ldr	r4, [sp, #48]	@ 0x30
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	strd	r1, r3, [sp]
│ │ │ │  	ldrd	r3, r1, [sp, #40]	@ 0x28
│ │ │ │  	ldr.w	r2, [r2, r4, lsl #2]
│ │ │ │ -	bl	577574 <spr_noaccess@@Base+0x213a4>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	57757c <spr_noaccess@@Base+0x213ac>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f7a0 <spr_noaccess@@Base+0x95d0>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #336]	@ (58b6a8 <spr_noaccess@@Base+0x354d8>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #340]	@ (58b6a8 <spr_noaccess@@Base+0x354d8>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	574950 <spr_noaccess@@Base+0x1e780>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	574958 <spr_noaccess@@Base+0x1e788>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #316]	@ (58b6ac <spr_noaccess@@Base+0x354dc>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #320]	@ (58b6ac <spr_noaccess@@Base+0x354dc>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r3, #768	@ 0x300
│ │ │ │ -	beq.w	58d022 <spr_noaccess@@Base+0x36e52>
│ │ │ │ +	beq.w	58d026 <spr_noaccess@@Base+0x36e56>
│ │ │ │  	cmp.w	r3, #832	@ 0x340
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r7, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #276]	@ (58b6b0 <spr_noaccess@@Base+0x354e0>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #280]	@ (58b6b0 <spr_noaccess@@Base+0x354e0>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	563ff4 <spr_noaccess@@Base+0xde24>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	564000 <spr_noaccess@@Base+0xde30>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movw	r2, #961	@ 0x3c1
│ │ │ │  	cmp	r3, r2
│ │ │ │  	beq.w	58bb90 <spr_noaccess@@Base+0x359c0>
│ │ │ │  	bhi.w	58bb6c <spr_noaccess@@Base+0x3599c>
│ │ │ │  	movw	r2, #897	@ 0x381
│ │ │ │  	cmp	r3, r2
│ │ │ │  	beq.w	58bb10 <spr_noaccess@@Base+0x35940>
│ │ │ │  	cmp.w	r3, #960	@ 0x3c0
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r3, [pc, #224]	@ (58b6b4 <spr_noaccess@@Base+0x354e4>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r3, [pc, #228]	@ (58b6b4 <spr_noaccess@@Base+0x354e4>)
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │ -	bl	569de8 <spr_noaccess@@Base+0x13c18>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	569df4 <spr_noaccess@@Base+0x13c24>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp	r2, #193	@ 0xc1
│ │ │ │  	beq.w	58eaba <spr_noaccess@@Base+0x388ea>
│ │ │ │  	bhi.w	58ea7c <spr_noaccess@@Base+0x388ac>
│ │ │ │  	cmp	r2, #129	@ 0x81
│ │ │ │  	beq.w	58eac8 <spr_noaccess@@Base+0x388f8>
│ │ │ │  	cmp	r2, #192	@ 0xc0
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r2, [r5, #144]	@ 0x90
│ │ │ │ -	lsls	r0, r2, #17
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r7, r2, #17
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ +	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r2, r1, #4
│ │ │ │ -	movs	r0, #3
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ -	lsls	r1, r4, #4
│ │ │ │ +	movs	r0, #3
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4e1180 <tcg_gen_gvec_rotlv@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r0, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r0, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r0, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	beq.w	58ce64 <spr_noaccess@@Base+0x36c94>
│ │ │ │ -	ldr	r4, [pc, #112]	@ (58b6b8 <spr_noaccess@@Base+0x354e8>)
│ │ │ │ +	beq.w	58ce68 <spr_noaccess@@Base+0x36c98>
│ │ │ │ +	ldr	r4, [pc, #116]	@ (58b6b8 <spr_noaccess@@Base+0x354e8>)
│ │ │ │  	mov	r0, r2
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	5638e0 <spr_noaccess@@Base+0xd710>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5638ec <spr_noaccess@@Base+0xd71c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #88]	@ (58b6bc <spr_noaccess@@Base+0x354ec>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #92]	@ (58b6bc <spr_noaccess@@Base+0x354ec>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	nop.w
│ │ │ │  	...
│ │ │ │ -	adds	r5, #52	@ 0x34
│ │ │ │ +	adds	r5, #56	@ 0x38
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r3, [sp, #776]	@ 0x308
│ │ │ │ +	str	r3, [sp, #792]	@ 0x318
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	pop	{r2, r3, r4, r6, r7}
│ │ │ │ +	pop	{r5, r6, r7}
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	svc	127	@ 0x7f
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffc199b
│ │ │ │ -	vdup.8	d31, d31[6]
│ │ │ │ -	vdup.32	<illegal reg q8.5>, d29[1]
│ │ │ │ -	vtbx.8	d17, {d29-<overflow reg d32}, d31
│ │ │ │ -	vrshr.u64	d25, d4, #3
│ │ │ │ +	svc	131	@ 0x83
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffc199f
│ │ │ │ +	vcvt.f16.u16	d31, d19, #3
│ │ │ │ +	vcvt.f16.u16	<illegal reg q8.5>, <illegal reg q8.5>, #4
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd1bf3
│ │ │ │ +	vrshr.u64	d25, d8, #3
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	cbnz	r0, 58b6fc <spr_noaccess@@Base+0x3552c>
│ │ │ │ +	cbnz	r4, 58b6fc <spr_noaccess@@Base+0x3552c>
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	cbnz	r4, 58b6f0 <spr_noaccess@@Base+0x35520>
│ │ │ │ +	cbnz	r0, 58b6f2 <spr_noaccess@@Base+0x35522>
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	ble.n	58b79a <spr_noaccess@@Base+0x355ca>
│ │ │ │ -	vrsra.u64	<illegal reg q8.5>, <illegal reg q2.5>, #4
│ │ │ │ -	vrshr.u64	d27, d7, #3
│ │ │ │ +	ble.n	58b7a2 <spr_noaccess@@Base+0x355d2>
│ │ │ │ +	vrsra.u64	<illegal reg q8.5>, <illegal reg q4.5>, #4
│ │ │ │ +	vrshr.u64	d27, d11, #3
│ │ │ │  			@ <UNDEFINED> instruction: 0xfffc2f04
│ │ │ │  	movs	r0, r0
│ │ │ │ -	vld4.32	{d15[],d17[],d19[],d21[]}, [r3 :128], ip
│ │ │ │ -	asrs	r3, r0, #1
│ │ │ │ +	vld4.32	{d15[],d17[],d19[],d21[]}, [r7 :128], ip
│ │ │ │ +	asrs	r7, r0, #1
│ │ │ │  			@ <UNDEFINED> instruction: 0xfffdf8d5
│ │ │ │  	adds	r0, #144	@ 0x90
│ │ │ │  	lsls	r4, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r2, [pc, #1120]	@ 58bb2c <spr_noaccess@@Base+0x3595c>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp	r3, #65	@ 0x41
│ │ │ │  	beq.w	58e856 <spr_noaccess@@Base+0x38686>
│ │ │ │  	cmp	r3, #128	@ 0x80
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r7, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r3, #2
│ │ │ │  	movs	r2, #8
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	56325c <spr_noaccess@@Base+0xd08c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	563268 <spr_noaccess@@Base+0xd098>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movw	r2, #321	@ 0x141
│ │ │ │  	cmp	r3, r2
│ │ │ │  	beq.w	58bacc <spr_noaccess@@Base+0x358fc>
│ │ │ │  	cmp.w	r3, #322	@ 0x142
│ │ │ │  	bcs.w	58bab4 <spr_noaccess@@Base+0x358e4>
│ │ │ │  	cmp	r3, #193	@ 0xc1
│ │ │ │  	beq.w	58ba9a <spr_noaccess@@Base+0x358ca>
│ │ │ │  	movw	r2, #257	@ 0x101
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	5631b4 <spr_noaccess@@Base+0xcfe4>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	5631c0 <spr_noaccess@@Base+0xcff0>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ubfx	r3, r4, #16, #4
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	strd	r2, r3, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │ -	ubfx	r2, r4, #16, #4
│ │ │ │ -	strd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │  	lsls	r4, r4, #21
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r3, [pc, #988]	@ (58bb30 <spr_noaccess@@Base+0x35960>)
│ │ │ │  	movs	r2, #8
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	bl	571914 <spr_noaccess@@Base+0x1b744>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ubfx	r2, r4, #16, #4
│ │ │ │ +	bl	57191c <spr_noaccess@@Base+0x1b74c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r3, r4, #16, #4
│ │ │ │ +	strd	r2, r3, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │ -	strd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │  	lsls	r2, r4, #21
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r3, [pc, #952]	@ (58bb34 <spr_noaccess@@Base+0x35964>)
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	bl	571914 <spr_noaccess@@Base+0x1b744>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	57191c <spr_noaccess@@Base+0x1b74c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	and.w	r3, r4, #1536	@ 0x600
│ │ │ │  	cmp.w	r3, #1024	@ 0x400
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [pc, #900]	@ (58bb38 <spr_noaccess@@Base+0x35968>)
│ │ │ │  	ubfx	r2, r4, #12, #4
│ │ │ │  	mov	r5, r0
│ │ │ │  	lsls	r2, r2, #5
│ │ │ │  	ldr	r6, [r7, r3]
│ │ │ │  	add.w	r2, r2, #41472	@ 0xa200
│ │ │ │ @@ -1272522,69 +1272563,69 @@
│ │ │ │  	str	r5, [sp, #4]
│ │ │ │  	adds	r3, r2, r6
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r2, r4
│ │ │ │  	sub.w	r1, r0, #156	@ 0x9c
│ │ │ │  	ldr.w	r0, [r0, #-156]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #25
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r3, [pc, #808]	@ (58bb44 <spr_noaccess@@Base+0x35974>)
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	bl	56e428 <spr_noaccess@@Base+0x18258>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	56e430 <spr_noaccess@@Base+0x18260>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r3, #512	@ 0x200
│ │ │ │  	beq.w	58e9e0 <spr_noaccess@@Base+0x38810>
│ │ │ │  	cmp.w	r3, #576	@ 0x240
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r0, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r2, [pc, #768]	@ (58bb48 <spr_noaccess@@Base+0x35978>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	563ff4 <spr_noaccess@@Base+0xde24>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	movw	r0, #513	@ 0x201
│ │ │ │ -	cmp	r2, r0
│ │ │ │ +	bl	564000 <spr_noaccess@@Base+0xde30>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	movw	r1, #513	@ 0x201
│ │ │ │ +	cmp	r2, r1
│ │ │ │  	beq.w	58bc5e <spr_noaccess@@Base+0x35a8e>
│ │ │ │  	cmp.w	r2, #576	@ 0x240
│ │ │ │  	beq.w	58bc28 <spr_noaccess@@Base+0x35a58>
│ │ │ │  	cmp.w	r2, #512	@ 0x200
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r2, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r2, r2, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r6, r2, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ +	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r2, r1, #4
│ │ │ │ -	movs	r0, #0
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ -	lsls	r1, r4, #4
│ │ │ │ +	movs	r0, #0
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4e10b8 <tcg_gen_gvec_shrv@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r3, #704	@ 0x2c0
│ │ │ │  	beq.w	58ead6 <spr_noaccess@@Base+0x38906>
│ │ │ │  	cmp.w	r3, #768	@ 0x300
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r6, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r1, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58da68 <spr_noaccess@@Base+0x37898>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │ @@ -1272593,90 +1272634,90 @@
│ │ │ │  	movs	r4, #16
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #0
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4e0144 <tcg_gen_gvec_smin@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r2, [pc, #584]	@ (58bb4c <spr_noaccess@@Base+0x3597c>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f7fc <spr_noaccess@@Base+0x962c>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r2, [pc, #556]	@ (58bb50 <spr_noaccess@@Base+0x35980>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	568bd4 <spr_noaccess@@Base+0x12a04>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	568be0 <spr_noaccess@@Base+0x12a10>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	55f7fc <spr_noaccess@@Base+0x962c>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #30
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r2, [pc, #524]	@ (58bb54 <spr_noaccess@@Base+0x35984>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	568bd4 <spr_noaccess@@Base+0x12a04>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	568be0 <spr_noaccess@@Base+0x12a10>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r2, [pc, #504]	@ (58bb58 <spr_noaccess@@Base+0x35988>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	5643ac <spr_noaccess@@Base+0xe1dc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	ubfx	r2, r4, #16, #4
│ │ │ │ +	bl	5643b8 <spr_noaccess@@Base+0xe1e8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ubfx	r3, r4, #16, #4
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │  	lsls	r7, r4, #21
│ │ │ │ -	strd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	strd	r2, r3, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r3, [pc, #468]	@ (58bb5c <spr_noaccess@@Base+0x3598c>)
│ │ │ │  	movs	r2, #4
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	bl	571914 <spr_noaccess@@Base+0x1b744>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	57191c <spr_noaccess@@Base+0x1b74c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r6, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cbz	r3, 58ba0c <spr_noaccess@@Base+0x3583c>
│ │ │ │ -	addw	r3, r1, #2634	@ 0xa4a
│ │ │ │ +	addw	r3, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │ +	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ -	lsls	r1, r4, #4
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #3
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4dfecc <tcg_gen_gvec_mul@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r3, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r6, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58da68 <spr_noaccess@@Base+0x37898>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │ @@ -1272685,25 +1272726,25 @@
│ │ │ │  	movs	r4, #16
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #2
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4e01a8 <tcg_gen_gvec_umin@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [pc, #264]	@ (58bb38 <spr_noaccess@@Base+0x35968>)
│ │ │ │  	addw	r2, r6, #2602	@ 0xa2a
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r6, [r7, r3]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │ @@ -1272728,68 +1272769,68 @@
│ │ │ │  	str	r5, [sp, #4]
│ │ │ │  	add	r3, r1
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	add.w	r1, r0, #876	@ 0x36c
│ │ │ │  	ldr.w	r0, [r0, #876]	@ 0x36c
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	cmp.w	r9, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r3, [pc, #220]	@ (58bb64 <spr_noaccess@@Base+0x35994>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #17
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r3, #3
│ │ │ │  	movs	r2, #8
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	56325c <spr_noaccess@@Base+0xd08c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	563268 <spr_noaccess@@Base+0xd098>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movw	r2, #385	@ 0x181
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	5631b4 <spr_noaccess@@Base+0xcfe4>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	5631c0 <spr_noaccess@@Base+0xcff0>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	5631b4 <spr_noaccess@@Base+0xcfe4>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	5631c0 <spr_noaccess@@Base+0xcff0>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r2, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r6, r2, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r2, r2, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ +	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r2, r1, #4
│ │ │ │ -	movs	r0, #2
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ -	lsls	r1, r4, #4
│ │ │ │ +	movs	r0, #2
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4e1180 <tcg_gen_gvec_rotlv@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r3, [pc, #84]	@ (58bb68 <spr_noaccess@@Base+0x35998>)
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	bl	564534 <spr_noaccess@@Base+0xe364>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	564540 <spr_noaccess@@Base+0xe370>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	nop
│ │ │ │  	adds	r0, #148	@ 0x94
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	cmp	r6, #34	@ 0x22
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	asrs	r7, r6, #15
│ │ │ │  	vclt.f<illegal width 64>	q8, <illegal reg q8.5>, #0
│ │ │ │ @@ -1272810,34 +1272851,34 @@
│ │ │ │  			@ <UNDEFINED> instruction: 0xfffd8cb0
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	push	{r3, r6, r7, lr}
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │  	movs	r5, #213	@ 0xd5
│ │ │ │  	vsli.64	d31, d19, #61	@ 0x3d
│ │ │ │  	ldr	r0, [r3, #120]	@ 0x78
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #17
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r2, [pc, #1532]	@ 58c17c <spr_noaccess@@Base+0x35fac>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	563ff4 <spr_noaccess@@Base+0xde24>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	564000 <spr_noaccess@@Base+0xde30>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [pc, #1516]	@ 58c180 <spr_noaccess@@Base+0x35fb0>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	bl	564534 <spr_noaccess@@Base+0xe364>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	564540 <spr_noaccess@@Base+0xe370>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r2, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r7, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58da68 <spr_noaccess@@Base+0x37898>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │ @@ -1272846,18 +1272887,18 @@
│ │ │ │  	movs	r4, #16
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #1
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4e01a8 <tcg_gen_gvec_umin@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r1, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r3, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58da68 <spr_noaccess@@Base+0x37898>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │ @@ -1272866,112 +1272907,112 @@
│ │ │ │  	movs	r4, #16
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #0
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4e01a8 <tcg_gen_gvec_umin@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r2, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r7, r2, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r2, r2, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ +	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r2, r1, #4
│ │ │ │ -	movs	r0, #1
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ -	lsls	r1, r4, #4
│ │ │ │ +	movs	r0, #1
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4e10b8 <tcg_gen_gvec_shrv@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ -	lsls	r3, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r1, r3, #11
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r3, #0
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	56e200 <spr_noaccess@@Base+0x18030>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	56e208 <spr_noaccess@@Base+0x18038>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r2, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r6, r2, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r7, r2, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ +	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r2, r1, #4
│ │ │ │ -	movs	r0, #2
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ -	lsls	r1, r4, #4
│ │ │ │ +	movs	r0, #2
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4e10b8 <tcg_gen_gvec_shrv@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ -	lsls	r7, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r1, r3, #11
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r2, r3
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	56e200 <spr_noaccess@@Base+0x18030>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	56e208 <spr_noaccess@@Base+0x18038>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	bl	57b7fc <spr_noaccess@@Base+0x2562c>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	bl	57b804 <spr_noaccess@@Base+0x25634>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.w	58723e <spr_noaccess@@Base+0x3106e>
│ │ │ │ +	bne.w	587236 <spr_noaccess@@Base+0x31066>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.w	5872ba <spr_noaccess@@Base+0x310ea>
│ │ │ │ +	b.w	5872b2 <spr_noaccess@@Base+0x310e2>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.w	587312 <spr_noaccess@@Base+0x31142>
│ │ │ │ +	bne.w	58730a <spr_noaccess@@Base+0x3113a>
│ │ │ │  	b.n	58bcf6 <spr_noaccess@@Base+0x35b26>
│ │ │ │  	ldr.w	r2, [pc, #1128]	@ 58c184 <spr_noaccess@@Base+0x35fb4>
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r2, #4
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	str	r4, [sp, #40]	@ 0x28
│ │ │ │ -	bl	562d28 <spr_noaccess@@Base+0xcb58>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	562d34 <spr_noaccess@@Base+0xcb64>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ -	lsls	r2, r3, #17
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r7, r3, #17
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58da68 <spr_noaccess@@Base+0x37898>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │ @@ -1272980,18 +1273021,18 @@
│ │ │ │  	movs	r4, #16
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #3
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4e0270 <tcg_gen_gvec_umax@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r1, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r3, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58da68 <spr_noaccess@@Base+0x37898>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │ @@ -1273000,18 +1273041,18 @@
│ │ │ │  	movs	r4, #16
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #2
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4e0270 <tcg_gen_gvec_umax@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r0, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r2, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58da68 <spr_noaccess@@Base+0x37898>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │ @@ -1273020,46 +1273061,46 @@
│ │ │ │  	movs	r4, #16
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #1
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4e0270 <tcg_gen_gvec_umax@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r1, #0
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.w	5875a8 <spr_noaccess@@Base+0x313d8>
│ │ │ │ +	b.w	5875a0 <spr_noaccess@@Base+0x313d0>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	movs	r4, #0
│ │ │ │  	lsls	r0, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r3, [pc, #840]	@ (58c188 <spr_noaccess@@Base+0x35fb8>)
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	56138c <spr_noaccess@@Base+0xb1bc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	561398 <spr_noaccess@@Base+0xb1c8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │ -	bl	55f930 <spr_noaccess@@Base+0x9760>
│ │ │ │ +	bl	55f938 <spr_noaccess@@Base+0x9768>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.n	58bf06 <spr_noaccess@@Base+0x35d36>
│ │ │ │  	ldr	r5, [sp, #40]	@ 0x28
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [pc, #792]	@ (58c18c <spr_noaccess@@Base+0x35fbc>)
│ │ │ │  	mov	r4, r0
│ │ │ │ @@ -1273089,52 +1273130,52 @@
│ │ │ │  	add	r4, r3
│ │ │ │  	add	r1, pc
│ │ │ │  	strd	r4, r5, [sp]
│ │ │ │  	add	r3, r0
│ │ │ │  	add.w	r1, r1, #360	@ 0x168
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │ -	bl	55f930 <spr_noaccess@@Base+0x9760>
│ │ │ │ +	bl	55f938 <spr_noaccess@@Base+0x9768>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cbz	r3, 58bf14 <spr_noaccess@@Base+0x35d44>
│ │ │ │  	ldrd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │  	movs	r1, #16
│ │ │ │  	movs	r4, #16
│ │ │ │  	movs	r5, #0
│ │ │ │  	addw	r3, r3, #2602	@ 0xa2a
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	strd	r1, r1, [sp, #8]
│ │ │ │  	movs	r0, #2
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r3, #4
│ │ │ │  	strd	r4, r5, [sp]
│ │ │ │  	bl	4e0b98 <tcg_gen_gvec_shli@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │ -	bl	55f930 <spr_noaccess@@Base+0x9760>
│ │ │ │ +	bl	55f938 <spr_noaccess@@Base+0x9768>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.n	58bfb0 <spr_noaccess@@Base+0x35de0>
│ │ │ │  	ldr	r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [pc, #584]	@ (58c18c <spr_noaccess@@Base+0x35fbc>)
│ │ │ │  	mov	r6, r0
│ │ │ │ @@ -1273160,88 +1273201,88 @@
│ │ │ │  	add	r4, r3
│ │ │ │  	add	r3, r6
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #228	@ 0xe4
│ │ │ │  	ldr.w	r0, [r0, #228]	@ 0xe4
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c6084 <tcg_gen_call2@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	lsls	r3, r4, #4
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	ubfx	r4, r4, #23, #3
│ │ │ │  	orrs	r3, r2
│ │ │ │  	strd	r4, r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	56d784 <spr_noaccess@@Base+0x175b4>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	56d78c <spr_noaccess@@Base+0x175bc>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r2, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r6, r2, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │  	ldr	r5, [pc, #452]	@ (58c198 <spr_noaccess@@Base+0x35fc8>)
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │ +	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │  	add	r5, pc
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	addw	r5, r5, #1172	@ 0x494
│ │ │ │ -	lsls	r0, r4, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │  	movs	r3, #16
│ │ │ │  	movs	r4, #1
│ │ │ │  	str	r5, [sp, #16]
│ │ │ │ -	lsls	r1, r1, #4
│ │ │ │ +	lsls	r0, r0, #4
│ │ │ │  	movs	r5, #0
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	strd	r4, r5, [sp, #8]
│ │ │ │  	bl	4deb90 <tcg_gen_gvec_3i@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r2, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r2, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │  	ldr	r5, [pc, #388]	@ (58c19c <spr_noaccess@@Base+0x35fcc>)
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │ +	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │  	add	r5, pc
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	addw	r5, r5, #1148	@ 0x47c
│ │ │ │ -	lsls	r0, r4, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │  	movs	r3, #16
│ │ │ │  	movs	r4, #0
│ │ │ │  	str	r5, [sp, #16]
│ │ │ │ -	lsls	r1, r1, #4
│ │ │ │ +	lsls	r0, r0, #4
│ │ │ │  	movs	r5, #0
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	strd	r4, r5, [sp, #8]
│ │ │ │  	bl	4deb90 <tcg_gen_gvec_3i@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.w	586d98 <spr_noaccess@@Base+0x30bc8>
│ │ │ │ +	b.w	586d92 <spr_noaccess@@Base+0x30bc2>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	5792e8 <spr_noaccess@@Base+0x23118>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5792f0 <spr_noaccess@@Base+0x23120>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [pc, #280]	@ (58c18c <spr_noaccess@@Base+0x35fbc>)
│ │ │ │  	addw	r2, r6, #2602	@ 0xa2a
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r6, [fp, r3]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │ @@ -1273267,32 +1273308,32 @@
│ │ │ │  	add	r3, r1
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	add.w	r1, r0, #1536	@ 0x600
│ │ │ │  	ldr.w	r0, [r0, #1536]	@ 0x600
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r3, [pc, #216]	@ (58c1a4 <spr_noaccess@@Base+0x35fd4>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [pc, #136]	@ (58c18c <spr_noaccess@@Base+0x35fbc>)
│ │ │ │  	addw	r2, r6, #2602	@ 0xa2a
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r6, [r7, r3]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │ @@ -1273317,22 +1273358,22 @@
│ │ │ │  	str	r5, [sp, #4]
│ │ │ │  	add	r3, r1
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	addw	r1, r0, #1140	@ 0x474
│ │ │ │  	ldr.w	r0, [r0, #1140]	@ 0x474
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	cmp.w	r9, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r3, [pc, #84]	@ (58c1ac <spr_noaccess@@Base+0x35fdc>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp	r1, #218	@ 0xda
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	cmp	r1, #14
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	movs	r7, #222	@ 0xde
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	movs	r7, #80	@ 0x50
│ │ │ │ @@ -1273356,18 +1273397,18 @@
│ │ │ │  	add	r7, sp, #528	@ 0x210
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │  	strh	r6, [r3, #46]	@ 0x2e
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	add	r6, sp, #984	@ 0x3d8
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [pc, #872]	@ (58c530 <spr_noaccess@@Base+0x36360>)
│ │ │ │  	addw	r2, r6, #2602	@ 0xa2a
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r5, [fp, r3]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1273400,70 +1273441,70 @@
│ │ │ │  	strd	r1, r6, [sp]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	add.w	r1, r0, #1008	@ 0x3f0
│ │ │ │  	ldr.w	r0, [r0, #1008]	@ 0x3f0
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	cmp.w	r9, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r3, [pc, #768]	@ (58c538 <spr_noaccess@@Base+0x36368>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	lsls	r2, r4, #5
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r3, r2
│ │ │ │  	cmp	r3, #31
│ │ │ │  	bhi.n	58c2b6 <spr_noaccess@@Base+0x360e6>
│ │ │ │  	ldrb.w	r2, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.w	58896e <spr_noaccess@@Base+0x3279e>
│ │ │ │ +	beq.w	58896a <spr_noaccess@@Base+0x3279a>
│ │ │ │  	addw	r1, r3, #2602	@ 0xa2a
│ │ │ │  	movs	r3, #16
│ │ │ │  	movs	r0, #0
│ │ │ │  	ubfx	r4, r4, #11, #8
│ │ │ │  	mov	r2, r3
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	strd	r4, r0, [sp]
│ │ │ │  	bl	4df984 <tcg_gen_gvec_dup_imm@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r6
│ │ │ │ -	bl	55f8f8 <spr_noaccess@@Base+0x9728>
│ │ │ │ +	bl	55f900 <spr_noaccess@@Base+0x9730>
│ │ │ │  	ldr	r2, [pc, #660]	@ (58c53c <spr_noaccess@@Base+0x3636c>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	572644 <spr_noaccess@@Base+0x1c474>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	57264c <spr_noaccess@@Base+0x1c47c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	bne.n	58c282 <spr_noaccess@@Base+0x360b2>
│ │ │ │ -	b.w	588060 <spr_noaccess@@Base+0x31e90>
│ │ │ │ +	b.w	58805c <spr_noaccess@@Base+0x31e8c>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	578dc8 <spr_noaccess@@Base+0x22bf8>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	578dd0 <spr_noaccess@@Base+0x22c00>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r7, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r1, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58da68 <spr_noaccess@@Base+0x37898>
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	ubfx	r0, r4, #21, #5
│ │ │ │  	ldr	r4, [pc, #592]	@ (58c540 <spr_noaccess@@Base+0x36370>)
│ │ │ │ @@ -1273474,18 +1273515,18 @@
│ │ │ │  	movs	r3, #16
│ │ │ │  	add.w	r4, r4, #1120	@ 0x460
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	strd	r3, r4, [sp]
│ │ │ │  	bl	4deb40 <tcg_gen_gvec_3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r3, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r0, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58da68 <spr_noaccess@@Base+0x37898>
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	ubfx	r0, r4, #21, #5
│ │ │ │  	ldr	r4, [pc, #524]	@ (58c544 <spr_noaccess@@Base+0x36374>)
│ │ │ │ @@ -1273496,18 +1273537,18 @@
│ │ │ │  	movs	r3, #16
│ │ │ │  	addw	r4, r4, #1092	@ 0x444
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	strd	r3, r4, [sp]
│ │ │ │  	bl	4deb40 <tcg_gen_gvec_3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r2, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r6, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58da68 <spr_noaccess@@Base+0x37898>
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	ubfx	r0, r4, #21, #5
│ │ │ │  	ldr	r4, [pc, #456]	@ (58c548 <spr_noaccess@@Base+0x36378>)
│ │ │ │ @@ -1273518,26 +1273559,26 @@
│ │ │ │  	movs	r3, #16
│ │ │ │  	add.w	r4, r4, #1064	@ 0x428
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	strd	r3, r4, [sp]
│ │ │ │  	bl	4deb40 <tcg_gen_gvec_3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r2, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r0, r2, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r2, #8
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	56325c <spr_noaccess@@Base+0xd08c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	563268 <spr_noaccess@@Base+0xd098>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r3, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r6, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58da68 <spr_noaccess@@Base+0x37898>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │ @@ -1273546,21 +1273587,21 @@
│ │ │ │  	movs	r4, #16
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #0
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4e020c <tcg_gen_gvec_smax@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r2, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r6, r2, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [pc, #276]	@ (58c530 <spr_noaccess@@Base+0x36360>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	ldr	r7, [r7, r2]
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │ @@ -1273589,28 +1273630,28 @@
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	addw	r1, r0, #3132	@ 0xc3c
│ │ │ │  	ldr.w	r0, [r0, #3132]	@ 0xc3c
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	lsls	r0, r4, #31
│ │ │ │ -	bpl.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bpl.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r3, [pc, #212]	@ (58c550 <spr_noaccess@@Base+0x36380>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r3, [r5, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58c5fe <spr_noaccess@@Base+0x3642e>
│ │ │ │  	ldr	r1, [pc, #132]	@ (58c530 <spr_noaccess@@Base+0x36360>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [pc, #124]	@ (58c52c <spr_noaccess@@Base+0x3635c>)
│ │ │ │  	add	r3, pc
│ │ │ │ @@ -1273649,15 +1273690,15 @@
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	add.w	r2, r4, #41472	@ 0xa200
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r6, #116	@ 0x74
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	movs	r4, #44	@ 0x2c
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	movs	r3, #204	@ 0xcc
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │ @@ -1273732,21 +1273773,21 @@
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	movs	r1, #1
│ │ │ │  	movs	r2, #3
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r7, r1, [sp]
│ │ │ │ -	bl	5618a4 <spr_noaccess@@Base+0xb6d4>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5618b0 <spr_noaccess@@Base+0xb6e0>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.n	58c5fe <spr_noaccess@@Base+0x3642e>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r3, [pc, #732]	@ (58c8f8 <spr_noaccess@@Base+0x36728>)
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	mov	r6, r0
│ │ │ │ @@ -1273802,16 +1273843,16 @@
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	movs	r1, #1
│ │ │ │  	movs	r2, #3
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r0, r4
│ │ │ │  	strd	r6, r1, [sp]
│ │ │ │ -	bl	5618a4 <spr_noaccess@@Base+0xb6d4>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5618b0 <spr_noaccess@@Base+0xb6e0>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.n	58c5fe <spr_noaccess@@Base+0x3642e>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ubfx	r3, r4, #11, #3
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r7, r0
│ │ │ │ @@ -1273859,16 +1273900,16 @@
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	mov.w	r1, #256	@ 0x100
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #7
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r7, r1, [sp]
│ │ │ │ -	bl	5618a4 <spr_noaccess@@Base+0xb6d4>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5618b0 <spr_noaccess@@Base+0xb6e0>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58c5fe <spr_noaccess@@Base+0x3642e>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldr	r3, [pc, #388]	@ (58c8f8 <spr_noaccess@@Base+0x36728>)
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	mov	r6, r0
│ │ │ │ @@ -1273924,16 +1273965,16 @@
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	mov.w	r1, #256	@ 0x100
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #7
│ │ │ │  	mov	r0, r4
│ │ │ │  	strd	r6, r1, [sp]
│ │ │ │ -	bl	5618a4 <spr_noaccess@@Base+0xb6d4>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5618b0 <spr_noaccess@@Base+0xb6e0>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58c5fe <spr_noaccess@@Base+0x3642e>
│ │ │ │  	ldr	r1, [pc, #212]	@ (58c8f8 <spr_noaccess@@Base+0x36728>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [pc, #196]	@ (58c8f0 <spr_noaccess@@Base+0x36720>)
│ │ │ │  	add	r3, pc
│ │ │ │ @@ -1273980,31 +1274021,31 @@
│ │ │ │  	movs	r5, #3
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	movs	r2, #248	@ 0xf8
│ │ │ │  	mov	r1, r0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r0, r4
│ │ │ │  	strd	r1, r5, [sp]
│ │ │ │ -	bl	5618a4 <spr_noaccess@@Base+0xb6d4>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5618b0 <spr_noaccess@@Base+0xb6e0>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [pc, #104]	@ (58c920 <spr_noaccess@@Base+0x36750>)
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r2, #8
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	str	r4, [sp, #40]	@ 0x28
│ │ │ │ -	bl	562ca0 <spr_noaccess@@Base+0xcad0>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	562cac <spr_noaccess@@Base+0xcadc>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	nop
│ │ │ │  	movs	r3, #0
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	movs	r2, #56	@ 0x38
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	movs	r1, #158	@ 0x9e
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ @@ -1274031,193 +1274072,193 @@
│ │ │ │  	add	r0, sp, #560	@ 0x230
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │  	bpl.n	58c974 <spr_noaccess@@Base+0x367a4>
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │  	add	r7, pc, #1000	@ (adr r7, 58cd08 <spr_noaccess@@Base+0x36b38>)
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │  	bl	28891c <int64_to_float32_scalbn@@Base+0xc>
│ │ │ │ -	ldr.w	r2, [pc, #1412]	@ 58ceac <spr_noaccess@@Base+0x36cdc>
│ │ │ │ +	ldr.w	r2, [pc, #1416]	@ 58ceb0 <spr_noaccess@@Base+0x36ce0>
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r2, #4
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	str	r4, [sp, #40]	@ 0x28
│ │ │ │ -	bl	562ca0 <spr_noaccess@@Base+0xcad0>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	562cac <spr_noaccess@@Base+0xcadc>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr.w	r2, [pc, #1360]	@ 58ceb0 <spr_noaccess@@Base+0x36ce0>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr.w	r2, [pc, #1364]	@ 58ceb4 <spr_noaccess@@Base+0x36ce4>
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	mov	r2, r3
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	str	r4, [sp, #40]	@ 0x28
│ │ │ │ -	bl	562ca0 <spr_noaccess@@Base+0xcad0>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr.w	r2, [pc, #1324]	@ 58ceb4 <spr_noaccess@@Base+0x36ce4>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	562cac <spr_noaccess@@Base+0xcadc>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr.w	r2, [pc, #1328]	@ 58ceb8 <spr_noaccess@@Base+0x36ce8>
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r2, #8
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	str	r4, [sp, #40]	@ 0x28
│ │ │ │ -	bl	562ca0 <spr_noaccess@@Base+0xcad0>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ldr.w	r2, [pc, #1284]	@ 58ceb8 <spr_noaccess@@Base+0x36ce8>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	562cac <spr_noaccess@@Base+0xcadc>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ldr.w	r2, [pc, #1288]	@ 58cebc <spr_noaccess@@Base+0x36cec>
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r2, #4
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	str	r4, [sp, #40]	@ 0x28
│ │ │ │ -	bl	562ca0 <spr_noaccess@@Base+0xcad0>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	562cac <spr_noaccess@@Base+0xcadc>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	str	r3, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r3, r4, #16, #5
│ │ │ │ -	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ -	ldr.w	r3, [pc, #1236]	@ 58cebc <spr_noaccess@@Base+0x36cec>
│ │ │ │ +	ldr.w	r3, [pc, #1240]	@ 58cec0 <spr_noaccess@@Base+0x36cf0>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	movs	r3, #0
│ │ │ │ -	str	r4, [sp, #40]	@ 0x28
│ │ │ │ -	bl	562d28 <spr_noaccess@@Base+0xcb58>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	562d34 <spr_noaccess@@Base+0xcb64>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r2, [pc, #1200]	@ 58cec0 <spr_noaccess@@Base+0x36cf0>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r2, [pc, #1204]	@ 58cec4 <spr_noaccess@@Base+0x36cf4>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	563ff4 <spr_noaccess@@Base+0xde24>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	564000 <spr_noaccess@@Base+0xde30>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movw	r2, #257	@ 0x101
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r2, [pc, #1168]	@ 58cec4 <spr_noaccess@@Base+0x36cf4>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r2, [pc, #1172]	@ 58cec8 <spr_noaccess@@Base+0x36cf8>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	563ff4 <spr_noaccess@@Base+0xde24>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	564000 <spr_noaccess@@Base+0xde30>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr.w	r4, [pc, #1144]	@ 58cec8 <spr_noaccess@@Base+0x36cf8>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr.w	r4, [pc, #1148]	@ 58cecc <spr_noaccess@@Base+0x36cfc>
│ │ │ │  	movs	r3, #0
│ │ │ │  	movs	r2, #3
│ │ │ │  	mov	r1, r6
│ │ │ │  	add	r4, pc
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	56138c <spr_noaccess@@Base+0xb1bc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	561398 <spr_noaccess@@Base+0xb1c8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	lsls	r7, r1, #10
│ │ │ │ -	bmi.w	58b014 <spr_noaccess@@Base+0x34e44>
│ │ │ │ +	bmi.w	58b010 <spr_noaccess@@Base+0x34e40>
│ │ │ │  	movs	r4, #15
│ │ │ │ -	b.w	58b016 <spr_noaccess@@Base+0x34e46>
│ │ │ │ +	b.w	58b012 <spr_noaccess@@Base+0x34e42>
│ │ │ │  	movs	r4, #8
│ │ │ │ -	b.w	58aff2 <spr_noaccess@@Base+0x34e22>
│ │ │ │ +	b.w	58afee <spr_noaccess@@Base+0x34e1e>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r4, #1
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r4, r4, [sp, #4]
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	57fd38 <spr_noaccess@@Base+0x29b68>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	57fd40 <spr_noaccess@@Base+0x29b70>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	movs	r4, #1
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r4, r4, [sp, #4]
│ │ │ │  	movs	r4, #0
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	57fd38 <spr_noaccess@@Base+0x29b68>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	57fd40 <spr_noaccess@@Base+0x29b70>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	movs	r4, #0
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r4, r4, [sp, #4]
│ │ │ │  	movs	r4, #1
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	57fd38 <spr_noaccess@@Base+0x29b68>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	57fd40 <spr_noaccess@@Base+0x29b70>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	movs	r4, #0
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r4, r4, [sp, #4]
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	57fd38 <spr_noaccess@@Base+0x29b68>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	57fd40 <spr_noaccess@@Base+0x29b70>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ -	lsls	r7, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	lsls	r0, r3, #12
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	56ed48 <spr_noaccess@@Base+0x18b78>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	56ed50 <spr_noaccess@@Base+0x18b80>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #924]	@ (58cecc <spr_noaccess@@Base+0x36cfc>)
│ │ │ │ +	ldr	r3, [pc, #928]	@ (58ced0 <spr_noaccess@@Base+0x36d00>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r8, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r5, [fp, r3]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ @@ -1274230,186 +1274271,186 @@
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r4, r0
│ │ │ │  	addw	r2, r3, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #828]	@ (58cea8 <spr_noaccess@@Base+0x36cd8>)
│ │ │ │ +	ldr	r2, [pc, #832]	@ (58ceac <spr_noaccess@@Base+0x36cdc>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [r5, #0]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	adds	r1, r7, r3
│ │ │ │  	add	r4, r3
│ │ │ │  	add.w	r5, r8, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #840]	@ (58ced0 <spr_noaccess@@Base+0x36d00>)
│ │ │ │ +	ldr	r0, [pc, #844]	@ (58ced4 <spr_noaccess@@Base+0x36d04>)
│ │ │ │  	strd	r5, r1, [sp]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	addw	r1, r0, #2856	@ 0xb28
│ │ │ │  	ldr.w	r0, [r0, #2856]	@ 0xb28
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	cmp	r6, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #816]	@ (58ced4 <spr_noaccess@@Base+0x36d04>)
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #820]	@ (58ced8 <spr_noaccess@@Base+0x36d08>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r1, #1
│ │ │ │  	mov	r0, r6
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r3, r4, #16, #1
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strb.w	r3, [sp, #44]	@ 0x2c
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ -	bl	562fc8 <spr_noaccess@@Base+0xcdf8>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	ubfx	r2, r4, #16, #1
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	strb.w	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	bl	562fd4 <spr_noaccess@@Base+0xce04>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r1, #0
│ │ │ │  	mov	r0, r6
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r3, r4, #16, #1
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strb.w	r3, [sp, #44]	@ 0x2c
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ -	bl	562fc8 <spr_noaccess@@Base+0xcdf8>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	ubfx	r2, r4, #16, #1
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	strb.w	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	bl	562fd4 <spr_noaccess@@Base+0xce04>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ands.w	r6, r4, #65536	@ 0x10000
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ -	lsls	r1, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r7, r3, #11
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58da68 <spr_noaccess@@Base+0x37898>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #688]	@ (58ced8 <spr_noaccess@@Base+0x36d08>)
│ │ │ │ +	ldr	r3, [pc, #692]	@ (58cedc <spr_noaccess@@Base+0x36d0c>)
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	lsls	r4, r4, #4
│ │ │ │  	bl	4d18e4 <tcg_gen_ext_i32_i64@@Base>
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	movs	r3, #1
│ │ │ │  	bl	4d0670 <tcg_gen_sextract_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #636]	@ (58cecc <spr_noaccess@@Base+0x36cfc>)
│ │ │ │ +	ldr	r3, [pc, #640]	@ (58ced0 <spr_noaccess@@Base+0x36d00>)
│ │ │ │  	mov	r2, r4
│ │ │ │  	mov	r0, r5
│ │ │ │ -	ldr	r6, [r7, r3]
│ │ │ │ +	ldr.w	r6, [fp, r3]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	add.w	r2, r4, #8
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	lsls	r0, r4, #15
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │  	mov	r1, r6
│ │ │ │ -	strd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │ +	strd	r2, r3, [sp, #40]	@ 0x28
│ │ │ │  	mov	r0, r5
│ │ │ │ +	lsls	r3, r4, #15
│ │ │ │  	ite	pl
│ │ │ │  	movpl	r2, #2
│ │ │ │  	movmi	r2, #3
│ │ │ │ -	bl	56bcc8 <spr_noaccess@@Base+0x15af8>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	strd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │ +	bl	56bcd4 <spr_noaccess@@Base+0x15b04>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	strd	r2, r3, [sp, #40]	@ 0x28
│ │ │ │  	ands.w	r2, r4, #65536	@ 0x10000
│ │ │ │  	it	ne
│ │ │ │  	movne	r2, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	56bcc8 <spr_noaccess@@Base+0x15af8>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	lsls	r7, r4, #15
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bl	56bcd4 <spr_noaccess@@Base+0x15b04>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	lsls	r1, r4, #15
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ -	lsls	r6, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r2, r3, #11
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58da68 <spr_noaccess@@Base+0x37898>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #512]	@ (58cecc <spr_noaccess@@Base+0x36cfc>)
│ │ │ │ +	ldr	r3, [pc, #516]	@ (58ced0 <spr_noaccess@@Base+0x36d00>)
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │ -	ldr.w	r3, [fp, r3]
│ │ │ │ +	ldr	r3, [r7, r3]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	movw	r3, #42152	@ 0xa4a8
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	movs	r2, #63	@ 0x3f
│ │ │ │  	movs	r3, #0
│ │ │ │  	bl	4cdff8 <tcg_gen_shri_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #488]	@ (58cedc <spr_noaccess@@Base+0x36d0c>)
│ │ │ │ +	ldr	r3, [pc, #492]	@ (58cee0 <spr_noaccess@@Base+0x36d10>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, r4, lsl #2]
│ │ │ │  	bl	4d180c <tcg_gen_extrl_i64_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	lsls	r0, r4, #15
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │  	mov	r1, r6
│ │ │ │ -	strd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │ +	strd	r2, r3, [sp, #40]	@ 0x28
│ │ │ │  	mov	r0, r5
│ │ │ │ -	lsls	r3, r4, #15
│ │ │ │  	ite	pl
│ │ │ │  	movpl	r2, #2
│ │ │ │  	movmi	r2, #3
│ │ │ │ -	bl	56da40 <spr_noaccess@@Base+0x17870>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	strd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │ +	bl	56da48 <spr_noaccess@@Base+0x17878>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	strd	r2, r3, [sp, #40]	@ 0x28
│ │ │ │  	ands.w	r2, r4, #65536	@ 0x10000
│ │ │ │  	it	ne
│ │ │ │  	movne	r2, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	56da40 <spr_noaccess@@Base+0x17870>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	lsls	r1, r4, #15
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bl	56da48 <spr_noaccess@@Base+0x17878>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	lsls	r7, r4, #15
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ -	lsls	r2, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r6, r3, #11
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58da68 <spr_noaccess@@Base+0x37898>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #360]	@ (58cecc <spr_noaccess@@Base+0x36cfc>)
│ │ │ │ +	ldr	r3, [pc, #364]	@ (58ced0 <spr_noaccess@@Base+0x36d00>)
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │  	mov	r5, r0
│ │ │ │ -	ldr	r6, [r7, r3]
│ │ │ │ +	ldr.w	r6, [fp, r3]
│ │ │ │  	movw	r3, #42152	@ 0xa4a8
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	lsls	r4, r4, #4
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r5
│ │ │ │ @@ -1274420,86 +1274461,87 @@
│ │ │ │  	mov	r0, r5
│ │ │ │  	mov	r2, r4
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	add.w	r2, r4, #8
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	lsls	r0, r4, #15
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │  	mov	r1, r6
│ │ │ │ -	strd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │ +	strd	r2, r3, [sp, #40]	@ 0x28
│ │ │ │  	mov	r0, r5
│ │ │ │ +	lsls	r3, r4, #15
│ │ │ │  	ite	pl
│ │ │ │  	movpl	r2, #2
│ │ │ │  	movmi	r2, #3
│ │ │ │ -	bl	561028 <spr_noaccess@@Base+0xae58>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	strd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │ +	bl	561034 <spr_noaccess@@Base+0xae64>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	strd	r2, r3, [sp, #40]	@ 0x28
│ │ │ │  	ands.w	r2, r4, #65536	@ 0x10000
│ │ │ │  	it	ne
│ │ │ │  	movne	r2, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	561028 <spr_noaccess@@Base+0xae58>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	561034 <spr_noaccess@@Base+0xae64>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	mov	r7, r3
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │  	subs	r3, #6
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ -	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │  	cmp	r3, #21
│ │ │ │ -	bhi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	add	r1, pc, #8	@ (adr r1, 58ce0c <spr_noaccess@@Base+0x36c3c>)
│ │ │ │ -	ldr.w	r3, [r1, r3, lsl #2]
│ │ │ │ -	add	r1, r3
│ │ │ │ -	bx	r1
│ │ │ │ -	lsls	r5, r0, #19
│ │ │ │ +	bhi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 58ce10 <spr_noaccess@@Base+0x36c40>)
│ │ │ │ +	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │ +	add	r2, r3
│ │ │ │ +	bx	r2
│ │ │ │ +	lsls	r7, r4, #17
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsls	r3, r3, #17
│ │ │ │ +	lsls	r1, r3, #17
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsls	r5, r1, #17
│ │ │ │ +	lsls	r3, r1, #17
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsls	r7, r7, #16
│ │ │ │ +	lsls	r5, r7, #16
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsls	r1, r6, #16
│ │ │ │ +	lsls	r7, r5, #16
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r5, [r2, #28]
│ │ │ │ -	vsra.u64	q11, <illegal reg q2.5>, #1
│ │ │ │ -	vsra.u64	q11, <illegal reg q2.5>, #1
│ │ │ │ -	vsra.u64	q11, <illegal reg q2.5>, #1
│ │ │ │ -	vsra.u64	q11, <illegal reg q2.5>, #1
│ │ │ │ -	vsri.32	d16, d11, #1
│ │ │ │ +	str	r1, [r3, #28]
│ │ │ │ +	vsra.u64	q11, <illegal reg q4.5>, #1
│ │ │ │ +	vsra.u64	q11, <illegal reg q4.5>, #1
│ │ │ │ +	vsra.u64	q11, <illegal reg q4.5>, #1
│ │ │ │ +	vsra.u64	q11, <illegal reg q4.5>, #1
│ │ │ │ +	vsri.32	d16, d9, #1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsls	r5, r0, #16
│ │ │ │ +	lsls	r3, r0, #16
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r5, [r2, #28]
│ │ │ │ -	vsra.u64	q11, <illegal reg q2.5>, #1
│ │ │ │ -	vsra.u64	q11, <illegal reg q2.5>, #1
│ │ │ │ -	vsra.u64	q11, <illegal reg q2.5>, #1
│ │ │ │ -	vsra.u64	q11, <illegal reg q2.5>, #1
│ │ │ │ -	vsra.u64	q11, <illegal reg q2.5>, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xffff03ef
│ │ │ │ +	str	r1, [r3, #28]
│ │ │ │ +	vsra.u64	q11, <illegal reg q4.5>, #1
│ │ │ │ +	vsra.u64	q11, <illegal reg q4.5>, #1
│ │ │ │ +	vsra.u64	q11, <illegal reg q4.5>, #1
│ │ │ │ +	vsra.u64	q11, <illegal reg q4.5>, #1
│ │ │ │ +	vsra.u64	q11, <illegal reg q4.5>, #1
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffff03ed
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsls	r3, r1, #15
│ │ │ │ +	lsls	r1, r1, #15
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsls	r5, r6, #14
│ │ │ │ +	lsls	r3, r6, #14
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsls	r7, r3, #13
│ │ │ │  	movs	r0, r0
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	movw	r2, #42152	@ 0xa4a8
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	add.w	r2, r2, r9, lsl #4
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	ldr	r2, [sp, #28]
│ │ │ │ @@ -1274508,43 +1274550,43 @@
│ │ │ │  	mov	r0, r2
│ │ │ │  	bl	4d0830 <tcg_gen_extract2_i64@@Base>
│ │ │ │  	rsb	r3, r6, #64	@ 0x40
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4d0830 <tcg_gen_extract2_i64@@Base>
│ │ │ │ -	b.w	58934c <spr_noaccess@@Base+0x3317c>
│ │ │ │ +	b.w	589344 <spr_noaccess@@Base+0x33174>
│ │ │ │  	nop
│ │ │ │  	adds	r2, r1, #4
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	bl	1b8ea8 <tcg_ctx@@Base+0x1b8e8c>
│ │ │ │ -	bl	8c0eac <gr_mask@@Base+0x513b4>
│ │ │ │ -	bl	1b6eb0 <tcg_ctx@@Base+0x1b6e94>
│ │ │ │ -	bl	92ceb4 <vmstate_pcnet@@Base+0x23424>
│ │ │ │ -	bl	834eb8 <qemu_input_map_x11_to_qcode@@Base+0x7304>
│ │ │ │ +	bl	1b8eac <tcg_ctx@@Base+0x1b8e90>
│ │ │ │ +	bl	8c0eb0 <gr_mask@@Base+0x513b8>
│ │ │ │ +	bl	1b6eb4 <tcg_ctx@@Base+0x1b6e98>
│ │ │ │ +	bl	92ceb8 <vmstate_pcnet@@Base+0x23428>
│ │ │ │ +	bl	834ebc <qemu_input_map_x11_to_qcode@@Base+0x7308>
│ │ │ │  	ldr	r7, [sp, #164]	@ 0xa4
│ │ │ │  	vcvt.u32.f32	<illegal reg q12.5>, <illegal reg q5.5>, #4
│ │ │ │  			@ <UNDEFINED> instruction: 0xfffc1b79
│ │ │ │  	vrsra.u32	<illegal reg q9.5>, q12, #3
│ │ │ │  	movs	r0, r0
│ │ │ │  	ldrb	r6, [r0, #14]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	add	r4, pc, #688	@ (adr r4, 58d188 <spr_noaccess@@Base+0x36fb8>)
│ │ │ │ +	add	r4, pc, #688	@ (adr r4, 58d18c <spr_noaccess@@Base+0x36fbc>)
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	add	r4, pc, #144	@ (adr r4, 58cf6c <spr_noaccess@@Base+0x36d9c>)
│ │ │ │ +	add	r4, pc, #144	@ (adr r4, 58cf70 <spr_noaccess@@Base+0x36da0>)
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	add	r3, pc, #360	@ (adr r3, 58d048 <spr_noaccess@@Base+0x36e78>)
│ │ │ │ +	add	r3, pc, #360	@ (adr r3, 58d04c <spr_noaccess@@Base+0x36e7c>)
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #940]	@ (58d2a4 <spr_noaccess@@Base+0x370d4>)
│ │ │ │ +	ldr	r3, [pc, #952]	@ (58d2b4 <spr_noaccess@@Base+0x370e4>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r5, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ @@ -1274553,134 +1274595,134 @@
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r8, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #20, #1
│ │ │ │  	ldr	r4, [r7, #0]
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #884]	@ (58d2a0 <spr_noaccess@@Base+0x370d0>)
│ │ │ │ +	ldr	r2, [pc, #896]	@ (58d2b0 <spr_noaccess@@Base+0x370e0>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #876]	@ (58d2a8 <spr_noaccess@@Base+0x370d8>)
│ │ │ │ +	ldr	r0, [pc, #888]	@ (58d2b8 <spr_noaccess@@Base+0x370e8>)
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	add	r5, r3
│ │ │ │  	strd	r5, r1, [sp]
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r3, r4
│ │ │ │  	addw	r1, r0, #2328	@ 0x918
│ │ │ │  	ldr.w	r0, [r0, #2328]	@ 0x918
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	cmp	r6, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #844]	@ (58d2ac <spr_noaccess@@Base+0x370dc>)
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #856]	@ (58d2bc <spr_noaccess@@Base+0x370ec>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ -	lsls	r2, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #800]	@ (58d2b0 <spr_noaccess@@Base+0x370e0>)
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	lsls	r7, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #812]	@ (58d2c0 <spr_noaccess@@Base+0x370f0>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	add.w	r2, r2, #784	@ 0x310
│ │ │ │ -	bl	561438 <spr_noaccess@@Base+0xb268>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	561444 <spr_noaccess@@Base+0xb274>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r0, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r3, #1
│ │ │ │  	movs	r2, #6
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	56325c <spr_noaccess@@Base+0xd08c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	563268 <spr_noaccess@@Base+0xd098>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #17
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r3, #3
│ │ │ │  	movs	r2, #6
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	56325c <spr_noaccess@@Base+0xd08c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	563268 <spr_noaccess@@Base+0xd098>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r1, #1
│ │ │ │  	mov	r0, r6
│ │ │ │ -	bl	5646fc <spr_noaccess@@Base+0xe52c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	564708 <spr_noaccess@@Base+0xe538>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #700]	@ (58d2b4 <spr_noaccess@@Base+0x370e4>)
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #712]	@ (58d2c4 <spr_noaccess@@Base+0x370f4>)
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	bl	564534 <spr_noaccess@@Base+0xe364>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	564540 <spr_noaccess@@Base+0xe370>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #17
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #676]	@ (58d2b8 <spr_noaccess@@Base+0x370e8>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #688]	@ (58d2c8 <spr_noaccess@@Base+0x370f8>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	563ff4 <spr_noaccess@@Base+0xde24>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	564000 <spr_noaccess@@Base+0xde30>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r3, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ -	ldr	r2, [pc, #652]	@ (58d2bc <spr_noaccess@@Base+0x370ec>)
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │ +	ldr	r2, [pc, #664]	@ (58d2cc <spr_noaccess@@Base+0x370fc>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	563ff4 <spr_noaccess@@Base+0xde24>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	564000 <spr_noaccess@@Base+0xde30>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r3, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r6, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58da68 <spr_noaccess@@Base+0x37898>
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	ubfx	r0, r4, #21, #5
│ │ │ │ -	ldr	r4, [pc, #608]	@ (58d2c0 <spr_noaccess@@Base+0x370f0>)
│ │ │ │ +	ldr	r4, [pc, #620]	@ (58d2d0 <spr_noaccess@@Base+0x37100>)
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │  	add	r4, pc
│ │ │ │  	movs	r3, #16
│ │ │ │  	add.w	r4, r4, #980	@ 0x3d4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	strd	r3, r4, [sp]
│ │ │ │  	bl	4deb40 <tcg_gen_gvec_3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ -	lsls	r2, r3, #17
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r7, r3, #17
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58da68 <spr_noaccess@@Base+0x37898>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │ @@ -1274689,81 +1274731,79 @@
│ │ │ │  	movs	r4, #16
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #3
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4e0144 <tcg_gen_gvec_smin@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r0, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r3, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58da68 <spr_noaccess@@Base+0x37898>
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	ubfx	r0, r4, #21, #5
│ │ │ │ -	ldr	r4, [pc, #476]	@ (58d2c4 <spr_noaccess@@Base+0x370f4>)
│ │ │ │ +	ldr	r4, [pc, #488]	@ (58d2d4 <spr_noaccess@@Base+0x37104>)
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │  	add	r4, pc
│ │ │ │  	movs	r3, #16
│ │ │ │  	addw	r4, r4, #1036	@ 0x40c
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	strd	r3, r4, [sp]
│ │ │ │  	bl	4deb40 <tcg_gen_gvec_3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r6, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r1, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58da68 <spr_noaccess@@Base+0x37898>
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	ubfx	r0, r4, #21, #5
│ │ │ │ -	ldr	r4, [pc, #408]	@ (58d2c8 <spr_noaccess@@Base+0x370f8>)
│ │ │ │ +	ldr	r4, [pc, #420]	@ (58d2d8 <spr_noaccess@@Base+0x37108>)
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │  	add	r4, pc
│ │ │ │  	movs	r3, #16
│ │ │ │  	add.w	r4, r4, #1008	@ 0x3f0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	strd	r3, r4, [sp]
│ │ │ │  	bl	4deb40 <tcg_gen_gvec_3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r2, [pc, #372]	@ (58d2cc <spr_noaccess@@Base+0x370fc>)
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r2, [pc, #384]	@ (58d2dc <spr_noaccess@@Base+0x3710c>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	addw	r2, r2, #1356	@ 0x54c
│ │ │ │ -	bl	57ec24 <spr_noaccess@@Base+0x28a54>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	57ec2c <spr_noaccess@@Base+0x28a5c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ -	lsls	r6, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r2, r3, #11
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │ -	cbz	r3, 58d1ec <spr_noaccess@@Base+0x3701c>
│ │ │ │ -	str	r2, [sp, #28]
│ │ │ │ +	cbz	r3, 58d1ee <spr_noaccess@@Base+0x3701e>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #288]	@ (58d2a4 <spr_noaccess@@Base+0x370d4>)
│ │ │ │ +	ldr	r3, [pc, #304]	@ (58d2b4 <spr_noaccess@@Base+0x370e4>)
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	ldr	r2, [sp, #28]
│ │ │ │  	mov	r5, r0
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	addw	r4, r7, #2634	@ 0xa4a
│ │ │ │ +	ldr.w	r6, [fp, r3]
│ │ │ │  	lsls	r4, r4, #4
│ │ │ │ -	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │ -	ldr	r6, [r7, r3]
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	mov	r0, r5
│ │ │ │  	mov	r2, r4
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	mov	r1, r5
│ │ │ │ @@ -1274771,75 +1274811,80 @@
│ │ │ │  	movs	r2, #63	@ 0x3f
│ │ │ │  	movs	r3, #0
│ │ │ │  	bl	4ce0c8 <tcg_gen_sari_i64@@Base>
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	add.w	r2, r4, #8
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	vldr	d7, [pc, #180]	@ 58d278 <spr_noaccess@@Base+0x370a8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	vldr	d7, [pc, #196]	@ 58d288 <spr_noaccess@@Base+0x370b8>
│ │ │ │  	movs	r2, #3
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	vstr	d7, [sp]
│ │ │ │ -	bl	56109c <spr_noaccess@@Base+0xaecc>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	vldr	d7, [pc, #168]	@ 58d280 <spr_noaccess@@Base+0x370b0>
│ │ │ │ +	bl	5610a8 <spr_noaccess@@Base+0xaed8>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	vldr	d7, [pc, #180]	@ 58d290 <spr_noaccess@@Base+0x370c0>
│ │ │ │  	movs	r2, #3
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	vstr	d7, [sp]
│ │ │ │ -	bl	56109c <spr_noaccess@@Base+0xaecc>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	5610a8 <spr_noaccess@@Base+0xaed8>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	vldr	d7, [pc, #140]	@ 58d288 <spr_noaccess@@Base+0x370b8>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	vldr	d7, [pc, #152]	@ 58d298 <spr_noaccess@@Base+0x370c8>
│ │ │ │  	movs	r2, #3
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	vstr	d7, [sp]
│ │ │ │ -	bl	56109c <spr_noaccess@@Base+0xaecc>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	vldr	d7, [pc, #124]	@ 58d290 <spr_noaccess@@Base+0x370c0>
│ │ │ │ +	bl	5610a8 <spr_noaccess@@Base+0xaed8>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	vldr	d7, [pc, #140]	@ 58d2a0 <spr_noaccess@@Base+0x370d0>
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	vstr	d7, [sp]
│ │ │ │ -	bl	56109c <spr_noaccess@@Base+0xaecc>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	vldr	d7, [pc, #112]	@ 58d298 <spr_noaccess@@Base+0x370c8>
│ │ │ │ +	bl	5610a8 <spr_noaccess@@Base+0xaed8>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	vldr	d7, [pc, #124]	@ 58d2a8 <spr_noaccess@@Base+0x370d8>
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	vstr	d7, [sp]
│ │ │ │ -	bl	56109c <spr_noaccess@@Base+0xaecc>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	5610a8 <spr_noaccess@@Base+0xaed8>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	movs	r2, #4
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	561128 <spr_noaccess@@Base+0xaf58>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	561134 <spr_noaccess@@Base+0xaf64>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	movs	r2, #3
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	561128 <spr_noaccess@@Base+0xaf58>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	561134 <spr_noaccess@@Base+0xaf64>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	561128 <spr_noaccess@@Base+0xaf58>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	561134 <spr_noaccess@@Base+0xaf64>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	movs	r2, #3
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	5611a8 <spr_noaccess@@Base+0xafd8>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	5611b4 <spr_noaccess@@Base+0xafe4>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │ +	movs	r2, #2
│ │ │ │ +	mov	r1, r6
│ │ │ │ +	mov	r0, r5
│ │ │ │ +	bl	5611b4 <spr_noaccess@@Base+0xafe4>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	nop.w
│ │ │ │  	movs	r0, r4
│ │ │ │  	movs	r0, r0
│ │ │ │  	movs	r0, r0
│ │ │ │  	movs	r0, r0
│ │ │ │  	movs	r0, r6
│ │ │ │  	movs	r0, r0
│ │ │ │ @@ -1274853,67 +1274898,62 @@
│ │ │ │  	movs	r0, r0
│ │ │ │  	movs	r0, r0
│ │ │ │  	movs	r0, r0
│ │ │ │  	movs	r0, r3
│ │ │ │  	movs	r0, r0
│ │ │ │  	movs	r0, r0
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r6, r1, r5
│ │ │ │ +	adds	r2, r1, r5
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strb	r2, [r1, #31]
│ │ │ │ +	strb	r6, [r0, #31]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	add	r0, pc, #960	@ (adr r0, 58d670 <spr_noaccess@@Base+0x374a0>)
│ │ │ │ +	add	r0, pc, #944	@ (adr r0, 58d670 <spr_noaccess@@Base+0x374a0>)
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	add	r0, sp, #608	@ 0x260
│ │ │ │ +	add	r0, sp, #592	@ 0x250
│ │ │ │  	lsls	r2, r0, #1
│ │ │ │ -	asrs	r7, r1, #21
│ │ │ │ -	vqrshrun.s64	d25, <illegal reg q10.5>, #3
│ │ │ │ -	vqneg.s<illegal width 64>	d25, d27
│ │ │ │ -	vqneg.s<illegal width 64>	q13, q1
│ │ │ │ +	asrs	r3, r1, #21
│ │ │ │ +	vqrshrun.s64	d25, <illegal reg q8.5>, #3
│ │ │ │ +	vqneg.s<illegal width 64>	d25, d23
│ │ │ │ +	vqshl.u64	d26, d30, #60	@ 0x3c
│ │ │ │  	lsls	r2, r0, #1
│ │ │ │ -	add	r7, pc, #224	@ (adr r7, 58d3a8 <spr_noaccess@@Base+0x371d8>)
│ │ │ │ +	add	r7, pc, #208	@ (adr r7, 58d3a8 <spr_noaccess@@Base+0x371d8>)
│ │ │ │  	lsls	r2, r0, #1
│ │ │ │ -	add	r6, pc, #960	@ (adr r6, 58d68c <spr_noaccess@@Base+0x374bc>)
│ │ │ │ +	add	r6, pc, #944	@ (adr r6, 58d68c <spr_noaccess@@Base+0x374bc>)
│ │ │ │  	lsls	r2, r0, #1
│ │ │ │ -	add	r6, pc, #832	@ (adr r6, 58d610 <spr_noaccess@@Base+0x37440>)
│ │ │ │ +	add	r6, pc, #816	@ (adr r6, 58d610 <spr_noaccess@@Base+0x37440>)
│ │ │ │  	lsls	r2, r0, #1
│ │ │ │ -	movs	r2, #2
│ │ │ │ -	mov	r1, r6
│ │ │ │ -	mov	r0, r5
│ │ │ │ -	bl	5611a8 <spr_noaccess@@Base+0xafd8>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ -	bl	57cae0 <spr_noaccess@@Base+0x26910>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	57cae8 <spr_noaccess@@Base+0x26918>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr	r3, [r5, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ands.w	r3, r4, #2097152	@ 0x200000
│ │ │ │  	mov	r9, r3
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [pc, #680]	@ (58d5e0 <spr_noaccess@@Base+0x37410>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov	r5, r0
│ │ │ │  	lsls	r2, r2, #5
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	add.w	r2, r2, #41472	@ 0xa200
│ │ │ │ @@ -1274933,44 +1274973,44 @@
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	mov	r2, r9
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r6, r3
│ │ │ │  	add	r5, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #616]	@ (58d5e4 <spr_noaccess@@Base+0x37414>)
│ │ │ │ +	ldr	r0, [pc, #612]	@ (58d5e4 <spr_noaccess@@Base+0x37414>)
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	add.w	r1, r0, #2736	@ 0xab0
│ │ │ │  	ldr.w	r0, [r0, #2736]	@ 0xab0
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	cmp.w	r8, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	ldr	r3, [pc, #592]	@ (58d5e8 <spr_noaccess@@Base+0x37418>)
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	ldr	r3, [pc, #588]	@ (58d5e8 <spr_noaccess@@Base+0x37418>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58bcde <spr_noaccess@@Base+0x35b0e>
│ │ │ │  	bl	4c5148 <tcg_temp_new_i128@@Base>
│ │ │ │  	ldrb.w	r3, [r5, #93]	@ 0x5d
│ │ │ │  	mov	r6, r0
│ │ │ │ -	cbz	r3, 58d3e4 <spr_noaccess@@Base+0x37214>
│ │ │ │ +	cbz	r3, 58d3e6 <spr_noaccess@@Base+0x37216>
│ │ │ │  	ldr	r3, [r5, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	58d3e4 <spr_noaccess@@Base+0x37214>
│ │ │ │ -	ldr	r3, [pc, #536]	@ (58d5ec <spr_noaccess@@Base+0x3741c>)
│ │ │ │ +	beq.n	58d3e6 <spr_noaccess@@Base+0x37216>
│ │ │ │ +	ldr	r3, [pc, #532]	@ (58d5ec <spr_noaccess@@Base+0x3741c>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r5, #100]	@ 0x64
│ │ │ │  	ldr	r4, [pc, #520]	@ (58d5f0 <spr_noaccess@@Base+0x37420>)
│ │ │ │ @@ -1274979,52 +1275019,52 @@
│ │ │ │  	str	r1, [sp, #32]
│ │ │ │  	ldr.w	r2, [r4, r2, lsl #2]
│ │ │ │  	str	r2, [sp, #28]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldrd	r2, r1, [sp, #28]
│ │ │ │  	mov	r7, r0
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	beq.w	58d582 <spr_noaccess@@Base+0x373b2>
│ │ │ │ +	beq.w	58d584 <spr_noaccess@@Base+0x373b4>
│ │ │ │  	ldr.w	r1, [r4, r1, lsl #2]
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #40]	@ 0x28
│ │ │ │  	mov	r0, r6
│ │ │ │  	addw	r3, r3, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │ -	ldr	r3, [pc, #456]	@ (58d5e0 <spr_noaccess@@Base+0x37410>)
│ │ │ │ +	ldr	r3, [pc, #452]	@ (58d5e0 <spr_noaccess@@Base+0x37410>)
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4d1ba0 <tcg_gen_ld_i128@@Base>
│ │ │ │ -	ldr	r3, [pc, #432]	@ (58d5d4 <spr_noaccess@@Base+0x37404>)
│ │ │ │ +	ldr	r3, [pc, #428]	@ (58d5d4 <spr_noaccess@@Base+0x37404>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r5, #96]	@ 0x60
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr	r1, [r1, r3]
│ │ │ │  	movs	r3, #0
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	mov.w	r3, #532	@ 0x214
│ │ │ │  	adds	r1, r7, r1
│ │ │ │  	bl	4d614c <tcg_gen_qemu_st_i128_chk@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r4, [sp, #40]	@ 0x28
│ │ │ │  	cmp	r4, #31
│ │ │ │ -	bgt.n	58d4d8 <spr_noaccess@@Base+0x37308>
│ │ │ │ +	bgt.n	58d4da <spr_noaccess@@Base+0x3730a>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58bcde <spr_noaccess@@Base+0x35b0e>
│ │ │ │  	ldrb.w	r3, [r5, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 58d478 <spr_noaccess@@Base+0x372a8>
│ │ │ │ +	cbz	r3, 58d47a <spr_noaccess@@Base+0x372aa>
│ │ │ │  	ldr	r3, [r5, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	58d478 <spr_noaccess@@Base+0x372a8>
│ │ │ │ -	ldr	r3, [pc, #396]	@ (58d5f4 <spr_noaccess@@Base+0x37424>)
│ │ │ │ +	beq.n	58d47a <spr_noaccess@@Base+0x372aa>
│ │ │ │ +	ldr	r3, [pc, #392]	@ (58d5f4 <spr_noaccess@@Base+0x37424>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r5, #100]	@ 0x64
│ │ │ │  	ldr	r3, [pc, #380]	@ (58d5f8 <spr_noaccess@@Base+0x37428>)
│ │ │ │ @@ -1275032,21 +1275072,21 @@
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r2, [sp, #32]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	ldr.w	r6, [r3, r1, lsl #2]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r2, [sp, #32]
│ │ │ │  	mov	r7, r0
│ │ │ │ -	cbz	r2, 58d4e4 <spr_noaccess@@Base+0x37314>
│ │ │ │ +	cbz	r2, 58d4e6 <spr_noaccess@@Base+0x37316>
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	mov	r2, r6
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #308]	@ (58d5d8 <spr_noaccess@@Base+0x37408>)
│ │ │ │ +	ldr	r3, [pc, #304]	@ (58d5d8 <spr_noaccess@@Base+0x37408>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	mov	r6, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r2, r3]
│ │ │ │  	ldr	r3, [r5, #104]	@ 0x68
│ │ │ │  	ldr	r2, [r5, #96]	@ 0x60
│ │ │ │ @@ -1275058,36 +1275098,36 @@
│ │ │ │  	addw	r1, r4, #2602	@ 0xa2a
│ │ │ │  	movs	r3, #16
│ │ │ │  	movs	r0, #2
│ │ │ │  	mov	r2, r3
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │  	bl	4df4dc <tcg_gen_gvec_dup_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	58d45a <spr_noaccess@@Base+0x3728a>
│ │ │ │ +	bne.n	58d45c <spr_noaccess@@Base+0x3728c>
│ │ │ │  	b.w	58bcf6 <spr_noaccess@@Base+0x35b26>
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	58d49e <spr_noaccess@@Base+0x372ce>
│ │ │ │ +	b.n	58d4a0 <spr_noaccess@@Base+0x372d0>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r6, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58bcde <spr_noaccess@@Base+0x35b0e>
│ │ │ │  	bl	4c5148 <tcg_temp_new_i128@@Base>
│ │ │ │  	ldrb.w	r3, [r5, #93]	@ 0x5d
│ │ │ │  	mov	r4, r0
│ │ │ │ -	cbz	r3, 58d524 <spr_noaccess@@Base+0x37354>
│ │ │ │ +	cbz	r3, 58d526 <spr_noaccess@@Base+0x37356>
│ │ │ │  	ldr	r3, [r5, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	58d524 <spr_noaccess@@Base+0x37354>
│ │ │ │ -	ldr	r3, [pc, #232]	@ (58d5fc <spr_noaccess@@Base+0x3742c>)
│ │ │ │ +	beq.n	58d526 <spr_noaccess@@Base+0x37356>
│ │ │ │ +	ldr	r3, [pc, #228]	@ (58d5fc <spr_noaccess@@Base+0x3742c>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r5, #100]	@ 0x64
│ │ │ │  	ldr	r3, [pc, #216]	@ (58d600 <spr_noaccess@@Base+0x37430>)
│ │ │ │ @@ -1275095,20 +1275135,20 @@
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r2, [sp, #32]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	ldr.w	r6, [r3, r1, lsl #2]
│ │ │ │  	bl	4c5010 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r2, [sp, #32]
│ │ │ │  	mov	r7, r0
│ │ │ │ -	cbz	r2, 58d58a <spr_noaccess@@Base+0x373ba>
│ │ │ │ +	cbz	r2, 58d58c <spr_noaccess@@Base+0x373bc>
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	mov	r2, r6
│ │ │ │  	bl	4ca430 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #144]	@ (58d5dc <spr_noaccess@@Base+0x3740c>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (58d5dc <spr_noaccess@@Base+0x3740c>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r5, #96]	@ 0x60
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r1, r3]
│ │ │ │  	movs	r3, #0
│ │ │ │ @@ -1275120,75 +1275160,74 @@
│ │ │ │  	ldr	r3, [sp, #40]	@ 0x28
│ │ │ │  	mov	r0, r4
│ │ │ │  	addw	r3, r3, #2602	@ 0xa2a
│ │ │ │  	ldr.w	r1, [fp, r2]
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	bl	4d1c48 <tcg_gen_st_i128@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	58d40c <spr_noaccess@@Base+0x3723c>
│ │ │ │ +	b.n	58d40e <spr_noaccess@@Base+0x3723e>
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	58d54a <spr_noaccess@@Base+0x3737a>
│ │ │ │ +	b.n	58d54c <spr_noaccess@@Base+0x3737c>
│ │ │ │  	ldr.w	r1, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r6, r1, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r1, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r1, #0
│ │ │ │  	beq.w	58d6ae <spr_noaccess@@Base+0x374de>
│ │ │ │ -	ldr	r4, [pc, #92]	@ (58d604 <spr_noaccess@@Base+0x37434>)
│ │ │ │ +	ldr	r4, [pc, #88]	@ (58d604 <spr_noaccess@@Base+0x37434>)
│ │ │ │  	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r0, r3, #2634	@ 0xa4a
│ │ │ │  	add	r4, pc
│ │ │ │  	movs	r3, #16
│ │ │ │  	add.w	r4, r4, #1224	@ 0x4c8
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	strd	r3, r4, [sp]
│ │ │ │  	bl	4deb40 <tcg_gen_gvec_3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ -	nop
│ │ │ │ -	asrs	r0, r2, #20
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │ +	asrs	r6, r1, #20
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	asrs	r2, r2, #17
│ │ │ │ +	asrs	r0, r2, #17
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	asrs	r2, r2, #15
│ │ │ │ +	asrs	r0, r2, #15
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	asrs	r0, r5, #12
│ │ │ │ +	asrs	r6, r4, #12
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strh	r2, [r1, #36]	@ 0x24
│ │ │ │ +	strh	r0, [r1, #36]	@ 0x24
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ldr	r4, [sp, #728]	@ 0x2d8
│ │ │ │ +	ldr	r4, [sp, #720]	@ 0x2d0
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	ldr	r4, [sp, #488]	@ 0x1e8
│ │ │ │ +	ldr	r4, [sp, #480]	@ 0x1e0
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	ldr	r4, [sp, #408]	@ 0x198
│ │ │ │ +	ldr	r4, [sp, #400]	@ 0x190
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	ldr	r3, [sp, #920]	@ 0x398
│ │ │ │ +	ldr	r3, [sp, #912]	@ 0x390
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	ldr	r3, [sp, #840]	@ 0x348
│ │ │ │ +	ldr	r3, [sp, #832]	@ 0x340
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	ldr	r3, [sp, #232]	@ 0xe8
│ │ │ │ +	ldr	r3, [sp, #224]	@ 0xe0
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	ldr	r3, [sp, #152]	@ 0x98
│ │ │ │ +	ldr	r3, [sp, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │ -	add	r2, pc, #480	@ (adr r2, 58d7e8 <spr_noaccess@@Base+0x37618>)
│ │ │ │ +	add	r2, pc, #472	@ (adr r2, 58d7e0 <spr_noaccess@@Base+0x37610>)
│ │ │ │  	lsls	r2, r0, #1
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [pc, #876]	@ (58d990 <spr_noaccess@@Base+0x377c0>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov.w	r5, #2
│ │ │ │  	mov	r9, r0
│ │ │ │  	ldr	r7, [r7, r3]
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │ @@ -1275222,44 +1275261,44 @@
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	addw	r1, r0, #2868	@ 0xb34
│ │ │ │  	add	r3, r7
│ │ │ │  	ldr.w	r0, [r0, #2868]	@ 0xb34
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	lsls	r2, r4, #31
│ │ │ │ -	bpl.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bpl.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r3, [pc, #764]	@ (58d998 <spr_noaccess@@Base+0x377c8>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r3, [r5, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	558ac0 <spr_noaccess@@Base+0x28f0>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4ca3b0 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.w	585ed0 <spr_noaccess@@Base+0x2fd00>
│ │ │ │ +	b.w	585ece <spr_noaccess@@Base+0x2fcfe>
│ │ │ │  	lsls	r6, r4, #15
│ │ │ │ -	bmi.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bmi.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [pc, #664]	@ (58d990 <spr_noaccess@@Base+0x377c0>)
│ │ │ │  	ubfx	r2, r4, #17, #4
│ │ │ │  	mov.w	r5, #2
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr	r7, [r7, r3]
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │ @@ -1275293,45 +1275332,45 @@
│ │ │ │  	ldr	r0, [pc, #584]	@ (58d9a0 <spr_noaccess@@Base+0x377d0>)
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	addw	r1, r0, #1812	@ 0x714
│ │ │ │  	ldr.w	r0, [r0, #1812]	@ 0x714
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #520]	@ (58d990 <spr_noaccess@@Base+0x377c0>)
│ │ │ │ -	addw	r2, r9, #2602	@ 0xa2a
│ │ │ │ +	ldr	r3, [sp, #28]
│ │ │ │  	mov	r8, r0
│ │ │ │ +	addw	r2, r3, #2602	@ 0xa2a
│ │ │ │ +	ldr	r3, [pc, #512]	@ (58d990 <spr_noaccess@@Base+0x377c0>)
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r5, [r7, r3]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	addw	r2, sl, #2602	@ 0xa2a
│ │ │ │ +	addw	r2, r9, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [sp, #28]
│ │ │ │ +	addw	r2, sl, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ -	addw	r2, r3, #2602	@ 0xa2a
│ │ │ │ -	str	r0, [sp, #32]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │ +	str	r0, [sp, #28]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r1, [pc, #452]	@ (58d984 <spr_noaccess@@Base+0x377b4>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [sp, #32]
│ │ │ │ +	ldr	r0, [sp, #28]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr.w	ip, [r5]
│ │ │ │  	mov	r2, r4
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ @@ -1275342,28 +1275381,28 @@
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	add.w	r1, r0, #1020	@ 0x3fc
│ │ │ │  	add	r3, ip
│ │ │ │  	ldr.w	r0, [r0, #1020]	@ 0x3fc
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	cmp	r6, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r3, [pc, #432]	@ (58d9a8 <spr_noaccess@@Base+0x377d8>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [pc, #360]	@ (58d990 <spr_noaccess@@Base+0x377c0>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │ @@ -1275391,45 +1275430,45 @@
│ │ │ │  	ldr	r0, [pc, #320]	@ (58d9b0 <spr_noaccess@@Base+0x377e0>)
│ │ │ │  	str	r5, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	addw	r1, r0, #1548	@ 0x60c
│ │ │ │  	ldr.w	r0, [r0, #1548]	@ 0x60c
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #240]	@ (58d990 <spr_noaccess@@Base+0x377c0>)
│ │ │ │ -	addw	r2, r9, #2602	@ 0xa2a
│ │ │ │ +	ldr	r3, [sp, #28]
│ │ │ │  	mov	r8, r0
│ │ │ │ +	addw	r2, r3, #2602	@ 0xa2a
│ │ │ │ +	ldr	r3, [pc, #232]	@ (58d990 <spr_noaccess@@Base+0x377c0>)
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r5, [r7, r3]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	addw	r2, sl, #2602	@ 0xa2a
│ │ │ │ +	addw	r2, r9, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [sp, #28]
│ │ │ │ +	addw	r2, sl, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ -	addw	r2, r3, #2602	@ 0xa2a
│ │ │ │ -	str	r0, [sp, #32]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │ +	str	r0, [sp, #28]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r1, [pc, #180]	@ (58d98c <spr_noaccess@@Base+0x377bc>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [sp, #32]
│ │ │ │ +	ldr	r0, [sp, #28]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr.w	ip, [r5]
│ │ │ │  	mov	r2, r4
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ @@ -1275440,50 +1275479,50 @@
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	add.w	r1, r0, #756	@ 0x2f4
│ │ │ │  	add	r3, ip
│ │ │ │  	ldr.w	r0, [r0, #756]	@ 0x2f4
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	cmp	r6, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r3, [pc, #168]	@ (58d9b8 <spr_noaccess@@Base+0x377e8>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r1, #3
│ │ │ │  	mov	r0, r6
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r3, r4, #16, #1
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strb.w	r3, [sp, #44]	@ 0x2c
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ -	bl	562fc8 <spr_noaccess@@Base+0xcdf8>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	ubfx	r2, r4, #16, #1
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	strb.w	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	bl	562fd4 <spr_noaccess@@Base+0xce04>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r1, #2
│ │ │ │  	mov	r0, r6
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r3, r4, #16, #1
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strb.w	r3, [sp, #44]	@ 0x2c
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ -	bl	562fc8 <spr_noaccess@@Base+0xcdf8>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	ubfx	r2, r4, #16, #1
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	strb.w	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	bl	562fd4 <spr_noaccess@@Base+0xce04>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp	r2, #65	@ 0x41
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r3, #1
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	57f194 <spr_noaccess@@Base+0x28fc4>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	57f19c <spr_noaccess@@Base+0x28fcc>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	nop
│ │ │ │  	asrs	r2, r2, #8
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	asrs	r0, r0, #5
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	asrs	r0, r7, #2
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ @@ -1275510,90 +1275549,90 @@
│ │ │ │  	ldrb	r0, [r3, #30]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	ldrb	r2, [r2, #28]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	str	r7, [sp, #248]	@ 0xf8
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │  	ldr.w	r2, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r7, r2, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r1, r2, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ +	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r2, r1, #4
│ │ │ │ -	movs	r0, #1
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ -	lsls	r1, r4, #4
│ │ │ │ +	movs	r0, #1
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4e1180 <tcg_gen_gvec_rotlv@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r2, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r6, r2, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r2, r2, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ +	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r2, r1, #4
│ │ │ │ -	movs	r0, #1
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ -	lsls	r1, r4, #4
│ │ │ │ +	movs	r0, #1
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4e1054 <tcg_gen_gvec_shlv@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	mov	r0, r6
│ │ │ │ -	bl	564080 <spr_noaccess@@Base+0xdeb0>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	56408c <spr_noaccess@@Base+0xdebc>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r2, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r2, r2, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r6, r2, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ +	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r2, r1, #4
│ │ │ │ -	movs	r0, #0
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ -	lsls	r1, r4, #4
│ │ │ │ +	movs	r0, #0
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4e1180 <tcg_gen_gvec_rotlv@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ -	lsls	r7, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	lsls	r0, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r2, [pc, #1784]	@ 58e18c <spr_noaccess@@Base+0x37fbc>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	add.w	r2, r2, #672	@ 0x2a0
│ │ │ │ -	bl	561438 <spr_noaccess@@Base+0xb268>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	561444 <spr_noaccess@@Base+0xb274>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r6, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r1, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.n	58da68 <spr_noaccess@@Base+0x37898>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │ @@ -1275602,18 +1275641,18 @@
│ │ │ │  	movs	r4, #16
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #2
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4e020c <tcg_gen_gvec_smax@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r0, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r2, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.n	58da68 <spr_noaccess@@Base+0x37898>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │ @@ -1275622,74 +1275661,74 @@
│ │ │ │  	movs	r4, #16
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #1
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4e0144 <tcg_gen_gvec_smin@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r1, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r3, #0
│ │ │ │  	movs	r2, #14
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	56325c <spr_noaccess@@Base+0xd08c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	563268 <spr_noaccess@@Base+0xd098>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ -	lsls	r3, r3, #17
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	lsls	r4, r3, #17
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r2, [pc, #1584]	@ 58e190 <spr_noaccess@@Base+0x37fc0>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	563ff4 <spr_noaccess@@Base+0xde24>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	564000 <spr_noaccess@@Base+0xde30>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	ubfx	r2, r4, #23, #3
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	lsls	r2, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	strd	r2, r4, [sp, #40]	@ 0x28
│ │ │ │ +	lsls	r7, r3, #11
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	569c80 <spr_noaccess@@Base+0x13ab0>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	569c8c <spr_noaccess@@Base+0x13abc>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r4, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r3, #0
│ │ │ │  	movs	r2, #6
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	56325c <spr_noaccess@@Base+0xd08c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	563268 <spr_noaccess@@Base+0xd098>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r1, #0
│ │ │ │  	mov	r0, r6
│ │ │ │ -	bl	5646fc <spr_noaccess@@Base+0xe52c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	564708 <spr_noaccess@@Base+0xe538>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r2, [pc, #1488]	@ 58e194 <spr_noaccess@@Base+0x37fc4>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	addw	r2, r2, #1324	@ 0x52c
│ │ │ │ -	bl	57ec24 <spr_noaccess@@Base+0x28a54>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	57ec2c <spr_noaccess@@Base+0x28a5c>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r0, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r0, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r0, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r0, #0
│ │ │ │  	beq.n	58dc7e <spr_noaccess@@Base+0x37aae>
│ │ │ │  	ldr.w	r4, [pc, #1452]	@ 58e198 <spr_noaccess@@Base+0x37fc8>
│ │ │ │  	addw	r0, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │ @@ -1275697,179 +1275736,179 @@
│ │ │ │  	movs	r3, #16
│ │ │ │  	addw	r4, r4, #1252	@ 0x4e4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	strd	r3, r4, [sp]
│ │ │ │  	bl	4deb40 <tcg_gen_gvec_3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r3, #1920	@ 0x780
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ -	lsls	r7, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	lsls	r0, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r2, [pc, #1380]	@ 58e19c <spr_noaccess@@Base+0x37fcc>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	add.w	r2, r2, #952	@ 0x3b8
│ │ │ │ -	bl	561438 <spr_noaccess@@Base+0xb268>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	561444 <spr_noaccess@@Base+0xb274>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ -	lsls	r3, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	lsls	r4, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r2, [pc, #1332]	@ 58e1a0 <spr_noaccess@@Base+0x37fd0>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	add.w	r2, r2, #924	@ 0x39c
│ │ │ │ -	bl	561438 <spr_noaccess@@Base+0xb268>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	561444 <spr_noaccess@@Base+0xb274>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ -	lsls	r1, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	lsls	r3, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r2, [pc, #1272]	@ 58e1a4 <spr_noaccess@@Base+0x37fd4>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	add.w	r2, r2, #868	@ 0x364
│ │ │ │ -	bl	561438 <spr_noaccess@@Base+0xb268>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	561444 <spr_noaccess@@Base+0xb274>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #17
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r2, [pc, #1244]	@ 58e1a8 <spr_noaccess@@Base+0x37fd8>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	563ff4 <spr_noaccess@@Base+0xde24>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	564000 <spr_noaccess@@Base+0xde30>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [pc, #1232]	@ 58e1ac <spr_noaccess@@Base+0x37fdc>
│ │ │ │  	movs	r2, #8
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ +	ubfx	r5, r4, #21, #5
│ │ │ │ +	str	r5, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r5, r4, #16, #4
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │  	str	r5, [sp, #44]	@ 0x2c
│ │ │ │ -	ubfx	r5, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	str	r5, [sp, #48]	@ 0x30
│ │ │ │ -	str	r4, [sp, #40]	@ 0x28
│ │ │ │ -	bl	5712a0 <spr_noaccess@@Base+0x1b0d0>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	bl	5712a8 <spr_noaccess@@Base+0x1b0d8>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r2, [pc, #1196]	@ 58e1b0 <spr_noaccess@@Base+0x37fe0>
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r2, #4
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	str	r4, [sp, #40]	@ 0x28
│ │ │ │ -	bl	562d28 <spr_noaccess@@Base+0xcb58>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	562d34 <spr_noaccess@@Base+0xcb64>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r2, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r6, r2, #17
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ +	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r2, r1, #4
│ │ │ │ -	movs	r0, #3
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ -	lsls	r1, r4, #4
│ │ │ │ +	movs	r0, #3
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4e111c <tcg_gen_gvec_sarv@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r2, [r5, #144]	@ 0x90
│ │ │ │ -	lsls	r0, r2, #17
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r1, r2, #17
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ +	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r2, r1, #4
│ │ │ │ -	movs	r0, #3
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ -	lsls	r1, r4, #4
│ │ │ │ +	movs	r0, #3
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4e0844 <tcg_gen_gvec_eqv@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r2, #1472	@ 0x5c0
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r2, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r6, r2, #17
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ +	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r2, r1, #4
│ │ │ │ -	movs	r0, #3
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ -	lsls	r1, r4, #4
│ │ │ │ +	movs	r0, #3
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4e1054 <tcg_gen_gvec_shlv@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r2, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r2, #17
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ +	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r2, r1, #4
│ │ │ │ -	movs	r0, #3
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ -	lsls	r1, r4, #4
│ │ │ │ +	movs	r0, #3
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4e070c <tcg_gen_gvec_nand@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [pc, #916]	@ (58e1b4 <spr_noaccess@@Base+0x37fe4>)
│ │ │ │  	addw	r2, r6, #2602	@ 0xa2a
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r6, [fp, r3]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │ @@ -1275895,27 +1275934,27 @@
│ │ │ │  	add	r3, r1
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	add.w	r1, r0, #1800	@ 0x708
│ │ │ │  	ldr.w	r0, [r0, #1800]	@ 0x708
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r3, [pc, #836]	@ (58e1bc <spr_noaccess@@Base+0x37fec>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	beq.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [pc, #784]	@ (58e1b4 <spr_noaccess@@Base+0x37fe4>)
│ │ │ │  	addw	r2, r6, #2602	@ 0xa2a
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r5, [fp, r3]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1275949,160 +1275988,160 @@
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	addw	r1, r0, #1668	@ 0x684
│ │ │ │  	ldr.w	r0, [r0, #1668]	@ 0x684
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	beq.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r3, [pc, #688]	@ (58e1c4 <spr_noaccess@@Base+0x37ff4>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r2, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r0, r2, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r1, r2, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.n	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ +	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r2, r1, #4
│ │ │ │ -	movs	r0, #3
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ -	lsls	r1, r4, #4
│ │ │ │ +	movs	r0, #3
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4e07a8 <tcg_gen_gvec_nor@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r2, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r2, [pc, #592]	@ (58e1c8 <spr_noaccess@@Base+0x37ff8>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	563ff4 <spr_noaccess@@Base+0xde24>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	564000 <spr_noaccess@@Base+0xde30>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #17
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r2, [pc, #572]	@ (58e1cc <spr_noaccess@@Base+0x37ffc>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	563ff4 <spr_noaccess@@Base+0xde24>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	564000 <spr_noaccess@@Base+0xde30>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r0, [pc, #560]	@ (58e1d0 <spr_noaccess@@Base+0x38000>)
│ │ │ │  	ldr	r1, [r5, #80]	@ 0x50
│ │ │ │  	add	r0, pc
│ │ │ │  	bl	7235d4 <qemu_log@@Base>
│ │ │ │ -	b.w	589f4e <spr_noaccess@@Base+0x33d7e>
│ │ │ │ +	b.w	589f4a <spr_noaccess@@Base+0x33d7a>
│ │ │ │  	movs	r0, #2
│ │ │ │ -	b.w	589f50 <spr_noaccess@@Base+0x33d80>
│ │ │ │ +	b.w	589f4c <spr_noaccess@@Base+0x33d7c>
│ │ │ │  	ldr	r2, [pc, #544]	@ (58e1d4 <spr_noaccess@@Base+0x38004>)
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r2, #1
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	str	r4, [sp, #40]	@ 0x28
│ │ │ │ -	bl	562ca0 <spr_noaccess@@Base+0xcad0>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	562cac <spr_noaccess@@Base+0xcadc>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [pc, #492]	@ (58e1d8 <spr_noaccess@@Base+0x38008>)
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	mov	r2, r3
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	str	r4, [sp, #40]	@ 0x28
│ │ │ │ -	bl	562d28 <spr_noaccess@@Base+0xcb58>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	562d34 <spr_noaccess@@Base+0xcb64>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r3, [pc, #448]	@ (58e1dc <spr_noaccess@@Base+0x3800c>)
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	ldr	r3, [r7, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │ -	bl	569de8 <spr_noaccess@@Base+0x13c18>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	569df4 <spr_noaccess@@Base+0x13c24>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r2, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r7, r2, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ +	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r2, r1, #4
│ │ │ │ -	movs	r0, #3
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ -	lsls	r1, r4, #4
│ │ │ │ +	movs	r0, #3
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4e0484 <tcg_gen_gvec_or@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r2, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r2, r2, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ +	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r2, r1, #4
│ │ │ │ -	movs	r0, #3
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ -	lsls	r1, r4, #4
│ │ │ │ +	movs	r0, #3
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4e05bc <tcg_gen_gvec_andc@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r6, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	58896e <spr_noaccess@@Base+0x3279e>
│ │ │ │ +	beq.w	58896a <spr_noaccess@@Base+0x3279a>
│ │ │ │  	and.w	r0, r4, #1
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [pc, #232]	@ (58e1b4 <spr_noaccess@@Base+0x37fe4>)
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	mov	r6, r0
│ │ │ │ @@ -1276133,42 +1276172,42 @@
│ │ │ │  	add	r5, r3
│ │ │ │  	strd	r5, r6, [sp]
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r3, r1
│ │ │ │  	add.w	r1, r0, #240	@ 0xf0
│ │ │ │  	ldr.w	r0, [r0, #240]	@ 0xf0
│ │ │ │  	bl	4c6160 <tcg_gen_call4@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [pc, #184]	@ (58e1e4 <spr_noaccess@@Base+0x38014>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │  	add	r2, pc
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r3, r4, [sp, #40]	@ 0x28
│ │ │ │ -	bl	56bc2c <spr_noaccess@@Base+0x15a5c>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	strd	r4, r3, [sp, #40]	@ 0x28
│ │ │ │ +	bl	56bc38 <spr_noaccess@@Base+0x15a68>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr	r2, [pc, #160]	@ (58e1e8 <spr_noaccess@@Base+0x38018>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │  	add	r2, pc
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r3, r4, [sp, #40]	@ 0x28
│ │ │ │ -	bl	56bc2c <spr_noaccess@@Base+0x15a5c>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	strd	r4, r3, [sp, #40]	@ 0x28
│ │ │ │ +	bl	56bc38 <spr_noaccess@@Base+0x15a68>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr	r2, [pc, #136]	@ (58e1ec <spr_noaccess@@Base+0x3801c>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │  	add	r2, pc
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r3, r4, [sp, #40]	@ 0x28
│ │ │ │ -	bl	56bc2c <spr_noaccess@@Base+0x15a5c>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	strd	r4, r3, [sp, #40]	@ 0x28
│ │ │ │ +	bl	56bc38 <spr_noaccess@@Base+0x15a68>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	nop
│ │ │ │  	lsrs	r0, r6, #8
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	lsrs	r0, r3, #6
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	lsls	r6, r7, #29
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ @@ -1276211,144 +1276250,144 @@
│ │ │ │  	ldrh	r1, [r6, #62]	@ 0x3e
│ │ │ │  	vcvt.u32.f32	q12, <illegal reg q14.5>, #4
│ │ │ │  			@ <UNDEFINED> instruction: 0xfffc8f09
│ │ │ │  			@ <UNDEFINED> instruction: 0xfffcf8df
│ │ │ │  	cmp	r0, #16
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │  	add	r2, pc
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r3, r4, [sp, #40]	@ 0x28
│ │ │ │ -	bl	56bc2c <spr_noaccess@@Base+0x15a5c>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	strd	r4, r3, [sp, #40]	@ 0x28
│ │ │ │ +	bl	56bc38 <spr_noaccess@@Base+0x15a68>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	movs	r4, #0
│ │ │ │  	lsls	r0, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [pc, #2012]	@ 58ea08 <spr_noaccess@@Base+0x38838>
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	56138c <spr_noaccess@@Base+0xb1bc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	561398 <spr_noaccess@@Base+0xb1c8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movw	r2, #1665	@ 0x681
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	movs	r4, #0
│ │ │ │  	lsls	r3, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [pc, #1972]	@ 58ea0c <spr_noaccess@@Base+0x3883c>
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	56138c <spr_noaccess@@Base+0xb1bc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	561398 <spr_noaccess@@Base+0xb1c8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r2, [pc, #1944]	@ 58ea10 <spr_noaccess@@Base+0x38840>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	563ff4 <spr_noaccess@@Base+0xde24>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	564000 <spr_noaccess@@Base+0xde30>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ -	lsls	r3, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	lsls	r4, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r2, [pc, #1904]	@ 58ea14 <spr_noaccess@@Base+0x38844>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	add.w	r2, r2, #644	@ 0x284
│ │ │ │ -	bl	561438 <spr_noaccess@@Base+0xb268>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	561444 <spr_noaccess@@Base+0xb274>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ -	lsls	r0, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	lsls	r2, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r2, [pc, #1856]	@ 58ea18 <spr_noaccess@@Base+0x38848>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	add.w	r2, r2, #840	@ 0x348
│ │ │ │ -	bl	561438 <spr_noaccess@@Base+0xb268>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	561444 <spr_noaccess@@Base+0xb274>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r3, #1536	@ 0x600
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ -	lsls	r4, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	lsls	r1, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r2, [pc, #1804]	@ 58ea1c <spr_noaccess@@Base+0x3884c>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	add.w	r2, r2, #812	@ 0x32c
│ │ │ │ -	bl	561438 <spr_noaccess@@Base+0xb268>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	561444 <spr_noaccess@@Base+0xb274>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r3, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r3, [sp, #40]	@ 0x28
│ │ │ │ -	bl	560e0c <spr_noaccess@@Base+0xac3c>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	strd	r4, r3, [sp, #44]	@ 0x2c
│ │ │ │ +	bl	560e18 <spr_noaccess@@Base+0xac48>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r4, [pc, #1744]	@ 58ea20 <spr_noaccess@@Base+0x38850>
│ │ │ │  	movs	r3, #0
│ │ │ │  	movs	r2, #3
│ │ │ │  	mov	r1, r6
│ │ │ │  	add	r4, pc
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	56138c <spr_noaccess@@Base+0xb1bc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	561398 <spr_noaccess@@Base+0xb1c8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ -	lsls	r1, r3, #17
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	lsls	r3, r3, #17
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r2, [pc, #1696]	@ 58ea24 <spr_noaccess@@Base+0x38854>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	563ff4 <spr_noaccess@@Base+0xde24>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	564000 <spr_noaccess@@Base+0xde30>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	bl	4c5078 <tcg_temp_new_i64@@Base>
│ │ │ │  	addw	r2, r8, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4cd754 <tcg_gen_ld_i64@@Base>
│ │ │ │  	ldr	r1, [sp, #28]
│ │ │ │ @@ -1276357,258 +1276396,258 @@
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4d0830 <tcg_gen_extract2_i64@@Base>
│ │ │ │  	mov	r3, r6
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4d0830 <tcg_gen_extract2_i64@@Base>
│ │ │ │ -	b.w	58543e <spr_noaccess@@Base+0x2f26e>
│ │ │ │ +	b.w	5854aa <spr_noaccess@@Base+0x2f2da>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r3, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r2, [pc, #1624]	@ 58ea28 <spr_noaccess@@Base+0x38858>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	563ff4 <spr_noaccess@@Base+0xde24>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	564000 <spr_noaccess@@Base+0xde30>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [r5, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ -	lsls	r4, r3, #17
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	lsls	r1, r3, #17
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r2, [pc, #1568]	@ 58ea2c <spr_noaccess@@Base+0x3885c>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	563ff4 <spr_noaccess@@Base+0xde24>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	564000 <spr_noaccess@@Base+0xde30>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r4, [pc, #1544]	@ 58ea30 <spr_noaccess@@Base+0x38860>
│ │ │ │  	movs	r3, #0
│ │ │ │  	movs	r2, #3
│ │ │ │  	mov	r1, r6
│ │ │ │  	add	r4, pc
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	56138c <spr_noaccess@@Base+0xb1bc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	561398 <spr_noaccess@@Base+0xb1c8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	movs	r4, #0
│ │ │ │  	lsls	r0, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [pc, #1512]	@ 58ea34 <spr_noaccess@@Base+0x38864>
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	56138c <spr_noaccess@@Base+0xb1bc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	561398 <spr_noaccess@@Base+0xb1c8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r4, #1
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	movs	r4, #0
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │ -	bl	57fd38 <spr_noaccess@@Base+0x29b68>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	57fd40 <spr_noaccess@@Base+0x29b70>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	movs	r4, #1
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	movs	r4, #0
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │ -	bl	57fd38 <spr_noaccess@@Base+0x29b68>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	57fd40 <spr_noaccess@@Base+0x29b70>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	movs	r4, #1
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r4, r4, [sp, #4]
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	5777ec <spr_noaccess@@Base+0x2161c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5777f4 <spr_noaccess@@Base+0x21624>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r4, #1
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r4, r4, [sp, #4]
│ │ │ │  	movs	r4, #0
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	5777ec <spr_noaccess@@Base+0x2161c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5777f4 <spr_noaccess@@Base+0x21624>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r4, #9
│ │ │ │  	movs	r7, #0
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	mov	r0, r5
│ │ │ │  	movs	r4, #1
│ │ │ │  	strd	r4, r7, [sp]
│ │ │ │ -	bl	5777ec <spr_noaccess@@Base+0x2161c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5777f4 <spr_noaccess@@Base+0x21624>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r4, #9
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	movs	r4, #0
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │ -	bl	5777ec <spr_noaccess@@Base+0x2161c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5777f4 <spr_noaccess@@Base+0x21624>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r4, #1
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	movs	r4, #0
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │ -	bl	5777ec <spr_noaccess@@Base+0x2161c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5777f4 <spr_noaccess@@Base+0x21624>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r4, #1
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	movs	r4, #0
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │ -	bl	5777ec <spr_noaccess@@Base+0x2161c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5777f4 <spr_noaccess@@Base+0x21624>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r4, #0
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	movs	r4, #1
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │ -	bl	5777ec <spr_noaccess@@Base+0x2161c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5777f4 <spr_noaccess@@Base+0x21624>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r4, #0
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	movs	r4, #1
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │ -	bl	5777ec <spr_noaccess@@Base+0x2161c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5777f4 <spr_noaccess@@Base+0x21624>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r4, #2
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	movs	r4, #1
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │ -	bl	5777ec <spr_noaccess@@Base+0x2161c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5777f4 <spr_noaccess@@Base+0x21624>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r4, #2
│ │ │ │  	mov.w	ip, #1
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	mov	r0, r5
│ │ │ │  	movs	r4, #0
│ │ │ │  	strd	r4, ip, [sp]
│ │ │ │ -	bl	5777ec <spr_noaccess@@Base+0x2161c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5777f4 <spr_noaccess@@Base+0x21624>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r4, #0
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r4, r4, [sp, #4]
│ │ │ │  	movs	r4, #1
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	5777ec <spr_noaccess@@Base+0x2161c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5777f4 <spr_noaccess@@Base+0x21624>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r4, #0
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r4, r4, [sp, #4]
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	5777ec <spr_noaccess@@Base+0x2161c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5777f4 <spr_noaccess@@Base+0x21624>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r4, #2
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	mov	r0, r5
│ │ │ │  	movs	r4, #1
│ │ │ │  	strd	r4, lr, [sp]
│ │ │ │ -	bl	5777ec <spr_noaccess@@Base+0x2161c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5777f4 <spr_noaccess@@Base+0x21624>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r4, #2
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	movs	r4, #0
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │ -	bl	5777ec <spr_noaccess@@Base+0x2161c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	5777f4 <spr_noaccess@@Base+0x21624>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r3, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r3, #2
│ │ │ │  	movs	r2, #14
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	56325c <spr_noaccess@@Base+0xd08c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	563268 <spr_noaccess@@Base+0xd098>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [pc, #1144]	@ 58ea38 <spr_noaccess@@Base+0x38868>
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │ -	bl	564534 <spr_noaccess@@Base+0xe364>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	564540 <spr_noaccess@@Base+0xe370>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	cmp.w	r3, #832	@ 0x340
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ -	lsls	r1, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	lsls	r3, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r2, [pc, #1092]	@ 58ea3c <spr_noaccess@@Base+0x3886c>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	add.w	r2, r2, #756	@ 0x2f4
│ │ │ │ -	bl	561438 <spr_noaccess@@Base+0xb268>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	561444 <spr_noaccess@@Base+0xb274>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ -	lsls	r0, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	ubfx	r4, r4, #16, #5
│ │ │ │ +	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	lsls	r2, r3, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r2, [pc, #1044]	@ 58ea40 <spr_noaccess@@Base+0x38870>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	add.w	r2, r2, #728	@ 0x2d8
│ │ │ │ -	bl	561438 <spr_noaccess@@Base+0xb268>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	561444 <spr_noaccess@@Base+0xb274>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r4, #0
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	movs	r4, #1
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │ -	bl	57fd38 <spr_noaccess@@Base+0x29b68>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	57fd40 <spr_noaccess@@Base+0x29b70>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	movs	r4, #0
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	movs	r4, #1
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │ -	bl	57fd38 <spr_noaccess@@Base+0x29b68>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	57fd40 <spr_noaccess@@Base+0x29b70>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ands.w	r3, r4, #2097152	@ 0x200000
│ │ │ │  	mov	r8, r3
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	588060 <spr_noaccess@@Base+0x31e90>
│ │ │ │ +	beq.w	58805c <spr_noaccess@@Base+0x31e8c>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [pc, #944]	@ (58ea44 <spr_noaccess@@Base+0x38874>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov	r5, r0
│ │ │ │  	lsls	r2, r2, #5
│ │ │ │  	ldr	r7, [r7, r3]
│ │ │ │  	add.w	r2, r2, #41472	@ 0xa200
│ │ │ │ @@ -1276635,21 +1276674,21 @@
│ │ │ │  	ldr	r0, [pc, #880]	@ (58ea48 <spr_noaccess@@Base+0x38878>)
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	addw	r1, r0, #3396	@ 0xd44
│ │ │ │  	ldr.w	r0, [r0, #3396]	@ 0xd44
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #29
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	589b8a <spr_noaccess@@Base+0x339ba>
│ │ │ │ +	beq.w	589b86 <spr_noaccess@@Base+0x339b6>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [pc, #828]	@ (58ea44 <spr_noaccess@@Base+0x38874>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov	r5, r0
│ │ │ │  	lsls	r2, r2, #5
│ │ │ │  	ldr	r7, [r7, r3]
│ │ │ │  	add.w	r2, r2, #41472	@ 0xa200
│ │ │ │ @@ -1276678,236 +1276717,236 @@
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	add	r3, ip
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #2340	@ 0x924
│ │ │ │  	ldr.w	r0, [r0, #2340]	@ 0x924
│ │ │ │  	bl	4c60f0 <tcg_gen_call3@@Base>
│ │ │ │  	lsls	r1, r4, #31
│ │ │ │ -	bpl.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bpl.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r3, [pc, #740]	@ (58ea50 <spr_noaccess@@Base+0x38880>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #328]	@ 0x148
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4cab8c <tcg_gen_shri_i32@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r2, [pc, #712]	@ (58ea54 <spr_noaccess@@Base+0x38884>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	563ff4 <spr_noaccess@@Base+0xde24>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	564000 <spr_noaccess@@Base+0xde30>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r4, [pc, #692]	@ (58ea58 <spr_noaccess@@Base+0x38888>)
│ │ │ │  	movs	r3, #0
│ │ │ │  	movs	r2, #3
│ │ │ │  	mov	r1, r6
│ │ │ │  	add	r4, pc
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	56138c <spr_noaccess@@Base+0xb1bc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	561398 <spr_noaccess@@Base+0xb1c8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movw	r2, #705	@ 0x2c1
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r2, [pc, #652]	@ (58ea5c <spr_noaccess@@Base+0x3888c>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	563ff4 <spr_noaccess@@Base+0xde24>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	564000 <spr_noaccess@@Base+0xde30>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	movs	r4, #0
│ │ │ │  	lsls	r3, r3, #11
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r3, [pc, #628]	@ (58ea60 <spr_noaccess@@Base+0x38890>)
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │ -	bl	56138c <spr_noaccess@@Base+0xb1bc>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	561398 <spr_noaccess@@Base+0xb1c8>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr	r2, [pc, #612]	@ (58ea64 <spr_noaccess@@Base+0x38894>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	56d610 <spr_noaccess@@Base+0x17440>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	56d618 <spr_noaccess@@Base+0x17448>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr	r2, [pc, #600]	@ (58ea68 <spr_noaccess@@Base+0x38898>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	56d610 <spr_noaccess@@Base+0x17440>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	56d618 <spr_noaccess@@Base+0x17448>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr	r2, [pc, #588]	@ (58ea6c <spr_noaccess@@Base+0x3889c>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	56d610 <spr_noaccess@@Base+0x17440>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	56d618 <spr_noaccess@@Base+0x17448>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr	r2, [pc, #576]	@ (58ea70 <spr_noaccess@@Base+0x388a0>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	56d610 <spr_noaccess@@Base+0x17440>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	56d618 <spr_noaccess@@Base+0x17448>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r3, #2
│ │ │ │  	movs	r2, #9
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	56325c <spr_noaccess@@Base+0xd08c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	563268 <spr_noaccess@@Base+0xd098>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r3, #1
│ │ │ │  	movs	r2, #9
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	56325c <spr_noaccess@@Base+0xd08c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	563268 <spr_noaccess@@Base+0xd098>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r2, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r6, r2, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ +	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r2, r1, #4
│ │ │ │ -	movs	r0, #3
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ -	lsls	r1, r4, #4
│ │ │ │ +	movs	r0, #3
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4e0514 <tcg_gen_gvec_xor@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #17
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r2, [pc, #448]	@ (58ea74 <spr_noaccess@@Base+0x388a4>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	563ff4 <spr_noaccess@@Base+0xde24>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	564000 <spr_noaccess@@Base+0xde30>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r2, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r3, #1
│ │ │ │  	movs	r2, #8
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	56325c <spr_noaccess@@Base+0xd08c>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	563268 <spr_noaccess@@Base+0xd098>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r2, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r0, r2, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r6, r2, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ +	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r2, r1, #4
│ │ │ │ -	movs	r0, #0
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ -	lsls	r1, r4, #4
│ │ │ │ +	movs	r0, #0
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4e111c <tcg_gen_gvec_sarv@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	cmp.w	r2, #896	@ 0x380
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r2, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r7, r2, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ +	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r2, r1, #4
│ │ │ │ -	movs	r0, #2
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ -	lsls	r1, r4, #4
│ │ │ │ +	movs	r0, #2
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4e111c <tcg_gen_gvec_sarv@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	ldr.w	r2, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r2, r2, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ +	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r2, r1, #4
│ │ │ │ -	movs	r0, #1
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ -	lsls	r1, r4, #4
│ │ │ │ +	movs	r0, #1
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4e111c <tcg_gen_gvec_sarv@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movw	r3, #385	@ 0x181
│ │ │ │  	cmp	r2, r3
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	560f18 <spr_noaccess@@Base+0xad48>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	560f24 <spr_noaccess@@Base+0xad54>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r2, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r0, r2, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r7, r2, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ +	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r2, r1, #4
│ │ │ │ -	movs	r0, #2
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ -	lsls	r1, r4, #4
│ │ │ │ +	movs	r0, #2
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4e1054 <tcg_gen_gvec_shlv@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r2, #3
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	560f18 <spr_noaccess@@Base+0xad48>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	560f24 <spr_noaccess@@Base+0xad54>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #136]	@ 0x88
│ │ │ │  	lsls	r4, r3, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr	r2, [pc, #140]	@ (58ea78 <spr_noaccess@@Base+0x388a8>)
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r2, pc
│ │ │ │ -	bl	563ff4 <spr_noaccess@@Base+0xde24>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	bl	564000 <spr_noaccess@@Base+0xde30>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	nop
│ │ │ │  	lsls	r4, r6, #6
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	lsls	r0, r0, #5
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	ldrh	r1, [r4, #48]	@ 0x30
│ │ │ │  	vabal.u<illegal width 64>	q8, d28, d11
│ │ │ │ @@ -1276946,45 +1276985,45 @@
│ │ │ │  	vcls.s<illegal width 64>	<illegal reg q12.5>, <illegal reg q1.5>
│ │ │ │  	vrsra.u64	<illegal reg q12.5>, <illegal reg q7.5>, #4
│ │ │ │  	vrsra.u32	<illegal reg q12.5>, <illegal reg q13.5>, #4
│ │ │ │  	vqrdmulh.s<illegal width 64>	<illegal reg q11.5>, q14, d7[0]
│ │ │ │  	vqdmulh.s<illegal width 64>	<illegal reg q11.5>, q14, d21[0]
│ │ │ │  	vsli.64	d31, d18, #60	@ 0x3c
│ │ │ │  	ldrb	r0, [r0, #30]
│ │ │ │ -	bne.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	bne.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldr.w	r2, [r5, #136]	@ 0x88
│ │ │ │ -	lsls	r2, r2, #7
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r6, r2, #7
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r2, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58df28 <spr_noaccess@@Base+0x37d58>
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ +	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r2, r1, #4
│ │ │ │ -	movs	r0, #0
│ │ │ │ +	lsls	r2, r4, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ -	lsls	r1, r4, #4
│ │ │ │ +	movs	r0, #0
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4e1054 <tcg_gen_gvec_shlv@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	movs	r2, #3
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	560e90 <spr_noaccess@@Base+0xacc0>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	560e9c <spr_noaccess@@Base+0xaccc>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r5
│ │ │ │ -	bl	560e90 <spr_noaccess@@Base+0xacc0>
│ │ │ │ -	b.w	582fe2 <spr_noaccess@@Base+0x2ce12>
│ │ │ │ +	bl	560e9c <spr_noaccess@@Base+0xaccc>
│ │ │ │ +	b.w	582fea <spr_noaccess@@Base+0x2ce1a>
│ │ │ │  	ldr.w	r3, [r5, #144]	@ 0x90
│ │ │ │ -	lsls	r7, r3, #17
│ │ │ │ -	bpl.w	582fe0 <spr_noaccess@@Base+0x2ce10>
│ │ │ │ +	lsls	r0, r3, #17
│ │ │ │ +	bpl.w	582fe8 <spr_noaccess@@Base+0x2ce18>
│ │ │ │  	ldrb.w	r3, [r5, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58da68 <spr_noaccess@@Base+0x37898>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │ @@ -1276993,39 +1277032,39 @@
│ │ │ │  	movs	r4, #16
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #3
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4e01a8 <tcg_gen_gvec_umin@@Base>
│ │ │ │ -	b.w	58315c <spr_noaccess@@Base+0x2cf8c>
│ │ │ │ +	b.w	583164 <spr_noaccess@@Base+0x2cf94>
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │ -	str.w	r0, [ip, #3992]	@ 0xf98
│ │ │ │ -	ldr.w	r3, [pc, #3092]	@ 58f740 <spr_noaccess@@Base+0x39570>
│ │ │ │ -	sub	sp, #68	@ 0x44
│ │ │ │ -	ldr.w	r5, [pc, #3092]	@ 58f744 <spr_noaccess@@Base+0x39574>
│ │ │ │ +	str.w	r0, [ip, #3984]	@ 0xf90
│ │ │ │ +	ldr.w	r3, [pc, #3088]	@ 58f73c <spr_noaccess@@Base+0x3956c>
│ │ │ │ +	sub	sp, #76	@ 0x4c
│ │ │ │ +	ldr.w	r5, [pc, #3088]	@ 58f740 <spr_noaccess@@Base+0x39570>
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r3, pc
│ │ │ │  	mov	r7, r1
│ │ │ │  	add.w	r0, r3, #536	@ 0x218
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │ -	ldr.w	r0, [pc, #3080]	@ 58f748 <spr_noaccess@@Base+0x39578>
│ │ │ │ +	ldr.w	r0, [pc, #3076]	@ 58f744 <spr_noaccess@@Base+0x39574>
│ │ │ │  	add	r5, pc
│ │ │ │ -	ldr.w	r2, [pc, #3076]	@ 58f74c <spr_noaccess@@Base+0x3957c>
│ │ │ │ +	ldr.w	r2, [pc, #3072]	@ 58f748 <spr_noaccess@@Base+0x39578>
│ │ │ │  	movs	r3, #32
│ │ │ │ -	ldr.w	r1, [pc, #3076]	@ 58f750 <spr_noaccess@@Base+0x39580>
│ │ │ │ +	ldr.w	r1, [pc, #3072]	@ 58f74c <spr_noaccess@@Base+0x3957c>
│ │ │ │  	add	r2, pc
│ │ │ │ -	ldr.w	r6, [pc, #3072]	@ 58f754 <spr_noaccess@@Base+0x39584>
│ │ │ │ +	ldr.w	r6, [pc, #3068]	@ 58f750 <spr_noaccess@@Base+0x39580>
│ │ │ │  	ldr	r0, [r5, r0]
│ │ │ │  	add	r1, pc
│ │ │ │  	add	r6, pc
│ │ │ │  	ldr	r0, [r0, #0]
│ │ │ │ -	str	r0, [sp, #60]	@ 0x3c
│ │ │ │ +	str	r0, [sp, #68]	@ 0x44
│ │ │ │  	mov.w	r0, #0
│ │ │ │  	mov	r0, r7
│ │ │ │  	bl	5d23fc <object_dynamic_cast_assert@@Base>
│ │ │ │  	ldrb.w	r3, [r4, #91]	@ 0x5b
│ │ │ │  	ldr.w	r8, [r4, #8]
│ │ │ │  	add.w	r7, r7, #11712	@ 0x2dc0
│ │ │ │  	adds	r7, #32
│ │ │ │ @@ -1277046,33 +1277085,33 @@
│ │ │ │  	bpl.n	58eba4 <spr_noaccess@@Base+0x389d4>
│ │ │ │  	lsrs	r3, r0, #26
│ │ │ │  	cmp	r3, #1
│ │ │ │  	beq.n	58ebf2 <spr_noaccess@@Base+0x38a22>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r4
│ │ │ │  	str	r6, [r4, #84]	@ 0x54
│ │ │ │ -	bl	582f14 <spr_noaccess@@Base+0x2cd44>
│ │ │ │ +	bl	582f1c <spr_noaccess@@Base+0x2cd4c>
│ │ │ │  	cmp	r0, #0
│ │ │ │  	beq.w	58ecd6 <spr_noaccess@@Base+0x38b06>
│ │ │ │  	ldr	r3, [r4, #12]
│ │ │ │  	ubfx	r5, r5, #0, #12
│ │ │ │ -	ldr.w	r2, [pc, #2976]	@ 58f75c <spr_noaccess@@Base+0x3958c>
│ │ │ │ +	ldr.w	r2, [pc, #2972]	@ 58f758 <spr_noaccess@@Base+0x39588>
│ │ │ │  	orrs	r5, r3
│ │ │ │  	itt	eq
│ │ │ │  	moveq	r3, #1
│ │ │ │  	streq	r3, [r4, #12]
│ │ │ │ -	ldr.w	r3, [pc, #2944]	@ 58f748 <spr_noaccess@@Base+0x39578>
│ │ │ │ +	ldr.w	r3, [pc, #2940]	@ 58f744 <spr_noaccess@@Base+0x39574>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	ldr	r2, [r3, #0]
│ │ │ │ -	ldr	r3, [sp, #60]	@ 0x3c
│ │ │ │ +	ldr	r3, [sp, #68]	@ 0x44
│ │ │ │  	eors	r2, r3
│ │ │ │  	mov.w	r3, #0
│ │ │ │  	bne.w	58f594 <spr_noaccess@@Base+0x393c4>
│ │ │ │ -	add	sp, #68	@ 0x44
│ │ │ │ +	add	sp, #76	@ 0x4c
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │ @@ -1277083,20 +1277122,20 @@
│ │ │ │  	mov	r0, r7
│ │ │ │  	mov	r1, r4
│ │ │ │  	add.w	r5, r8, #8
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	eor.w	r3, r3, #16
│ │ │ │  	bl	4eeba0 <translator_ldl_end@@Base>
│ │ │ │  	movs	r3, #0
│ │ │ │ -	str	r3, [sp, #32]
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	mov	r7, r0
│ │ │ │ -	strd	r3, r3, [sp, #36]	@ 0x24
│ │ │ │ -	add	r1, sp, #32
│ │ │ │  	strd	r3, r3, [sp, #44]	@ 0x2c
│ │ │ │ -	str	r3, [sp, #52]	@ 0x34
│ │ │ │ +	add	r1, sp, #40	@ 0x28
│ │ │ │ +	strd	r3, r3, [sp, #52]	@ 0x34
│ │ │ │ +	str	r3, [sp, #60]	@ 0x3c
│ │ │ │  	lsrs	r3, r6, #23
│ │ │ │  	subs.w	r0, r3, #12
│ │ │ │  	str	r5, [r4, #8]
│ │ │ │  	beq.w	58eea6 <spr_noaccess@@Base+0x38cd6>
│ │ │ │  	subs.w	r2, r3, #14
│ │ │ │  	beq.w	58ed8e <spr_noaccess@@Base+0x38bbe>
│ │ │ │  	subs.w	r0, r3, #10
│ │ │ │ @@ -1277153,15 +1277192,15 @@
│ │ │ │  	lsrs	r2, r6, #26
│ │ │ │  	movw	r1, #57148	@ 0xdf3c
│ │ │ │  	add.w	r3, r9, r2, lsl #2
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	and.w	r1, r3, #3
│ │ │ │  	cmp	r1, #1
│ │ │ │  	beq.n	58ed1c <spr_noaccess@@Base+0x38b4c>
│ │ │ │ -	ldr.w	r1, [pc, #2676]	@ 58f760 <spr_noaccess@@Base+0x39590>
│ │ │ │ +	ldr.w	r1, [pc, #2672]	@ 58f75c <spr_noaccess@@Base+0x3958c>
│ │ │ │  	ldr	r7, [r3, #24]
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r7, r1
│ │ │ │  	beq.n	58ed52 <spr_noaccess@@Base+0x38b82>
│ │ │ │  	ldr	r1, [r3, #8]
│ │ │ │  	tst.w	r1, #234881024	@ 0xe000000
│ │ │ │  	bne.w	58f09e <spr_noaccess@@Base+0x38ece>
│ │ │ │ @@ -1277189,20 +1277228,20 @@
│ │ │ │  	and.w	r1, r3, #3
│ │ │ │  	cmp	r1, #1
│ │ │ │  	ittt	eq
│ │ │ │  	biceq.w	r3, r3, #3
│ │ │ │  	ubfxeq	r1, r6, #16, #5
│ │ │ │  	ldreq.w	r3, [r3, r1, lsl #2]
│ │ │ │  	b.n	58ecea <spr_noaccess@@Base+0x38b1a>
│ │ │ │ -	ldr.w	r3, [pc, #2576]	@ 58f764 <spr_noaccess@@Base+0x39594>
│ │ │ │ +	ldr.w	r3, [pc, #2572]	@ 58f760 <spr_noaccess@@Base+0x39590>
│ │ │ │  	ldr.w	r3, [sl, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	lsls	r0, r3, #20
│ │ │ │  	bpl.n	58ed80 <spr_noaccess@@Base+0x38bb0>
│ │ │ │ -	ldr.w	r0, [pc, #2564]	@ 58f768 <spr_noaccess@@Base+0x39598>
│ │ │ │ +	ldr.w	r0, [pc, #2560]	@ 58f764 <spr_noaccess@@Base+0x39594>
│ │ │ │  	mov	r1, r2
│ │ │ │  	ldr	r3, [r4, #80]	@ 0x50
│ │ │ │  	ubfx	r2, r6, #1, #5
│ │ │ │  	str	r3, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	ubfx	r3, r6, #16, #5
│ │ │ │  	strd	r3, r6, [sp]
│ │ │ │ @@ -1277312,21 +1277351,21 @@
│ │ │ │  	mov.w	r3, r3, asr #31
│ │ │ │  	adc.w	r0, r0, #4294967295	@ 0xffffffff
│ │ │ │  	cmp.w	ip, #41	@ 0x29
│ │ │ │  	orr.w	r2, r2, lr, lsl #16
│ │ │ │  	mov.w	r3, r3, lsl #16
│ │ │ │  	orr.w	r3, r3, lr, lsr #16
│ │ │ │  	sbcs.w	r0, r0, #0
│ │ │ │ -	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r3, [sp, #52]	@ 0x34
│ │ │ │  	mov	lr, r2
│ │ │ │ -	ubfx	r3, r7, #16, #5
│ │ │ │ -	strb.w	r6, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r7, r7, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	strd	r7, r3, [sp, #32]
│ │ │ │ +	ubfx	r3, r7, #21, #5
│ │ │ │ +	strb.w	r6, [sp, #56]	@ 0x38
│ │ │ │ +	ubfx	r7, r7, #16, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	strd	r3, r7, [sp, #40]	@ 0x28
│ │ │ │  	bcs.w	58ed80 <spr_noaccess@@Base+0x38bb0>
│ │ │ │  	cmp.w	ip, #40	@ 0x28
│ │ │ │  	bhi.w	58ed80 <spr_noaccess@@Base+0x38bb0>
│ │ │ │  	add	r0, pc, #8	@ (adr r0, 58ef08 <spr_noaccess@@Base+0x38d38>)
│ │ │ │  	ldr.w	ip, [r0, ip, lsl #2]
│ │ │ │  	add	r0, ip
│ │ │ │  	bx	r0
│ │ │ │ @@ -1277383,93 +1277422,93 @@
│ │ │ │  	movs	r0, r0
│ │ │ │  	mrc2	15, 3, pc, cr9, cr15, {7}
│ │ │ │  	lsls	r5, r4, #2
│ │ │ │  	movs	r0, r0
│ │ │ │  	movs	r3, #0
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r0, r4
│ │ │ │ -	bl	580e58 <spr_noaccess@@Base+0x2ac88>
│ │ │ │ +	bl	580e60 <spr_noaccess@@Base+0x2ac90>
│ │ │ │  	cmp	r0, #0
│ │ │ │  	beq.w	58ed80 <spr_noaccess@@Base+0x38bb0>
│ │ │ │  	b.n	58ebb4 <spr_noaccess@@Base+0x389e4>
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r0, r4
│ │ │ │  	mov	r2, r3
│ │ │ │ -	bl	580e58 <spr_noaccess@@Base+0x2ac88>
│ │ │ │ +	bl	580e60 <spr_noaccess@@Base+0x2ac90>
│ │ │ │  	cmp	r0, #0
│ │ │ │  	beq.w	58ed80 <spr_noaccess@@Base+0x38bb0>
│ │ │ │  	b.n	58ebb4 <spr_noaccess@@Base+0x389e4>
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r0, r4
│ │ │ │  	mov	r2, r3
│ │ │ │ -	bl	580e58 <spr_noaccess@@Base+0x2ac88>
│ │ │ │ +	bl	580e60 <spr_noaccess@@Base+0x2ac90>
│ │ │ │  	cmp	r0, #0
│ │ │ │  	beq.w	58ed80 <spr_noaccess@@Base+0x38bb0>
│ │ │ │  	b.n	58ebb4 <spr_noaccess@@Base+0x389e4>
│ │ │ │  	movs	r3, #1
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r0, r4
│ │ │ │ -	bl	580e58 <spr_noaccess@@Base+0x2ac88>
│ │ │ │ +	bl	580e60 <spr_noaccess@@Base+0x2ac90>
│ │ │ │  	cmp	r0, #0
│ │ │ │  	beq.w	58ed80 <spr_noaccess@@Base+0x38bb0>
│ │ │ │  	b.n	58ebb4 <spr_noaccess@@Base+0x389e4>
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r0, r4
│ │ │ │  	mov	r2, r3
│ │ │ │ -	bl	580bf0 <spr_noaccess@@Base+0x2aa20>
│ │ │ │ +	bl	580bf8 <spr_noaccess@@Base+0x2aa28>
│ │ │ │  	b.n	58ebb4 <spr_noaccess@@Base+0x389e4>
│ │ │ │  	movs	r3, #9
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r0, r4
│ │ │ │ -	bl	580bf0 <spr_noaccess@@Base+0x2aa20>
│ │ │ │ +	bl	580bf8 <spr_noaccess@@Base+0x2aa28>
│ │ │ │  	b.n	58ebb4 <spr_noaccess@@Base+0x389e4>
│ │ │ │  	movs	r3, #1
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r0, r4
│ │ │ │ -	bl	580bf0 <spr_noaccess@@Base+0x2aa20>
│ │ │ │ +	bl	580bf8 <spr_noaccess@@Base+0x2aa28>
│ │ │ │  	b.n	58ebb4 <spr_noaccess@@Base+0x389e4>
│ │ │ │  	movs	r3, #0
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r0, r4
│ │ │ │ -	bl	580bf0 <spr_noaccess@@Base+0x2aa20>
│ │ │ │ +	bl	580bf8 <spr_noaccess@@Base+0x2aa28>
│ │ │ │  	b.n	58ebb4 <spr_noaccess@@Base+0x389e4>
│ │ │ │  	movs	r3, #2
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r0, r4
│ │ │ │ -	bl	580bf0 <spr_noaccess@@Base+0x2aa20>
│ │ │ │ +	bl	580bf8 <spr_noaccess@@Base+0x2aa28>
│ │ │ │  	b.n	58ebb4 <spr_noaccess@@Base+0x389e4>
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r0, r4
│ │ │ │  	mov	r2, r3
│ │ │ │ -	bl	580bf0 <spr_noaccess@@Base+0x2aa20>
│ │ │ │ +	bl	580bf8 <spr_noaccess@@Base+0x2aa28>
│ │ │ │  	b.n	58ebb4 <spr_noaccess@@Base+0x389e4>
│ │ │ │  	movs	r3, #2
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r0, r4
│ │ │ │ -	bl	580bf0 <spr_noaccess@@Base+0x2aa20>
│ │ │ │ +	bl	580bf8 <spr_noaccess@@Base+0x2aa28>
│ │ │ │  	b.n	58ebb4 <spr_noaccess@@Base+0x389e4>
│ │ │ │  	cmp	r6, #0
│ │ │ │  	beq.w	58f522 <spr_noaccess@@Base+0x39352>
│ │ │ │ -	cmp	r3, #0
│ │ │ │ +	cmp	r7, #0
│ │ │ │  	bne.w	58f5ae <spr_noaccess@@Base+0x393de>
│ │ │ │ -	ldr	r3, [r4, #80]	@ 0x50
│ │ │ │ -	adds.w	lr, r3, r2
│ │ │ │ -	ldr.w	r3, [pc, #1808]	@ 58f76c <spr_noaccess@@Base+0x3959c>
│ │ │ │ +	ldr	r1, [r4, #80]	@ 0x50
│ │ │ │ +	adds.w	lr, r1, r2
│ │ │ │ +	ldr.w	r2, [pc, #1804]	@ 58f768 <spr_noaccess@@Base+0x39598>
│ │ │ │  	mov	r1, lr
│ │ │ │ -	add	r3, pc
│ │ │ │ -	ldr.w	r0, [r3, r7, lsl #2]
│ │ │ │ +	add	r2, pc
│ │ │ │ +	ldr.w	r0, [r2, r3, lsl #2]
│ │ │ │  	bl	4ca3e4 <tcg_gen_movi_i32@@Base>
│ │ │ │  	b.n	58ebb4 <spr_noaccess@@Base+0x389e4>
│ │ │ │ -	ldr.w	r3, [pc, #1780]	@ 58f764 <spr_noaccess@@Base+0x39594>
│ │ │ │ +	ldr.w	r3, [pc, #1776]	@ 58f760 <spr_noaccess@@Base+0x39590>
│ │ │ │  	ldr.w	r3, [sl, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	lsls	r7, r3, #20
│ │ │ │  	bpl.w	58ed80 <spr_noaccess@@Base+0x38bb0>
│ │ │ │  	str	r6, [sp, #8]
│ │ │ │ -	ldr.w	r0, [pc, #1776]	@ 58f770 <spr_noaccess@@Base+0x395a0>
│ │ │ │ +	ldr.w	r0, [pc, #1772]	@ 58f76c <spr_noaccess@@Base+0x3959c>
│ │ │ │  	ldr	r3, [r4, #80]	@ 0x50
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	add	r0, pc
│ │ │ │  	ubfx	r3, r6, #16, #5
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	ubfx	r3, r6, #6, #5
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │ @@ -1277523,15 +1277562,15 @@
│ │ │ │  	bhi.w	58f334 <spr_noaccess@@Base+0x39164>
│ │ │ │  	tbh	[pc, r6, lsl #1]
│ │ │ │  	lsls	r3, r5, #12
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r5, #12
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r3, r0, #12
│ │ │ │ +	lsls	r6, r4, #12
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ @@ -1277776,127 +1277815,129 @@
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r4, r3, #9
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r2, r0, #9
│ │ │ │  	strd	r6, r3, [sp, #8]
│ │ │ │  	mov	r3, r2
│ │ │ │ -	ldr.w	r6, [pc, #1080]	@ 58f774 <spr_noaccess@@Base+0x395a4>
│ │ │ │ +	ldr.w	r6, [pc, #1076]	@ 58f770 <spr_noaccess@@Base+0x395a0>
│ │ │ │  	mov	r2, r0
│ │ │ │  	mov	r0, r8
│ │ │ │  	add	r6, pc
│ │ │ │  	addw	r6, r6, #1372	@ 0x55c
│ │ │ │  	str	r6, [sp, #16]
│ │ │ │  	movs	r6, #16
│ │ │ │  	strd	r6, r6, [sp]
│ │ │ │  	bl	4df120 <tcg_gen_gvec_4i@@Base>
│ │ │ │  	b.n	58ebb4 <spr_noaccess@@Base+0x389e4>
│ │ │ │ -	lsls	r3, r7, #4
│ │ │ │ -	ubfx	lr, r7, #11, #5
│ │ │ │  	mov.w	ip, r7, lsl #2
│ │ │ │ -	and.w	r3, r3, #32
│ │ │ │ -	lsls	r2, r7, #3
│ │ │ │ -	and.w	ip, ip, #32
│ │ │ │ -	orr.w	r3, r3, lr
│ │ │ │  	ubfx	lr, r7, #6, #5
│ │ │ │  	lsls	r1, r7, #5
│ │ │ │ -	ubfx	r6, r7, #4, #2
│ │ │ │ -	and.w	r2, r2, #32
│ │ │ │ +	and.w	ip, ip, #32
│ │ │ │ +	lsls	r3, r7, #4
│ │ │ │ +	and.w	r1, r1, #32
│ │ │ │  	orr.w	ip, ip, lr
│ │ │ │  	ubfx	lr, r7, #21, #5
│ │ │ │ -	ubfx	r7, r7, #16, #5
│ │ │ │ -	and.w	r1, r1, #32
│ │ │ │ -	orrs	r2, r7
│ │ │ │ -	subs	r7, r6, #2
│ │ │ │ +	lsls	r2, r7, #3
│ │ │ │ +	ubfx	r6, r7, #4, #2
│ │ │ │ +	and.w	r3, r3, #32
│ │ │ │  	orr.w	r1, lr, r1
│ │ │ │ +	ubfx	lr, r7, #16, #5
│ │ │ │ +	ubfx	r7, r7, #11, #5
│ │ │ │ +	and.w	r2, r2, #32
│ │ │ │ +	orrs	r3, r7
│ │ │ │ +	subs	r7, r6, #2
│ │ │ │ +	orr.w	r2, r2, lr
│ │ │ │  	orrs	r7, r0
│ │ │ │  	beq.w	58f510 <spr_noaccess@@Base+0x39340>
│ │ │ │  	subs	r7, r6, #3
│ │ │ │  	orrs	r7, r0
│ │ │ │  	beq.w	58f4fe <spr_noaccess@@Base+0x3932e>
│ │ │ │  	subs	r6, #1
│ │ │ │  	str.w	ip, [sp]
│ │ │ │  	orrs	r6, r0
│ │ │ │  	ite	ne
│ │ │ │  	movne	r0, #0
│ │ │ │  	moveq	r0, #1
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	mov	r0, r4
│ │ │ │ -	bl	561258 <spr_noaccess@@Base+0xb088>
│ │ │ │ +	bl	561264 <spr_noaccess@@Base+0xb094>
│ │ │ │  	b.w	58ebb4 <spr_noaccess@@Base+0x389e4>
│ │ │ │  	ldr.w	r2, [r4, #144]	@ 0x90
│ │ │ │  	and.w	r2, r2, #1048576	@ 0x100000
│ │ │ │  	orrs	r2, r3
│ │ │ │  	beq.w	58ed80 <spr_noaccess@@Base+0x38bb0>
│ │ │ │  	ldrb.w	r3, [r4, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	58f586 <spr_noaccess@@Base+0x393b6>
│ │ │ │ -	lsls	r3, r7, #2
│ │ │ │ -	ubfx	ip, r7, #6, #5
│ │ │ │ -	lsls	r0, r7, #3
│ │ │ │ -	and.w	r3, r3, #32
│ │ │ │ -	orr.w	r3, r3, ip
│ │ │ │ +	lsls	r0, r7, #5
│ │ │ │ +	lsls	r1, r7, #3
│ │ │ │  	and.w	r0, r0, #32
│ │ │ │ -	ubfx	ip, r7, #16, #5
│ │ │ │ -	lsls	r1, r7, #4
│ │ │ │ -	lsls	r2, r7, #5
│ │ │ │ +	ubfx	r8, r7, #21, #5
│ │ │ │ +	orr.w	r8, r8, r0
│ │ │ │ +	lsls	r2, r7, #4
│ │ │ │ +	ubfx	r0, r7, #16, #5
│ │ │ │ +	lsls	r3, r7, #2
│ │ │ │  	and.w	r1, r1, #32
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │ -	str	r3, [sp, #28]
│ │ │ │ -	orr.w	r3, r0, ip
│ │ │ │ -	ubfx	r0, r7, #11, #5
│ │ │ │ -	ubfx	r7, r7, #21, #5
│ │ │ │ -	str	r3, [sp, #24]
│ │ │ │ -	orr.w	r8, r1, r0
│ │ │ │ -	orrs	r7, r2
│ │ │ │ +	orrs	r1, r0
│ │ │ │ +	and.w	r3, r3, #32
│ │ │ │ +	str	r1, [sp, #28]
│ │ │ │ +	ubfx	r1, r7, #11, #5
│ │ │ │ +	ubfx	r7, r7, #6, #5
│ │ │ │ +	orrs	r2, r1
│ │ │ │ +	orrs	r3, r7
│ │ │ │ +	str	r2, [sp, #32]
│ │ │ │ +	str	r3, [sp, #36]	@ 0x24
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #868]	@ (58f778 <spr_noaccess@@Base+0x395a8>)
│ │ │ │ -	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │ +	ldr	r1, [pc, #864]	@ (58f774 <spr_noaccess@@Base+0x395a4>)
│ │ │ │ +	addw	r2, r8, #2602	@ 0xa2a
│ │ │ │  	mov	fp, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r7, [sl, r1]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [sp, #24]
│ │ │ │ +	ldr	r1, [sp, #28]
│ │ │ │ +	mov	r8, r0
│ │ │ │ +	addw	r2, r1, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │ -	mov	sl, r0
│ │ │ │ -	addw	r2, r3, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	addw	r2, r8, #2602	@ 0xa2a
│ │ │ │ +	ldr	r3, [sp, #32]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │ -	mov	r9, r0
│ │ │ │ +	mov	sl, r0
│ │ │ │ +	addw	r2, r3, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4c50e0 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [sp, #28]
│ │ │ │ +	ldr	r3, [sp, #36]	@ 0x24
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │ -	mov	r8, r0
│ │ │ │ +	mov	r9, r0
│ │ │ │  	addw	r3, r3, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	and.w	r0, r6, #7
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #748]	@ (58f758 <spr_noaccess@@Base+0x39588>)
│ │ │ │ +	ldr	r3, [pc, #744]	@ (58f754 <spr_noaccess@@Base+0x39584>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #780]	@ (58f77c <spr_noaccess@@Base+0x395ac>)
│ │ │ │ +	ldr	r1, [pc, #776]	@ (58f778 <spr_noaccess@@Base+0x395a8>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #372	@ 0x174
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │ -	add.w	r2, r8, r3
│ │ │ │ +	add.w	r2, r9, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │ -	add.w	r2, r9, r3
│ │ │ │ +	add.w	r2, sl, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │ -	add.w	r2, sl, r3
│ │ │ │ +	add.w	r2, r3, r8
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	add	r3, fp
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	bl	4c61d4 <tcg_gen_call5@@Base>
│ │ │ │  	b.w	58ebb4 <spr_noaccess@@Base+0x389e4>
│ │ │ │  	ldr.w	r3, [r4, #144]	@ 0x90
│ │ │ │ @@ -1277915,42 +1277956,42 @@
│ │ │ │  	bl	4c5a0c <tcg_constant_i32@@Base>
│ │ │ │  	ubfx	r3, r7, #17, #1
│ │ │ │  	mov	r8, r0
│ │ │ │  	rsb	r3, r3, r6, lsl #2
│ │ │ │  	add.w	r3, r3, #10368	@ 0x2880
│ │ │ │  	adds	r3, #43	@ 0x2b
│ │ │ │  	lsls	r6, r3, #2
│ │ │ │ -	ldr	r3, [pc, #660]	@ (58f778 <spr_noaccess@@Base+0x395a8>)
│ │ │ │ +	ldr	r3, [pc, #656]	@ (58f774 <spr_noaccess@@Base+0x395a4>)
│ │ │ │  	mov	r2, r6
│ │ │ │  	ldr.w	r7, [sl, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4cd2e8 <tcg_gen_st_i32@@Base>
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	sub.w	r2, r6, #8
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4cd2e8 <tcg_gen_st_i32@@Base>
│ │ │ │  	b.w	58ebb4 <spr_noaccess@@Base+0x389e4>
│ │ │ │  	movs	r0, #3
│ │ │ │  	str.w	ip, [sp]
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	mov	r0, r4
│ │ │ │ -	bl	561258 <spr_noaccess@@Base+0xb088>
│ │ │ │ +	bl	561264 <spr_noaccess@@Base+0xb094>
│ │ │ │  	b.w	58ebb4 <spr_noaccess@@Base+0x389e4>
│ │ │ │  	movs	r0, #2
│ │ │ │  	str.w	ip, [sp]
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	mov	r0, r4
│ │ │ │ -	bl	561258 <spr_noaccess@@Base+0xb088>
│ │ │ │ +	bl	561264 <spr_noaccess@@Base+0xb094>
│ │ │ │  	b.w	58ebb4 <spr_noaccess@@Base+0x389e4>
│ │ │ │ -	cmp	r3, #0
│ │ │ │ +	cmp	r7, #0
│ │ │ │  	beq.w	58f05a <spr_noaccess@@Base+0x38e8a>
│ │ │ │ -	ldr	r0, [pc, #596]	@ (58f780 <spr_noaccess@@Base+0x395b0>)
│ │ │ │ +	ldr	r0, [pc, #592]	@ (58f77c <spr_noaccess@@Base+0x395ac>)
│ │ │ │  	add	r0, pc
│ │ │ │ -	ldr.w	r1, [r0, r3, lsl #2]
│ │ │ │ -	ldr.w	r0, [r0, r7, lsl #2]
│ │ │ │ +	ldr.w	r1, [r0, r7, lsl #2]
│ │ │ │ +	ldr.w	r0, [r0, r3, lsl #2]
│ │ │ │  	bl	4ca47c <tcg_gen_addi_i32@@Base>
│ │ │ │  	b.w	58ebb4 <spr_noaccess@@Base+0x389e4>
│ │ │ │  	cmp	r2, #0
│ │ │ │  	beq.w	58ed80 <spr_noaccess@@Base+0x38bb0>
│ │ │ │  	ldrb.w	r3, [r4, #110]	@ 0x6e
│ │ │ │  	cbz	r3, 58f586 <spr_noaccess@@Base+0x393b6>
│ │ │ │  	addw	r1, r6, #2602	@ 0xa2a
│ │ │ │ @@ -1277972,30 +1278013,30 @@
│ │ │ │  	beq.w	58ed80 <spr_noaccess@@Base+0x38bb0>
│ │ │ │  	cmp.w	r7, #370	@ 0x172
│ │ │ │  	beq.w	58ed80 <spr_noaccess@@Base+0x38bb0>
│ │ │ │  	b.w	58ebb4 <spr_noaccess@@Base+0x389e4>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r4
│ │ │ │ -	bl	55fb54 <spr_noaccess@@Base+0x9984>
│ │ │ │ +	bl	55fb60 <spr_noaccess@@Base+0x9990>
│ │ │ │  	b.w	58ebb4 <spr_noaccess@@Base+0x389e4>
│ │ │ │  	blx	2596c8 <__stack_chk_fail@plt>
│ │ │ │  	cmp.w	r7, #560	@ 0x230
│ │ │ │  	beq.w	58ed80 <spr_noaccess@@Base+0x38bb0>
│ │ │ │  	b.w	58ebb4 <spr_noaccess@@Base+0x389e4>
│ │ │ │  	cmp	r7, #146	@ 0x92
│ │ │ │  	beq.w	58ed80 <spr_noaccess@@Base+0x38bb0>
│ │ │ │  	b.w	58ebb4 <spr_noaccess@@Base+0x389e4>
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	558b50 <spr_noaccess@@Base+0x2980>
│ │ │ │  	b.w	58ebb4 <spr_noaccess@@Base+0x389e4>
│ │ │ │  	mov.w	r1, #4294967295	@ 0xffffffff
│ │ │ │  	mov.w	r0, #4294967295	@ 0xffffffff
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #432]	@ (58f778 <spr_noaccess@@Base+0x395a8>)
│ │ │ │ +	ldr	r3, [pc, #428]	@ (58f774 <spr_noaccess@@Base+0x395a4>)
│ │ │ │  	add.w	r2, r8, #8
│ │ │ │  	ldr.w	r6, [sl, r3]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4cd894 <tcg_gen_st_i64@@Base>
│ │ │ │  	mov.w	r1, #4294967295	@ 0xffffffff
│ │ │ │  	mov.w	r0, #4294967295	@ 0xffffffff
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │ @@ -1278133,26 +1278174,24 @@
│ │ │ │  	movs	r3, #16
│ │ │ │  	mov	r2, r1
│ │ │ │  	movs	r0, #3
│ │ │ │  	mov	r1, r8
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	bl	4df42c <tcg_gen_gvec_mov@@Base>
│ │ │ │  	b.w	58ebb4 <spr_noaccess@@Base+0x389e4>
│ │ │ │ -	mov	r3, r1
│ │ │ │ -	b.n	58f716 <spr_noaccess@@Base+0x39546>
│ │ │ │  	nop
│ │ │ │  	movs	r7, #232	@ 0xe8
│ │ │ │  	movs	r4, r6
│ │ │ │  	bkpt	0x000a
│ │ │ │  	lsls	r5, r0, #1
│ │ │ │  	bics	r4, r1
│ │ │ │  	movs	r0, r0
│ │ │ │  	strb	r2, [r4, #21]
│ │ │ │  	movs	r2, r4
│ │ │ │ -	bmi.n	58f820 <ppc_translate_init@@Base+0x64>
│ │ │ │ +	bmi.n	58f81c <ppc_translate_init@@Base+0x60>
│ │ │ │  	movs	r2, r4
│ │ │ │  	pop	{r2, r4, r5, r6, r7, pc}
│ │ │ │  	lsls	r5, r0, #1
│ │ │ │  	and.w	r0, ip, #12910592	@ 0xc50000
│ │ │ │  	pop	{r1, r7, pc}
│ │ │ │  	lsls	r5, r0, #1
│ │ │ │  	ldr	r6, [sp, #372]	@ 0x174
│ │ │ │ @@ -1278169,14 +1278208,16 @@
│ │ │ │  	adds	r3, #120	@ 0x78
│ │ │ │  	movs	r0, r0
│ │ │ │  	strb	r4, [r1, #18]
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	ldrb	r6, [r4, #12]
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │  	mov	r3, r1
│ │ │ │ +	b.n	58f716 <spr_noaccess@@Base+0x39546>
│ │ │ │ +	mov	r3, r1
│ │ │ │  	mov	r2, r0
│ │ │ │  	b.n	58f716 <spr_noaccess@@Base+0x39546>
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4c5a40 <tcg_constant_i64@@Base>
│ │ │ │  	ldr	r3, [pc, #36]	@ (58f7b8 <spr_noaccess@@Base+0x395e8>)
│ │ │ │  	add.w	r2, r8, #8
│ │ │ │ @@ -1278905,15 +1278946,15 @@
│ │ │ │  	strb	r2, [r4, #5]
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │  
│ │ │ │  0058fefc <spr_write_xer@@Base>:
│ │ │ │  	ldr	r3, [pc, #8]	@ (58ff08 <spr_write_xer@@Base+0xc>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, r2, lsl #2]
│ │ │ │ -	b.w	55fac0 <spr_noaccess@@Base+0x98f0>
│ │ │ │ +	b.w	55facc <spr_noaccess@@Base+0x98fc>
│ │ │ │  	strb	r2, [r2, #5]
│ │ │ │  	lsls	r0, r3, #1
│ │ │ │  
│ │ │ │  0058ff0c <spr_read_lr@@Base>:
│ │ │ │  	ldr	r3, [pc, #16]	@ (58ff20 <spr_read_lr@@Base+0x14>)
│ │ │ │  	mov	r2, r1
│ │ │ │  	add	r3, pc
│ │ │ │ @@ -1281463,15 +1281504,15 @@
│ │ │ │  	b.n	5916c0 <create_ppc_opcodes@@Base+0x1b8>
│ │ │ │  	ldr	r0, [pc, #180]	@ (5917b4 <create_ppc_opcodes@@Base+0x2ac>)
│ │ │ │  	add	r0, pc
│ │ │ │  	blx	25994c <puts@plt+0x4>
│ │ │ │  	b.n	5916c6 <create_ppc_opcodes@@Base+0x1be>
│ │ │ │  	movs	r1, #32
│ │ │ │  	bic.w	r0, r0, #3
│ │ │ │ -	bl	5700f8 <spr_noaccess@@Base+0x19f28>
│ │ │ │ +	bl	570100 <spr_noaccess@@Base+0x19f30>
│ │ │ │  	cmp	r0, #0
│ │ │ │  	bne.n	5916be <create_ppc_opcodes@@Base+0x1b6>
│ │ │ │  	ldr	r0, [r7, #0]
│ │ │ │  	blx	25944c <g_free@plt+0x4>
│ │ │ │  	str	r5, [r7, #0]
│ │ │ │  	b.n	5916c0 <create_ppc_opcodes@@Base+0x1b8>
│ │ │ │  	ldr	r1, [pc, #152]	@ (5917b8 <create_ppc_opcodes@@Base+0x2b0>)
│ │ │ ├── readelf --wide --decompress --hex-dump=.data.rel.ro {}
│ │ │ │ @@ -48483,29 +48483,29 @@
│ │ │ │    0x009b7a40 01000000 00000000 00000000 bddd5500 ..............U.
│ │ │ │    0x009b7a50 7dbb5500 90158d00 00000000 02000000 }.U.............
│ │ │ │    0x009b7a60 00000000 00000000 15e05500 9db95500 ..........U...U.
│ │ │ │    0x009b7a70 e4158d00 00000000 00000000 00000000 ................
│ │ │ │    0x009b7a80 00000000 15e05500 3db95500 e4158d00 ......U.=.U.....
│ │ │ │    0x009b7a90 00000000 01000000 00000000 00000000 ................
│ │ │ │    0x009b7aa0 15e05500 ddb85500 e4158d00 00000000 ..U...U.........
│ │ │ │ -  0x009b7ab0 02000000 00000000 00000000 911d5600 ..............V.
│ │ │ │ +  0x009b7ab0 02000000 00000000 00000000 9d1d5600 ..............V.
│ │ │ │    0x009b7ac0 d59a5500 20168d00 00000000 00000100 ..U. ...........
│ │ │ │ -  0x009b7ad0 00000000 00000000 911d5600 3d9b5500 ..........V.=.U.
│ │ │ │ +  0x009b7ad0 00000000 00000000 9d1d5600 3d9b5500 ..........V.=.U.
│ │ │ │    0x009b7ae0 20168d00 00000000 01000100 00000000  ...............
│ │ │ │ -  0x009b7af0 00000000 911d5600 a59b5500 20168d00 ......V...U. ...
│ │ │ │ +  0x009b7af0 00000000 9d1d5600 a59b5500 20168d00 ......V...U. ...
│ │ │ │    0x009b7b00 00000000 02000100 00000000 00000000 ................
│ │ │ │ -  0x009b7b10 e91d5600 0d9c5500 14168d00 00000000 ..V...U.........
│ │ │ │ -  0x009b7b20 00000100 00000000 00000000 e91d5600 ..............V.
│ │ │ │ +  0x009b7b10 f51d5600 0d9c5500 14168d00 00000000 ..V...U.........
│ │ │ │ +  0x009b7b20 00000100 00000000 00000000 f51d5600 ..............V.
│ │ │ │    0x009b7b30 759c5500 14168d00 00000000 01000100 u.U.............
│ │ │ │ -  0x009b7b40 00000000 00000000 e91d5600 dd9c5500 ..........V...U.
│ │ │ │ +  0x009b7b40 00000000 00000000 f51d5600 dd9c5500 ..........V...U.
│ │ │ │    0x009b7b50 14168d00 00000000 02000100 00000000 ................
│ │ │ │ -  0x009b7b60 00000000 411e5600 459d5500 38168d00 ....A.V.E.U.8...
│ │ │ │ +  0x009b7b60 00000000 4d1e5600 459d5500 38168d00 ....M.V.E.U.8...
│ │ │ │    0x009b7b70 00000000 00000100 00000000 00000000 ................
│ │ │ │ -  0x009b7b80 411e5600 ad9d5500 38168d00 00000000 A.V...U.8.......
│ │ │ │ -  0x009b7b90 01000100 00000000 00000000 411e5600 ............A.V.
│ │ │ │ +  0x009b7b80 4d1e5600 ad9d5500 38168d00 00000000 M.V...U.8.......
│ │ │ │ +  0x009b7b90 01000100 00000000 00000000 4d1e5600 ............M.V.
│ │ │ │    0x009b7ba0 159e5500 38168d00 00000000 02000100 ..U.8...........
│ │ │ │    0x009b7bb0 00000000 00000000 41de5500 7d9e5500 ........A.U.}.U.
│ │ │ │    0x009b7bc0 2c168d00 00000000 00000100 00000000 ,...............
│ │ │ │    0x009b7bd0 00000000 41de5500 e59e5500 2c168d00 ....A.U...U.,...
│ │ │ │    0x009b7be0 00000000 01000100 00000000 00000000 ................
│ │ │ │    0x009b7bf0 41de5500 4d9f5500 2c168d00 00000000 A.U.M.U.,.......
│ │ │ │    0x009b7c00 02000100 00000000 00000000 21df5500 ............!.U.
│ │ │ ├── readelf --wide --decompress --hex-dump=.data {}
│ │ │ │ @@ -10261,366 +10261,366 @@
│ │ │ │    0x00a18120 00000000 00000000 ffffffff ffffffff ................
│ │ │ │    0x00a18130 00000000 00000000 00000000 00000000 ................
│ │ │ │    0x00a18140 518b5500 00000000 000000ff 00000000 Q.U.............
│ │ │ │    0x00a18150 ffffffff 00000000 00000000 00000000 ................
│ │ │ │    0x00a18160 00000000 00000000 518b5500 00000000 ........Q.U.....
│ │ │ │    0x00a18170 b0e97a00 00000000 1f0618ff 00000000 ..z.............
│ │ │ │    0x00a18180 0100c003 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a18190 00000800 00000000 69395600 00000000 ........i9V.....
│ │ │ │ +  0x00a18190 00000800 00000000 75395600 00000000 ........u9V.....
│ │ │ │    0x00a181a0 70517d00 00000000 1f061aff 00000000 pQ}.............
│ │ │ │    0x00a181b0 01f8ff03 00000000 00000000 00000000 ................
│ │ │ │    0x00a181c0 00000800 00000000 d9615500 00000000 .........aU.....
│ │ │ │    0x00a181d0 6cf87b00 00000000 1f061cff 00000000 l.{.............
│ │ │ │    0x00a181e0 0000c003 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a181f0 00000800 00000000 81395600 00000000 .........9V.....
│ │ │ │ +  0x00a181f0 00000800 00000000 8d395600 00000000 .........9V.....
│ │ │ │    0x00a18200 78f87b00 00000000 14ffffff 00000000 x.{.............
│ │ │ │    0x00a18210 00000000 00000000 01000000 00000000 ................
│ │ │ │ -  0x00a18220 00000000 00000000 c1bb5700 00000000 ..........W.....
│ │ │ │ +  0x00a18220 00000000 00000000 c9bb5700 00000000 ..........W.....
│ │ │ │    0x00a18230 80f87b00 00000000 15ffffff 00000000 ..{.............
│ │ │ │    0x00a18240 00000000 00000000 01000000 00000000 ................
│ │ │ │ -  0x00a18250 00000000 00000000 79c05700 00000000 ........y.W.....
│ │ │ │ +  0x00a18250 00000000 00000000 81c05700 00000000 ..........W.....
│ │ │ │    0x00a18260 88f87b00 00000000 17ffffff 00000000 ..{.............
│ │ │ │    0x00a18270 00000000 00000000 01000000 00000000 ................
│ │ │ │ -  0x00a18280 00000000 00000000 f5a95700 00000000 ..........W.....
│ │ │ │ +  0x00a18280 00000000 00000000 fda95700 00000000 ..........W.....
│ │ │ │    0x00a18290 90f87b00 00000000 1f1800ff 00000000 ..{.............
│ │ │ │    0x00a182a0 00000000 00000000 01000000 00000000 ................
│ │ │ │ -  0x00a182b0 00000000 00000000 d9a85700 00000000 ..........W.....
│ │ │ │ +  0x00a182b0 00000000 00000000 e1a85700 00000000 ..........W.....
│ │ │ │    0x00a182c0 98f87b00 00000000 1f1818ff 00000000 ..{.............
│ │ │ │    0x00a182d0 00000000 00000000 01000000 00000000 ................
│ │ │ │ -  0x00a182e0 00000000 00000000 3d785700 00000000 ........=xW.....
│ │ │ │ +  0x00a182e0 00000000 00000000 45785700 00000000 ........ExW.....
│ │ │ │    0x00a182f0 9cf87b00 00000000 1f1819ff 00000000 ..{.............
│ │ │ │    0x00a18300 00000000 00000000 01000000 00000000 ................
│ │ │ │ -  0x00a18310 00000000 00000000 61bd5700 00000000 ........a.W.....
│ │ │ │ +  0x00a18310 00000000 00000000 69bd5700 00000000 ........i.W.....
│ │ │ │    0x00a18320 a4f87b00 00000000 1f1810ff 00000000 ..{.............
│ │ │ │    0x00a18330 00000000 00000000 01000000 00000000 ................
│ │ │ │ -  0x00a18340 00000000 00000000 d9965700 00000000 ..........W.....
│ │ │ │ +  0x00a18340 00000000 00000000 e1965700 00000000 ..........W.....
│ │ │ │    0x00a18350 acf87b00 00000000 39ffffff 00000000 ..{.....9.......
│ │ │ │    0x00a18360 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a18370 20000000 00000000 092d5800 00000000  ........-X.....
│ │ │ │ +  0x00a18370 20000000 00000000 112d5800 00000000  ........-X.....
│ │ │ │    0x00a18380 b0f87b00 00000000 3dffffff 00000000 ..{.....=.......
│ │ │ │    0x00a18390 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a183a0 20000000 00000000 a9165800 00000000  .........X.....
│ │ │ │ +  0x00a183a0 20000000 00000000 b1165800 00000000  .........X.....
│ │ │ │    0x00a183b0 b8f87b00 00000000 2effffff 00000000 ..{.............
│ │ │ │    0x00a183c0 00000000 00000000 01000000 00000000 ................
│ │ │ │ -  0x00a183d0 00000000 00000000 cddd5600 00000000 ..........V.....
│ │ │ │ +  0x00a183d0 00000000 00000000 d5dd5600 00000000 ..........V.....
│ │ │ │    0x00a183e0 c0f87b00 00000000 2fffffff 00000000 ..{...../.......
│ │ │ │    0x00a183f0 00000000 00000000 01000000 00000000 ................
│ │ │ │ -  0x00a18400 00000000 00000000 d9dc5600 00000000 ..........V.....
│ │ │ │ +  0x00a18400 00000000 00000000 e1dc5600 00000000 ..........V.....
│ │ │ │    0x00a18410 c4f87b00 00000000 1f1512ff 00000000 ..{.............
│ │ │ │    0x00a18420 01000000 00000000 00200000 00000000 ......... ......
│ │ │ │ -  0x00a18430 00000000 00000000 d9e85600 00000000 ..........V.....
│ │ │ │ +  0x00a18430 00000000 00000000 e1e85600 00000000 ..........V.....
│ │ │ │    0x00a18440 ccf87b00 00000000 1f1510ff 00000000 ..{.............
│ │ │ │    0x00a18450 01000000 00000000 00200000 00000000 ......... ......
│ │ │ │ -  0x00a18460 00000000 00000000 2d565700 00000000 ........-VW.....
│ │ │ │ +  0x00a18460 00000000 00000000 35565700 00000000 ........5VW.....
│ │ │ │    0x00a18470 d4f87b00 00000000 1f1516ff 00000000 ..{.............
│ │ │ │    0x00a18480 01000000 00000000 00200000 00000000 ......... ......
│ │ │ │ -  0x00a18490 00000000 00000000 fddf5600 00000000 ..........V.....
│ │ │ │ +  0x00a18490 00000000 00000000 05e05600 00000000 ..........V.....
│ │ │ │    0x00a184a0 dcf87b00 00000000 1f1514ff 00000000 ..{.............
│ │ │ │    0x00a184b0 01000000 00000000 00200000 00000000 ......... ......
│ │ │ │ -  0x00a184c0 00000000 00000000 1d555700 00000000 .........UW.....
│ │ │ │ +  0x00a184c0 00000000 00000000 25555700 00000000 ........%UW.....
│ │ │ │    0x00a184d0 e4f87b00 00000000 131604ff 00000000 ..{.............
│ │ │ │    0x00a184e0 01f8ff03 00000000 01000000 00000000 ................
│ │ │ │ -  0x00a184f0 00000000 00000000 991e5600 00000000 ..........V.....
│ │ │ │ +  0x00a184f0 00000000 00000000 a51e5600 00000000 ..........V.....
│ │ │ │    0x00a18500 ecf87b00 00000000 1f1401ff 00000000 ..{.............
│ │ │ │    0x00a18510 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a18520 00020000 00000000 ed0c5700 00000000 ..........W.....
│ │ │ │ +  0x00a18520 00020000 00000000 f50c5700 00000000 ..........W.....
│ │ │ │    0x00a18530 f4f87b00 00000000 1f1403ff 00000000 ..{.............
│ │ │ │    0x00a18540 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a18550 00020000 00000000 e90c5700 00000000 ..........W.....
│ │ │ │ +  0x00a18550 00020000 00000000 f10c5700 00000000 ..........W.....
│ │ │ │    0x00a18560 fcf87b00 00000000 1f1400ff 00000000 ..{.............
│ │ │ │    0x00a18570 00000000 00000000 01000000 00000000 ................
│ │ │ │ -  0x00a18580 00000000 00000000 e50c5700 00000000 ..........W.....
│ │ │ │ +  0x00a18580 00000000 00000000 ed0c5700 00000000 ..........W.....
│ │ │ │    0x00a18590 04f97b00 00000000 1f0612ff 00000000 ..{.............
│ │ │ │    0x00a185a0 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a185b0 00000800 00000000 39265600 00000000 ........9&V.....
│ │ │ │ +  0x00a185b0 00000800 00000000 45265600 00000000 ........E&V.....
│ │ │ │    0x00a185c0 0cf97b00 00000000 1f0616ff 00000000 ..{.............
│ │ │ │    0x00a185d0 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a185e0 00000800 00000000 69225600 00000000 ........i"V.....
│ │ │ │ +  0x00a185e0 00000800 00000000 75225600 00000000 ........u"V.....
│ │ │ │    0x00a185f0 14f97b00 00000000 1f1615ff 00000000 ..{.............
│ │ │ │    0x00a18600 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a18610 00020000 00000000 35515700 00000000 ........5QW.....
│ │ │ │ +  0x00a18610 00020000 00000000 3d515700 00000000 ........=QW.....
│ │ │ │    0x00a18620 1cf97b00 00000000 1f1616ff 00000000 ..{.............
│ │ │ │    0x00a18630 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a18640 00020000 00000000 31515700 00000000 ........1QW.....
│ │ │ │ +  0x00a18640 00020000 00000000 39515700 00000000 ........9QW.....
│ │ │ │    0x00a18650 24f97b00 00000000 1f1604ff 00000000 $.{.............
│ │ │ │    0x00a18660 00000000 00000000 01000000 00000000 ................
│ │ │ │ -  0x00a18670 00000000 00000000 2d515700 00000000 ........-QW.....
│ │ │ │ +  0x00a18670 00000000 00000000 35515700 00000000 ........5QW.....
│ │ │ │    0x00a18680 2cf97b00 00000000 1f1e01ff 00000000 ,.{.............
│ │ │ │    0x00a18690 01f89f03 00000000 00010000 00000000 ................
│ │ │ │ -  0x00a186a0 00000000 00000000 f1285800 00000000 .........(X.....
│ │ │ │ +  0x00a186a0 00000000 00000000 f9285800 00000000 .........(X.....
│ │ │ │    0x00a186b0 dc428000 00000000 1f1e00ff 00000000 .B..............
│ │ │ │    0x00a186c0 01f89c03 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a186d0 00000800 00000000 f1285800 00000000 .........(X.....
│ │ │ │ +  0x00a186d0 00000800 00000000 f9285800 00000000 .........(X.....
│ │ │ │    0x00a186e0 dc428000 00000000 12ffffff 00000000 .B..............
│ │ │ │    0x00a186f0 00000000 00000000 01000000 00000000 ................
│ │ │ │ -  0x00a18700 00000000 00000000 49175600 00000000 ........I.V.....
│ │ │ │ +  0x00a18700 00000000 00000000 55175600 00000000 ........U.V.....
│ │ │ │    0x00a18710 80cf7700 00000000 10ffffff 00000000 ..w.............
│ │ │ │    0x00a18720 00000000 00000000 01000000 00000000 ................
│ │ │ │ -  0x00a18730 00000000 00000000 45175600 00000000 ........E.V.....
│ │ │ │ +  0x00a18730 00000000 00000000 51175600 00000000 ........Q.V.....
│ │ │ │    0x00a18740 94787b00 00000000 131010ff 00000000 .x{.............
│ │ │ │    0x00a18750 00000000 00000000 01000000 00000000 ................
│ │ │ │ -  0x00a18760 00000000 00000000 41175600 00000000 ........A.V.....
│ │ │ │ +  0x00a18760 00000000 00000000 4d175600 00000000 ........M.V.....
│ │ │ │    0x00a18770 34f97b00 00000000 131000ff 00000000 4.{.............
│ │ │ │    0x00a18780 00000000 00000000 01000000 00000000 ................
│ │ │ │ -  0x00a18790 00000000 00000000 3d175600 00000000 ........=.V.....
│ │ │ │ +  0x00a18790 00000000 00000000 49175600 00000000 ........I.V.....
│ │ │ │    0x00a187a0 3cf97b00 00000000 131011ff 00000000 <.{.............
│ │ │ │    0x00a187b0 00e00000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a187c0 00100000 00000000 39175600 00000000 ........9.V.....
│ │ │ │ +  0x00a187c0 00100000 00000000 45175600 00000000 ........E.V.....
│ │ │ │    0x00a187d0 44f97b00 00000000 1300ffff 00000000 D.{.............
│ │ │ │    0x00a187e0 01000000 00000000 01000000 00000000 ................
│ │ │ │    0x00a187f0 00000000 00000000 91775500 00000000 .........wU.....
│ │ │ │    0x00a18800 4cf97b00 00000000 131201ff 00000000 L.{.............
│ │ │ │    0x00a18810 0180ff03 00000000 01000000 00000000 ................
│ │ │ │ -  0x00a18820 00000000 00000000 95eb5700 00000000 ..........W.....
│ │ │ │ +  0x00a18820 00000000 00000000 9deb5700 00000000 ..........W.....
│ │ │ │    0x00a18830 54f97b00 00000000 1111ffff 00000000 T.{.............
│ │ │ │    0x00a18840 1df0ff03 00000000 01000000 00000000 ................
│ │ │ │    0x00a18850 00000000 00000000 598b5500 00000000 ........Y.U.....
│ │ │ │    0x00a18860 d07f7700 00000000 1101ffff 00000000 ..w.............
│ │ │ │    0x00a18870 1df0ff03 00000000 01000000 00000000 ................
│ │ │ │    0x00a18880 00000000 00000000 598b5500 00000000 ........Y.U.....
│ │ │ │    0x00a18890 d07f7700 00000000 1f0010ff 00000000 ..w.............
│ │ │ │    0x00a188a0 01f87f00 00000000 01000000 00000000 ................
│ │ │ │    0x00a188b0 00000000 00000000 7d8d5500 00000000 ........}.U.....
│ │ │ │    0x00a188c0 58f97b00 00000000 1f1300ff 00000000 X.{.............
│ │ │ │    0x00a188d0 01080000 00000000 01000000 00000000 ................
│ │ │ │    0x00a188e0 00000000 00000000 f9d85500 00000000 ..........U.....
│ │ │ │    0x00a188f0 60f97b00 00000000 1f1302ff 00000000 `.{.............
│ │ │ │    0x00a18900 01f81f00 00000000 01000000 00000000 ................
│ │ │ │ -  0x00a18910 00000000 00000000 a5955700 00000000 ..........W.....
│ │ │ │ +  0x00a18910 00000000 00000000 ad955700 00000000 ..........W.....
│ │ │ │    0x00a18920 68f97b00 00000000 1f130aff 00000000 h.{.............
│ │ │ │    0x00a18930 01000000 00000000 01000000 00000000 ................
│ │ │ │    0x00a18940 00000000 00000000 798d5500 00000000 ........y.U.....
│ │ │ │    0x00a18950 70f97b00 00000000 1f130bff 00000000 p.{.............
│ │ │ │    0x00a18960 01000000 00000000 00020000 00000000 ................
│ │ │ │ -  0x00a18970 00000000 00000000 51fb5500 00000000 ........Q.U.....
│ │ │ │ +  0x00a18970 00000000 00000000 5dfb5500 00000000 ........].U.....
│ │ │ │    0x00a18980 78f97b00 00000000 1f1004ff 00000000 x.{.............
│ │ │ │    0x00a18990 01080000 00000000 01000000 00000000 ................
│ │ │ │    0x00a189a0 00000000 00000000 2dd85500 00000000 ........-.U.....
│ │ │ │    0x00a189b0 80f97b00 00000000 1f1204ff 00000000 ..{.............
│ │ │ │    0x00a189c0 01f81e00 00000000 01000000 00000000 ................
│ │ │ │ -  0x00a189d0 00000000 00000000 71fa5700 00000000 ........q.W.....
│ │ │ │ +  0x00a189d0 00000000 00000000 79fa5700 00000000 ........y.W.....
│ │ │ │    0x00a189e0 88f97b00 00000000 1f130eff 00000000 ..{.............
│ │ │ │    0x00a189f0 00000000 00000000 01000000 00000000 ................
│ │ │ │    0x00a18a00 00000000 00000000 658b5500 00000000 ........e.U.....
│ │ │ │    0x00a18a10 90f97b00 00000000 1f1602ff 00000000 ..{.............
│ │ │ │    0x00a18a20 0100c003 00000000 00000000 02000000 ................
│ │ │ │ -  0x00a18a30 00000000 00000000 39e85600 00000000 ........9.V.....
│ │ │ │ +  0x00a18a30 00000000 00000000 41e85600 00000000 ........A.V.....
│ │ │ │    0x00a18a40 98f97b00 00000000 1f1f03ff 00000000 ..{.............
│ │ │ │    0x00a18a50 0100c003 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a18a60 01000000 00000000 21f55700 00000000 ........!.W.....
│ │ │ │ +  0x00a18a60 01000000 00000000 29f55700 00000000 ........).W.....
│ │ │ │    0x00a18a70 a0f97b00 00000000 1f160eff 00000000 ..{.............
│ │ │ │    0x00a18a80 0100e003 00000000 00000000 02000000 ................
│ │ │ │ -  0x00a18a90 00000000 00000000 41fe5700 00000000 ........A.W.....
│ │ │ │ +  0x00a18a90 00000000 00000000 49fe5700 00000000 ........I.W.....
│ │ │ │    0x00a18aa0 a8f97b00 00000000 1f1601ff 00000000 ..{.............
│ │ │ │    0x00a18ab0 0100e003 00000000 00000000 02000000 ................
│ │ │ │ -  0x00a18ac0 00000000 00000000 d5e85600 00000000 ..........V.....
│ │ │ │ +  0x00a18ac0 00000000 00000000 dde85600 00000000 ..........V.....
│ │ │ │    0x00a18ad0 b0f97b00 00000000 1f1f01ff 00000000 ..{.............
│ │ │ │    0x00a18ae0 0100e003 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a18af0 01000000 00000000 9de75600 00000000 ..........V.....
│ │ │ │ +  0x00a18af0 01000000 00000000 a5e75600 00000000 ..........V.....
│ │ │ │    0x00a18b00 b8f97b00 00000000 1f1608ff 00000000 ..{.............
│ │ │ │    0x00a18b10 01000000 00000000 00000000 02000000 ................
│ │ │ │    0x00a18b20 00000000 00000000 d5615500 00000000 .........aU.....
│ │ │ │    0x00a18b30 c0f97b00 00000000 1f1f09ff 00000000 ..{.............
│ │ │ │    0x00a18b40 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a18b50 01000000 00000000 35fb5500 00000000 ........5.U.....
│ │ │ │ +  0x00a18b50 01000000 00000000 41fb5500 00000000 ........A.U.....
│ │ │ │    0x00a18b60 c8f97b00 00000000 1f1607ff 00000000 ..{.............
│ │ │ │    0x00a18b70 01000000 00000000 00000000 02000000 ................
│ │ │ │ -  0x00a18b80 00000000 00000000 39fb5500 00000000 ........9.U.....
│ │ │ │ +  0x00a18b80 00000000 00000000 45fb5500 00000000 ........E.U.....
│ │ │ │    0x00a18b90 d0f97b00 00000000 1f1f07ff 00000000 ..{.............
│ │ │ │    0x00a18ba0 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a18bb0 01000000 00000000 3dfb5500 00000000 ........=.U.....
│ │ │ │ +  0x00a18bb0 01000000 00000000 49fb5500 00000000 ........I.U.....
│ │ │ │    0x00a18bc0 d8f97b00 00000000 1f0605ff 00000000 ..{.............
│ │ │ │    0x00a18bd0 01000002 00000000 00000000 00001000 ................
│ │ │ │    0x00a18be0 01000000 00000000 69935500 00000000 ........i.U.....
│ │ │ │    0x00a18bf0 e4f97b00 00000000 1f060cff 00000000 ..{.............
│ │ │ │    0x00a18c00 01000002 00000000 00000000 00001000 ................
│ │ │ │ -  0x00a18c10 01000000 00000000 41fb5500 00000000 ........A.U.....
│ │ │ │ +  0x00a18c10 01000000 00000000 4dfb5500 00000000 ........M.U.....
│ │ │ │    0x00a18c20 ecf97b00 00000000 1f161fff 00000000 ..{.............
│ │ │ │    0x00a18c30 0100c003 00000000 00000000 08000000 ................
│ │ │ │ -  0x00a18c40 00000000 00000000 65f55600 00000000 ........e.V.....
│ │ │ │ +  0x00a18c40 00000000 00000000 6df55600 00000000 ........m.V.....
│ │ │ │    0x00a18c50 f4f97b00 00000000 1f1f1fff 00000000 ..{.............
│ │ │ │    0x00a18c60 0100c003 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a18c70 01000000 00000000 f9ee5600 00000000 ..........V.....
│ │ │ │ +  0x00a18c70 01000000 00000000 01ef5600 00000000 ..........V.....
│ │ │ │    0x00a18c80 fcf97b00 00000000 1f160aff 00000000 ..{.............
│ │ │ │    0x00a18c90 01008001 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a18ca0 00000000 00000000 f9255600 00000000 .........%V.....
│ │ │ │ +  0x00a18ca0 00000000 00000000 05265600 00000000 .........&V.....
│ │ │ │    0x00a18cb0 44c97f00 00000000 1f160bff 00000000 D...............
│ │ │ │    0x00a18cc0 01008001 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a18cd0 00000000 00000000 19265600 00000000 .........&V.....
│ │ │ │ +  0x00a18cd0 00000000 00000000 25265600 00000000 ........%&V.....
│ │ │ │    0x00a18ce0 04fa7b00 00000000 1f1619ff 00000000 ..{.............
│ │ │ │    0x00a18cf0 01f89f01 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a18d00 00000000 00000000 45fb5500 00000000 ........E.U.....
│ │ │ │ +  0x00a18d00 00000000 00000000 51fb5500 00000000 ........Q.U.....
│ │ │ │    0x00a18d10 e8ff7b00 00000000 1f161eff 00000000 ..{.............
│ │ │ │    0x00a18d20 0100e003 00000000 00000000 04000000 ................
│ │ │ │ -  0x00a18d30 00000000 00000000 d5ea5600 00000000 ..........V.....
│ │ │ │ +  0x00a18d30 00000000 00000000 ddea5600 00000000 ..........V.....
│ │ │ │    0x00a18d40 0cfa7b00 00000000 1f1f1eff 00000000 ..{.............
│ │ │ │    0x00a18d50 0100e003 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a18d60 01000000 00000000 1dea5600 00000000 ..........V.....
│ │ │ │ +  0x00a18d60 01000000 00000000 25ea5600 00000000 ........%.V.....
│ │ │ │    0x00a18d70 14fa7b00 00000000 1f1617ff 00000000 ..{.............
│ │ │ │    0x00a18d80 0100e003 00000000 00000000 20000000 ............ ...
│ │ │ │ -  0x00a18d90 00000000 00000000 49fb5500 00000000 ........I.U.....
│ │ │ │ +  0x00a18d90 00000000 00000000 55fb5500 00000000 ........U.U.....
│ │ │ │    0x00a18da0 1cfa7b00 00000000 1f1312ff 00000000 ..{.............
│ │ │ │    0x00a18db0 01f81000 00000000 00000000 00020000 ................
│ │ │ │ -  0x00a18dc0 00000000 00000000 41e25700 00000000 ........A.W.....
│ │ │ │ +  0x00a18dc0 00000000 00000000 49e25700 00000000 ........I.W.....
│ │ │ │    0x00a18dd0 24fa7b00 00000000 1f1314ff 00000000 $.{.............
│ │ │ │    0x00a18de0 01001f00 00000000 00000000 00020000 ................
│ │ │ │ -  0x00a18df0 00000000 00000000 c1e75700 00000000 ..........W.....
│ │ │ │ +  0x00a18df0 00000000 00000000 c9e75700 00000000 ..........W.....
│ │ │ │    0x00a18e00 2cfa7b00 00000000 1f1206ff 00000000 ,.{.............
│ │ │ │    0x00a18e10 01f81000 00000000 00000000 00020000 ................
│ │ │ │ -  0x00a18e20 00000000 00000000 15e55700 00000000 ..........W.....
│ │ │ │ +  0x00a18e20 00000000 00000000 1de55700 00000000 ..........W.....
│ │ │ │    0x00a18e30 34fa7b00 00000000 1f1207ff 00000000 4.{.............
│ │ │ │    0x00a18e40 01001f00 00000000 00000000 00020000 ................
│ │ │ │ -  0x00a18e50 00000000 00000000 69e85700 00000000 ........i.W.....
│ │ │ │ +  0x00a18e50 00000000 00000000 71e85700 00000000 ........q.W.....
│ │ │ │    0x00a18e60 3cfa7b00 00000000 1f120bff 00000000 <.{.............
│ │ │ │    0x00a18e70 01fcff03 00000000 00000010 00000000 ................
│ │ │ │ -  0x00a18e80 00000000 00000000 e5595700 00000000 .........YW.....
│ │ │ │ +  0x00a18e80 00000000 00000000 ed595700 00000000 .........YW.....
│ │ │ │    0x00a18e90 44fa7b00 00000000 1f1611ff 00000000 D.{.............
│ │ │ │    0x00a18ea0 01f8ff03 00000000 00000040 00000000 ...........@....
│ │ │ │ -  0x00a18eb0 00000000 00000000 6d0c5800 00000000 ........m.X.....
│ │ │ │ +  0x00a18eb0 00000000 00000000 750c5800 00000000 ........u.X.....
│ │ │ │    0x00a18ec0 4cfa7b00 00000000 1f160dff 00000000 L.{.............
│ │ │ │    0x00a18ed0 01000000 00000000 00000000 00010000 ................
│ │ │ │ -  0x00a18ee0 00000000 00000000 4df35600 00000000 ........M.V.....
│ │ │ │ +  0x00a18ee0 00000000 00000000 55f35600 00000000 ........U.V.....
│ │ │ │    0x00a18ef0 54fa7b00 00000000 1f1609ff 00000000 T.{.............
│ │ │ │    0x00a18f00 01000000 00000000 00000000 00010000 ................
│ │ │ │ -  0x00a18f10 00000000 00000000 2df15600 00000000 ........-.V.....
│ │ │ │ +  0x00a18f10 00000000 00000000 35f15600 00000000 ........5.V.....
│ │ │ │    0x00a18f20 5cfa7b00 00000000 1f121eff 00000000 \.{.............
│ │ │ │    0x00a18f30 0100ff03 00000000 00000000 00040000 ................
│ │ │ │ -  0x00a18f40 00000000 00000000 c9c55700 00000000 ..........W.....
│ │ │ │ +  0x00a18f40 00000000 00000000 d1c55700 00000000 ..........W.....
│ │ │ │    0x00a18f50 64fa7b00 00000000 1f121fff 00000000 d.{.............
│ │ │ │    0x00a18f60 0100ff03 00000000 00000000 00040000 ................
│ │ │ │ -  0x00a18f70 00000000 00000000 3dc55700 00000000 ........=.W.....
│ │ │ │ +  0x00a18f70 00000000 00000000 45c55700 00000000 ........E.W.....
│ │ │ │    0x00a18f80 6cfa7b00 00000000 1f1308ff 00000000 l.{.............
│ │ │ │    0x00a18f90 01f80000 00000000 00000000 00002000 .............. .
│ │ │ │ -  0x00a18fa0 00000000 00000000 75395600 00000000 ........u9V.....
│ │ │ │ +  0x00a18fa0 00000000 00000000 81395600 00000000 .........9V.....
│ │ │ │    0x00a18fb0 74fa7b00 00000000 1f1218ff 00000000 t.{.............
│ │ │ │    0x00a18fc0 01f8ff03 00000000 00000000 00004000 ..............@.
│ │ │ │ -  0x00a18fd0 00000000 00000000 d9f05700 00000000 ..........W.....
│ │ │ │ +  0x00a18fd0 00000000 00000000 e1f05700 00000000 ..........W.....
│ │ │ │    0x00a18fe0 7cfa7b00 00000000 1f030aff 00000000 |.{.............
│ │ │ │    0x00a18ff0 01000000 00000000 00000000 00000010 ................
│ │ │ │ -  0x00a19000 00000000 00000000 69e65700 00000000 ........i.W.....
│ │ │ │ +  0x00a19000 00000000 00000000 71e65700 00000000 ........q.W.....
│ │ │ │    0x00a19010 84fa7b00 00000000 1f030eff 00000000 ..{.............
│ │ │ │    0x00a19020 01000000 00000000 00000000 00000010 ................
│ │ │ │ -  0x00a19030 00000000 00000000 0de75700 00000000 ..........W.....
│ │ │ │ +  0x00a19030 00000000 00000000 15e75700 00000000 ..........W.....
│ │ │ │    0x00a19040 8cfa7b00 00000000 1f0308ff 00000000 ..{.............
│ │ │ │    0x00a19050 00000000 00000000 00000000 00000020 ............... 
│ │ │ │ -  0x00a19060 00000000 00000000 51dd5700 00000000 ........Q.W.....
│ │ │ │ +  0x00a19060 00000000 00000000 59dd5700 00000000 ........Y.W.....
│ │ │ │    0x00a19070 94fa7b00 00000000 1f030cff 00000000 ..{.............
│ │ │ │    0x00a19080 00000000 00000000 00000000 00000020 ............... 
│ │ │ │ -  0x00a19090 00000000 00000000 eddd5700 00000000 ..........W.....
│ │ │ │ +  0x00a19090 00000000 00000000 f5dd5700 00000000 ..........W.....
│ │ │ │    0x00a190a0 9cfa7b00 00000000 1f060eff 00000000 ..{.............
│ │ │ │    0x00a190b0 0100e003 00000000 00000000 00000001 ................
│ │ │ │ -  0x00a190c0 00000000 00000000 89585700 00000000 .........XW.....
│ │ │ │ +  0x00a190c0 00000000 00000000 91585700 00000000 .........XW.....
│ │ │ │    0x00a190d0 a4fa7b00 00000000 1f060fff 00000000 ..{.............
│ │ │ │    0x00a190e0 01000000 00000000 00000000 00000001 ................
│ │ │ │ -  0x00a190f0 00000000 00000000 81fd5700 00000000 ..........W.....
│ │ │ │ +  0x00a190f0 00000000 00000000 89fd5700 00000000 ..........W.....
│ │ │ │    0x00a19100 acfa7b00 00000000 1f0608ff 00000000 ..{.............
│ │ │ │    0x00a19110 0100e003 00000000 00000000 00000002 ................
│ │ │ │ -  0x00a19120 00000000 00000000 4dfb5500 00000000 ........M.U.....
│ │ │ │ +  0x00a19120 00000000 00000000 59fb5500 00000000 ........Y.U.....
│ │ │ │    0x00a19130 b4fa7b00 00000000 1f061eff 00000000 ..{.............
│ │ │ │    0x00a19140 01000000 00000000 00000000 00000001 ................
│ │ │ │ -  0x00a19150 00000000 00000000 a9585700 00000000 .........XW.....
│ │ │ │ +  0x00a19150 00000000 00000000 b1585700 00000000 .........XW.....
│ │ │ │    0x00a19160 bcfa7b00 00000000 1f061fff 00000000 ..{.............
│ │ │ │    0x00a19170 0100e003 00000000 00000000 00000001 ................
│ │ │ │ -  0x00a19180 00000000 00000000 c9585700 00000000 .........XW.....
│ │ │ │ +  0x00a19180 00000000 00000000 d1585700 00000000 .........XW.....
│ │ │ │    0x00a19190 c4fa7b00 00000000 131301ff 00000000 ..{.............
│ │ │ │    0x00a191a0 0180ff03 00000000 00000000 00000200 ................
│ │ │ │ -  0x00a191b0 00000000 00000000 61a85700 00000000 ........a.W.....
│ │ │ │ +  0x00a191b0 00000000 00000000 69a85700 00000000 ........i.W.....
│ │ │ │    0x00a191c0 fc227c00 00000000 131301ff 00000000 ."|.............
│ │ │ │    0x00a191d0 0180ff03 00000000 00000000 00001000 ................
│ │ │ │ -  0x00a191e0 01000000 00000000 e9a75700 00000000 ..........W.....
│ │ │ │ +  0x00a191e0 01000000 00000000 f1a75700 00000000 ..........W.....
│ │ │ │    0x00a191f0 fc227c00 00000000 130701ff 00000000 ."|.............
│ │ │ │    0x00a19200 0180ff03 00000000 00000000 00000008 ................
│ │ │ │ -  0x00a19210 00000000 00000000 71a75700 00000000 ........q.W.....
│ │ │ │ +  0x00a19210 00000000 00000000 79a75700 00000000 ........y.W.....
│ │ │ │    0x00a19220 ccfa7b00 00000000 130601ff 00000000 ..{.............
│ │ │ │    0x00a19230 0180ff03 00000000 00000000 00000004 ................
│ │ │ │ -  0x00a19240 00000000 00000000 f9a65700 00000000 ..........W.....
│ │ │ │ +  0x00a19240 00000000 00000000 01a75700 00000000 ..........W.....
│ │ │ │    0x00a19250 d4fa7b00 00000000 1f121dff 00000000 ..{.............
│ │ │ │    0x00a19260 01000000 00000000 00000000 00100000 ................
│ │ │ │ -  0x00a19270 00000000 00000000 11ff5700 00000000 ..........W.....
│ │ │ │ +  0x00a19270 00000000 00000000 19ff5700 00000000 ..........W.....
│ │ │ │    0x00a19280 10137c00 00000000 1f121cff 00000000 ..|.............
│ │ │ │    0x00a19290 00000000 00000000 00000000 00100000 ................
│ │ │ │ -  0x00a192a0 00000000 00000000 2d055800 00000000 ........-.X.....
│ │ │ │ +  0x00a192a0 00000000 00000000 35055800 00000000 ........5.X.....
│ │ │ │    0x00a192b0 f8127c00 00000000 1f121eff 00000000 ..|.............
│ │ │ │    0x00a192c0 01000000 00000000 00000000 00100000 ................
│ │ │ │ -  0x00a192d0 00000000 00000000 29005800 00000000 ........).X.....
│ │ │ │ +  0x00a192d0 00000000 00000000 31005800 00000000 ........1.X.....
│ │ │ │    0x00a192e0 04137c00 00000000 1f121dff 00000000 ..|.............
│ │ │ │    0x00a192f0 01000000 00000000 00000000 00001000 ................
│ │ │ │ -  0x00a19300 00000000 00000000 61ef5700 00000000 ........a.W.....
│ │ │ │ +  0x00a19300 00000000 00000000 69ef5700 00000000 ........i.W.....
│ │ │ │    0x00a19310 10137c00 00000000 1f121cff 00000000 ..|.............
│ │ │ │    0x00a19320 00000000 00000000 00000000 00001000 ................
│ │ │ │ -  0x00a19330 00000000 00000000 29045800 00000000 ........).X.....
│ │ │ │ +  0x00a19330 00000000 00000000 31045800 00000000 ........1.X.....
│ │ │ │    0x00a19340 f8127c00 00000000 1f121eff 00000000 ..|.............
│ │ │ │    0x00a19350 01000000 00000000 00000000 00001000 ................
│ │ │ │ -  0x00a19360 00000000 00000000 15f05700 00000000 ..........W.....
│ │ │ │ +  0x00a19360 00000000 00000000 1df05700 00000000 ..........W.....
│ │ │ │    0x00a19370 04137c00 00000000 1f121dff 00000000 ..|.............
│ │ │ │    0x00a19380 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a19390 01000000 00000000 55955700 00000000 ........U.W.....
│ │ │ │ +  0x00a19390 01000000 00000000 5d955700 00000000 ........].W.....
│ │ │ │    0x00a193a0 10137c00 00000000 1f121cff 00000000 ..|.............
│ │ │ │    0x00a193b0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a193c0 01000000 00000000 f1ed5700 00000000 ..........W.....
│ │ │ │ +  0x00a193c0 01000000 00000000 f9ed5700 00000000 ..........W.....
│ │ │ │    0x00a193d0 f8127c00 00000000 1f121eff 00000000 ..|.............
│ │ │ │    0x00a193e0 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a193f0 01000000 00000000 05955700 00000000 ..........W.....
│ │ │ │ +  0x00a193f0 01000000 00000000 0d955700 00000000 ..........W.....
│ │ │ │    0x00a19400 04137c00 00000000 1f1218ff 00000000 ..|.............
│ │ │ │    0x00a19410 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a19420 01000000 00000000 b1ee5700 00000000 ..........W.....
│ │ │ │ +  0x00a19420 01000000 00000000 b9ee5700 00000000 ..........W.....
│ │ │ │    0x00a19430 dcfa7b00 00000000 1f1200ff 00000000 ..{.............
│ │ │ │    0x00a19440 01008003 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a19450 01000000 00000000 31065800 00000000 ........1.X.....
│ │ │ │ +  0x00a19450 01000000 00000000 39065800 00000000 ........9.X.....
│ │ │ │    0x00a19460 e4fa7b00 00000000 1f0304ff 00000000 ..{.............
│ │ │ │    0x00a19470 01fc0f00 00000000 00000000 00000100 ................
│ │ │ │ -  0x00a19480 00000000 00000000 e1ec5700 00000000 ..........W.....
│ │ │ │ +  0x00a19480 00000000 00000000 e9ec5700 00000000 ..........W.....
│ │ │ │    0x00a19490 ecfa7b00 00000000 1f0305ff 00000000 ..{.............
│ │ │ │    0x00a194a0 017c0e00 00000000 00000000 00000100 .|..............
│ │ │ │ -  0x00a194b0 00000000 00000000 c1e55700 00000000 ..........W.....
│ │ │ │ +  0x00a194b0 00000000 00000000 c9e55700 00000000 ..........W.....
│ │ │ │    0x00a194c0 f4fa7b00 00000000 1f0e02ff 00000000 ..{.............
│ │ │ │    0x00a194d0 00000000 00000000 00000000 00000800 ................
│ │ │ │    0x00a194e0 00000000 00000000 05b65500 00000000 ..........U.....
│ │ │ │    0x00a194f0 fcfa7b00 00000000 1f1600ff 00000000 ..{.............
│ │ │ │    0x00a19500 0100e003 00000000 00000000 00001000 ................
│ │ │ │    0x00a19510 01000000 00000000 59f45500 00000000 ........Y.U.....
│ │ │ │    0x00a19520 b4fa7b00 00000000 1f0608ff 00000000 ..{.............
│ │ │ │    0x00a19530 0100e003 00000000 00000000 00000800 ................
│ │ │ │    0x00a19540 00000000 00000000 59f45500 00000000 ........Y.U.....
│ │ │ │    0x00a19550 b4fa7b00 00000000 040218ff 00000000 ..{.............
│ │ │ │    0x00a19560 00f81f00 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a19570 00000000 00000000 69295600 00000000 ........i)V.....
│ │ │ │ +  0x00a19570 00000000 00000000 75295600 00000000 ........u)V.....
│ │ │ │    0x00a19580 04fb7b00 00000000 040219ff 00000000 ..{.............
│ │ │ │    0x00a19590 0000ff03 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a195a0 00000000 00000000 b9025700 00000000 ..........W.....
│ │ │ │ +  0x00a195a0 00000000 00000000 c1025700 00000000 ..........W.....
│ │ │ │    0x00a195b0 0cfb7b00 00000000 1f1618ff 00000000 ..{.............
│ │ │ │    0x00a195c0 01000000 00000000 01000000 00000000 ................
│ │ │ │ -  0x00a195d0 00000000 00000000 95f25600 00000000 ..........V.....
│ │ │ │ +  0x00a195d0 00000000 00000000 9df25600 00000000 ..........V.....
│ │ │ │    0x00a195e0 14fb7b00 00000000 1f1610ff 00000000 ..{.............
│ │ │ │    0x00a195f0 01000000 00000000 01000000 00000000 ................
│ │ │ │ -  0x00a19600 00000000 00000000 ddf15600 00000000 ..........V.....
│ │ │ │ +  0x00a19600 00000000 00000000 e5f15600 00000000 ..........V.....
│ │ │ │    0x00a19610 1cfb7b00 00000000 1f1f02ff 00000000 ..{.............
│ │ │ │    0x00a19620 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a19630 01000000 00000000 91f65700 00000000 ..........W.....
│ │ │ │ +  0x00a19630 01000000 00000000 99f65700 00000000 ..........W.....
│ │ │ │    0x00a19640 24fb7b00 00000000 1f1f08ff 00000000 $.{.............
│ │ │ │    0x00a19650 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a19660 01000000 00000000 a9f95700 00000000 ..........W.....
│ │ │ │ +  0x00a19660 01000000 00000000 b1f95700 00000000 ..........W.....
│ │ │ │    0x00a19670 2cfb7b00 00000000 1f1f00ff 00000000 ,.{.............
│ │ │ │    0x00a19680 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a19690 01000000 00000000 e1f85700 00000000 ..........W.....
│ │ │ │ +  0x00a19690 01000000 00000000 e9f85700 00000000 ..........W.....
│ │ │ │    0x00a196a0 34fb7b00 00000000 1f161cff 00000000 4.{.............
│ │ │ │    0x00a196b0 00000000 00000000 01000000 00000000 ................
│ │ │ │ -  0x00a196c0 00000000 00000000 75f05600 00000000 ........u.V.....
│ │ │ │ +  0x00a196c0 00000000 00000000 7df05600 00000000 ........}.V.....
│ │ │ │    0x00a196d0 3cfb7b00 00000000 1f1614ff 00000000 <.{.............
│ │ │ │    0x00a196e0 00000000 00000000 01000000 00000000 ................
│ │ │ │ -  0x00a196f0 00000000 00000000 bdef5600 00000000 ..........V.....
│ │ │ │ +  0x00a196f0 00000000 00000000 c5ef5600 00000000 ..........V.....
│ │ │ │    0x00a19700 44fb7b00 00000000 1f1f06ff 00000000 D.{.............
│ │ │ │    0x00a19710 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a19720 01000000 00000000 d1f55700 00000000 ..........W.....
│ │ │ │ +  0x00a19720 01000000 00000000 d9f55700 00000000 ..........W.....
│ │ │ │    0x00a19730 4cfb7b00 00000000 1f1f0cff 00000000 L.{.............
│ │ │ │    0x00a19740 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a19750 01000000 00000000 19f85700 00000000 ..........W.....
│ │ │ │ +  0x00a19750 01000000 00000000 21f85700 00000000 ........!.W.....
│ │ │ │    0x00a19760 54fb7b00 00000000 1f1f04ff 00000000 T.{.............
│ │ │ │    0x00a19770 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a19780 01000000 00000000 51f75700 00000000 ........Q.W.....
│ │ │ │ +  0x00a19780 01000000 00000000 59f75700 00000000 ........Y.W.....
│ │ │ │    0x00a19790 5cfb7b00 00000000 130108ff 00000000 \.{.............
│ │ │ │    0x00a197a0 01000000 00000000 01000000 00000000 ................
│ │ │ │    0x00a197b0 00000000 00000000 098f5500 00000000 ..........U.....
│ │ │ │    0x00a197c0 64fb7b00 00000000 130104ff 00000000 d.{.............
│ │ │ │    0x00a197d0 01000000 00000000 01000000 00000000 ................
│ │ │ │    0x00a197e0 00000000 00000000 49995500 00000000 ........I.U.....
│ │ │ │    0x00a197f0 6cfb7b00 00000000 130109ff 00000000 l.{.............
│ │ │ │ @@ -10639,1782 +10639,1782 @@
│ │ │ │    0x00a198c0 01000000 00000000 01000000 00000000 ................
│ │ │ │    0x00a198d0 00000000 00000000 a9955500 00000000 ..........U.....
│ │ │ │    0x00a198e0 94fb7b00 00000000 130106ff 00000000 ..{.............
│ │ │ │    0x00a198f0 01000000 00000000 01000000 00000000 ................
│ │ │ │    0x00a19900 00000000 00000000 61985500 00000000 ........a.U.....
│ │ │ │    0x00a19910 9cfb7b00 00000000 040c05ff 00000000 ..{.............
│ │ │ │    0x00a19920 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19930 00000000 00000000 89205700 00000000 ......... W.....
│ │ │ │ +  0x00a19930 00000000 00000000 91205700 00000000 ......... W.....
│ │ │ │    0x00a19940 a4fb7b00 00000000 040c15ff 00000000 ..{.............
│ │ │ │    0x00a19950 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19960 00000000 00000000 e96c5700 00000000 .........lW.....
│ │ │ │ +  0x00a19960 00000000 00000000 f16c5700 00000000 .........lW.....
│ │ │ │    0x00a19970 acfb7b00 00000000 040c07ff 00000000 ..{.............
│ │ │ │    0x00a19980 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19990 00000000 00000000 05655700 00000000 .........eW.....
│ │ │ │ +  0x00a19990 00000000 00000000 0d655700 00000000 .........eW.....
│ │ │ │    0x00a199a0 b4fb7b00 00000000 040c17ff 00000000 ..{.............
│ │ │ │    0x00a199b0 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a199c0 00000000 00000000 558c5700 00000000 ........U.W.....
│ │ │ │ +  0x00a199c0 00000000 00000000 5d8c5700 00000000 ........].W.....
│ │ │ │    0x00a199d0 bcfb7b00 00000000 040c06ff 00000000 ..{.............
│ │ │ │    0x00a199e0 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a199f0 00000000 00000000 0d4a5700 00000000 .........JW.....
│ │ │ │ +  0x00a199f0 00000000 00000000 154a5700 00000000 .........JW.....
│ │ │ │    0x00a19a00 c8fb7b00 00000000 040c16ff 00000000 ..{.............
│ │ │ │    0x00a19a10 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19a20 00000000 00000000 39515700 00000000 ........9QW.....
│ │ │ │ +  0x00a19a20 00000000 00000000 41515700 00000000 ........AQW.....
│ │ │ │    0x00a19a30 d4fb7b00 00000000 040c04ff 00000000 ..{.............
│ │ │ │    0x00a19a40 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19a50 00000000 00000000 951f5700 00000000 ..........W.....
│ │ │ │ +  0x00a19a50 00000000 00000000 9d1f5700 00000000 ..........W.....
│ │ │ │    0x00a19a60 e0fb7b00 00000000 040c14ff 00000000 ..{.............
│ │ │ │    0x00a19a70 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19a80 00000000 00000000 b94e5700 00000000 .........NW.....
│ │ │ │ +  0x00a19a80 00000000 00000000 c14e5700 00000000 .........NW.....
│ │ │ │    0x00a19a90 e8fb7b00 00000000 040c01ff 00000000 ..{.............
│ │ │ │    0x00a19aa0 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19ab0 00000000 00000000 092a5700 00000000 .........*W.....
│ │ │ │ +  0x00a19ab0 00000000 00000000 112a5700 00000000 .........*W.....
│ │ │ │    0x00a19ac0 f4fb7b00 00000000 040c11ff 00000000 ..{.............
│ │ │ │    0x00a19ad0 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19ae0 00000000 00000000 997b5700 00000000 .........{W.....
│ │ │ │ +  0x00a19ae0 00000000 00000000 a17b5700 00000000 .........{W.....
│ │ │ │    0x00a19af0 fcfb7b00 00000000 040c03ff 00000000 ..{.............
│ │ │ │    0x00a19b00 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19b10 00000000 00000000 91715700 00000000 .........qW.....
│ │ │ │ +  0x00a19b10 00000000 00000000 99715700 00000000 .........qW.....
│ │ │ │    0x00a19b20 04fc7b00 00000000 040c13ff 00000000 ..{.............
│ │ │ │    0x00a19b30 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19b40 00000000 00000000 999a5700 00000000 ..........W.....
│ │ │ │ +  0x00a19b40 00000000 00000000 a19a5700 00000000 ..........W.....
│ │ │ │    0x00a19b50 0cfc7b00 00000000 040c02ff 00000000 ..{.............
│ │ │ │    0x00a19b60 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19b70 00000000 00000000 2d4b5700 00000000 ........-KW.....
│ │ │ │ +  0x00a19b70 00000000 00000000 354b5700 00000000 ........5KW.....
│ │ │ │    0x00a19b80 18fc7b00 00000000 040c12ff 00000000 ..{.............
│ │ │ │    0x00a19b90 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19ba0 00000000 00000000 41575700 00000000 ........AWW.....
│ │ │ │ +  0x00a19ba0 00000000 00000000 49575700 00000000 ........IWW.....
│ │ │ │    0x00a19bb0 24fc7b00 00000000 040c00ff 00000000 $.{.............
│ │ │ │    0x00a19bc0 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19bd0 00000000 00000000 09295700 00000000 .........)W.....
│ │ │ │ +  0x00a19bd0 00000000 00000000 11295700 00000000 .........)W.....
│ │ │ │    0x00a19be0 30fc7b00 00000000 040c10ff 00000000 0.{.............
│ │ │ │    0x00a19bf0 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19c00 00000000 00000000 79525700 00000000 ........yRW.....
│ │ │ │ +  0x00a19c00 00000000 00000000 81525700 00000000 .........RW.....
│ │ │ │    0x00a19c10 38fc7b00 00000000 040c0dff 00000000 8.{.............
│ │ │ │    0x00a19c20 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19c30 00000000 00000000 dd1b5700 00000000 ..........W.....
│ │ │ │ +  0x00a19c30 00000000 00000000 e51b5700 00000000 ..........W.....
│ │ │ │    0x00a19c40 44fc7b00 00000000 040c1dff 00000000 D.{.............
│ │ │ │    0x00a19c50 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19c60 00000000 00000000 e15e5700 00000000 .........^W.....
│ │ │ │ +  0x00a19c60 00000000 00000000 e95e5700 00000000 .........^W.....
│ │ │ │    0x00a19c70 4cfc7b00 00000000 040c0fff 00000000 L.{.............
│ │ │ │    0x00a19c80 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19c90 00000000 00000000 415c5700 00000000 ........A\W.....
│ │ │ │ +  0x00a19c90 00000000 00000000 495c5700 00000000 ........I\W.....
│ │ │ │    0x00a19ca0 54fc7b00 00000000 040c1fff 00000000 T.{.............
│ │ │ │    0x00a19cb0 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19cc0 00000000 00000000 11825700 00000000 ..........W.....
│ │ │ │ +  0x00a19cc0 00000000 00000000 19825700 00000000 ..........W.....
│ │ │ │    0x00a19cd0 5cfc7b00 00000000 040c0cff 00000000 \.{.............
│ │ │ │    0x00a19ce0 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19cf0 00000000 00000000 f11a5700 00000000 ..........W.....
│ │ │ │ +  0x00a19cf0 00000000 00000000 f91a5700 00000000 ..........W.....
│ │ │ │    0x00a19d00 68fc7b00 00000000 040c1cff 00000000 h.{.............
│ │ │ │    0x00a19d10 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19d20 00000000 00000000 594c5700 00000000 ........YLW.....
│ │ │ │ +  0x00a19d20 00000000 00000000 614c5700 00000000 ........aLW.....
│ │ │ │    0x00a19d30 70fc7b00 00000000 040c0eff 00000000 p.{.............
│ │ │ │    0x00a19d40 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19d50 00000000 00000000 f53b5700 00000000 .........;W.....
│ │ │ │ +  0x00a19d50 00000000 00000000 fd3b5700 00000000 .........;W.....
│ │ │ │    0x00a19d60 7cfc7b00 00000000 040c1eff 00000000 |.{.............
│ │ │ │    0x00a19d70 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19d80 00000000 00000000 854d5700 00000000 .........MW.....
│ │ │ │ +  0x00a19d80 00000000 00000000 8d4d5700 00000000 .........MW.....
│ │ │ │    0x00a19d90 88fc7b00 00000000 040e05ff 00000000 ..{.............
│ │ │ │    0x00a19da0 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19db0 00000000 00000000 a11e5700 00000000 ..........W.....
│ │ │ │ +  0x00a19db0 00000000 00000000 a91e5700 00000000 ..........W.....
│ │ │ │    0x00a19dc0 94fc7b00 00000000 040e15ff 00000000 ..{.............
│ │ │ │    0x00a19dd0 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19de0 00000000 00000000 8d6b5700 00000000 .........kW.....
│ │ │ │ +  0x00a19de0 00000000 00000000 956b5700 00000000 .........kW.....
│ │ │ │    0x00a19df0 9cfc7b00 00000000 040e07ff 00000000 ..{.............
│ │ │ │    0x00a19e00 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19e10 00000000 00000000 ad635700 00000000 .........cW.....
│ │ │ │ +  0x00a19e10 00000000 00000000 b5635700 00000000 .........cW.....
│ │ │ │    0x00a19e20 a8fc7b00 00000000 040e17ff 00000000 ..{.............
│ │ │ │    0x00a19e30 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19e40 00000000 00000000 e18a5700 00000000 ..........W.....
│ │ │ │ +  0x00a19e40 00000000 00000000 e98a5700 00000000 ..........W.....
│ │ │ │    0x00a19e50 b4fc7b00 00000000 040e01ff 00000000 ..{.............
│ │ │ │    0x00a19e60 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19e70 00000000 00000000 09285700 00000000 .........(W.....
│ │ │ │ +  0x00a19e70 00000000 00000000 11285700 00000000 .........(W.....
│ │ │ │    0x00a19e80 c0fc7b00 00000000 040e11ff 00000000 ..{.............
│ │ │ │    0x00a19e90 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19ea0 00000000 00000000 317a5700 00000000 ........1zW.....
│ │ │ │ +  0x00a19ea0 00000000 00000000 397a5700 00000000 ........9zW.....
│ │ │ │    0x00a19eb0 c8fc7b00 00000000 040e03ff 00000000 ..{.............
│ │ │ │    0x00a19ec0 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19ed0 00000000 00000000 31705700 00000000 ........1pW.....
│ │ │ │ +  0x00a19ed0 00000000 00000000 39705700 00000000 ........9pW.....
│ │ │ │    0x00a19ee0 d4fc7b00 00000000 040e13ff 00000000 ..{.............
│ │ │ │    0x00a19ef0 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19f00 00000000 00000000 19995700 00000000 ..........W.....
│ │ │ │ +  0x00a19f00 00000000 00000000 21995700 00000000 ........!.W.....
│ │ │ │    0x00a19f10 e0fc7b00 00000000 040e0dff 00000000 ..{.............
│ │ │ │    0x00a19f20 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19f30 00000000 00000000 051a5700 00000000 ..........W.....
│ │ │ │ +  0x00a19f30 00000000 00000000 0d1a5700 00000000 ..........W.....
│ │ │ │    0x00a19f40 ecfc7b00 00000000 040e1dff 00000000 ..{.............
│ │ │ │    0x00a19f50 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19f60 00000000 00000000 8d5d5700 00000000 .........]W.....
│ │ │ │ +  0x00a19f60 00000000 00000000 955d5700 00000000 .........]W.....
│ │ │ │    0x00a19f70 f4fc7b00 00000000 040e0fff 00000000 ..{.............
│ │ │ │    0x00a19f80 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19f90 00000000 00000000 f55a5700 00000000 .........ZW.....
│ │ │ │ +  0x00a19f90 00000000 00000000 fd5a5700 00000000 .........ZW.....
│ │ │ │    0x00a19fa0 00fd7b00 00000000 040e1fff 00000000 ..{.............
│ │ │ │    0x00a19fb0 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19fc0 00000000 00000000 a5805700 00000000 ..........W.....
│ │ │ │ +  0x00a19fc0 00000000 00000000 ad805700 00000000 ..........W.....
│ │ │ │    0x00a19fd0 0cfd7b00 00000000 040805ff 00000000 ..{.............
│ │ │ │    0x00a19fe0 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a19ff0 00000000 00000000 b51d5700 00000000 ..........W.....
│ │ │ │ +  0x00a19ff0 00000000 00000000 bd1d5700 00000000 ..........W.....
│ │ │ │    0x00a1a000 18fd7b00 00000000 040804ff 00000000 ..{.............
│ │ │ │    0x00a1a010 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a1a020 00000000 00000000 c91c5700 00000000 ..........W.....
│ │ │ │ +  0x00a1a020 00000000 00000000 d11c5700 00000000 ..........W.....
│ │ │ │    0x00a1a030 20fd7b00 00000000 040801ff 00000000  .{.............
│ │ │ │    0x00a1a040 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a1a050 00000000 00000000 71225700 00000000 ........q"W.....
│ │ │ │ +  0x00a1a050 00000000 00000000 79225700 00000000 ........y"W.....
│ │ │ │    0x00a1a060 28fd7b00 00000000 040800ff 00000000 (.{.............
│ │ │ │    0x00a1a070 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a1a080 00000000 00000000 7d215700 00000000 ........}!W.....
│ │ │ │ +  0x00a1a080 00000000 00000000 85215700 00000000 .........!W.....
│ │ │ │    0x00a1a090 30fd7b00 00000000 04080dff 00000000 0.{.............
│ │ │ │    0x00a1a0a0 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a1a0b0 00000000 00000000 090f5700 00000000 ..........W.....
│ │ │ │ +  0x00a1a0b0 00000000 00000000 110f5700 00000000 ..........W.....
│ │ │ │    0x00a1a0c0 38fd7b00 00000000 04080cff 00000000 8.{.............
│ │ │ │    0x00a1a0d0 00000000 00000000 00000000 00000400 ................
│ │ │ │ -  0x00a1a0e0 00000000 00000000 290e5700 00000000 ........).W.....
│ │ │ │ +  0x00a1a0e0 00000000 00000000 310e5700 00000000 ........1.W.....
│ │ │ │    0x00a1a0f0 40fd7b00 00000000 1f0e14ff 00000000 @.{.............
│ │ │ │    0x00a1a100 00f8df01 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a110 00000200 00000000 3d1d5600 00000000 ........=.V.....
│ │ │ │ +  0x00a1a110 00000200 00000000 491d5600 00000000 ........I.V.....
│ │ │ │    0x00a1a120 48fd7b00 00000000 1f0e15ff 00000000 H.{.............
│ │ │ │    0x00a1a130 00f8ff01 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a140 00000200 00000000 d91b5600 00000000 ..........V.....
│ │ │ │ +  0x00a1a140 00000200 00000000 e51b5600 00000000 ..........V.....
│ │ │ │    0x00a1a150 50fd7b00 00000000 1f0e1cff 00000000 P.{.............
│ │ │ │    0x00a1a160 00f8e003 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a170 00000200 00000000 fd1b5600 00000000 ..........V.....
│ │ │ │ +  0x00a1a170 00000200 00000000 091c5600 00000000 ..........V.....
│ │ │ │    0x00a1a180 58fd7b00 00000000 1f0e18ff 00000000 X.{.............
│ │ │ │    0x00a1a190 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a1a0 00000200 00000000 211c5600 00000000 ........!.V.....
│ │ │ │ +  0x00a1a1a0 00000200 00000000 2d1c5600 00000000 ........-.V.....
│ │ │ │    0x00a1a1b0 60fd7b00 00000000 1f0e1aff 00000000 `.{.............
│ │ │ │    0x00a1a1c0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a1d0 00000200 00000000 451c5600 00000000 ........E.V.....
│ │ │ │ +  0x00a1a1d0 00000200 00000000 511c5600 00000000 ........Q.V.....
│ │ │ │    0x00a1a1e0 6cfd7b00 00000000 1f0e19ff 00000000 l.{.............
│ │ │ │    0x00a1a1f0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a200 00000200 00000000 691c5600 00000000 ........i.V.....
│ │ │ │ +  0x00a1a200 00000200 00000000 751c5600 00000000 ........u.V.....
│ │ │ │    0x00a1a210 78fd7b00 00000000 1f0e1bff 00000000 x.{.............
│ │ │ │    0x00a1a220 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a230 00000200 00000000 8d1c5600 00000000 ..........V.....
│ │ │ │ +  0x00a1a230 00000200 00000000 991c5600 00000000 ..........V.....
│ │ │ │    0x00a1a240 84fd7b00 00000000 1f0e17ff 00000000 ..{.............
│ │ │ │    0x00a1a250 00f8df03 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a260 00000200 00000000 b11c5600 00000000 ..........V.....
│ │ │ │ +  0x00a1a260 00000200 00000000 bd1c5600 00000000 ..........V.....
│ │ │ │    0x00a1a270 e80f7c00 00000000 1f0e16ff 00000000 ..|.............
│ │ │ │    0x00a1a280 00f87f00 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a290 00000200 00000000 111d5600 00000000 ..........V.....
│ │ │ │ +  0x00a1a290 00000200 00000000 1d1d5600 00000000 ..........V.....
│ │ │ │    0x00a1a2a0 90fd7b00 00000000 1f0e1dff 00000000 ..{.............
│ │ │ │    0x00a1a2b0 00f8e003 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a2c0 00000200 00000000 b9be5700 00000000 ..........W.....
│ │ │ │ +  0x00a1a2c0 00000200 00000000 c1be5700 00000000 ..........W.....
│ │ │ │    0x00a1a2d0 98fd7b00 00000000 1f0e1fff 00000000 ..{.............
│ │ │ │    0x00a1a2e0 00f8ff03 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a2f0 00000200 00000000 31bd5700 00000000 ........1.W.....
│ │ │ │ +  0x00a1a2f0 00000200 00000000 39bd5700 00000000 ........9.W.....
│ │ │ │    0x00a1a300 a4fd7b00 00000000 1f1f12ff 00000000 ..{.............
│ │ │ │    0x00a1a310 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a320 01000000 00000000 95075800 00000000 ..........X.....
│ │ │ │ +  0x00a1a320 01000000 00000000 9d075800 00000000 ..........X.....
│ │ │ │    0x00a1a330 b0fd7b00 00000000 1f171aff 00000000 ..{.............
│ │ │ │    0x00a1a340 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a350 20000000 00000000 9d475700 00000000  ........GW.....
│ │ │ │ +  0x00a1a350 20000000 00000000 a5475700 00000000  ........GW.....
│ │ │ │    0x00a1a360 b8fd7b00 00000000 1f171bff 00000000 ..{.............
│ │ │ │    0x00a1a370 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a380 00040000 00000000 51345700 00000000 ........Q4W.....
│ │ │ │ +  0x00a1a380 00040000 00000000 59345700 00000000 ........Y4W.....
│ │ │ │    0x00a1a390 c0fd7b00 00000000 1f1718ff 00000000 ..{.............
│ │ │ │    0x00a1a3a0 01002000 00000000 00000000 00000000 .. .............
│ │ │ │ -  0x00a1a3b0 20000000 00000000 f9115800 00000000  .........X.....
│ │ │ │ +  0x00a1a3b0 20000000 00000000 01125800 00000000  .........X.....
│ │ │ │    0x00a1a3c0 c8fd7b00 00000000 1f171eff 00000000 ..{.............
│ │ │ │    0x00a1a3d0 01000000 00000000 00008000 00000000 ................
│ │ │ │ -  0x00a1a3e0 00000000 00000000 1d275700 00000000 .........'W.....
│ │ │ │ +  0x00a1a3e0 00000000 00000000 25275700 00000000 ........%'W.....
│ │ │ │    0x00a1a3f0 d0fd7b00 00000000 1f1f16ff 00000000 ..{.............
│ │ │ │    0x00a1a400 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a410 01000000 00000000 2d035800 00000000 ........-.X.....
│ │ │ │ +  0x00a1a410 01000000 00000000 35035800 00000000 ........5.X.....
│ │ │ │    0x00a1a420 d8fd7b00 00000000 1f171cff 00000000 ..{.............
│ │ │ │    0x00a1a430 01002000 00000000 00000000 00000000 .. .............
│ │ │ │ -  0x00a1a440 20000000 00000000 e9be5700 00000000  .........W.....
│ │ │ │ +  0x00a1a440 20000000 00000000 f1be5700 00000000  .........W.....
│ │ │ │    0x00a1a450 e0fd7b00 00000000 3f0002ff 00000000 ..{.....?.......
│ │ │ │    0x00a1a460 01f86300 00000000 00000100 00000000 ..c.............
│ │ │ │ -  0x00a1a470 00000000 00000000 a9195600 00000000 ..........V.....
│ │ │ │ +  0x00a1a470 00000000 00000000 b5195600 00000000 ..........V.....
│ │ │ │    0x00a1a480 e8fd7b00 00000000 3f0602ff 00000000 ..{.....?.......
│ │ │ │    0x00a1a490 00f81f00 00000000 00000100 00000000 ................
│ │ │ │ -  0x00a1a4a0 00000000 00000000 411f5600 00000000 ........A.V.....
│ │ │ │ +  0x00a1a4a0 00000000 00000000 4d1f5600 00000000 ........M.V.....
│ │ │ │    0x00a1a4b0 f0fd7b00 00000000 3f0601ff 00000000 ..{.....?.......
│ │ │ │    0x00a1a4c0 00f81f00 00000000 00000100 00000000 ................
│ │ │ │ -  0x00a1a4d0 00000000 00000000 c9175600 00000000 ..........V.....
│ │ │ │ +  0x00a1a4d0 00000000 00000000 d5175600 00000000 ..........V.....
│ │ │ │    0x00a1a4e0 f8fd7b00 00000000 3f0716ff 00000000 ..{.....?.......
│ │ │ │    0x00a1a4f0 00000000 00000000 00000100 00000000 ................
│ │ │ │ -  0x00a1a500 00000000 00000000 012b5600 00000000 .........+V.....
│ │ │ │ +  0x00a1a500 00000000 00000000 0d2b5600 00000000 .........+V.....
│ │ │ │    0x00a1a510 00fe7b00 00000000 3f0604ff 00000000 ..{.....?.......
│ │ │ │    0x00a1a520 00086e00 00000000 00000100 00000000 ..n.............
│ │ │ │ -  0x00a1a530 00000000 00000000 bd1a5600 00000000 ..........V.....
│ │ │ │ +  0x00a1a530 00000000 00000000 c91a5600 00000000 ..........V.....
│ │ │ │    0x00a1a540 08fe7b00 00000000 040000ff 00000000 ..{.............
│ │ │ │    0x00a1a550 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1a560 00000000 00000000 fd115700 00000000 ..........W.....
│ │ │ │ +  0x00a1a560 00000000 00000000 05125700 00000000 ..........W.....
│ │ │ │    0x00a1a570 10fe7b00 00000000 040001ff 00000000 ..{.............
│ │ │ │    0x00a1a580 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1a590 00000000 00000000 71115700 00000000 ........q.W.....
│ │ │ │ +  0x00a1a590 00000000 00000000 79115700 00000000 ........y.W.....
│ │ │ │    0x00a1a5a0 24fe7b00 00000000 040002ff 00000000 $.{.............
│ │ │ │    0x00a1a5b0 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1a5c0 00000000 00000000 ad0d5600 00000000 ..........V.....
│ │ │ │ +  0x00a1a5c0 00000000 00000000 b90d5600 00000000 ..........V.....
│ │ │ │    0x00a1a5d0 38fe7b00 00000000 040003ff 00000000 8.{.............
│ │ │ │    0x00a1a5e0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a5f0 00400000 00000000 4d0d5600 00000000 .@......M.V.....
│ │ │ │ +  0x00a1a5f0 00400000 00000000 590d5600 00000000 .@......Y.V.....
│ │ │ │    0x00a1a600 40fe7b00 00000000 040010ff 00000000 @.{.............
│ │ │ │    0x00a1a610 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1a620 00000000 00000000 49c65600 00000000 ........I.V.....
│ │ │ │ +  0x00a1a620 00000000 00000000 51c65600 00000000 ........Q.V.....
│ │ │ │    0x00a1a630 48fe7b00 00000000 040011ff 00000000 H.{.............
│ │ │ │    0x00a1a640 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1a650 00000000 00000000 c9c45600 00000000 ..........V.....
│ │ │ │ +  0x00a1a650 00000000 00000000 d1c45600 00000000 ..........V.....
│ │ │ │    0x00a1a660 58fe7b00 00000000 040012ff 00000000 X.{.............
│ │ │ │    0x00a1a670 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1a680 00000800 00000000 3dab5700 00000000 ........=.W.....
│ │ │ │ +  0x00a1a680 00000800 00000000 45ab5700 00000000 ........E.W.....
│ │ │ │    0x00a1a690 68fe7b00 00000000 040013ff 00000000 h.{.............
│ │ │ │    0x00a1a6a0 00000000 00000000 00400000 00000000 .........@......
│ │ │ │ -  0x00a1a6b0 00000800 00000000 cdc95600 00000000 ..........V.....
│ │ │ │ +  0x00a1a6b0 00000800 00000000 d5c95600 00000000 ..........V.....
│ │ │ │    0x00a1a6c0 78fe7b00 00000000 04001bff 00000000 x.{.............
│ │ │ │    0x00a1a6d0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a6e0 00000800 00000000 d5c85600 00000000 ..........V.....
│ │ │ │ +  0x00a1a6e0 00000800 00000000 ddc85600 00000000 ..........V.....
│ │ │ │    0x00a1a6f0 80fe7b00 00000000 040600ff 00000000 ..{.............
│ │ │ │    0x00a1a700 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1a710 00000000 00000000 ad9b5600 00000000 ..........V.....
│ │ │ │ +  0x00a1a710 00000000 00000000 b99b5600 00000000 ..........V.....
│ │ │ │    0x00a1a720 88fe7b00 00000000 040601ff 00000000 ..{.............
│ │ │ │    0x00a1a730 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1a740 00000000 00000000 d99a5600 00000000 ..........V.....
│ │ │ │ +  0x00a1a740 00000000 00000000 e59a5600 00000000 ..........V.....
│ │ │ │    0x00a1a750 90fe7b00 00000000 040602ff 00000000 ..{.............
│ │ │ │    0x00a1a760 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1a770 00000000 00000000 059a5600 00000000 ..........V.....
│ │ │ │ +  0x00a1a770 00000000 00000000 119a5600 00000000 ..........V.....
│ │ │ │    0x00a1a780 98fe7b00 00000000 040604ff 00000000 ..{.............
│ │ │ │    0x00a1a790 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1a7a0 00000000 00000000 31995600 00000000 ........1.V.....
│ │ │ │ +  0x00a1a7a0 00000000 00000000 3d995600 00000000 ........=.V.....
│ │ │ │    0x00a1a7b0 a0fe7b00 00000000 040605ff 00000000 ..{.............
│ │ │ │    0x00a1a7c0 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1a7d0 00000000 00000000 5d985600 00000000 ........].V.....
│ │ │ │ +  0x00a1a7d0 00000000 00000000 69985600 00000000 ........i.V.....
│ │ │ │    0x00a1a7e0 a8fe7b00 00000000 040606ff 00000000 ..{.............
│ │ │ │    0x00a1a7f0 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1a800 00000000 00000000 89975600 00000000 ..........V.....
│ │ │ │ +  0x00a1a800 00000000 00000000 95975600 00000000 ..........V.....
│ │ │ │    0x00a1a810 b0fe7b00 00000000 040618ff 00000000 ..{.............
│ │ │ │    0x00a1a820 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a830 00000800 00000000 8d255700 00000000 .........%W.....
│ │ │ │ +  0x00a1a830 00000800 00000000 95255700 00000000 .........%W.....
│ │ │ │    0x00a1a840 b8fe7b00 00000000 040619ff 00000000 ..{.............
│ │ │ │    0x00a1a850 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a860 00000800 00000000 d5245700 00000000 .........$W.....
│ │ │ │ +  0x00a1a860 00000800 00000000 dd245700 00000000 .........$W.....
│ │ │ │    0x00a1a870 c4fe7b00 00000000 04061aff 00000000 ..{.............
│ │ │ │    0x00a1a880 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a890 00400000 00000000 51d45700 00000000 .@......Q.W.....
│ │ │ │ +  0x00a1a890 00400000 00000000 59d45700 00000000 .@......Y.W.....
│ │ │ │    0x00a1a8a0 d0fe7b00 00000000 04061cff 00000000 ..{.............
│ │ │ │    0x00a1a8b0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a8c0 00000800 00000000 1d245700 00000000 .........$W.....
│ │ │ │ +  0x00a1a8c0 00000800 00000000 25245700 00000000 ........%$W.....
│ │ │ │    0x00a1a8d0 e0fe7b00 00000000 04061dff 00000000 ..{.............
│ │ │ │    0x00a1a8e0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a8f0 00000800 00000000 65235700 00000000 ........e#W.....
│ │ │ │ +  0x00a1a8f0 00000800 00000000 6d235700 00000000 ........m#W.....
│ │ │ │    0x00a1a900 ecfe7b00 00000000 04061eff 00000000 ..{.............
│ │ │ │    0x00a1a910 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a920 00400000 00000000 b5db5700 00000000 .@........W.....
│ │ │ │ +  0x00a1a920 00400000 00000000 bddb5700 00000000 .@........W.....
│ │ │ │    0x00a1a930 f8fe7b00 00000000 040402ff 00000000 ..{.............
│ │ │ │    0x00a1a940 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a950 00400000 00000000 ed0c5600 00000000 .@........V.....
│ │ │ │ +  0x00a1a950 00400000 00000000 f90c5600 00000000 .@........V.....
│ │ │ │    0x00a1a960 08ff7b00 00000000 04021cff 00000000 ..{.............
│ │ │ │    0x00a1a970 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a980 00000800 00000000 b5965600 00000000 ..........V.....
│ │ │ │ +  0x00a1a980 00000800 00000000 c1965600 00000000 ..........V.....
│ │ │ │    0x00a1a990 10ff7b00 00000000 04021dff 00000000 ..{.............
│ │ │ │    0x00a1a9a0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1a9b0 00000800 00000000 e1955600 00000000 ..........V.....
│ │ │ │ +  0x00a1a9b0 00000800 00000000 ed955600 00000000 ..........V.....
│ │ │ │    0x00a1a9c0 18ff7b00 00000000 040610ff 00000000 ..{.............
│ │ │ │    0x00a1a9d0 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1a9e0 00000000 00000000 0d955600 00000000 ..........V.....
│ │ │ │ +  0x00a1a9e0 00000000 00000000 19955600 00000000 ..........V.....
│ │ │ │    0x00a1a9f0 20ff7b00 00000000 040611ff 00000000  .{.............
│ │ │ │    0x00a1aa00 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1aa10 00000000 00000000 39945600 00000000 ........9.V.....
│ │ │ │ +  0x00a1aa10 00000000 00000000 45945600 00000000 ........E.V.....
│ │ │ │    0x00a1aa20 28ff7b00 00000000 040016ff 00000000 (.{.............
│ │ │ │    0x00a1aa30 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1aa40 00000000 00000000 e50e5800 00000000 ..........X.....
│ │ │ │ +  0x00a1aa40 00000000 00000000 ed0e5800 00000000 ..........X.....
│ │ │ │    0x00a1aa50 30ff7b00 00000000 040017ff 00000000 0.{.............
│ │ │ │    0x00a1aa60 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1aa70 00000800 00000000 ddc75600 00000000 ..........V.....
│ │ │ │ +  0x00a1aa70 00000800 00000000 e5c75600 00000000 ..........V.....
│ │ │ │    0x00a1aa80 3cff7b00 00000000 04001fff 00000000 <.{.............
│ │ │ │    0x00a1aa90 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1aaa0 00000800 00000000 ddc75600 00000000 ..........V.....
│ │ │ │ +  0x00a1aaa0 00000800 00000000 e5c75600 00000000 ..........V.....
│ │ │ │    0x00a1aab0 3cff7b00 00000000 040008ff 00000000 <.{.............
│ │ │ │    0x00a1aac0 00f80000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1aad0 00000800 00000000 69115700 00000000 ........i.W.....
│ │ │ │ +  0x00a1aad0 00000800 00000000 71115700 00000000 ........q.W.....
│ │ │ │    0x00a1aae0 44ff7b00 00000000 040009ff 00000000 D.{.............
│ │ │ │    0x00a1aaf0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ab00 00000800 00000000 61115700 00000000 ........a.W.....
│ │ │ │ +  0x00a1ab00 00000800 00000000 69115700 00000000 ........i.W.....
│ │ │ │    0x00a1ab10 50ff7b00 00000000 04000dff 00000000 P.{.............
│ │ │ │    0x00a1ab20 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ab30 00000800 00000000 e5c65600 00000000 ..........V.....
│ │ │ │ +  0x00a1ab30 00000800 00000000 edc65600 00000000 ..........V.....
│ │ │ │    0x00a1ab40 5cff7b00 00000000 040018ff 00000000 \.{.............
│ │ │ │    0x00a1ab50 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ab60 00400000 00000000 51c55600 00000000 .@......Q.V.....
│ │ │ │ +  0x00a1ab60 00400000 00000000 59c55600 00000000 .@......Y.V.....
│ │ │ │    0x00a1ab70 50fe7b00 00000000 040019ff 00000000 P.{.............
│ │ │ │    0x00a1ab80 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ab90 00400000 00000000 d1c35600 00000000 .@........V.....
│ │ │ │ +  0x00a1ab90 00400000 00000000 d9c35600 00000000 .@........V.....
│ │ │ │    0x00a1aba0 60fe7b00 00000000 04001cff 00000000 `.{.............
│ │ │ │    0x00a1abb0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1abc0 00000800 00000000 d9c25600 00000000 ..........V.....
│ │ │ │ +  0x00a1abc0 00000800 00000000 e1c25600 00000000 ..........V.....
│ │ │ │    0x00a1abd0 68ff7b00 00000000 04001eff 00000000 h.{.............
│ │ │ │    0x00a1abe0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1abf0 00000800 00000000 9ded5700 00000000 ..........W.....
│ │ │ │ +  0x00a1abf0 00000800 00000000 a5ed5700 00000000 ..........W.....
│ │ │ │    0x00a1ac00 74ff7b00 00000000 040014ff 00000000 t.{.............
│ │ │ │    0x00a1ac10 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ac20 00000800 00000000 d9c25600 00000000 ..........V.....
│ │ │ │ +  0x00a1ac20 00000800 00000000 e1c25600 00000000 ..........V.....
│ │ │ │    0x00a1ac30 68ff7b00 00000000 040015ff 00000000 h.{.............
│ │ │ │    0x00a1ac40 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ac50 00000800 00000000 e1c15600 00000000 ..........V.....
│ │ │ │ +  0x00a1ac50 00000800 00000000 e9c15600 00000000 ..........V.....
│ │ │ │    0x00a1ac60 80ff7b00 00000000 040207ff 00000000 ..{.............
│ │ │ │    0x00a1ac70 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1ac80 00000000 00000000 3d445600 00000000 ........=DV.....
│ │ │ │ +  0x00a1ac80 00000000 00000000 49445600 00000000 ........IDV.....
│ │ │ │    0x00a1ac90 7c207700 00000000 04020bff 00000000 | w.............
│ │ │ │    0x00a1aca0 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1acb0 00000000 00000000 017d5700 00000000 .........}W.....
│ │ │ │ +  0x00a1acb0 00000000 00000000 097d5700 00000000 .........}W.....
│ │ │ │    0x00a1acc0 d4627b00 00000000 040700ff 00000000 .b{.............
│ │ │ │    0x00a1acd0 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1ace0 00000000 00000000 45b65600 00000000 ........E.V.....
│ │ │ │ +  0x00a1ace0 00000000 00000000 51b65600 00000000 ........Q.V.....
│ │ │ │    0x00a1acf0 8cff7b00 00000000 040701ff 00000000 ..{.............
│ │ │ │    0x00a1ad00 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1ad10 00000000 00000000 6db55600 00000000 ........m.V.....
│ │ │ │ +  0x00a1ad10 00000000 00000000 79b55600 00000000 ........y.V.....
│ │ │ │    0x00a1ad20 94ff7b00 00000000 040711ff 00000000 ..{.............
│ │ │ │    0x00a1ad30 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ad40 00400000 00000000 95b45600 00000000 .@........V.....
│ │ │ │ +  0x00a1ad40 00400000 00000000 a1b45600 00000000 .@........V.....
│ │ │ │    0x00a1ad50 9cff7b00 00000000 040702ff 00000000 ..{.............
│ │ │ │    0x00a1ad60 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1ad70 00000000 00000000 bdb35600 00000000 ..........V.....
│ │ │ │ +  0x00a1ad70 00000000 00000000 c9b35600 00000000 ..........V.....
│ │ │ │    0x00a1ad80 a4ff7b00 00000000 040703ff 00000000 ..{.............
│ │ │ │    0x00a1ad90 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1ada0 00000000 00000000 e5b25600 00000000 ..........V.....
│ │ │ │ +  0x00a1ada0 00000000 00000000 f1b25600 00000000 ..........V.....
│ │ │ │    0x00a1adb0 acff7b00 00000000 040713ff 00000000 ..{.............
│ │ │ │    0x00a1adc0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1add0 00400000 00000000 0db25600 00000000 .@........V.....
│ │ │ │ +  0x00a1add0 00400000 00000000 19b25600 00000000 .@........V.....
│ │ │ │    0x00a1ade0 b4ff7b00 00000000 040704ff 00000000 ..{.............
│ │ │ │    0x00a1adf0 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1ae00 00000000 00000000 35b15600 00000000 ........5.V.....
│ │ │ │ +  0x00a1ae00 00000000 00000000 41b15600 00000000 ........A.V.....
│ │ │ │    0x00a1ae10 bcff7b00 00000000 040705ff 00000000 ..{.............
│ │ │ │    0x00a1ae20 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1ae30 00000000 00000000 5db05600 00000000 ........].V.....
│ │ │ │ +  0x00a1ae30 00000000 00000000 69b05600 00000000 ........i.V.....
│ │ │ │    0x00a1ae40 c4ff7b00 00000000 040715ff 00000000 ..{.............
│ │ │ │    0x00a1ae50 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ae60 00400000 00000000 85af5600 00000000 .@........V.....
│ │ │ │ +  0x00a1ae60 00400000 00000000 91af5600 00000000 .@........V.....
│ │ │ │    0x00a1ae70 ccff7b00 00000000 040706ff 00000000 ..{.............
│ │ │ │    0x00a1ae80 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1ae90 00000000 00000000 adae5600 00000000 ..........V.....
│ │ │ │ +  0x00a1ae90 00000000 00000000 b9ae5600 00000000 ..........V.....
│ │ │ │    0x00a1aea0 d4ff7b00 00000000 040707ff 00000000 ..{.............
│ │ │ │    0x00a1aeb0 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1aec0 00000000 00000000 d5ad5600 00000000 ..........V.....
│ │ │ │ +  0x00a1aec0 00000000 00000000 e1ad5600 00000000 ..........V.....
│ │ │ │    0x00a1aed0 dcff7b00 00000000 040717ff 00000000 ..{.............
│ │ │ │    0x00a1aee0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1aef0 00400000 00000000 fdac5600 00000000 .@........V.....
│ │ │ │ +  0x00a1aef0 00400000 00000000 09ad5600 00000000 .@........V.....
│ │ │ │    0x00a1af00 e4ff7b00 00000000 04070cff 00000000 ..{.............
│ │ │ │    0x00a1af10 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1af20 00000000 00000000 65935600 00000000 ........e.V.....
│ │ │ │ +  0x00a1af20 00000000 00000000 71935600 00000000 ........q.V.....
│ │ │ │    0x00a1af30 ecff7b00 00000000 040418ff 00000000 ..{.............
│ │ │ │    0x00a1af40 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1af50 00000000 00000000 25ac5600 00000000 ........%.V.....
│ │ │ │ +  0x00a1af50 00000000 00000000 31ac5600 00000000 ........1.V.....
│ │ │ │    0x00a1af60 f4ff7b00 00000000 04041cff 00000000 ..{.............
│ │ │ │    0x00a1af70 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1af80 00000000 00000000 4dab5600 00000000 ........M.V.....
│ │ │ │ +  0x00a1af80 00000000 00000000 59ab5600 00000000 ........Y.V.....
│ │ │ │    0x00a1af90 00007c00 00000000 040419ff 00000000 ..|.............
│ │ │ │    0x00a1afa0 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1afb0 00000000 00000000 75aa5600 00000000 ........u.V.....
│ │ │ │ +  0x00a1afb0 00000000 00000000 81aa5600 00000000 ..........V.....
│ │ │ │    0x00a1afc0 0c007c00 00000000 04041aff 00000000 ..|.............
│ │ │ │    0x00a1afd0 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1afe0 00000000 00000000 9da95600 00000000 ..........V.....
│ │ │ │ +  0x00a1afe0 00000000 00000000 a9a95600 00000000 ..........V.....
│ │ │ │    0x00a1aff0 18007c00 00000000 04041eff 00000000 ..|.............
│ │ │ │    0x00a1b000 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b010 00000000 00000000 c5a85600 00000000 ..........V.....
│ │ │ │ +  0x00a1b010 00000000 00000000 d1a85600 00000000 ..........V.....
│ │ │ │    0x00a1b020 24007c00 00000000 040500ff 00000000 $.|.............
│ │ │ │    0x00a1b030 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b040 00000000 00000000 eda75600 00000000 ..........V.....
│ │ │ │ +  0x00a1b040 00000000 00000000 f9a75600 00000000 ..........V.....
│ │ │ │    0x00a1b050 2c007c00 00000000 040501ff 00000000 ,.|.............
│ │ │ │    0x00a1b060 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b070 00000000 00000000 15a75600 00000000 ..........V.....
│ │ │ │ +  0x00a1b070 00000000 00000000 21a75600 00000000 ........!.V.....
│ │ │ │    0x00a1b080 34007c00 00000000 040510ff 00000000 4.|.............
│ │ │ │    0x00a1b090 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b0a0 00000000 00000000 3da65600 00000000 ........=.V.....
│ │ │ │ +  0x00a1b0a0 00000000 00000000 49a65600 00000000 ........I.V.....
│ │ │ │    0x00a1b0b0 3c007c00 00000000 040511ff 00000000 <.|.............
│ │ │ │    0x00a1b0c0 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b0d0 00000000 00000000 65a55600 00000000 ........e.V.....
│ │ │ │ +  0x00a1b0d0 00000000 00000000 71a55600 00000000 ........q.V.....
│ │ │ │    0x00a1b0e0 44007c00 00000000 040303ff 00000000 D.|.............
│ │ │ │    0x00a1b0f0 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b100 00000000 00000000 8da45600 00000000 ..........V.....
│ │ │ │ +  0x00a1b100 00000000 00000000 99a45600 00000000 ..........V.....
│ │ │ │    0x00a1b110 4c007c00 00000000 040313ff 00000000 L.|.............
│ │ │ │    0x00a1b120 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b130 00000000 00000000 b5a35600 00000000 ..........V.....
│ │ │ │ +  0x00a1b130 00000000 00000000 c1a35600 00000000 ..........V.....
│ │ │ │    0x00a1b140 58007c00 00000000 040307ff 00000000 X.|.............
│ │ │ │    0x00a1b150 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b160 00000000 00000000 e1a25600 00000000 ..........V.....
│ │ │ │ +  0x00a1b160 00000000 00000000 eda25600 00000000 ..........V.....
│ │ │ │    0x00a1b170 64007c00 00000000 040317ff 00000000 d.|.............
│ │ │ │    0x00a1b180 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b190 00000000 00000000 09a25600 00000000 ..........V.....
│ │ │ │ +  0x00a1b190 00000000 00000000 15a25600 00000000 ..........V.....
│ │ │ │    0x00a1b1a0 70007c00 00000000 04030bff 00000000 p.|.............
│ │ │ │    0x00a1b1b0 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b1c0 00000000 00000000 31a15600 00000000 ........1.V.....
│ │ │ │ +  0x00a1b1c0 00000000 00000000 3da15600 00000000 ........=.V.....
│ │ │ │    0x00a1b1d0 7c007c00 00000000 04031bff 00000000 |.|.............
│ │ │ │    0x00a1b1e0 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b1f0 00000000 00000000 59a05600 00000000 ........Y.V.....
│ │ │ │ +  0x00a1b1f0 00000000 00000000 65a05600 00000000 ........e.V.....
│ │ │ │    0x00a1b200 88007c00 00000000 04030fff 00000000 ..|.............
│ │ │ │    0x00a1b210 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b220 00000000 00000000 819f5600 00000000 ..........V.....
│ │ │ │ +  0x00a1b220 00000000 00000000 8d9f5600 00000000 ..........V.....
│ │ │ │    0x00a1b230 94007c00 00000000 04031fff 00000000 ..|.............
│ │ │ │    0x00a1b240 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b250 00000000 00000000 a99e5600 00000000 ..........V.....
│ │ │ │ +  0x00a1b250 00000000 00000000 b59e5600 00000000 ..........V.....
│ │ │ │    0x00a1b260 9c007c00 00000000 040608ff 00000000 ..|.............
│ │ │ │    0x00a1b270 00000000 00001000 00000001 00000000 ................
│ │ │ │ -  0x00a1b280 00000000 00000000 95675700 00000000 .........gW.....
│ │ │ │ +  0x00a1b280 00000000 00000000 9d675700 00000000 .........gW.....
│ │ │ │    0x00a1b290 a8007c00 00000000 040609ff 00000000 ..|.............
│ │ │ │    0x00a1b2a0 00000000 00001000 00000001 00000000 ................
│ │ │ │ -  0x00a1b2b0 00000000 00000000 7d6a5700 00000000 ........}jW.....
│ │ │ │ +  0x00a1b2b0 00000000 00000000 856a5700 00000000 .........jW.....
│ │ │ │    0x00a1b2c0 bc007c00 00000000 04060aff 00000000 ..|.............
│ │ │ │    0x00a1b2d0 00000000 00001000 00000001 00000000 ................
│ │ │ │ -  0x00a1b2e0 00000000 00000000 6d695700 00000000 ........miW.....
│ │ │ │ +  0x00a1b2e0 00000000 00000000 75695700 00000000 ........uiW.....
│ │ │ │    0x00a1b2f0 d0007c00 00000000 04060bff 00000000 ..|.............
│ │ │ │    0x00a1b300 00001000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1b310 00000800 00000000 918c5600 00000000 ..........V.....
│ │ │ │ +  0x00a1b310 00000800 00000000 9d8c5600 00000000 ..........V.....
│ │ │ │    0x00a1b320 e4007c00 00000000 04060cff 00000000 ..|.............
│ │ │ │    0x00a1b330 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b340 00000000 00000000 a1e65600 00000000 ..........V.....
│ │ │ │ +  0x00a1b340 00000000 00000000 a9e65600 00000000 ..........V.....
│ │ │ │    0x00a1b350 f0007c00 00000000 04060dff 00000000 ..|.............
│ │ │ │    0x00a1b360 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b370 00000000 00000000 49e75600 00000000 ........I.V.....
│ │ │ │ +  0x00a1b370 00000000 00000000 51e75600 00000000 ........Q.V.....
│ │ │ │    0x00a1b380 fc007c00 00000000 04060eff 00000000 ..|.............
│ │ │ │    0x00a1b390 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b3a0 00000000 00000000 f5e65600 00000000 ..........V.....
│ │ │ │ +  0x00a1b3a0 00000000 00000000 fde65600 00000000 ..........V.....
│ │ │ │    0x00a1b3b0 08017c00 00000000 0401181c 00000000 ..|.............
│ │ │ │    0x00a1b3c0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1b3d0 00000800 00000000 99335700 00000000 .........3W.....
│ │ │ │ +  0x00a1b3d0 00000800 00000000 a1335700 00000000 .........3W.....
│ │ │ │    0x00a1b3e0 14017c00 00000000 0401181d 00000000 ..|.............
│ │ │ │    0x00a1b3f0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1b400 00000800 00000000 e1325700 00000000 .........2W.....
│ │ │ │ +  0x00a1b400 00000800 00000000 e9325700 00000000 .........2W.....
│ │ │ │    0x00a1b410 1c017c00 00000000 0401181e 00000000 ..|.............
│ │ │ │    0x00a1b420 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1b430 00000800 00000000 29325700 00000000 ........)2W.....
│ │ │ │ +  0x00a1b430 00000800 00000000 31325700 00000000 ........12W.....
│ │ │ │    0x00a1b440 24017c00 00000000 0401181f 00000000 $.|.............
│ │ │ │    0x00a1b450 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1b460 00000800 00000000 71315700 00000000 ........q1W.....
│ │ │ │ +  0x00a1b460 00000800 00000000 79315700 00000000 ........y1W.....
│ │ │ │    0x00a1b470 2c017c00 00000000 04011800 00000000 ,.|.............
│ │ │ │    0x00a1b480 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1b490 00000800 00000000 8d0d5700 00000000 ..........W.....
│ │ │ │ +  0x00a1b490 00000800 00000000 950d5700 00000000 ..........W.....
│ │ │ │    0x00a1b4a0 34017c00 00000000 04011801 00000000 4.|.............
│ │ │ │    0x00a1b4b0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1b4c0 00000800 00000000 f10c5700 00000000 ..........W.....
│ │ │ │ +  0x00a1b4c0 00000800 00000000 f90c5700 00000000 ..........W.....
│ │ │ │    0x00a1b4d0 40017c00 00000000 040708ff 00000000 @.|.............
│ │ │ │    0x00a1b4e0 00001f00 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b4f0 00000000 00000000 b9305700 00000000 .........0W.....
│ │ │ │ +  0x00a1b4f0 00000000 00000000 c1305700 00000000 .........0W.....
│ │ │ │    0x00a1b500 4c017c00 00000000 040709ff 00000000 L.|.............
│ │ │ │    0x00a1b510 00001f00 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b520 00000000 00000000 05305700 00000000 .........0W.....
│ │ │ │ +  0x00a1b520 00000000 00000000 0d305700 00000000 .........0W.....
│ │ │ │    0x00a1b530 54017c00 00000000 040719ff 00000000 T.|.............
│ │ │ │    0x00a1b540 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1b550 00400000 00000000 512f5700 00000000 .@......Q/W.....
│ │ │ │ +  0x00a1b550 00400000 00000000 592f5700 00000000 .@......Y/W.....
│ │ │ │    0x00a1b560 5c017c00 00000000 04070aff 00000000 \.|.............
│ │ │ │    0x00a1b570 00001f00 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b580 00000000 00000000 9d2e5700 00000000 ..........W.....
│ │ │ │ +  0x00a1b580 00000000 00000000 a52e5700 00000000 ..........W.....
│ │ │ │    0x00a1b590 64017c00 00000000 04070bff 00000000 d.|.............
│ │ │ │    0x00a1b5a0 00001f00 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b5b0 00000000 00000000 e92d5700 00000000 .........-W.....
│ │ │ │ +  0x00a1b5b0 00000000 00000000 f12d5700 00000000 .........-W.....
│ │ │ │    0x00a1b5c0 6c017c00 00000000 04071bff 00000000 l.|.............
│ │ │ │    0x00a1b5d0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1b5e0 00400000 00000000 312d5700 00000000 .@......1-W.....
│ │ │ │ +  0x00a1b5e0 00400000 00000000 392d5700 00000000 .@......9-W.....
│ │ │ │    0x00a1b5f0 74017c00 00000000 04070dff 00000000 t.|.............
│ │ │ │    0x00a1b600 00001f00 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b610 00000000 00000000 792c5700 00000000 ........y,W.....
│ │ │ │ +  0x00a1b610 00000000 00000000 812c5700 00000000 .........,W.....
│ │ │ │    0x00a1b620 7c017c00 00000000 04070fff 00000000 |.|.............
│ │ │ │    0x00a1b630 00001f00 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b640 00000000 00000000 c12b5700 00000000 .........+W.....
│ │ │ │ +  0x00a1b640 00000000 00000000 c92b5700 00000000 .........+W.....
│ │ │ │    0x00a1b650 84017c00 00000000 040504ff 00000000 ..|.............
│ │ │ │    0x00a1b660 00001f00 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b670 00000000 00000000 5d3a5700 00000000 ........]:W.....
│ │ │ │ +  0x00a1b670 00000000 00000000 653a5700 00000000 ........e:W.....
│ │ │ │    0x00a1b680 8c017c00 00000000 040505ff 00000000 ..|.............
│ │ │ │    0x00a1b690 00001f00 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b6a0 00000000 00000000 a1395700 00000000 .........9W.....
│ │ │ │ +  0x00a1b6a0 00000000 00000000 a9395700 00000000 .........9W.....
│ │ │ │    0x00a1b6b0 94017c00 00000000 040506ff 00000000 ..|.............
│ │ │ │    0x00a1b6c0 00001f00 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b6d0 00000000 00000000 e5385700 00000000 .........8W.....
│ │ │ │ +  0x00a1b6d0 00000000 00000000 ed385700 00000000 .........8W.....
│ │ │ │    0x00a1b6e0 a0017c00 00000000 040507ff 00000000 ..|.............
│ │ │ │    0x00a1b6f0 00001f00 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b700 00000000 00000000 29385700 00000000 ........)8W.....
│ │ │ │ +  0x00a1b700 00000000 00000000 31385700 00000000 ........18W.....
│ │ │ │    0x00a1b710 ac017c00 00000000 04050bff 00000000 ..|.............
│ │ │ │    0x00a1b720 00001f00 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b730 00000000 00000000 6d375700 00000000 ........m7W.....
│ │ │ │ +  0x00a1b730 00000000 00000000 75375700 00000000 ........u7W.....
│ │ │ │    0x00a1b740 b4017c00 00000000 040508ff 00000000 ..|.............
│ │ │ │    0x00a1b750 00001f00 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b760 00000000 00000000 b1365700 00000000 .........6W.....
│ │ │ │ +  0x00a1b760 00000000 00000000 b9365700 00000000 .........6W.....
│ │ │ │    0x00a1b770 bc017c00 00000000 04050aff 00000000 ..|.............
│ │ │ │    0x00a1b780 00001f00 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b790 00000000 00000000 f5355700 00000000 .........5W.....
│ │ │ │ +  0x00a1b790 00000000 00000000 fd355700 00000000 .........5W.....
│ │ │ │    0x00a1b7a0 c4017c00 00000000 040509ff 00000000 ..|.............
│ │ │ │    0x00a1b7b0 00001f00 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b7c0 00000000 00000000 39355700 00000000 ........95W.....
│ │ │ │ +  0x00a1b7c0 00000000 00000000 41355700 00000000 ........A5W.....
│ │ │ │    0x00a1b7d0 cc017c00 00000000 04050cff 00000000 ..|.............
│ │ │ │    0x00a1b7e0 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b7f0 00000000 00000000 e5805600 00000000 ..........V.....
│ │ │ │ +  0x00a1b7f0 00000000 00000000 f1805600 00000000 ..........V.....
│ │ │ │    0x00a1b800 d4017c00 00000000 04050dff 00000000 ..|.............
│ │ │ │    0x00a1b810 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b820 00000000 00000000 19805600 00000000 ..........V.....
│ │ │ │ +  0x00a1b820 00000000 00000000 25805600 00000000 ........%.V.....
│ │ │ │    0x00a1b830 dc017c00 00000000 04050eff 00000000 ..|.............
│ │ │ │    0x00a1b840 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b850 00000000 00000000 4d7f5600 00000000 ........M.V.....
│ │ │ │ +  0x00a1b850 00000000 00000000 597f5600 00000000 ........Y.V.....
│ │ │ │    0x00a1b860 e4017c00 00000000 04050fff 00000000 ..|.............
│ │ │ │    0x00a1b870 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b880 00000000 00000000 817e5600 00000000 .........~V.....
│ │ │ │ +  0x00a1b880 00000000 00000000 8d7e5600 00000000 .........~V.....
│ │ │ │    0x00a1b890 ec017c00 00000000 0417ffff 00000000 ..|.............
│ │ │ │    0x00a1b8a0 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1b8b0 00000000 00000000 c1de5600 00000000 ..........V.....
│ │ │ │ +  0x00a1b8b0 00000000 00000000 c9de5600 00000000 ..........V.....
│ │ │ │    0x00a1b8c0 f4017c00 00000000 04011cff 00000000 ..|.............
│ │ │ │    0x00a1b8d0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1b8e0 00400000 00000000 55b55700 00000000 .@......U.W.....
│ │ │ │ +  0x00a1b8e0 00400000 00000000 5db55700 00000000 .@......].W.....
│ │ │ │    0x00a1b8f0 08027c00 00000000 04011dff 00000000 ..|.............
│ │ │ │    0x00a1b900 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1b910 00400000 00000000 f5b35700 00000000 .@........W.....
│ │ │ │ +  0x00a1b910 00400000 00000000 fdb35700 00000000 .@........W.....
│ │ │ │    0x00a1b920 18027c00 00000000 04011eff 00000000 ..|.............
│ │ │ │    0x00a1b930 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1b940 00400000 00000000 b58e5700 00000000 .@........W.....
│ │ │ │ +  0x00a1b940 00400000 00000000 bd8e5700 00000000 .@........W.....
│ │ │ │    0x00a1b950 28027c00 00000000 04011fff 00000000 (.|.............
│ │ │ │    0x00a1b960 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1b970 00400000 00000000 b5b65700 00000000 .@........W.....
│ │ │ │ +  0x00a1b970 00400000 00000000 bdb65700 00000000 .@........W.....
│ │ │ │    0x00a1b980 38027c00 00000000 040617ff 00000000 8.|.............
│ │ │ │    0x00a1b990 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1b9a0 00000800 00000000 91925600 00000000 ..........V.....
│ │ │ │ +  0x00a1b9a0 00000800 00000000 9d925600 00000000 ..........V.....
│ │ │ │    0x00a1b9b0 48027c00 00000000 040615ff 00000000 H.|.............
│ │ │ │    0x00a1b9c0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1b9d0 00400000 00000000 bd915600 00000000 .@........V.....
│ │ │ │ +  0x00a1b9d0 00400000 00000000 c9915600 00000000 .@........V.....
│ │ │ │    0x00a1b9e0 50027c00 00000000 040614ff 00000000 P.|.............
│ │ │ │    0x00a1b9f0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ba00 00400000 00000000 95bf5600 00000000 .@........V.....
│ │ │ │ +  0x00a1ba00 00400000 00000000 a1bf5600 00000000 .@........V.....
│ │ │ │    0x00a1ba10 58027c00 00000000 040410ff 00000000 X.|.............
│ │ │ │    0x00a1ba20 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ba30 00400000 00000000 e9905600 00000000 .@........V.....
│ │ │ │ +  0x00a1ba30 00400000 00000000 f5905600 00000000 .@........V.....
│ │ │ │    0x00a1ba40 60027c00 00000000 040411ff 00000000 `.|.............
│ │ │ │    0x00a1ba50 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ba60 00400000 00000000 15905600 00000000 .@........V.....
│ │ │ │ +  0x00a1ba60 00400000 00000000 21905600 00000000 .@......!.V.....
│ │ │ │    0x00a1ba70 68027c00 00000000 040412ff 00000000 h.|.............
│ │ │ │    0x00a1ba80 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ba90 00400000 00000000 418f5600 00000000 .@......A.V.....
│ │ │ │ +  0x00a1ba90 00400000 00000000 4d8f5600 00000000 .@......M.V.....
│ │ │ │    0x00a1baa0 70027c00 00000000 040417ff 00000000 p.|.............
│ │ │ │    0x00a1bab0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1bac0 00400000 00000000 092b5700 00000000 .@.......+W.....
│ │ │ │ +  0x00a1bac0 00400000 00000000 112b5700 00000000 .@.......+W.....
│ │ │ │    0x00a1bad0 78027c00 00000000 040414ff 00000000 x.|.............
│ │ │ │    0x00a1bae0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1baf0 00400000 00000000 01c85700 00000000 .@........W.....
│ │ │ │ +  0x00a1baf0 00400000 00000000 09c85700 00000000 .@........W.....
│ │ │ │    0x00a1bb00 80027c00 00000000 040415ff 00000000 ..|.............
│ │ │ │    0x00a1bb10 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1bb20 00400000 00000000 55c65700 00000000 .@......U.W.....
│ │ │ │ +  0x00a1bb20 00400000 00000000 5dc65700 00000000 .@......].W.....
│ │ │ │    0x00a1bb30 94027c00 00000000 04011aff 00000000 ..|.............
│ │ │ │    0x00a1bb40 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1bb50 00400000 00000000 dd495600 00000000 .@.......IV.....
│ │ │ │ +  0x00a1bb50 00400000 00000000 e9495600 00000000 .@.......IV.....
│ │ │ │    0x00a1bb60 ac027c00 00000000 04011bff 00000000 ..|.............
│ │ │ │    0x00a1bb70 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1bb80 00400000 00000000 15495600 00000000 .@.......IV.....
│ │ │ │ +  0x00a1bb80 00400000 00000000 21495600 00000000 .@......!IV.....
│ │ │ │    0x00a1bb90 b8027c00 00000000 0416ffff 00000000 ..|.............
│ │ │ │    0x00a1bba0 00000000 00000000 00000001 00000000 ................
│ │ │ │ -  0x00a1bbb0 00000000 00000000 d5d95700 00000000 ..........W.....
│ │ │ │ +  0x00a1bbb0 00000000 00000000 ddd95700 00000000 ..........W.....
│ │ │ │    0x00a1bbc0 c4027c00 00000000 1f1303ff 00000000 ..|.............
│ │ │ │    0x00a1bbd0 00f80000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1bbe0 40000000 00000000 212f5600 00000000 @.......!/V.....
│ │ │ │ +  0x00a1bbe0 40000000 00000000 2d2f5600 00000000 @.......-/V.....
│ │ │ │    0x00a1bbf0 d4027c00 00000000 1f1306ff 00000000 ..|.............
│ │ │ │    0x00a1bc00 00f80000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1bc10 40000000 00000000 d12d5600 00000000 @........-V.....
│ │ │ │ +  0x00a1bc10 40000000 00000000 dd2d5600 00000000 @........-V.....
│ │ │ │    0x00a1bc20 dc027c00 00000000 1f1307ff 00000000 ..|.............
│ │ │ │    0x00a1bc30 00f80000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1bc40 40000000 00000000 792e5600 00000000 @.......y.V.....
│ │ │ │ +  0x00a1bc40 40000000 00000000 852e5600 00000000 @.........V.....
│ │ │ │    0x00a1bc50 e4027c00 00000000 3f050000 00000000 ..|.....?.......
│ │ │ │    0x00a1bc60 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1bc70 00000800 00000000 0d8b5600 00000000 ..........V.....
│ │ │ │ +  0x00a1bc70 00000800 00000000 198b5600 00000000 ..........V.....
│ │ │ │    0x00a1bc80 ec027c00 00000000 3f050800 00000000 ..|.....?.......
│ │ │ │    0x00a1bc90 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1bca0 00000800 00000000 0d8b5600 00000000 ..........V.....
│ │ │ │ +  0x00a1bca0 00000800 00000000 198b5600 00000000 ..........V.....
│ │ │ │    0x00a1bcb0 ec027c00 00000000 3f051000 00000000 ..|.....?.......
│ │ │ │    0x00a1bcc0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1bcd0 00000800 00000000 0d8b5600 00000000 ..........V.....
│ │ │ │ +  0x00a1bcd0 00000800 00000000 198b5600 00000000 ..........V.....
│ │ │ │    0x00a1bce0 ec027c00 00000000 3f051800 00000000 ..|.....?.......
│ │ │ │    0x00a1bcf0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1bd00 00000800 00000000 0d8b5600 00000000 ..........V.....
│ │ │ │ +  0x00a1bd00 00000800 00000000 198b5600 00000000 ..........V.....
│ │ │ │    0x00a1bd10 ec027c00 00000000 3f050001 00000000 ..|.....?.......
│ │ │ │    0x00a1bd20 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1bd30 00000800 00000000 0d8b5600 00000000 ..........V.....
│ │ │ │ +  0x00a1bd30 00000800 00000000 198b5600 00000000 ..........V.....
│ │ │ │    0x00a1bd40 ec027c00 00000000 3f050801 00000000 ..|.....?.......
│ │ │ │    0x00a1bd50 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1bd60 00000800 00000000 0d8b5600 00000000 ..........V.....
│ │ │ │ +  0x00a1bd60 00000800 00000000 198b5600 00000000 ..........V.....
│ │ │ │    0x00a1bd70 ec027c00 00000000 3f051001 00000000 ..|.....?.......
│ │ │ │    0x00a1bd80 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1bd90 00000800 00000000 0d8b5600 00000000 ..........V.....
│ │ │ │ +  0x00a1bd90 00000800 00000000 198b5600 00000000 ..........V.....
│ │ │ │    0x00a1bda0 ec027c00 00000000 3f051801 00000000 ..|.....?.......
│ │ │ │    0x00a1bdb0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1bdc0 00000800 00000000 0d8b5600 00000000 ..........V.....
│ │ │ │ +  0x00a1bdc0 00000800 00000000 198b5600 00000000 ..........V.....
│ │ │ │    0x00a1bdd0 ec027c00 00000000 3f050100 00000000 ..|.....?.......
│ │ │ │    0x00a1bde0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1bdf0 00000800 00000000 458a5600 00000000 ........E.V.....
│ │ │ │ +  0x00a1bdf0 00000800 00000000 518a5600 00000000 ........Q.V.....
│ │ │ │    0x00a1be00 f4027c00 00000000 3f050900 00000000 ..|.....?.......
│ │ │ │    0x00a1be10 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1be20 00000800 00000000 458a5600 00000000 ........E.V.....
│ │ │ │ +  0x00a1be20 00000800 00000000 518a5600 00000000 ........Q.V.....
│ │ │ │    0x00a1be30 f4027c00 00000000 3f051100 00000000 ..|.....?.......
│ │ │ │    0x00a1be40 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1be50 00000800 00000000 458a5600 00000000 ........E.V.....
│ │ │ │ +  0x00a1be50 00000800 00000000 518a5600 00000000 ........Q.V.....
│ │ │ │    0x00a1be60 f4027c00 00000000 3f051900 00000000 ..|.....?.......
│ │ │ │    0x00a1be70 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1be80 00000800 00000000 458a5600 00000000 ........E.V.....
│ │ │ │ +  0x00a1be80 00000800 00000000 518a5600 00000000 ........Q.V.....
│ │ │ │    0x00a1be90 f4027c00 00000000 3f050101 00000000 ..|.....?.......
│ │ │ │    0x00a1bea0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1beb0 00000800 00000000 458a5600 00000000 ........E.V.....
│ │ │ │ +  0x00a1beb0 00000800 00000000 518a5600 00000000 ........Q.V.....
│ │ │ │    0x00a1bec0 f4027c00 00000000 3f050901 00000000 ..|.....?.......
│ │ │ │    0x00a1bed0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1bee0 00000800 00000000 458a5600 00000000 ........E.V.....
│ │ │ │ +  0x00a1bee0 00000800 00000000 518a5600 00000000 ........Q.V.....
│ │ │ │    0x00a1bef0 f4027c00 00000000 3f051101 00000000 ..|.....?.......
│ │ │ │    0x00a1bf00 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1bf10 00000800 00000000 458a5600 00000000 ........E.V.....
│ │ │ │ +  0x00a1bf10 00000800 00000000 518a5600 00000000 ........Q.V.....
│ │ │ │    0x00a1bf20 f4027c00 00000000 3f051901 00000000 ..|.....?.......
│ │ │ │    0x00a1bf30 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1bf40 00000800 00000000 458a5600 00000000 ........E.V.....
│ │ │ │ +  0x00a1bf40 00000800 00000000 518a5600 00000000 ........Q.V.....
│ │ │ │    0x00a1bf50 f4027c00 00000000 3f04191b 00000000 ..|.....?.......
│ │ │ │    0x00a1bf60 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1bf70 00000800 00000000 7d895600 00000000 ........}.V.....
│ │ │ │ +  0x00a1bf70 00000800 00000000 89895600 00000000 ..........V.....
│ │ │ │    0x00a1bf80 fc027c00 00000000 3f0410ff 00000000 ..|.....?.......
│ │ │ │    0x00a1bf90 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1bfa0 00000800 00000000 85cf5600 00000000 ..........V.....
│ │ │ │ +  0x00a1bfa0 00000800 00000000 8dcf5600 00000000 ..........V.....
│ │ │ │    0x00a1bfb0 08037c00 00000000 3c1215ff 00000000 ..|.....<.......
│ │ │ │    0x00a1bfc0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1bfd0 02000000 00000000 b1355600 00000000 .........5V.....
│ │ │ │ +  0x00a1bfd0 02000000 00000000 bd355600 00000000 .........5V.....
│ │ │ │    0x00a1bfe0 10037c00 00000000 3c1315ff 00000000 ..|.....<.......
│ │ │ │    0x00a1bff0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c000 02000000 00000000 b1355600 00000000 .........5V.....
│ │ │ │ +  0x00a1c000 02000000 00000000 bd355600 00000000 .........5V.....
│ │ │ │    0x00a1c010 10037c00 00000000 3c1216ff 00000000 ..|.....<.......
│ │ │ │    0x00a1c020 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c030 02000000 00000000 f1345600 00000000 .........4V.....
│ │ │ │ +  0x00a1c030 02000000 00000000 fd345600 00000000 .........4V.....
│ │ │ │    0x00a1c040 18037c00 00000000 3c1316ff 00000000 ..|.....<.......
│ │ │ │    0x00a1c050 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c060 02000000 00000000 f1345600 00000000 .........4V.....
│ │ │ │ +  0x00a1c060 02000000 00000000 fd345600 00000000 .........4V.....
│ │ │ │    0x00a1c070 18037c00 00000000 3c1217ff 00000000 ..|.....<.......
│ │ │ │    0x00a1c080 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c090 02000000 00000000 71365600 00000000 ........q6V.....
│ │ │ │ +  0x00a1c090 02000000 00000000 7d365600 00000000 ........}6V.....
│ │ │ │    0x00a1c0a0 24037c00 00000000 3c1317ff 00000000 $.|.....<.......
│ │ │ │    0x00a1c0b0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c0c0 02000000 00000000 71365600 00000000 ........q6V.....
│ │ │ │ +  0x00a1c0c0 02000000 00000000 7d365600 00000000 ........}6V.....
│ │ │ │    0x00a1c0d0 24037c00 00000000 3c0016ff 00000000 $.|.....<.......
│ │ │ │    0x00a1c0e0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c0f0 02000000 00000000 15465600 00000000 .........FV.....
│ │ │ │ +  0x00a1c0f0 02000000 00000000 21465600 00000000 ........!FV.....
│ │ │ │    0x00a1c100 2c037c00 00000000 3c0116ff 00000000 ,.|.....<.......
│ │ │ │    0x00a1c110 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c120 02000000 00000000 15465600 00000000 .........FV.....
│ │ │ │ +  0x00a1c120 02000000 00000000 21465600 00000000 ........!FV.....
│ │ │ │    0x00a1c130 2c037c00 00000000 3c0216ff 00000000 ,.|.....<.......
│ │ │ │    0x00a1c140 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c150 02000000 00000000 15465600 00000000 .........FV.....
│ │ │ │ +  0x00a1c150 02000000 00000000 21465600 00000000 ........!FV.....
│ │ │ │    0x00a1c160 2c037c00 00000000 3c0316ff 00000000 ,.|.....<.......
│ │ │ │    0x00a1c170 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c180 02000000 00000000 15465600 00000000 .........FV.....
│ │ │ │ +  0x00a1c180 02000000 00000000 21465600 00000000 ........!FV.....
│ │ │ │    0x00a1c190 2c037c00 00000000 3f041900 00000000 ,.|.....?.......
│ │ │ │    0x00a1c1a0 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c1b0 00000800 00000000 89335600 00000000 .........3V.....
│ │ │ │ +  0x00a1c1b0 00000800 00000000 95335600 00000000 .........3V.....
│ │ │ │    0x00a1c1c0 38037c00 00000000 3f041908 00000000 8.|.....?.......
│ │ │ │    0x00a1c1d0 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c1e0 00000800 00000000 d5325600 00000000 .........2V.....
│ │ │ │ +  0x00a1c1e0 00000800 00000000 e1325600 00000000 .........2V.....
│ │ │ │    0x00a1c1f0 40037c00 00000000 3f041910 00000000 @.|.....?.......
│ │ │ │    0x00a1c200 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c210 00000800 00000000 3d345600 00000000 ........=4V.....
│ │ │ │ +  0x00a1c210 00000800 00000000 49345600 00000000 ........I4V.....
│ │ │ │    0x00a1c220 4c037c00 00000000 3f0403ff 00000000 L.|.....?.......
│ │ │ │    0x00a1c230 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c240 00000800 00000000 0d3f5600 00000000 .........?V.....
│ │ │ │ +  0x00a1c240 00000800 00000000 193f5600 00000000 .........?V.....
│ │ │ │    0x00a1c250 54037c00 00000000 3f041a16 00000000 T.|.....?.......
│ │ │ │    0x00a1c260 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c270 00000800 00000000 b5885600 00000000 ..........V.....
│ │ │ │ +  0x00a1c270 00000800 00000000 c1885600 00000000 ..........V.....
│ │ │ │    0x00a1c280 60037c00 00000000 3f041a19 00000000 `.|.....?.......
│ │ │ │    0x00a1c290 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c2a0 00000800 00000000 ed875600 00000000 ..........V.....
│ │ │ │ +  0x00a1c2a0 00000800 00000000 f9875600 00000000 ..........V.....
│ │ │ │    0x00a1c2b0 6c037c00 00000000 3f041a09 00000000 l.|.....?.......
│ │ │ │    0x00a1c2c0 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c2d0 00000800 00000000 25875600 00000000 ........%.V.....
│ │ │ │ +  0x00a1c2d0 00000800 00000000 31875600 00000000 ........1.V.....
│ │ │ │    0x00a1c2e0 78037c00 00000000 3f041a11 00000000 x.|.....?.......
│ │ │ │    0x00a1c2f0 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c300 00000800 00000000 5d865600 00000000 ........].V.....
│ │ │ │ +  0x00a1c300 00000800 00000000 69865600 00000000 ........i.V.....
│ │ │ │    0x00a1c310 84037c00 00000000 3f041a01 00000000 ..|.....?.......
│ │ │ │    0x00a1c320 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c330 00000800 00000000 95855600 00000000 ..........V.....
│ │ │ │ +  0x00a1c330 00000800 00000000 a1855600 00000000 ..........V.....
│ │ │ │    0x00a1c340 90037c00 00000000 3c001bff 00000000 ..|.....<.......
│ │ │ │    0x00a1c350 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c360 00000800 00000000 c9d85600 00000000 ..........V.....
│ │ │ │ +  0x00a1c360 00000800 00000000 d1d85600 00000000 ..........V.....
│ │ │ │    0x00a1c370 9c037c00 00000000 3c011bff 00000000 ..|.....<.......
│ │ │ │    0x00a1c380 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c390 00000800 00000000 c9d85600 00000000 ..........V.....
│ │ │ │ +  0x00a1c390 00000800 00000000 d1d85600 00000000 ..........V.....
│ │ │ │    0x00a1c3a0 9c037c00 00000000 3c021bff 00000000 ..|.....<.......
│ │ │ │    0x00a1c3b0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c3c0 00000800 00000000 c9d85600 00000000 ..........V.....
│ │ │ │ +  0x00a1c3c0 00000800 00000000 d1d85600 00000000 ..........V.....
│ │ │ │    0x00a1c3d0 9c037c00 00000000 3c031bff 00000000 ..|.....<.......
│ │ │ │    0x00a1c3e0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c3f0 00000800 00000000 c9d85600 00000000 ..........V.....
│ │ │ │ +  0x00a1c3f0 00000800 00000000 d1d85600 00000000 ..........V.....
│ │ │ │    0x00a1c400 9c037c00 00000000 3c001fff 00000000 ..|.....<.......
│ │ │ │    0x00a1c410 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c420 00000800 00000000 65be5600 00000000 ........e.V.....
│ │ │ │ +  0x00a1c420 00000800 00000000 71be5600 00000000 ........q.V.....
│ │ │ │    0x00a1c430 a8037c00 00000000 3c011fff 00000000 ..|.....<.......
│ │ │ │    0x00a1c440 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c450 00000800 00000000 65be5600 00000000 ........e.V.....
│ │ │ │ +  0x00a1c450 00000800 00000000 71be5600 00000000 ........q.V.....
│ │ │ │    0x00a1c460 a8037c00 00000000 3c021fff 00000000 ..|.....<.......
│ │ │ │    0x00a1c470 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c480 00000800 00000000 65be5600 00000000 ........e.V.....
│ │ │ │ +  0x00a1c480 00000800 00000000 71be5600 00000000 ........q.V.....
│ │ │ │    0x00a1c490 a8037c00 00000000 3c031fff 00000000 ..|.....<.......
│ │ │ │    0x00a1c4a0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c4b0 00000800 00000000 65be5600 00000000 ........e.V.....
│ │ │ │ +  0x00a1c4b0 00000800 00000000 71be5600 00000000 ........q.V.....
│ │ │ │    0x00a1c4c0 a8037c00 00000000 3c161d00 00000000 ..|.....<.......
│ │ │ │    0x00a1c4d0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c4e0 00000800 00000000 493d5600 00000000 ........I=V.....
│ │ │ │ +  0x00a1c4e0 00000800 00000000 553d5600 00000000 ........U=V.....
│ │ │ │    0x00a1c4f0 b4037c00 00000000 3c171d00 00000000 ..|.....<.......
│ │ │ │    0x00a1c500 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c510 00000800 00000000 493d5600 00000000 ........I=V.....
│ │ │ │ +  0x00a1c510 00000800 00000000 553d5600 00000000 ........U=V.....
│ │ │ │    0x00a1c520 b4037c00 00000000 3c161d01 00000000 ..|.....<.......
│ │ │ │    0x00a1c530 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c540 00000800 00000000 6dd35600 00000000 ........m.V.....
│ │ │ │ +  0x00a1c540 00000800 00000000 75d35600 00000000 ........u.V.....
│ │ │ │    0x00a1c550 c0037c00 00000000 3c171d01 00000000 ..|.....<.......
│ │ │ │    0x00a1c560 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c570 00000800 00000000 6dd35600 00000000 ........m.V.....
│ │ │ │ +  0x00a1c570 00000800 00000000 75d35600 00000000 ........u.V.....
│ │ │ │    0x00a1c580 c0037c00 00000000 3c161d08 00000000 ..|.....<.......
│ │ │ │    0x00a1c590 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c5a0 00000800 00000000 21485600 00000000 ........!HV.....
│ │ │ │ +  0x00a1c5a0 00000800 00000000 2d485600 00000000 ........-HV.....
│ │ │ │    0x00a1c5b0 cc037c00 00000000 3c171d08 00000000 ..|.....<.......
│ │ │ │    0x00a1c5c0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c5d0 00000800 00000000 21485600 00000000 ........!HV.....
│ │ │ │ +  0x00a1c5d0 00000800 00000000 2d485600 00000000 ........-HV.....
│ │ │ │    0x00a1c5e0 cc037c00 00000000 3f0400ff 00000000 ..|.....?.......
│ │ │ │    0x00a1c5f0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c600 00000800 00000000 9dce5600 00000000 ..........V.....
│ │ │ │ +  0x00a1c600 00000800 00000000 a5ce5600 00000000 ..........V.....
│ │ │ │    0x00a1c610 d8037c00 00000000 3f0401ff 00000000 ..|.....?.......
│ │ │ │    0x00a1c620 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c630 00000800 00000000 b5cd5600 00000000 ..........V.....
│ │ │ │ +  0x00a1c630 00000800 00000000 bdcd5600 00000000 ..........V.....
│ │ │ │    0x00a1c640 e0037c00 00000000 3c1405ff 00000000 ..|.....<.......
│ │ │ │    0x00a1c650 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c660 02000000 00000000 b57d5600 00000000 .........}V.....
│ │ │ │ +  0x00a1c660 02000000 00000000 c17d5600 00000000 .........}V.....
│ │ │ │    0x00a1c670 e8037c00 00000000 3c1505ff 00000000 ..|.....<.......
│ │ │ │    0x00a1c680 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c690 02000000 00000000 b57d5600 00000000 .........}V.....
│ │ │ │ +  0x00a1c690 02000000 00000000 c17d5600 00000000 .........}V.....
│ │ │ │    0x00a1c6a0 e8037c00 00000000 3c1604ff 00000000 ..|.....<.......
│ │ │ │    0x00a1c6b0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c6c0 02000000 00000000 e97c5600 00000000 .........|V.....
│ │ │ │ +  0x00a1c6c0 02000000 00000000 f57c5600 00000000 .........|V.....
│ │ │ │    0x00a1c6d0 f0037c00 00000000 3c1704ff 00000000 ..|.....<.......
│ │ │ │    0x00a1c6e0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c6f0 02000000 00000000 e97c5600 00000000 .........|V.....
│ │ │ │ +  0x00a1c6f0 02000000 00000000 f57c5600 00000000 .........|V.....
│ │ │ │    0x00a1c700 f0037c00 00000000 3c1404ff 00000000 ..|.....<.......
│ │ │ │    0x00a1c710 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c720 02000000 00000000 1d7c5600 00000000 .........|V.....
│ │ │ │ +  0x00a1c720 02000000 00000000 297c5600 00000000 ........)|V.....
│ │ │ │    0x00a1c730 fc037c00 00000000 3c1504ff 00000000 ..|.....<.......
│ │ │ │    0x00a1c740 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c750 02000000 00000000 1d7c5600 00000000 .........|V.....
│ │ │ │ +  0x00a1c750 02000000 00000000 297c5600 00000000 ........)|V.....
│ │ │ │    0x00a1c760 fc037c00 00000000 3c1407ff 00000000 ..|.....<.......
│ │ │ │    0x00a1c770 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c780 02000000 00000000 55bb5600 00000000 ........U.V.....
│ │ │ │ +  0x00a1c780 02000000 00000000 61bb5600 00000000 ........a.V.....
│ │ │ │    0x00a1c790 08047c00 00000000 3c1507ff 00000000 ..|.....<.......
│ │ │ │    0x00a1c7a0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c7b0 02000000 00000000 55bb5600 00000000 ........U.V.....
│ │ │ │ +  0x00a1c7b0 02000000 00000000 61bb5600 00000000 ........a.V.....
│ │ │ │    0x00a1c7c0 08047c00 00000000 3c1607ff 00000000 ..|.....<.......
│ │ │ │    0x00a1c7d0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c7e0 02000000 00000000 55bb5600 00000000 ........U.V.....
│ │ │ │ +  0x00a1c7e0 02000000 00000000 61bb5600 00000000 ........a.V.....
│ │ │ │    0x00a1c7f0 08047c00 00000000 3c1707ff 00000000 ..|.....<.......
│ │ │ │    0x00a1c800 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c810 02000000 00000000 55bb5600 00000000 ........U.V.....
│ │ │ │ +  0x00a1c810 02000000 00000000 61bb5600 00000000 ........a.V.....
│ │ │ │    0x00a1c820 08047c00 00000000 3c1406ff 00000000 ..|.....<.......
│ │ │ │    0x00a1c830 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c840 02000000 00000000 993c5600 00000000 .........<V.....
│ │ │ │ +  0x00a1c840 02000000 00000000 a53c5600 00000000 .........<V.....
│ │ │ │    0x00a1c850 14047c00 00000000 3c1506ff 00000000 ..|.....<.......
│ │ │ │    0x00a1c860 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c870 02000000 00000000 993c5600 00000000 .........<V.....
│ │ │ │ +  0x00a1c870 02000000 00000000 a53c5600 00000000 .........<V.....
│ │ │ │    0x00a1c880 14047c00 00000000 3c0c07ff 00000000 ..|.....<.......
│ │ │ │    0x00a1c890 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c8a0 00000800 00000000 7dba5600 00000000 ........}.V.....
│ │ │ │ +  0x00a1c8a0 00000800 00000000 89ba5600 00000000 ..........V.....
│ │ │ │    0x00a1c8b0 20047c00 00000000 3c0d07ff 00000000  .|.....<.......
│ │ │ │    0x00a1c8c0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c8d0 00000800 00000000 7dba5600 00000000 ........}.V.....
│ │ │ │ +  0x00a1c8d0 00000800 00000000 89ba5600 00000000 ..........V.....
│ │ │ │    0x00a1c8e0 20047c00 00000000 3c0e07ff 00000000  .|.....<.......
│ │ │ │    0x00a1c8f0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c900 00000800 00000000 7dba5600 00000000 ........}.V.....
│ │ │ │ +  0x00a1c900 00000800 00000000 89ba5600 00000000 ..........V.....
│ │ │ │    0x00a1c910 20047c00 00000000 3c0f07ff 00000000  .|.....<.......
│ │ │ │    0x00a1c920 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c930 00000800 00000000 7dba5600 00000000 ........}.V.....
│ │ │ │ +  0x00a1c930 00000800 00000000 89ba5600 00000000 ..........V.....
│ │ │ │    0x00a1c940 20047c00 00000000 3f0405ff 00000000  .|.....?.......
│ │ │ │    0x00a1c950 01006000 00000000 00000000 00000000 ..`.............
│ │ │ │ -  0x00a1c960 00000800 00000000 cd845600 00000000 ..........V.....
│ │ │ │ +  0x00a1c960 00000800 00000000 d9845600 00000000 ..........V.....
│ │ │ │    0x00a1c970 2c047c00 00000000 3c0c05ff 00000000 ,.|.....<.......
│ │ │ │    0x00a1c980 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c990 02000000 00000000 a5b95600 00000000 ..........V.....
│ │ │ │ +  0x00a1c990 02000000 00000000 b1b95600 00000000 ..........V.....
│ │ │ │    0x00a1c9a0 38047c00 00000000 3c0d05ff 00000000 8.|.....<.......
│ │ │ │    0x00a1c9b0 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c9c0 02000000 00000000 a5b95600 00000000 ..........V.....
│ │ │ │ +  0x00a1c9c0 02000000 00000000 b1b95600 00000000 ..........V.....
│ │ │ │    0x00a1c9d0 38047c00 00000000 3c0e05ff 00000000 8.|.....<.......
│ │ │ │    0x00a1c9e0 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1c9f0 02000000 00000000 a5b95600 00000000 ..........V.....
│ │ │ │ +  0x00a1c9f0 02000000 00000000 b1b95600 00000000 ..........V.....
│ │ │ │    0x00a1ca00 38047c00 00000000 3c0f05ff 00000000 8.|.....<.......
│ │ │ │    0x00a1ca10 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ca20 02000000 00000000 a5b95600 00000000 ..........V.....
│ │ │ │ +  0x00a1ca20 02000000 00000000 b1b95600 00000000 ..........V.....
│ │ │ │    0x00a1ca30 38047c00 00000000 3c0c04ff 00000000 8.|.....<.......
│ │ │ │    0x00a1ca40 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ca50 02000000 00000000 cdb85600 00000000 ..........V.....
│ │ │ │ +  0x00a1ca50 02000000 00000000 d9b85600 00000000 ..........V.....
│ │ │ │    0x00a1ca60 44047c00 00000000 3c0d04ff 00000000 D.|.....<.......
│ │ │ │    0x00a1ca70 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ca80 02000000 00000000 cdb85600 00000000 ..........V.....
│ │ │ │ +  0x00a1ca80 02000000 00000000 d9b85600 00000000 ..........V.....
│ │ │ │    0x00a1ca90 44047c00 00000000 3c0e04ff 00000000 D.|.....<.......
│ │ │ │    0x00a1caa0 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1cab0 02000000 00000000 cdb85600 00000000 ..........V.....
│ │ │ │ +  0x00a1cab0 02000000 00000000 d9b85600 00000000 ..........V.....
│ │ │ │    0x00a1cac0 44047c00 00000000 3c0f04ff 00000000 D.|.....<.......
│ │ │ │    0x00a1cad0 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1cae0 02000000 00000000 cdb85600 00000000 ..........V.....
│ │ │ │ +  0x00a1cae0 02000000 00000000 d9b85600 00000000 ..........V.....
│ │ │ │    0x00a1caf0 44047c00 00000000 3f0404ff 00000000 D.|.....?.......
│ │ │ │    0x00a1cb00 01006000 00000000 00000000 00000000 ..`.............
│ │ │ │ -  0x00a1cb10 00000800 00000000 05845600 00000000 ..........V.....
│ │ │ │ +  0x00a1cb10 00000800 00000000 11845600 00000000 ..........V.....
│ │ │ │    0x00a1cb20 50047c00 00000000 3f0414ff 00000000 P.|.....?.......
│ │ │ │    0x00a1cb30 01006000 00000000 00000000 00000000 ..`.............
│ │ │ │ -  0x00a1cb40 00000800 00000000 41835600 00000000 ........A.V.....
│ │ │ │ +  0x00a1cb40 00000800 00000000 4d835600 00000000 ........M.V.....
│ │ │ │    0x00a1cb50 5c047c00 00000000 3c161511 00000000 \.|.....<.......
│ │ │ │    0x00a1cb60 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1cb70 00000800 00000000 517b5600 00000000 ........Q{V.....
│ │ │ │ +  0x00a1cb70 00000800 00000000 5d7b5600 00000000 ........]{V.....
│ │ │ │    0x00a1cb80 68047c00 00000000 3c171511 00000000 h.|.....<.......
│ │ │ │    0x00a1cb90 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1cba0 00000800 00000000 517b5600 00000000 ........Q{V.....
│ │ │ │ +  0x00a1cba0 00000800 00000000 5d7b5600 00000000 ........]{V.....
│ │ │ │    0x00a1cbb0 68047c00 00000000 3c1210ff 00000000 h.|.....<.......
│ │ │ │    0x00a1cbc0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1cbd0 02000000 00000000 857a5600 00000000 .........zV.....
│ │ │ │ +  0x00a1cbd0 02000000 00000000 917a5600 00000000 .........zV.....
│ │ │ │    0x00a1cbe0 74047c00 00000000 3c1310ff 00000000 t.|.....<.......
│ │ │ │    0x00a1cbf0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1cc00 02000000 00000000 857a5600 00000000 .........zV.....
│ │ │ │ +  0x00a1cc00 02000000 00000000 917a5600 00000000 .........zV.....
│ │ │ │    0x00a1cc10 74047c00 00000000 3c1610ff 00000000 t.|.....<.......
│ │ │ │    0x00a1cc20 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1cc30 40000000 00000000 09385600 00000000 @........8V.....
│ │ │ │ +  0x00a1cc30 40000000 00000000 15385600 00000000 @........8V.....
│ │ │ │    0x00a1cc40 80047c00 00000000 3c1710ff 00000000 ..|.....<.......
│ │ │ │    0x00a1cc50 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1cc60 40000000 00000000 09385600 00000000 @........8V.....
│ │ │ │ +  0x00a1cc60 40000000 00000000 15385600 00000000 @........8V.....
│ │ │ │    0x00a1cc70 80047c00 00000000 3c161510 00000000 ..|.....<.......
│ │ │ │    0x00a1cc80 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1cc90 00000800 00000000 b9795600 00000000 .........yV.....
│ │ │ │ +  0x00a1cc90 00000800 00000000 c5795600 00000000 .........yV.....
│ │ │ │    0x00a1cca0 8c047c00 00000000 3c171510 00000000 ..|.....<.......
│ │ │ │    0x00a1ccb0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ccc0 00000800 00000000 b9795600 00000000 .........yV.....
│ │ │ │ +  0x00a1ccc0 00000800 00000000 c5795600 00000000 .........yV.....
│ │ │ │    0x00a1ccd0 8c047c00 00000000 3f041a0a 00000000 ..|.....?.......
│ │ │ │    0x00a1cce0 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ccf0 00000800 00000000 79825600 00000000 ........y.V.....
│ │ │ │ +  0x00a1ccf0 00000800 00000000 85825600 00000000 ..........V.....
│ │ │ │    0x00a1cd00 98047c00 00000000 3c1214ff 00000000 ..|.....<.......
│ │ │ │    0x00a1cd10 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1cd20 02000000 00000000 ed785600 00000000 .........xV.....
│ │ │ │ +  0x00a1cd20 02000000 00000000 f9785600 00000000 .........xV.....
│ │ │ │    0x00a1cd30 a4047c00 00000000 3c1314ff 00000000 ..|.....<.......
│ │ │ │    0x00a1cd40 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1cd50 02000000 00000000 ed785600 00000000 .........xV.....
│ │ │ │ +  0x00a1cd50 02000000 00000000 f9785600 00000000 .........xV.....
│ │ │ │    0x00a1cd60 a4047c00 00000000 3c1015ff 00000000 ..|.....<.......
│ │ │ │    0x00a1cd70 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1cd80 02000000 00000000 21785600 00000000 ........!xV.....
│ │ │ │ +  0x00a1cd80 02000000 00000000 2d785600 00000000 ........-xV.....
│ │ │ │    0x00a1cd90 b0047c00 00000000 3c1115ff 00000000 ..|.....<.......
│ │ │ │    0x00a1cda0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1cdb0 02000000 00000000 21785600 00000000 ........!xV.....
│ │ │ │ +  0x00a1cdb0 02000000 00000000 2d785600 00000000 ........-xV.....
│ │ │ │    0x00a1cdc0 b0047c00 00000000 3c1005ff 00000000 ..|.....<.......
│ │ │ │    0x00a1cdd0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1cde0 02000000 00000000 55775600 00000000 ........UwV.....
│ │ │ │ +  0x00a1cde0 02000000 00000000 61775600 00000000 ........awV.....
│ │ │ │    0x00a1cdf0 bc047c00 00000000 3c1105ff 00000000 ..|.....<.......
│ │ │ │    0x00a1ce00 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ce10 02000000 00000000 55775600 00000000 ........UwV.....
│ │ │ │ +  0x00a1ce10 02000000 00000000 61775600 00000000 ........awV.....
│ │ │ │    0x00a1ce20 bc047c00 00000000 3c1014ff 00000000 ..|.....<.......
│ │ │ │    0x00a1ce30 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ce40 02000000 00000000 89765600 00000000 .........vV.....
│ │ │ │ +  0x00a1ce40 02000000 00000000 95765600 00000000 .........vV.....
│ │ │ │    0x00a1ce50 c8047c00 00000000 3c1114ff 00000000 ..|.....<.......
│ │ │ │    0x00a1ce60 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ce70 02000000 00000000 89765600 00000000 .........vV.....
│ │ │ │ +  0x00a1ce70 02000000 00000000 95765600 00000000 .........vV.....
│ │ │ │    0x00a1ce80 c8047c00 00000000 3c1004ff 00000000 ..|.....<.......
│ │ │ │    0x00a1ce90 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1cea0 02000000 00000000 bd755600 00000000 .........uV.....
│ │ │ │ +  0x00a1cea0 02000000 00000000 c9755600 00000000 .........uV.....
│ │ │ │    0x00a1ceb0 d4047c00 00000000 3c1104ff 00000000 ..|.....<.......
│ │ │ │    0x00a1cec0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ced0 02000000 00000000 bd755600 00000000 .........uV.....
│ │ │ │ +  0x00a1ced0 02000000 00000000 c9755600 00000000 .........uV.....
│ │ │ │    0x00a1cee0 d4047c00 00000000 3c1017ff 00000000 ..|.....<.......
│ │ │ │    0x00a1cef0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1cf00 02000000 00000000 f1745600 00000000 .........tV.....
│ │ │ │ +  0x00a1cf00 02000000 00000000 fd745600 00000000 .........tV.....
│ │ │ │    0x00a1cf10 e0047c00 00000000 3c1117ff 00000000 ..|.....<.......
│ │ │ │    0x00a1cf20 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1cf30 02000000 00000000 f1745600 00000000 .........tV.....
│ │ │ │ +  0x00a1cf30 02000000 00000000 fd745600 00000000 .........tV.....
│ │ │ │    0x00a1cf40 e0047c00 00000000 3f041a02 00000000 ..|.....?.......
│ │ │ │    0x00a1cf50 01000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1cf60 00000800 00000000 b1815600 00000000 ..........V.....
│ │ │ │ +  0x00a1cf60 00000800 00000000 bd815600 00000000 ..........V.....
│ │ │ │    0x00a1cf70 ec047c00 00000000 3c1016ff 00000000 ..|.....<.......
│ │ │ │    0x00a1cf80 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1cf90 02000000 00000000 25745600 00000000 ........%tV.....
│ │ │ │ +  0x00a1cf90 02000000 00000000 31745600 00000000 ........1tV.....
│ │ │ │    0x00a1cfa0 f8047c00 00000000 3c1116ff 00000000 ..|.....<.......
│ │ │ │    0x00a1cfb0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1cfc0 02000000 00000000 25745600 00000000 ........%tV.....
│ │ │ │ +  0x00a1cfc0 02000000 00000000 31745600 00000000 ........1tV.....
│ │ │ │    0x00a1cfd0 f8047c00 00000000 3c1204ff 00000000 ..|.....<.......
│ │ │ │    0x00a1cfe0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1cff0 02000000 00000000 59735600 00000000 ........YsV.....
│ │ │ │ +  0x00a1cff0 02000000 00000000 65735600 00000000 ........esV.....
│ │ │ │    0x00a1d000 04057c00 00000000 3c1304ff 00000000 ..|.....<.......
│ │ │ │    0x00a1d010 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d020 02000000 00000000 59735600 00000000 ........YsV.....
│ │ │ │ +  0x00a1d020 02000000 00000000 65735600 00000000 ........esV.....
│ │ │ │    0x00a1d030 04057c00 00000000 3c1606ff 00000000 ..|.....<.......
│ │ │ │    0x00a1d040 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d050 02000000 00000000 8d725600 00000000 .........rV.....
│ │ │ │ +  0x00a1d050 02000000 00000000 99725600 00000000 .........rV.....
│ │ │ │    0x00a1d060 0c057c00 00000000 3c1706ff 00000000 ..|.....<.......
│ │ │ │    0x00a1d070 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d080 02000000 00000000 8d725600 00000000 .........rV.....
│ │ │ │ +  0x00a1d080 02000000 00000000 99725600 00000000 .........rV.....
│ │ │ │    0x00a1d090 0c057c00 00000000 3c1207ff 00000000 ..|.....<.......
│ │ │ │    0x00a1d0a0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d0b0 02000000 00000000 c1715600 00000000 .........qV.....
│ │ │ │ +  0x00a1d0b0 02000000 00000000 cd715600 00000000 .........qV.....
│ │ │ │    0x00a1d0c0 14057c00 00000000 3c1307ff 00000000 ..|.....<.......
│ │ │ │    0x00a1d0d0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d0e0 02000000 00000000 c1715600 00000000 .........qV.....
│ │ │ │ +  0x00a1d0e0 02000000 00000000 cd715600 00000000 .........qV.....
│ │ │ │    0x00a1d0f0 14057c00 00000000 3c1206ff 00000000 ..|.....<.......
│ │ │ │    0x00a1d100 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d110 02000000 00000000 f5705600 00000000 .........pV.....
│ │ │ │ +  0x00a1d110 02000000 00000000 01715600 00000000 .........qV.....
│ │ │ │    0x00a1d120 1c057c00 00000000 3c1306ff 00000000 ..|.....<.......
│ │ │ │    0x00a1d130 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d140 02000000 00000000 f5705600 00000000 .........pV.....
│ │ │ │ +  0x00a1d140 02000000 00000000 01715600 00000000 .........qV.....
│ │ │ │    0x00a1d150 1c057c00 00000000 3c1205ff 00000000 ..|.....<.......
│ │ │ │    0x00a1d160 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d170 02000000 00000000 29705600 00000000 ........)pV.....
│ │ │ │ +  0x00a1d170 02000000 00000000 35705600 00000000 ........5pV.....
│ │ │ │    0x00a1d180 24057c00 00000000 3c1305ff 00000000 $.|.....<.......
│ │ │ │    0x00a1d190 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d1a0 02000000 00000000 29705600 00000000 ........)pV.....
│ │ │ │ +  0x00a1d1a0 02000000 00000000 35705600 00000000 ........5pV.....
│ │ │ │    0x00a1d1b0 24057c00 00000000 3f0411ff 00000000 $.|.....?.......
│ │ │ │    0x00a1d1c0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d1d0 00000800 00000000 cdcc5600 00000000 ..........V.....
│ │ │ │ +  0x00a1d1d0 00000800 00000000 d5cc5600 00000000 ..........V.....
│ │ │ │    0x00a1d1e0 2c057c00 00000000 3c1401ff 00000000 ,.|.....<.......
│ │ │ │    0x00a1d1f0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d200 40000000 00000000 5d6f5600 00000000 @.......]oV.....
│ │ │ │ +  0x00a1d200 40000000 00000000 696f5600 00000000 @.......ioV.....
│ │ │ │    0x00a1d210 34057c00 00000000 3c1501ff 00000000 4.|.....<.......
│ │ │ │    0x00a1d220 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d230 40000000 00000000 5d6f5600 00000000 @.......]oV.....
│ │ │ │ +  0x00a1d230 40000000 00000000 696f5600 00000000 @.......ioV.....
│ │ │ │    0x00a1d240 34057c00 00000000 3c1211ff 00000000 4.|.....<.......
│ │ │ │    0x00a1d250 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d260 40000000 00000000 31375600 00000000 @.......17V.....
│ │ │ │ +  0x00a1d260 40000000 00000000 3d375600 00000000 @.......=7V.....
│ │ │ │    0x00a1d270 3c057c00 00000000 3c1311ff 00000000 <.|.....<.......
│ │ │ │    0x00a1d280 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d290 40000000 00000000 31375600 00000000 @.......17V.....
│ │ │ │ +  0x00a1d290 40000000 00000000 3d375600 00000000 @.......=7V.....
│ │ │ │    0x00a1d2a0 3c057c00 00000000 3c1600ff 00000000 <.|.....<.......
│ │ │ │    0x00a1d2b0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d2c0 40000000 00000000 916e5600 00000000 @........nV.....
│ │ │ │ +  0x00a1d2c0 40000000 00000000 9d6e5600 00000000 @........nV.....
│ │ │ │    0x00a1d2d0 44057c00 00000000 3c1700ff 00000000 D.|.....<.......
│ │ │ │    0x00a1d2e0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d2f0 40000000 00000000 916e5600 00000000 @........nV.....
│ │ │ │ +  0x00a1d2f0 40000000 00000000 9d6e5600 00000000 @........nV.....
│ │ │ │    0x00a1d300 44057c00 00000000 3c1400ff 00000000 D.|.....<.......
│ │ │ │    0x00a1d310 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d320 40000000 00000000 c56d5600 00000000 @........mV.....
│ │ │ │ +  0x00a1d320 40000000 00000000 d16d5600 00000000 @........mV.....
│ │ │ │    0x00a1d330 50057c00 00000000 3c1500ff 00000000 P.|.....<.......
│ │ │ │    0x00a1d340 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d350 40000000 00000000 c56d5600 00000000 @........mV.....
│ │ │ │ +  0x00a1d350 40000000 00000000 d16d5600 00000000 @........mV.....
│ │ │ │    0x00a1d360 50057c00 00000000 3c1013ff 00000000 P.|.....<.......
│ │ │ │    0x00a1d370 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d380 40000000 00000000 f96c5600 00000000 @........lV.....
│ │ │ │ +  0x00a1d380 40000000 00000000 056d5600 00000000 @........mV.....
│ │ │ │    0x00a1d390 5c057c00 00000000 3c1113ff 00000000 \.|.....<.......
│ │ │ │    0x00a1d3a0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d3b0 40000000 00000000 f96c5600 00000000 @........lV.....
│ │ │ │ +  0x00a1d3b0 40000000 00000000 056d5600 00000000 @........mV.....
│ │ │ │    0x00a1d3c0 5c057c00 00000000 3c1012ff 00000000 \.|.....<.......
│ │ │ │    0x00a1d3d0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d3e0 40000000 00000000 2d6c5600 00000000 @.......-lV.....
│ │ │ │ +  0x00a1d3e0 40000000 00000000 396c5600 00000000 @.......9lV.....
│ │ │ │    0x00a1d3f0 68057c00 00000000 3c1112ff 00000000 h.|.....<.......
│ │ │ │    0x00a1d400 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d410 40000000 00000000 2d6c5600 00000000 @.......-lV.....
│ │ │ │ +  0x00a1d410 40000000 00000000 396c5600 00000000 @.......9lV.....
│ │ │ │    0x00a1d420 68057c00 00000000 3c140dff 00000000 h.|.....<.......
│ │ │ │    0x00a1d430 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d440 02000000 00000000 616b5600 00000000 ........akV.....
│ │ │ │ +  0x00a1d440 02000000 00000000 6d6b5600 00000000 ........mkV.....
│ │ │ │    0x00a1d450 74057c00 00000000 3c150dff 00000000 t.|.....<.......
│ │ │ │    0x00a1d460 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d470 02000000 00000000 616b5600 00000000 ........akV.....
│ │ │ │ +  0x00a1d470 02000000 00000000 6d6b5600 00000000 ........mkV.....
│ │ │ │    0x00a1d480 74057c00 00000000 3c160cff 00000000 t.|.....<.......
│ │ │ │    0x00a1d490 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d4a0 02000000 00000000 956a5600 00000000 .........jV.....
│ │ │ │ +  0x00a1d4a0 02000000 00000000 a16a5600 00000000 .........jV.....
│ │ │ │    0x00a1d4b0 7c057c00 00000000 3c170cff 00000000 |.|.....<.......
│ │ │ │    0x00a1d4c0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d4d0 02000000 00000000 956a5600 00000000 .........jV.....
│ │ │ │ +  0x00a1d4d0 02000000 00000000 a16a5600 00000000 .........jV.....
│ │ │ │    0x00a1d4e0 7c057c00 00000000 3c140cff 00000000 |.|.....<.......
│ │ │ │    0x00a1d4f0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d500 02000000 00000000 c9695600 00000000 .........iV.....
│ │ │ │ +  0x00a1d500 02000000 00000000 d5695600 00000000 .........iV.....
│ │ │ │    0x00a1d510 88057c00 00000000 3c150cff 00000000 ..|.....<.......
│ │ │ │    0x00a1d520 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d530 02000000 00000000 c9695600 00000000 .........iV.....
│ │ │ │ +  0x00a1d530 02000000 00000000 d5695600 00000000 .........iV.....
│ │ │ │    0x00a1d540 88057c00 00000000 3c140fff 00000000 ..|.....<.......
│ │ │ │    0x00a1d550 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d560 02000000 00000000 f5b75600 00000000 ..........V.....
│ │ │ │ +  0x00a1d560 02000000 00000000 01b85600 00000000 ..........V.....
│ │ │ │    0x00a1d570 94057c00 00000000 3c150fff 00000000 ..|.....<.......
│ │ │ │    0x00a1d580 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d590 02000000 00000000 f5b75600 00000000 ..........V.....
│ │ │ │ +  0x00a1d590 02000000 00000000 01b85600 00000000 ..........V.....
│ │ │ │    0x00a1d5a0 94057c00 00000000 3c160fff 00000000 ..|.....<.......
│ │ │ │    0x00a1d5b0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d5c0 02000000 00000000 f5b75600 00000000 ..........V.....
│ │ │ │ +  0x00a1d5c0 02000000 00000000 01b85600 00000000 ..........V.....
│ │ │ │    0x00a1d5d0 94057c00 00000000 3c170fff 00000000 ..|.....<.......
│ │ │ │    0x00a1d5e0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d5f0 02000000 00000000 f5b75600 00000000 ..........V.....
│ │ │ │ +  0x00a1d5f0 02000000 00000000 01b85600 00000000 ..........V.....
│ │ │ │    0x00a1d600 94057c00 00000000 3c140eff 00000000 ..|.....<.......
│ │ │ │    0x00a1d610 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d620 02000000 00000000 e93b5600 00000000 .........;V.....
│ │ │ │ +  0x00a1d620 02000000 00000000 f53b5600 00000000 .........;V.....
│ │ │ │    0x00a1d630 a0057c00 00000000 3c150eff 00000000 ..|.....<.......
│ │ │ │    0x00a1d640 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d650 02000000 00000000 e93b5600 00000000 .........;V.....
│ │ │ │ +  0x00a1d650 02000000 00000000 f53b5600 00000000 .........;V.....
│ │ │ │    0x00a1d660 a0057c00 00000000 3c040cff 00000000 ..|.....<.......
│ │ │ │    0x00a1d670 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d680 02000000 00000000 21465700 00000000 ........!FW.....
│ │ │ │ +  0x00a1d680 02000000 00000000 29465700 00000000 ........)FW.....
│ │ │ │    0x00a1d690 ac057c00 00000000 3c050cff 00000000 ..|.....<.......
│ │ │ │    0x00a1d6a0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d6b0 02000000 00000000 21465700 00000000 ........!FW.....
│ │ │ │ +  0x00a1d6b0 02000000 00000000 29465700 00000000 ........)FW.....
│ │ │ │    0x00a1d6c0 ac057c00 00000000 3c060cff 00000000 ..|.....<.......
│ │ │ │    0x00a1d6d0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d6e0 02000000 00000000 21465700 00000000 ........!FW.....
│ │ │ │ +  0x00a1d6e0 02000000 00000000 29465700 00000000 ........)FW.....
│ │ │ │    0x00a1d6f0 ac057c00 00000000 3c070cff 00000000 ..|.....<.......
│ │ │ │    0x00a1d700 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d710 02000000 00000000 21465700 00000000 ........!FW.....
│ │ │ │ +  0x00a1d710 02000000 00000000 29465700 00000000 ........)FW.....
│ │ │ │    0x00a1d720 ac057c00 00000000 3c040dff 00000000 ..|.....<.......
│ │ │ │    0x00a1d730 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d740 02000000 00000000 21465700 00000000 ........!FW.....
│ │ │ │ +  0x00a1d740 02000000 00000000 29465700 00000000 ........)FW.....
│ │ │ │    0x00a1d750 b8057c00 00000000 3c050dff 00000000 ..|.....<.......
│ │ │ │    0x00a1d760 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d770 02000000 00000000 21465700 00000000 ........!FW.....
│ │ │ │ +  0x00a1d770 02000000 00000000 29465700 00000000 ........)FW.....
│ │ │ │    0x00a1d780 b8057c00 00000000 3c060dff 00000000 ..|.....<.......
│ │ │ │    0x00a1d790 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d7a0 02000000 00000000 21465700 00000000 ........!FW.....
│ │ │ │ +  0x00a1d7a0 02000000 00000000 29465700 00000000 ........)FW.....
│ │ │ │    0x00a1d7b0 b8057c00 00000000 3c070dff 00000000 ..|.....<.......
│ │ │ │    0x00a1d7c0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d7d0 02000000 00000000 21465700 00000000 ........!FW.....
│ │ │ │ +  0x00a1d7d0 02000000 00000000 29465700 00000000 ........)FW.....
│ │ │ │    0x00a1d7e0 b8057c00 00000000 3c040eff 00000000 ..|.....<.......
│ │ │ │    0x00a1d7f0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d800 02000000 00000000 d5445700 00000000 .........DW.....
│ │ │ │ +  0x00a1d800 02000000 00000000 dd445700 00000000 .........DW.....
│ │ │ │    0x00a1d810 c4057c00 00000000 3c050eff 00000000 ..|.....<.......
│ │ │ │    0x00a1d820 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d830 02000000 00000000 d5445700 00000000 .........DW.....
│ │ │ │ +  0x00a1d830 02000000 00000000 dd445700 00000000 .........DW.....
│ │ │ │    0x00a1d840 c4057c00 00000000 3c060eff 00000000 ..|.....<.......
│ │ │ │    0x00a1d850 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d860 02000000 00000000 d5445700 00000000 .........DW.....
│ │ │ │ +  0x00a1d860 02000000 00000000 dd445700 00000000 .........DW.....
│ │ │ │    0x00a1d870 c4057c00 00000000 3c070eff 00000000 ..|.....<.......
│ │ │ │    0x00a1d880 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d890 02000000 00000000 d5445700 00000000 .........DW.....
│ │ │ │ +  0x00a1d890 02000000 00000000 dd445700 00000000 .........DW.....
│ │ │ │    0x00a1d8a0 c4057c00 00000000 3c040fff 00000000 ..|.....<.......
│ │ │ │    0x00a1d8b0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d8c0 02000000 00000000 d5445700 00000000 .........DW.....
│ │ │ │ +  0x00a1d8c0 02000000 00000000 dd445700 00000000 .........DW.....
│ │ │ │    0x00a1d8d0 d0057c00 00000000 3c050fff 00000000 ..|.....<.......
│ │ │ │    0x00a1d8e0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d8f0 02000000 00000000 d5445700 00000000 .........DW.....
│ │ │ │ +  0x00a1d8f0 02000000 00000000 dd445700 00000000 .........DW.....
│ │ │ │    0x00a1d900 d0057c00 00000000 3c060fff 00000000 ..|.....<.......
│ │ │ │    0x00a1d910 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d920 02000000 00000000 d5445700 00000000 .........DW.....
│ │ │ │ +  0x00a1d920 02000000 00000000 dd445700 00000000 .........DW.....
│ │ │ │    0x00a1d930 d0057c00 00000000 3c070fff 00000000 ..|.....<.......
│ │ │ │    0x00a1d940 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d950 02000000 00000000 d5445700 00000000 .........DW.....
│ │ │ │ +  0x00a1d950 02000000 00000000 dd445700 00000000 .........DW.....
│ │ │ │    0x00a1d960 d0057c00 00000000 3c041cff 00000000 ..|.....<.......
│ │ │ │    0x00a1d970 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d980 02000000 00000000 89435700 00000000 .........CW.....
│ │ │ │ +  0x00a1d980 02000000 00000000 91435700 00000000 .........CW.....
│ │ │ │    0x00a1d990 dc057c00 00000000 3c051cff 00000000 ..|.....<.......
│ │ │ │    0x00a1d9a0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d9b0 02000000 00000000 89435700 00000000 .........CW.....
│ │ │ │ +  0x00a1d9b0 02000000 00000000 91435700 00000000 .........CW.....
│ │ │ │    0x00a1d9c0 dc057c00 00000000 3c061cff 00000000 ..|.....<.......
│ │ │ │    0x00a1d9d0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1d9e0 02000000 00000000 89435700 00000000 .........CW.....
│ │ │ │ +  0x00a1d9e0 02000000 00000000 91435700 00000000 .........CW.....
│ │ │ │    0x00a1d9f0 dc057c00 00000000 3c071cff 00000000 ..|.....<.......
│ │ │ │    0x00a1da00 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1da10 02000000 00000000 89435700 00000000 .........CW.....
│ │ │ │ +  0x00a1da10 02000000 00000000 91435700 00000000 .........CW.....
│ │ │ │    0x00a1da20 dc057c00 00000000 3c041dff 00000000 ..|.....<.......
│ │ │ │    0x00a1da30 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1da40 02000000 00000000 89435700 00000000 .........CW.....
│ │ │ │ +  0x00a1da40 02000000 00000000 91435700 00000000 .........CW.....
│ │ │ │    0x00a1da50 e8057c00 00000000 3c051dff 00000000 ..|.....<.......
│ │ │ │    0x00a1da60 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1da70 02000000 00000000 89435700 00000000 .........CW.....
│ │ │ │ +  0x00a1da70 02000000 00000000 91435700 00000000 .........CW.....
│ │ │ │    0x00a1da80 e8057c00 00000000 3c061dff 00000000 ..|.....<.......
│ │ │ │    0x00a1da90 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1daa0 02000000 00000000 89435700 00000000 .........CW.....
│ │ │ │ +  0x00a1daa0 02000000 00000000 91435700 00000000 .........CW.....
│ │ │ │    0x00a1dab0 e8057c00 00000000 3c071dff 00000000 ..|.....<.......
│ │ │ │    0x00a1dac0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1dad0 02000000 00000000 89435700 00000000 .........CW.....
│ │ │ │ +  0x00a1dad0 02000000 00000000 91435700 00000000 .........CW.....
│ │ │ │    0x00a1dae0 e8057c00 00000000 3c041eff 00000000 ..|.....<.......
│ │ │ │    0x00a1daf0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1db00 02000000 00000000 3d425700 00000000 ........=BW.....
│ │ │ │ +  0x00a1db00 02000000 00000000 45425700 00000000 ........EBW.....
│ │ │ │    0x00a1db10 f4057c00 00000000 3c051eff 00000000 ..|.....<.......
│ │ │ │    0x00a1db20 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1db30 02000000 00000000 3d425700 00000000 ........=BW.....
│ │ │ │ +  0x00a1db30 02000000 00000000 45425700 00000000 ........EBW.....
│ │ │ │    0x00a1db40 f4057c00 00000000 3c061eff 00000000 ..|.....<.......
│ │ │ │    0x00a1db50 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1db60 02000000 00000000 3d425700 00000000 ........=BW.....
│ │ │ │ +  0x00a1db60 02000000 00000000 45425700 00000000 ........EBW.....
│ │ │ │    0x00a1db70 f4057c00 00000000 3c071eff 00000000 ..|.....<.......
│ │ │ │    0x00a1db80 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1db90 02000000 00000000 3d425700 00000000 ........=BW.....
│ │ │ │ +  0x00a1db90 02000000 00000000 45425700 00000000 ........EBW.....
│ │ │ │    0x00a1dba0 f4057c00 00000000 3c041fff 00000000 ..|.....<.......
│ │ │ │    0x00a1dbb0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1dbc0 02000000 00000000 3d425700 00000000 ........=BW.....
│ │ │ │ +  0x00a1dbc0 02000000 00000000 45425700 00000000 ........EBW.....
│ │ │ │    0x00a1dbd0 00067c00 00000000 3c051fff 00000000 ..|.....<.......
│ │ │ │    0x00a1dbe0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1dbf0 02000000 00000000 3d425700 00000000 ........=BW.....
│ │ │ │ +  0x00a1dbf0 02000000 00000000 45425700 00000000 ........EBW.....
│ │ │ │    0x00a1dc00 00067c00 00000000 3c061fff 00000000 ..|.....<.......
│ │ │ │    0x00a1dc10 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1dc20 02000000 00000000 3d425700 00000000 ........=BW.....
│ │ │ │ +  0x00a1dc20 02000000 00000000 45425700 00000000 ........EBW.....
│ │ │ │    0x00a1dc30 00067c00 00000000 3c071fff 00000000 ..|.....<.......
│ │ │ │    0x00a1dc40 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1dc50 02000000 00000000 3d425700 00000000 ........=BW.....
│ │ │ │ +  0x00a1dc50 02000000 00000000 45425700 00000000 ........EBW.....
│ │ │ │    0x00a1dc60 00067c00 00000000 3c1218ff 00000000 ..|.....<.......
│ │ │ │    0x00a1dc70 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1dc80 02000000 00000000 fd685600 00000000 .........hV.....
│ │ │ │ +  0x00a1dc80 02000000 00000000 09695600 00000000 .........iV.....
│ │ │ │    0x00a1dc90 0c067c00 00000000 3c1318ff 00000000 ..|.....<.......
│ │ │ │    0x00a1dca0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1dcb0 02000000 00000000 fd685600 00000000 .........hV.....
│ │ │ │ +  0x00a1dcb0 02000000 00000000 09695600 00000000 .........iV.....
│ │ │ │    0x00a1dcc0 0c067c00 00000000 3c101dff 00000000 ..|.....<.......
│ │ │ │    0x00a1dcd0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1dce0 02000000 00000000 31685600 00000000 ........1hV.....
│ │ │ │ +  0x00a1dce0 02000000 00000000 3d685600 00000000 ........=hV.....
│ │ │ │    0x00a1dcf0 18067c00 00000000 3c111dff 00000000 ..|.....<.......
│ │ │ │    0x00a1dd00 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1dd10 02000000 00000000 31685600 00000000 ........1hV.....
│ │ │ │ +  0x00a1dd10 02000000 00000000 3d685600 00000000 ........=hV.....
│ │ │ │    0x00a1dd20 18067c00 00000000 3c100dff 00000000 ..|.....<.......
│ │ │ │    0x00a1dd30 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1dd40 02000000 00000000 65675600 00000000 ........egV.....
│ │ │ │ +  0x00a1dd40 02000000 00000000 71675600 00000000 ........qgV.....
│ │ │ │    0x00a1dd50 24067c00 00000000 3c110dff 00000000 $.|.....<.......
│ │ │ │    0x00a1dd60 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1dd70 02000000 00000000 65675600 00000000 ........egV.....
│ │ │ │ +  0x00a1dd70 02000000 00000000 71675600 00000000 ........qgV.....
│ │ │ │    0x00a1dd80 24067c00 00000000 3c101cff 00000000 $.|.....<.......
│ │ │ │    0x00a1dd90 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1dda0 02000000 00000000 99665600 00000000 .........fV.....
│ │ │ │ +  0x00a1dda0 02000000 00000000 a5665600 00000000 .........fV.....
│ │ │ │    0x00a1ddb0 30067c00 00000000 3c111cff 00000000 0.|.....<.......
│ │ │ │    0x00a1ddc0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ddd0 02000000 00000000 99665600 00000000 .........fV.....
│ │ │ │ +  0x00a1ddd0 02000000 00000000 a5665600 00000000 .........fV.....
│ │ │ │    0x00a1dde0 30067c00 00000000 3c100cff 00000000 0.|.....<.......
│ │ │ │    0x00a1ddf0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1de00 02000000 00000000 cd655600 00000000 .........eV.....
│ │ │ │ +  0x00a1de00 02000000 00000000 d9655600 00000000 .........eV.....
│ │ │ │    0x00a1de10 3c067c00 00000000 3c110cff 00000000 <.|.....<.......
│ │ │ │    0x00a1de20 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1de30 02000000 00000000 cd655600 00000000 .........eV.....
│ │ │ │ +  0x00a1de30 02000000 00000000 d9655600 00000000 .........eV.....
│ │ │ │    0x00a1de40 3c067c00 00000000 3c101fff 00000000 <.|.....<.......
│ │ │ │    0x00a1de50 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1de60 02000000 00000000 01655600 00000000 .........eV.....
│ │ │ │ +  0x00a1de60 02000000 00000000 0d655600 00000000 .........eV.....
│ │ │ │    0x00a1de70 48067c00 00000000 3c111fff 00000000 H.|.....<.......
│ │ │ │    0x00a1de80 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1de90 02000000 00000000 01655600 00000000 .........eV.....
│ │ │ │ +  0x00a1de90 02000000 00000000 0d655600 00000000 .........eV.....
│ │ │ │    0x00a1dea0 48067c00 00000000 3c101eff 00000000 H.|.....<.......
│ │ │ │    0x00a1deb0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1dec0 02000000 00000000 35645600 00000000 ........5dV.....
│ │ │ │ +  0x00a1dec0 02000000 00000000 41645600 00000000 ........AdV.....
│ │ │ │    0x00a1ded0 54067c00 00000000 3c111eff 00000000 T.|.....<.......
│ │ │ │    0x00a1dee0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1def0 02000000 00000000 35645600 00000000 ........5dV.....
│ │ │ │ +  0x00a1def0 02000000 00000000 41645600 00000000 ........AdV.....
│ │ │ │    0x00a1df00 54067c00 00000000 3c100fff 00000000 T.|.....<.......
│ │ │ │    0x00a1df10 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1df20 02000000 00000000 69635600 00000000 ........icV.....
│ │ │ │ +  0x00a1df20 02000000 00000000 75635600 00000000 ........ucV.....
│ │ │ │    0x00a1df30 60067c00 00000000 3c110fff 00000000 `.|.....<.......
│ │ │ │    0x00a1df40 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1df50 02000000 00000000 69635600 00000000 ........icV.....
│ │ │ │ +  0x00a1df50 02000000 00000000 75635600 00000000 ........ucV.....
│ │ │ │    0x00a1df60 60067c00 00000000 3c100eff 00000000 `.|.....<.......
│ │ │ │    0x00a1df70 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1df80 02000000 00000000 9d625600 00000000 .........bV.....
│ │ │ │ +  0x00a1df80 02000000 00000000 a9625600 00000000 .........bV.....
│ │ │ │    0x00a1df90 6c067c00 00000000 3c110eff 00000000 l.|.....<.......
│ │ │ │    0x00a1dfa0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1dfb0 02000000 00000000 9d625600 00000000 .........bV.....
│ │ │ │ +  0x00a1dfb0 02000000 00000000 a9625600 00000000 .........bV.....
│ │ │ │    0x00a1dfc0 6c067c00 00000000 3c120cff 00000000 l.|.....<.......
│ │ │ │    0x00a1dfd0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1dfe0 02000000 00000000 d1615600 00000000 .........aV.....
│ │ │ │ +  0x00a1dfe0 02000000 00000000 dd615600 00000000 .........aV.....
│ │ │ │    0x00a1dff0 78067c00 00000000 3c130cff 00000000 x.|.....<.......
│ │ │ │    0x00a1e000 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e010 02000000 00000000 d1615600 00000000 .........aV.....
│ │ │ │ +  0x00a1e010 02000000 00000000 dd615600 00000000 .........aV.....
│ │ │ │    0x00a1e020 78067c00 00000000 3c160eff 00000000 x.|.....<.......
│ │ │ │    0x00a1e030 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e040 02000000 00000000 05615600 00000000 .........aV.....
│ │ │ │ +  0x00a1e040 02000000 00000000 11615600 00000000 .........aV.....
│ │ │ │    0x00a1e050 80067c00 00000000 3c170eff 00000000 ..|.....<.......
│ │ │ │    0x00a1e060 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e070 02000000 00000000 05615600 00000000 .........aV.....
│ │ │ │ +  0x00a1e070 02000000 00000000 11615600 00000000 .........aV.....
│ │ │ │    0x00a1e080 80067c00 00000000 3c120fff 00000000 ..|.....<.......
│ │ │ │    0x00a1e090 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e0a0 02000000 00000000 39605600 00000000 ........9`V.....
│ │ │ │ +  0x00a1e0a0 02000000 00000000 45605600 00000000 ........E`V.....
│ │ │ │    0x00a1e0b0 88067c00 00000000 3c130fff 00000000 ..|.....<.......
│ │ │ │    0x00a1e0c0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e0d0 02000000 00000000 39605600 00000000 ........9`V.....
│ │ │ │ +  0x00a1e0d0 02000000 00000000 45605600 00000000 ........E`V.....
│ │ │ │    0x00a1e0e0 88067c00 00000000 3c120eff 00000000 ..|.....<.......
│ │ │ │    0x00a1e0f0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e100 02000000 00000000 6d5f5600 00000000 ........m_V.....
│ │ │ │ +  0x00a1e100 02000000 00000000 795f5600 00000000 ........y_V.....
│ │ │ │    0x00a1e110 90067c00 00000000 3c130eff 00000000 ..|.....<.......
│ │ │ │    0x00a1e120 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e130 02000000 00000000 6d5f5600 00000000 ........m_V.....
│ │ │ │ +  0x00a1e130 02000000 00000000 795f5600 00000000 ........y_V.....
│ │ │ │    0x00a1e140 90067c00 00000000 3c120dff 00000000 ..|.....<.......
│ │ │ │    0x00a1e150 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e160 02000000 00000000 a15e5600 00000000 .........^V.....
│ │ │ │ +  0x00a1e160 02000000 00000000 ad5e5600 00000000 .........^V.....
│ │ │ │    0x00a1e170 98067c00 00000000 3c130dff 00000000 ..|.....<.......
│ │ │ │    0x00a1e180 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e190 02000000 00000000 a15e5600 00000000 .........^V.....
│ │ │ │ +  0x00a1e190 02000000 00000000 ad5e5600 00000000 .........^V.....
│ │ │ │    0x00a1e1a0 98067c00 00000000 3c1409ff 00000000 ..|.....<.......
│ │ │ │    0x00a1e1b0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e1c0 02000000 00000000 d55d5600 00000000 .........]V.....
│ │ │ │ +  0x00a1e1c0 02000000 00000000 e15d5600 00000000 .........]V.....
│ │ │ │    0x00a1e1d0 a0067c00 00000000 3c1509ff 00000000 ..|.....<.......
│ │ │ │    0x00a1e1e0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e1f0 02000000 00000000 d55d5600 00000000 .........]V.....
│ │ │ │ +  0x00a1e1f0 02000000 00000000 e15d5600 00000000 .........]V.....
│ │ │ │    0x00a1e200 a0067c00 00000000 3c1608ff 00000000 ..|.....<.......
│ │ │ │    0x00a1e210 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e220 02000000 00000000 095d5600 00000000 .........]V.....
│ │ │ │ +  0x00a1e220 02000000 00000000 155d5600 00000000 .........]V.....
│ │ │ │    0x00a1e230 a8067c00 00000000 3c1708ff 00000000 ..|.....<.......
│ │ │ │    0x00a1e240 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e250 02000000 00000000 095d5600 00000000 .........]V.....
│ │ │ │ +  0x00a1e250 02000000 00000000 155d5600 00000000 .........]V.....
│ │ │ │    0x00a1e260 a8067c00 00000000 3c1408ff 00000000 ..|.....<.......
│ │ │ │    0x00a1e270 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e280 02000000 00000000 3d5c5600 00000000 ........=\V.....
│ │ │ │ +  0x00a1e280 02000000 00000000 495c5600 00000000 ........I\V.....
│ │ │ │    0x00a1e290 b4067c00 00000000 3c1508ff 00000000 ..|.....<.......
│ │ │ │    0x00a1e2a0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e2b0 02000000 00000000 3d5c5600 00000000 ........=\V.....
│ │ │ │ +  0x00a1e2b0 02000000 00000000 495c5600 00000000 ........I\V.....
│ │ │ │    0x00a1e2c0 b4067c00 00000000 3c140bff 00000000 ..|.....<.......
│ │ │ │    0x00a1e2d0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e2e0 02000000 00000000 1db75600 00000000 ..........V.....
│ │ │ │ +  0x00a1e2e0 02000000 00000000 29b75600 00000000 ........).V.....
│ │ │ │    0x00a1e2f0 c0067c00 00000000 3c150bff 00000000 ..|.....<.......
│ │ │ │    0x00a1e300 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e310 02000000 00000000 1db75600 00000000 ..........V.....
│ │ │ │ +  0x00a1e310 02000000 00000000 29b75600 00000000 ........).V.....
│ │ │ │    0x00a1e320 c0067c00 00000000 3c160bff 00000000 ..|.....<.......
│ │ │ │    0x00a1e330 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e340 02000000 00000000 1db75600 00000000 ..........V.....
│ │ │ │ +  0x00a1e340 02000000 00000000 29b75600 00000000 ........).V.....
│ │ │ │    0x00a1e350 c0067c00 00000000 3c170bff 00000000 ..|.....<.......
│ │ │ │    0x00a1e360 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e370 02000000 00000000 1db75600 00000000 ..........V.....
│ │ │ │ +  0x00a1e370 02000000 00000000 29b75600 00000000 ........).V.....
│ │ │ │    0x00a1e380 c0067c00 00000000 3c140aff 00000000 ..|.....<.......
│ │ │ │    0x00a1e390 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e3a0 02000000 00000000 393b5600 00000000 ........9;V.....
│ │ │ │ +  0x00a1e3a0 02000000 00000000 453b5600 00000000 ........E;V.....
│ │ │ │    0x00a1e3b0 cc067c00 00000000 3c150aff 00000000 ..|.....<.......
│ │ │ │    0x00a1e3c0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e3d0 02000000 00000000 393b5600 00000000 ........9;V.....
│ │ │ │ +  0x00a1e3d0 02000000 00000000 453b5600 00000000 ........E;V.....
│ │ │ │    0x00a1e3e0 cc067c00 00000000 3c0408ff 00000000 ..|.....<.......
│ │ │ │    0x00a1e3f0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e400 02000000 00000000 f1405700 00000000 .........@W.....
│ │ │ │ +  0x00a1e400 02000000 00000000 f9405700 00000000 .........@W.....
│ │ │ │    0x00a1e410 d8067c00 00000000 3c0508ff 00000000 ..|.....<.......
│ │ │ │    0x00a1e420 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e430 02000000 00000000 f1405700 00000000 .........@W.....
│ │ │ │ +  0x00a1e430 02000000 00000000 f9405700 00000000 .........@W.....
│ │ │ │    0x00a1e440 d8067c00 00000000 3c0608ff 00000000 ..|.....<.......
│ │ │ │    0x00a1e450 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e460 02000000 00000000 f1405700 00000000 .........@W.....
│ │ │ │ +  0x00a1e460 02000000 00000000 f9405700 00000000 .........@W.....
│ │ │ │    0x00a1e470 d8067c00 00000000 3c0708ff 00000000 ..|.....<.......
│ │ │ │    0x00a1e480 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e490 02000000 00000000 f1405700 00000000 .........@W.....
│ │ │ │ +  0x00a1e490 02000000 00000000 f9405700 00000000 .........@W.....
│ │ │ │    0x00a1e4a0 d8067c00 00000000 3c0409ff 00000000 ..|.....<.......
│ │ │ │    0x00a1e4b0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e4c0 02000000 00000000 f1405700 00000000 .........@W.....
│ │ │ │ +  0x00a1e4c0 02000000 00000000 f9405700 00000000 .........@W.....
│ │ │ │    0x00a1e4d0 e4067c00 00000000 3c0509ff 00000000 ..|.....<.......
│ │ │ │    0x00a1e4e0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e4f0 02000000 00000000 f1405700 00000000 .........@W.....
│ │ │ │ +  0x00a1e4f0 02000000 00000000 f9405700 00000000 .........@W.....
│ │ │ │    0x00a1e500 e4067c00 00000000 3c0609ff 00000000 ..|.....<.......
│ │ │ │    0x00a1e510 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e520 02000000 00000000 f1405700 00000000 .........@W.....
│ │ │ │ +  0x00a1e520 02000000 00000000 f9405700 00000000 .........@W.....
│ │ │ │    0x00a1e530 e4067c00 00000000 3c0709ff 00000000 ..|.....<.......
│ │ │ │    0x00a1e540 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e550 02000000 00000000 f1405700 00000000 .........@W.....
│ │ │ │ +  0x00a1e550 02000000 00000000 f9405700 00000000 .........@W.....
│ │ │ │    0x00a1e560 e4067c00 00000000 3c040aff 00000000 ..|.....<.......
│ │ │ │    0x00a1e570 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e580 02000000 00000000 a53f5700 00000000 .........?W.....
│ │ │ │ +  0x00a1e580 02000000 00000000 ad3f5700 00000000 .........?W.....
│ │ │ │    0x00a1e590 f0067c00 00000000 3c050aff 00000000 ..|.....<.......
│ │ │ │    0x00a1e5a0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e5b0 02000000 00000000 a53f5700 00000000 .........?W.....
│ │ │ │ +  0x00a1e5b0 02000000 00000000 ad3f5700 00000000 .........?W.....
│ │ │ │    0x00a1e5c0 f0067c00 00000000 3c060aff 00000000 ..|.....<.......
│ │ │ │    0x00a1e5d0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e5e0 02000000 00000000 a53f5700 00000000 .........?W.....
│ │ │ │ +  0x00a1e5e0 02000000 00000000 ad3f5700 00000000 .........?W.....
│ │ │ │    0x00a1e5f0 f0067c00 00000000 3c070aff 00000000 ..|.....<.......
│ │ │ │    0x00a1e600 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e610 02000000 00000000 a53f5700 00000000 .........?W.....
│ │ │ │ +  0x00a1e610 02000000 00000000 ad3f5700 00000000 .........?W.....
│ │ │ │    0x00a1e620 f0067c00 00000000 3c040bff 00000000 ..|.....<.......
│ │ │ │    0x00a1e630 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e640 02000000 00000000 a53f5700 00000000 .........?W.....
│ │ │ │ +  0x00a1e640 02000000 00000000 ad3f5700 00000000 .........?W.....
│ │ │ │    0x00a1e650 fc067c00 00000000 3c050bff 00000000 ..|.....<.......
│ │ │ │    0x00a1e660 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e670 02000000 00000000 a53f5700 00000000 .........?W.....
│ │ │ │ +  0x00a1e670 02000000 00000000 ad3f5700 00000000 .........?W.....
│ │ │ │    0x00a1e680 fc067c00 00000000 3c060bff 00000000 ..|.....<.......
│ │ │ │    0x00a1e690 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e6a0 02000000 00000000 a53f5700 00000000 .........?W.....
│ │ │ │ +  0x00a1e6a0 02000000 00000000 ad3f5700 00000000 .........?W.....
│ │ │ │    0x00a1e6b0 fc067c00 00000000 3c070bff 00000000 ..|.....<.......
│ │ │ │    0x00a1e6c0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e6d0 02000000 00000000 a53f5700 00000000 .........?W.....
│ │ │ │ +  0x00a1e6d0 02000000 00000000 ad3f5700 00000000 .........?W.....
│ │ │ │    0x00a1e6e0 fc067c00 00000000 3c0418ff 00000000 ..|.....<.......
│ │ │ │    0x00a1e6f0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e700 02000000 00000000 593e5700 00000000 ........Y>W.....
│ │ │ │ +  0x00a1e700 02000000 00000000 613e5700 00000000 ........a>W.....
│ │ │ │    0x00a1e710 08077c00 00000000 3c0518ff 00000000 ..|.....<.......
│ │ │ │    0x00a1e720 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e730 02000000 00000000 593e5700 00000000 ........Y>W.....
│ │ │ │ +  0x00a1e730 02000000 00000000 613e5700 00000000 ........a>W.....
│ │ │ │    0x00a1e740 08077c00 00000000 3c0618ff 00000000 ..|.....<.......
│ │ │ │    0x00a1e750 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e760 02000000 00000000 593e5700 00000000 ........Y>W.....
│ │ │ │ +  0x00a1e760 02000000 00000000 613e5700 00000000 ........a>W.....
│ │ │ │    0x00a1e770 08077c00 00000000 3c0718ff 00000000 ..|.....<.......
│ │ │ │    0x00a1e780 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e790 02000000 00000000 593e5700 00000000 ........Y>W.....
│ │ │ │ +  0x00a1e790 02000000 00000000 613e5700 00000000 ........a>W.....
│ │ │ │    0x00a1e7a0 08077c00 00000000 3c0419ff 00000000 ..|.....<.......
│ │ │ │    0x00a1e7b0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e7c0 02000000 00000000 593e5700 00000000 ........Y>W.....
│ │ │ │ +  0x00a1e7c0 02000000 00000000 613e5700 00000000 ........a>W.....
│ │ │ │    0x00a1e7d0 14077c00 00000000 3c0519ff 00000000 ..|.....<.......
│ │ │ │    0x00a1e7e0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e7f0 02000000 00000000 593e5700 00000000 ........Y>W.....
│ │ │ │ +  0x00a1e7f0 02000000 00000000 613e5700 00000000 ........a>W.....
│ │ │ │    0x00a1e800 14077c00 00000000 3c0619ff 00000000 ..|.....<.......
│ │ │ │    0x00a1e810 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e820 02000000 00000000 593e5700 00000000 ........Y>W.....
│ │ │ │ +  0x00a1e820 02000000 00000000 613e5700 00000000 ........a>W.....
│ │ │ │    0x00a1e830 14077c00 00000000 3c0719ff 00000000 ..|.....<.......
│ │ │ │    0x00a1e840 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e850 02000000 00000000 593e5700 00000000 ........Y>W.....
│ │ │ │ +  0x00a1e850 02000000 00000000 613e5700 00000000 ........a>W.....
│ │ │ │    0x00a1e860 14077c00 00000000 3c041aff 00000000 ..|.....<.......
│ │ │ │    0x00a1e870 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e880 02000000 00000000 0d3d5700 00000000 .........=W.....
│ │ │ │ +  0x00a1e880 02000000 00000000 153d5700 00000000 .........=W.....
│ │ │ │    0x00a1e890 20077c00 00000000 3c051aff 00000000  .|.....<.......
│ │ │ │    0x00a1e8a0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e8b0 02000000 00000000 0d3d5700 00000000 .........=W.....
│ │ │ │ +  0x00a1e8b0 02000000 00000000 153d5700 00000000 .........=W.....
│ │ │ │    0x00a1e8c0 20077c00 00000000 3c061aff 00000000  .|.....<.......
│ │ │ │    0x00a1e8d0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e8e0 02000000 00000000 0d3d5700 00000000 .........=W.....
│ │ │ │ +  0x00a1e8e0 02000000 00000000 153d5700 00000000 .........=W.....
│ │ │ │    0x00a1e8f0 20077c00 00000000 3c071aff 00000000  .|.....<.......
│ │ │ │    0x00a1e900 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e910 02000000 00000000 0d3d5700 00000000 .........=W.....
│ │ │ │ +  0x00a1e910 02000000 00000000 153d5700 00000000 .........=W.....
│ │ │ │    0x00a1e920 20077c00 00000000 3c041bff 00000000  .|.....<.......
│ │ │ │    0x00a1e930 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e940 02000000 00000000 0d3d5700 00000000 .........=W.....
│ │ │ │ +  0x00a1e940 02000000 00000000 153d5700 00000000 .........=W.....
│ │ │ │    0x00a1e950 2c077c00 00000000 3c051bff 00000000 ,.|.....<.......
│ │ │ │    0x00a1e960 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e970 02000000 00000000 0d3d5700 00000000 .........=W.....
│ │ │ │ +  0x00a1e970 02000000 00000000 153d5700 00000000 .........=W.....
│ │ │ │    0x00a1e980 2c077c00 00000000 3c061bff 00000000 ,.|.....<.......
│ │ │ │    0x00a1e990 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e9a0 02000000 00000000 0d3d5700 00000000 .........=W.....
│ │ │ │ +  0x00a1e9a0 02000000 00000000 153d5700 00000000 .........=W.....
│ │ │ │    0x00a1e9b0 2c077c00 00000000 3c071bff 00000000 ,.|.....<.......
│ │ │ │    0x00a1e9c0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1e9d0 02000000 00000000 0d3d5700 00000000 .........=W.....
│ │ │ │ +  0x00a1e9d0 02000000 00000000 153d5700 00000000 .........=W.....
│ │ │ │    0x00a1e9e0 2c077c00 00000000 3c121cff 00000000 ,.|.....<.......
│ │ │ │    0x00a1e9f0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ea00 02000000 00000000 715b5600 00000000 ........q[V.....
│ │ │ │ +  0x00a1ea00 02000000 00000000 7d5b5600 00000000 ........}[V.....
│ │ │ │    0x00a1ea10 38077c00 00000000 3c131cff 00000000 8.|.....<.......
│ │ │ │    0x00a1ea20 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ea30 02000000 00000000 715b5600 00000000 ........q[V.....
│ │ │ │ +  0x00a1ea30 02000000 00000000 7d5b5600 00000000 ........}[V.....
│ │ │ │    0x00a1ea40 38077c00 00000000 3c1019ff 00000000 8.|.....<.......
│ │ │ │    0x00a1ea50 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ea60 02000000 00000000 a55a5600 00000000 .........ZV.....
│ │ │ │ +  0x00a1ea60 02000000 00000000 b15a5600 00000000 .........ZV.....
│ │ │ │    0x00a1ea70 44077c00 00000000 3c1119ff 00000000 D.|.....<.......
│ │ │ │    0x00a1ea80 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ea90 02000000 00000000 a55a5600 00000000 .........ZV.....
│ │ │ │ +  0x00a1ea90 02000000 00000000 b15a5600 00000000 .........ZV.....
│ │ │ │    0x00a1eaa0 44077c00 00000000 3c1009ff 00000000 D.|.....<.......
│ │ │ │    0x00a1eab0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1eac0 02000000 00000000 d9595600 00000000 .........YV.....
│ │ │ │ +  0x00a1eac0 02000000 00000000 e5595600 00000000 .........YV.....
│ │ │ │    0x00a1ead0 50077c00 00000000 3c1109ff 00000000 P.|.....<.......
│ │ │ │    0x00a1eae0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1eaf0 02000000 00000000 d9595600 00000000 .........YV.....
│ │ │ │ +  0x00a1eaf0 02000000 00000000 e5595600 00000000 .........YV.....
│ │ │ │    0x00a1eb00 50077c00 00000000 3c1018ff 00000000 P.|.....<.......
│ │ │ │    0x00a1eb10 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1eb20 02000000 00000000 0d595600 00000000 .........YV.....
│ │ │ │ +  0x00a1eb20 02000000 00000000 19595600 00000000 .........YV.....
│ │ │ │    0x00a1eb30 5c077c00 00000000 3c1118ff 00000000 \.|.....<.......
│ │ │ │    0x00a1eb40 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1eb50 02000000 00000000 0d595600 00000000 .........YV.....
│ │ │ │ +  0x00a1eb50 02000000 00000000 19595600 00000000 .........YV.....
│ │ │ │    0x00a1eb60 5c077c00 00000000 3c1008ff 00000000 \.|.....<.......
│ │ │ │    0x00a1eb70 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1eb80 02000000 00000000 41585600 00000000 ........AXV.....
│ │ │ │ +  0x00a1eb80 02000000 00000000 4d585600 00000000 ........MXV.....
│ │ │ │    0x00a1eb90 68077c00 00000000 3c1108ff 00000000 h.|.....<.......
│ │ │ │    0x00a1eba0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ebb0 02000000 00000000 41585600 00000000 ........AXV.....
│ │ │ │ +  0x00a1ebb0 02000000 00000000 4d585600 00000000 ........MXV.....
│ │ │ │    0x00a1ebc0 68077c00 00000000 3c101bff 00000000 h.|.....<.......
│ │ │ │    0x00a1ebd0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ebe0 02000000 00000000 75575600 00000000 ........uWV.....
│ │ │ │ +  0x00a1ebe0 02000000 00000000 81575600 00000000 .........WV.....
│ │ │ │    0x00a1ebf0 74077c00 00000000 3c111bff 00000000 t.|.....<.......
│ │ │ │    0x00a1ec00 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ec10 02000000 00000000 75575600 00000000 ........uWV.....
│ │ │ │ +  0x00a1ec10 02000000 00000000 81575600 00000000 .........WV.....
│ │ │ │    0x00a1ec20 74077c00 00000000 3c101aff 00000000 t.|.....<.......
│ │ │ │    0x00a1ec30 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ec40 02000000 00000000 a9565600 00000000 .........VV.....
│ │ │ │ +  0x00a1ec40 02000000 00000000 b5565600 00000000 .........VV.....
│ │ │ │    0x00a1ec50 80077c00 00000000 3c111aff 00000000 ..|.....<.......
│ │ │ │    0x00a1ec60 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ec70 02000000 00000000 a9565600 00000000 .........VV.....
│ │ │ │ +  0x00a1ec70 02000000 00000000 b5565600 00000000 .........VV.....
│ │ │ │    0x00a1ec80 80077c00 00000000 3c100bff 00000000 ..|.....<.......
│ │ │ │    0x00a1ec90 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1eca0 02000000 00000000 dd555600 00000000 .........UV.....
│ │ │ │ +  0x00a1eca0 02000000 00000000 e9555600 00000000 .........UV.....
│ │ │ │    0x00a1ecb0 8c077c00 00000000 3c110bff 00000000 ..|.....<.......
│ │ │ │    0x00a1ecc0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ecd0 02000000 00000000 dd555600 00000000 .........UV.....
│ │ │ │ +  0x00a1ecd0 02000000 00000000 e9555600 00000000 .........UV.....
│ │ │ │    0x00a1ece0 8c077c00 00000000 3c100aff 00000000 ..|.....<.......
│ │ │ │    0x00a1ecf0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ed00 02000000 00000000 11555600 00000000 .........UV.....
│ │ │ │ +  0x00a1ed00 02000000 00000000 1d555600 00000000 .........UV.....
│ │ │ │    0x00a1ed10 98077c00 00000000 3c110aff 00000000 ..|.....<.......
│ │ │ │    0x00a1ed20 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ed30 02000000 00000000 11555600 00000000 .........UV.....
│ │ │ │ +  0x00a1ed30 02000000 00000000 1d555600 00000000 .........UV.....
│ │ │ │    0x00a1ed40 98077c00 00000000 3c1208ff 00000000 ..|.....<.......
│ │ │ │    0x00a1ed50 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ed60 02000000 00000000 45545600 00000000 ........ETV.....
│ │ │ │ +  0x00a1ed60 02000000 00000000 51545600 00000000 ........QTV.....
│ │ │ │    0x00a1ed70 a4077c00 00000000 3c1308ff 00000000 ..|.....<.......
│ │ │ │    0x00a1ed80 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ed90 02000000 00000000 45545600 00000000 ........ETV.....
│ │ │ │ +  0x00a1ed90 02000000 00000000 51545600 00000000 ........QTV.....
│ │ │ │    0x00a1eda0 a4077c00 00000000 3c160aff 00000000 ..|.....<.......
│ │ │ │    0x00a1edb0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1edc0 02000000 00000000 79535600 00000000 ........ySV.....
│ │ │ │ +  0x00a1edc0 02000000 00000000 85535600 00000000 .........SV.....
│ │ │ │    0x00a1edd0 ac077c00 00000000 3c170aff 00000000 ..|.....<.......
│ │ │ │    0x00a1ede0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1edf0 02000000 00000000 79535600 00000000 ........ySV.....
│ │ │ │ +  0x00a1edf0 02000000 00000000 85535600 00000000 .........SV.....
│ │ │ │    0x00a1ee00 ac077c00 00000000 3c120bff 00000000 ..|.....<.......
│ │ │ │    0x00a1ee10 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ee20 02000000 00000000 ad525600 00000000 .........RV.....
│ │ │ │ +  0x00a1ee20 02000000 00000000 b9525600 00000000 .........RV.....
│ │ │ │    0x00a1ee30 b4077c00 00000000 3c130bff 00000000 ..|.....<.......
│ │ │ │    0x00a1ee40 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ee50 02000000 00000000 ad525600 00000000 .........RV.....
│ │ │ │ +  0x00a1ee50 02000000 00000000 b9525600 00000000 .........RV.....
│ │ │ │    0x00a1ee60 b4077c00 00000000 3c120aff 00000000 ..|.....<.......
│ │ │ │    0x00a1ee70 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ee80 02000000 00000000 e1515600 00000000 .........QV.....
│ │ │ │ +  0x00a1ee80 02000000 00000000 ed515600 00000000 .........QV.....
│ │ │ │    0x00a1ee90 bc077c00 00000000 3c130aff 00000000 ..|.....<.......
│ │ │ │    0x00a1eea0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1eeb0 02000000 00000000 e1515600 00000000 .........QV.....
│ │ │ │ +  0x00a1eeb0 02000000 00000000 ed515600 00000000 .........QV.....
│ │ │ │    0x00a1eec0 bc077c00 00000000 3c1209ff 00000000 ..|.....<.......
│ │ │ │    0x00a1eed0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1eee0 02000000 00000000 15515600 00000000 .........QV.....
│ │ │ │ +  0x00a1eee0 02000000 00000000 21515600 00000000 ........!QV.....
│ │ │ │    0x00a1eef0 c4077c00 00000000 3c1309ff 00000000 ..|.....<.......
│ │ │ │    0x00a1ef00 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ef10 02000000 00000000 15515600 00000000 .........QV.....
│ │ │ │ +  0x00a1ef10 02000000 00000000 21515600 00000000 ........!QV.....
│ │ │ │    0x00a1ef20 c4077c00 00000000 3c161d07 00000000 ..|.....<.......
│ │ │ │    0x00a1ef30 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ef40 00000800 00000000 8d395600 00000000 .........9V.....
│ │ │ │ +  0x00a1ef40 00000800 00000000 99395600 00000000 .........9V.....
│ │ │ │    0x00a1ef50 cc077c00 00000000 3c171d07 00000000 ..|.....<.......
│ │ │ │    0x00a1ef60 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1ef70 00000800 00000000 8d395600 00000000 .........9V.....
│ │ │ │ +  0x00a1ef70 00000800 00000000 99395600 00000000 .........9V.....
│ │ │ │    0x00a1ef80 cc077c00 00000000 3c161d0f 00000000 ..|.....<.......
│ │ │ │    0x00a1ef90 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1efa0 00000800 00000000 158e5600 00000000 ..........V.....
│ │ │ │ +  0x00a1efa0 00000800 00000000 218e5600 00000000 ........!.V.....
│ │ │ │    0x00a1efb0 d4077c00 00000000 3c171d0f 00000000 ..|.....<.......
│ │ │ │    0x00a1efc0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1efd0 00000800 00000000 158e5600 00000000 ..........V.....
│ │ │ │ +  0x00a1efd0 00000800 00000000 218e5600 00000000 ........!.V.....
│ │ │ │    0x00a1efe0 d4077c00 00000000 3c161d17 00000000 ..|.....<.......
│ │ │ │    0x00a1eff0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f000 00000800 00000000 5d3a5600 00000000 ........]:V.....
│ │ │ │ +  0x00a1f000 00000800 00000000 693a5600 00000000 ........i:V.....
│ │ │ │    0x00a1f010 dc077c00 00000000 3c171d17 00000000 ..|.....<.......
│ │ │ │    0x00a1f020 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f030 00000800 00000000 5d3a5600 00000000 ........]:V.....
│ │ │ │ +  0x00a1f030 00000800 00000000 693a5600 00000000 ........i:V.....
│ │ │ │    0x00a1f040 dc077c00 00000000 3c161d18 00000000 ..|.....<.......
│ │ │ │    0x00a1f050 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f060 00000800 00000000 49505600 00000000 ........IPV.....
│ │ │ │ +  0x00a1f060 00000800 00000000 55505600 00000000 ........UPV.....
│ │ │ │    0x00a1f070 e4077c00 00000000 3c171d18 00000000 ..|.....<.......
│ │ │ │    0x00a1f080 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f090 00000800 00000000 49505600 00000000 ........IPV.....
│ │ │ │ +  0x00a1f090 00000800 00000000 55505600 00000000 ........UPV.....
│ │ │ │    0x00a1f0a0 e4077c00 00000000 3c161d19 00000000 ..|.....<.......
│ │ │ │    0x00a1f0b0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f0c0 00000800 00000000 7d4f5600 00000000 ........}OV.....
│ │ │ │ +  0x00a1f0c0 00000800 00000000 894f5600 00000000 .........OV.....
│ │ │ │    0x00a1f0d0 f0077c00 00000000 3c171d19 00000000 ..|.....<.......
│ │ │ │    0x00a1f0e0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f0f0 00000800 00000000 7d4f5600 00000000 ........}OV.....
│ │ │ │ +  0x00a1f0f0 00000800 00000000 894f5600 00000000 .........OV.....
│ │ │ │    0x00a1f100 f0077c00 00000000 3c161d1f 00000000 ..|.....<.......
│ │ │ │    0x00a1f110 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f120 00000800 00000000 253e5600 00000000 ........%>V.....
│ │ │ │ +  0x00a1f120 00000800 00000000 313e5600 00000000 ........1>V.....
│ │ │ │    0x00a1f130 fc077c00 00000000 3c171d1f 00000000 ..|.....<.......
│ │ │ │    0x00a1f140 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f150 00000800 00000000 253e5600 00000000 ........%>V.....
│ │ │ │ +  0x00a1f150 00000800 00000000 313e5600 00000000 ........1>V.....
│ │ │ │    0x00a1f160 fc077c00 00000000 3c0802ff 00000000 ..|.....<.......
│ │ │ │    0x00a1f170 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f180 02000000 00000000 91cb5600 00000000 ..........V.....
│ │ │ │ +  0x00a1f180 02000000 00000000 99cb5600 00000000 ..........V.....
│ │ │ │    0x00a1f190 04087c00 00000000 3c0902ff 00000000 ..|.....<.......
│ │ │ │    0x00a1f1a0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f1b0 02000000 00000000 91cb5600 00000000 ..........V.....
│ │ │ │ +  0x00a1f1b0 02000000 00000000 99cb5600 00000000 ..........V.....
│ │ │ │    0x00a1f1c0 04087c00 00000000 3c0a02ff 00000000 ..|.....<.......
│ │ │ │    0x00a1f1d0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f1e0 02000000 00000000 91cb5600 00000000 ..........V.....
│ │ │ │ +  0x00a1f1e0 02000000 00000000 99cb5600 00000000 ..........V.....
│ │ │ │    0x00a1f1f0 04087c00 00000000 3c0b02ff 00000000 ..|.....<.......
│ │ │ │    0x00a1f200 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f210 02000000 00000000 91cb5600 00000000 ..........V.....
│ │ │ │ +  0x00a1f210 02000000 00000000 99cb5600 00000000 ..........V.....
│ │ │ │    0x00a1f220 04087c00 00000000 3c0806ff 00000000 ..|.....<.......
│ │ │ │    0x00a1f230 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f240 02000000 00000000 55ca5600 00000000 ........U.V.....
│ │ │ │ +  0x00a1f240 02000000 00000000 5dca5600 00000000 ........].V.....
│ │ │ │    0x00a1f250 0c087c00 00000000 3c0906ff 00000000 ..|.....<.......
│ │ │ │    0x00a1f260 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f270 02000000 00000000 55ca5600 00000000 ........U.V.....
│ │ │ │ +  0x00a1f270 02000000 00000000 5dca5600 00000000 ........].V.....
│ │ │ │    0x00a1f280 0c087c00 00000000 3c0a06ff 00000000 ..|.....<.......
│ │ │ │    0x00a1f290 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f2a0 02000000 00000000 55ca5600 00000000 ........U.V.....
│ │ │ │ +  0x00a1f2a0 02000000 00000000 5dca5600 00000000 ........].V.....
│ │ │ │    0x00a1f2b0 0c087c00 00000000 3c0b06ff 00000000 ..|.....<.......
│ │ │ │    0x00a1f2c0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f2d0 02000000 00000000 55ca5600 00000000 ........U.V.....
│ │ │ │ +  0x00a1f2d0 02000000 00000000 5dca5600 00000000 ........].V.....
│ │ │ │    0x00a1f2e0 0c087c00 00000000 3c0800ff 00000000 ..|.....<.......
│ │ │ │    0x00a1f2f0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f300 02000000 00000000 a1ac5700 00000000 ..........W.....
│ │ │ │ +  0x00a1f300 02000000 00000000 a9ac5700 00000000 ..........W.....
│ │ │ │    0x00a1f310 14087c00 00000000 3c0900ff 00000000 ..|.....<.......
│ │ │ │    0x00a1f320 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f330 02000000 00000000 a1ac5700 00000000 ..........W.....
│ │ │ │ +  0x00a1f330 02000000 00000000 a9ac5700 00000000 ..........W.....
│ │ │ │    0x00a1f340 14087c00 00000000 3c0a00ff 00000000 ..|.....<.......
│ │ │ │    0x00a1f350 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f360 02000000 00000000 a1ac5700 00000000 ..........W.....
│ │ │ │ +  0x00a1f360 02000000 00000000 a9ac5700 00000000 ..........W.....
│ │ │ │    0x00a1f370 14087c00 00000000 3c0b00ff 00000000 ..|.....<.......
│ │ │ │    0x00a1f380 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f390 02000000 00000000 a1ac5700 00000000 ..........W.....
│ │ │ │ +  0x00a1f390 02000000 00000000 a9ac5700 00000000 ..........W.....
│ │ │ │    0x00a1f3a0 14087c00 00000000 3c0804ff 00000000 ..|.....<.......
│ │ │ │    0x00a1f3b0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f3c0 02000000 00000000 a1ac5700 00000000 ..........W.....
│ │ │ │ +  0x00a1f3c0 02000000 00000000 a9ac5700 00000000 ..........W.....
│ │ │ │    0x00a1f3d0 14087c00 00000000 3c0904ff 00000000 ..|.....<.......
│ │ │ │    0x00a1f3e0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f3f0 02000000 00000000 a1ac5700 00000000 ..........W.....
│ │ │ │ +  0x00a1f3f0 02000000 00000000 a9ac5700 00000000 ..........W.....
│ │ │ │    0x00a1f400 14087c00 00000000 3c0a04ff 00000000 ..|.....<.......
│ │ │ │    0x00a1f410 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f420 02000000 00000000 a1ac5700 00000000 ..........W.....
│ │ │ │ +  0x00a1f420 02000000 00000000 a9ac5700 00000000 ..........W.....
│ │ │ │    0x00a1f430 14087c00 00000000 3c0b04ff 00000000 ..|.....<.......
│ │ │ │    0x00a1f440 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f450 02000000 00000000 a1ac5700 00000000 ..........W.....
│ │ │ │ +  0x00a1f450 02000000 00000000 a9ac5700 00000000 ..........W.....
│ │ │ │    0x00a1f460 14087c00 00000000 3c0808ff 00000000 ..|.....<.......
│ │ │ │    0x00a1f470 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f480 02000000 00000000 a1ac5700 00000000 ..........W.....
│ │ │ │ +  0x00a1f480 02000000 00000000 a9ac5700 00000000 ..........W.....
│ │ │ │    0x00a1f490 14087c00 00000000 3c0908ff 00000000 ..|.....<.......
│ │ │ │    0x00a1f4a0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f4b0 02000000 00000000 a1ac5700 00000000 ..........W.....
│ │ │ │ +  0x00a1f4b0 02000000 00000000 a9ac5700 00000000 ..........W.....
│ │ │ │    0x00a1f4c0 14087c00 00000000 3c0a08ff 00000000 ..|.....<.......
│ │ │ │    0x00a1f4d0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f4e0 02000000 00000000 a1ac5700 00000000 ..........W.....
│ │ │ │ +  0x00a1f4e0 02000000 00000000 a9ac5700 00000000 ..........W.....
│ │ │ │    0x00a1f4f0 14087c00 00000000 3c0b08ff 00000000 ..|.....<.......
│ │ │ │    0x00a1f500 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f510 02000000 00000000 a1ac5700 00000000 ..........W.....
│ │ │ │ +  0x00a1f510 02000000 00000000 a9ac5700 00000000 ..........W.....
│ │ │ │    0x00a1f520 14087c00 00000000 3c080cff 00000000 ..|.....<.......
│ │ │ │    0x00a1f530 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f540 02000000 00000000 a1ac5700 00000000 ..........W.....
│ │ │ │ +  0x00a1f540 02000000 00000000 a9ac5700 00000000 ..........W.....
│ │ │ │    0x00a1f550 14087c00 00000000 3c090cff 00000000 ..|.....<.......
│ │ │ │    0x00a1f560 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f570 02000000 00000000 a1ac5700 00000000 ..........W.....
│ │ │ │ +  0x00a1f570 02000000 00000000 a9ac5700 00000000 ..........W.....
│ │ │ │    0x00a1f580 14087c00 00000000 3c0a0cff 00000000 ..|.....<.......
│ │ │ │    0x00a1f590 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f5a0 02000000 00000000 a1ac5700 00000000 ..........W.....
│ │ │ │ +  0x00a1f5a0 02000000 00000000 a9ac5700 00000000 ..........W.....
│ │ │ │    0x00a1f5b0 14087c00 00000000 3c0b0cff 00000000 ..|.....<.......
│ │ │ │    0x00a1f5c0 00000000 00000000 00000000 00000000 ................
│ │ │ │ -  0x00a1f5d0 02000000 00000000 a1ac5700 00000000 ..........W.....
│ │ │ │ +  0x00a1f5d0 02000000 00000000 a9ac5700 00000000 ..........W.....
│ │ │ │    0x00a1f5e0 14087c00 00000000 041c09ff 00000000 ..|.............
│ │ │ │    0x00a1f5f0 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a1f600 00000000 00000000 b5175600 00000000 ..........V.....
│ │ │ │ +  0x00a1f600 00000000 00000000 c1175600 00000000 ..........V.....
│ │ │ │    0x00a1f610 1c087c00 00000000 041d09ff 00000000 ..|.............
│ │ │ │    0x00a1f620 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a1f630 00000000 00000000 d51c5600 00000000 ..........V.....
│ │ │ │ +  0x00a1f630 00000000 00000000 e11c5600 00000000 ..........V.....
│ │ │ │    0x00a1f640 1c087c00 00000000 041e09ff 00000000 ..|.............
│ │ │ │    0x00a1f650 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a1f660 00000000 00000000 e91c5600 00000000 ..........V.....
│ │ │ │ +  0x00a1f660 00000000 00000000 f51c5600 00000000 ..........V.....
│ │ │ │    0x00a1f670 1c087c00 00000000 041f09ff 00000000 ..|.............
│ │ │ │    0x00a1f680 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a1f690 00000000 00000000 fd1c5600 00000000 ..........V.....
│ │ │ │ +  0x00a1f690 00000000 00000000 091d5600 00000000 ..........V.....
│ │ │ │    0x00a1f6a0 1c087c00 00000000 040008ff 00000000 ..|.............
│ │ │ │    0x00a1f6b0 00000000 ffffffff 00000002 00000000 ................
│ │ │ │ -  0x00a1f6c0 00000000 00000000 2dc25700 00000000 ........-.W.....
│ │ │ │ +  0x00a1f6c0 00000000 00000000 35c25700 00000000 ........5.W.....
│ │ │ │    0x00a1f6d0 24087c00 00000000 040108ff 00000000 $.|.............
│ │ │ │    0x00a1f6e0 00000000 ffffffff 00000002 00000000 ................
│ │ │ │ -  0x00a1f6f0 00000000 00000000 95b25700 00000000 ..........W.....
│ │ │ │ +  0x00a1f6f0 00000000 00000000 9db25700 00000000 ..........W.....
│ │ │ │    0x00a1f700 34087c00 00000000 040208ff 00000000 4.|.............
│ │ │ │    0x00a1f710 00000000 ffffffff 00000002 00000000 ................
│ │ │ │ -  0x00a1f720 00000000 00000000 05c35700 00000000 ..........W.....
│ │ │ │ +  0x00a1f720 00000000 00000000 0dc35700 00000000 ..........W.....
│ │ │ │    0x00a1f730 48087c00 00000000 040308ff 00000000 H.|.............
│ │ │ │    0x00a1f740 00000000 ffffffff 00000002 00000000 ................
│ │ │ │ -  0x00a1f750 00000000 00000000 45b35700 00000000 ........E.W.....
│ │ │ │ +  0x00a1f750 00000000 00000000 4db35700 00000000 ........M.W.....
│ │ │ │    0x00a1f760 5c087c00 00000000 040408ff 00000000 \.|.............
│ │ │ │    0x00a1f770 00f80000 00f80000 00000002 00000000 ................
│ │ │ │ -  0x00a1f780 00000000 00000000 8d0b5600 00000000 ..........V.....
│ │ │ │ +  0x00a1f780 00000000 00000000 990b5600 00000000 ..........V.....
│ │ │ │    0x00a1f790 70087c00 00000000 040508ff 00000000 p.|.............
│ │ │ │    0x00a1f7a0 00f80000 00f80000 00000002 00000000 ................
│ │ │ │ -  0x00a1f7b0 00000000 00000000 9d0a5600 00000000 ..........V.....
│ │ │ │ +  0x00a1f7b0 00000000 00000000 a90a5600 00000000 ..........V.....
│ │ │ │    0x00a1f7c0 7c087c00 00000000 040608ff 00000000 |.|.............
│ │ │ │    0x00a1f7d0 00f80000 00f80000 00000002 00000000 ................
│ │ │ │ -  0x00a1f7e0 00000000 00000000 39095600 00000000 ........9.V.....
│ │ │ │ +  0x00a1f7e0 00000000 00000000 45095600 00000000 ........E.V.....
│ │ │ │    0x00a1f7f0 8c087c00 00000000 040708ff 00000000 ..|.............
│ │ │ │    0x00a1f800 00f80000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a1f810 00000000 00000000 a5fd5500 00000000 ..........U.....
│ │ │ │ +  0x00a1f810 00000000 00000000 b1fd5500 00000000 ..........U.....
│ │ │ │    0x00a1f820 9c087c00 00000000 040213ff 00000000 ..|.............
│ │ │ │    0x00a1f830 00f80000 ffffffff 00000002 00000000 ................
│ │ │ │ -  0x00a1f840 00000000 00000000 199c5700 00000000 ..........W.....
│ │ │ │ +  0x00a1f840 00000000 00000000 219c5700 00000000 ........!.W.....
│ │ │ │    0x00a1f850 ac087c00 00000000 040808ff 00000000 ..|.............
│ │ │ │    0x00a1f860 ffffffff 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a1f870 00000000 00000000 e9835700 00000000 ..........W.....
│ │ │ │ +  0x00a1f870 00000000 00000000 f1835700 00000000 ..........W.....
│ │ │ │    0x00a1f880 bc087c00 00000000 040908ff 00000000 ..|.............
│ │ │ │    0x00a1f890 00000000 ffffffff 00000002 00000000 ................
│ │ │ │ -  0x00a1f8a0 00000000 00000000 81855700 00000000 ..........W.....
│ │ │ │ +  0x00a1f8a0 00000000 00000000 89855700 00000000 ..........W.....
│ │ │ │    0x00a1f8b0 cc087c00 00000000 040b08ff 00000000 ..|.............
│ │ │ │    0x00a1f8c0 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a1f8d0 00000000 00000000 65085600 00000000 ........e.V.....
│ │ │ │ +  0x00a1f8d0 00000000 00000000 71085600 00000000 ........q.V.....
│ │ │ │    0x00a1f8e0 dc087c00 00000000 040c08ff 00000000 ..|.............
│ │ │ │    0x00a1f8f0 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a1f900 00000000 00000000 91075600 00000000 ..........V.....
│ │ │ │ +  0x00a1f900 00000000 00000000 9d075600 00000000 ..........V.....
│ │ │ │    0x00a1f910 e8087c00 00000000 040c11ff 00000000 ..|.............
│ │ │ │    0x00a1f920 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a1f930 00000000 00000000 c5db5600 00000000 ..........V.....
│ │ │ │ +  0x00a1f930 00000000 00000000 cddb5600 00000000 ..........V.....
│ │ │ │    0x00a1f940 f4087c00 00000000 041c11ff 00000000 ..|.............
│ │ │ │    0x00a1f950 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a1f960 00000000 00000000 79fe5600 00000000 ........y.V.....
│ │ │ │ +  0x00a1f960 00000000 00000000 81fe5600 00000000 ..........V.....
│ │ │ │    0x00a1f970 04097c00 00000000 040c15ff 00000000 ..|.............
│ │ │ │    0x00a1f980 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a1f990 00000000 00000000 b9535700 00000000 .........SW.....
│ │ │ │ +  0x00a1f990 00000000 00000000 c1535700 00000000 .........SW.....
│ │ │ │    0x00a1f9a0 18097c00 00000000 040d08ff 00000000 ..|.............
│ │ │ │    0x00a1f9b0 ffffffff 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a1f9c0 00000000 00000000 f9845700 00000000 ..........W.....
│ │ │ │ +  0x00a1f9c0 00000000 00000000 01855700 00000000 ..........W.....
│ │ │ │    0x00a1f9d0 2c097c00 00000000 040f08ff 00000000 ,.|.............
│ │ │ │    0x00a1f9e0 00000000 ffffffff 00000002 00000000 ................
│ │ │ │ -  0x00a1f9f0 00000000 00000000 71845700 00000000 ........q.W.....
│ │ │ │ +  0x00a1f9f0 00000000 00000000 79845700 00000000 ........y.W.....
│ │ │ │    0x00a1fa00 3c097c00 00000000 041008ff 00000000 <.|.............
│ │ │ │    0x00a1fa10 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a1fa20 00000000 00000000 25205600 00000000 ........% V.....
│ │ │ │ +  0x00a1fa20 00000000 00000000 31205600 00000000 ........1 V.....
│ │ │ │    0x00a1fa30 4c097c00 00000000 041108ff 00000000 L.|.............
│ │ │ │    0x00a1fa40 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a1fa50 00000000 00000000 89065600 00000000 ..........V.....
│ │ │ │ +  0x00a1fa50 00000000 00000000 95065600 00000000 ..........V.....
│ │ │ │    0x00a1fa60 5c097c00 00000000 041208ff 00000000 \.|.............
│ │ │ │    0x00a1fa70 00000000 ffffffff 00000002 00000000 ................
│ │ │ │ -  0x00a1fa80 00000000 00000000 31ea5700 00000000 ........1.W.....
│ │ │ │ +  0x00a1fa80 00000000 00000000 39ea5700 00000000 ........9.W.....
│ │ │ │    0x00a1fa90 6c097c00 00000000 041308ff 00000000 l.|.............
│ │ │ │    0x00a1faa0 00000000 ffffffff 00000002 00000000 ................
│ │ │ │ -  0x00a1fab0 00000000 00000000 e5b15700 00000000 ..........W.....
│ │ │ │ +  0x00a1fab0 00000000 00000000 edb15700 00000000 ..........W.....
│ │ │ │    0x00a1fac0 7c097c00 00000000 041408ff 00000000 |.|.............
│ │ │ │    0x00a1fad0 00000000 00f80000 00000002 00000000 ................
│ │ │ │ -  0x00a1fae0 00000000 00000000 6d055600 00000000 ........m.V.....
│ │ │ │ +  0x00a1fae0 00000000 00000000 79055600 00000000 ........y.V.....
│ │ │ │    0x00a1faf0 8c097c00 00000000 041508ff 00000000 ..|.............
│ │ │ │    0x00a1fb00 00000000 00f80000 00000002 00000000 ................
│ │ │ │ -  0x00a1fb10 00000000 00000000 95045600 00000000 ..........V.....
│ │ │ │ +  0x00a1fb10 00000000 00000000 a1045600 00000000 ..........V.....
│ │ │ │    0x00a1fb20 9c097c00 00000000 041608ff 00000000 ..|.............
│ │ │ │    0x00a1fb30 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a1fb40 00000000 00000000 edfc5500 00000000 ..........U.....
│ │ │ │ +  0x00a1fb40 00000000 00000000 f9fc5500 00000000 ..........U.....
│ │ │ │    0x00a1fb50 b0097c00 00000000 041708ff 00000000 ..|.............
│ │ │ │    0x00a1fb60 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a1fb70 00000000 00000000 d5fb5500 00000000 ..........U.....
│ │ │ │ +  0x00a1fb70 00000000 00000000 e1fb5500 00000000 ..........U.....
│ │ │ │    0x00a1fb80 c4097c00 00000000 041808ff 00000000 ..|.............
│ │ │ │    0x00a1fb90 00006000 00006000 00000002 00000000 ..`...`.........
│ │ │ │ -  0x00a1fba0 00000000 00000000 6d025600 00000000 ........m.V.....
│ │ │ │ +  0x00a1fba0 00000000 00000000 79025600 00000000 ........y.V.....
│ │ │ │    0x00a1fbb0 dc097c00 00000000 041908ff 00000000 ..|.............
│ │ │ │    0x00a1fbc0 00006000 00006000 00000002 00000000 ..`...`.........
│ │ │ │ -  0x00a1fbd0 00000000 00000000 45005600 00000000 ........E.V.....
│ │ │ │ +  0x00a1fbd0 00000000 00000000 51005600 00000000 ........Q.V.....
│ │ │ │    0x00a1fbe0 f0097c00 00000000 041a08ff 00000000 ..|.............
│ │ │ │    0x00a1fbf0 00006000 ffffffff 00000002 00000000 ..`.............
│ │ │ │ -  0x00a1fc00 00000000 00000000 fdf35600 00000000 ..........V.....
│ │ │ │ +  0x00a1fc00 00000000 00000000 05f45600 00000000 ..........V.....
│ │ │ │    0x00a1fc10 040a7c00 00000000 04000aff 00000000 ..|.............
│ │ │ │    0x00a1fc20 00000000 00000000 00000004 00000000 ................
│ │ │ │ -  0x00a1fc30 00000000 00000000 b5175700 00000000 ..........W.....
│ │ │ │ +  0x00a1fc30 00000000 00000000 bd175700 00000000 ..........W.....
│ │ │ │    0x00a1fc40 180a7c00 00000000 04020aff 00000000 ..|.............
│ │ │ │    0x00a1fc50 00f80000 00f80000 00000004 00000000 ................
│ │ │ │ -  0x00a1fc60 00000000 00000000 8dff5500 00000000 ..........U.....
│ │ │ │ +  0x00a1fc60 00000000 00000000 99ff5500 00000000 ..........U.....
│ │ │ │    0x00a1fc70 280a7c00 00000000 04030aff 00000000 (.|.............
│ │ │ │    0x00a1fc80 00f80000 ffffffff 00000004 00000000 ................
│ │ │ │ -  0x00a1fc90 00000000 00000000 bd6e5700 00000000 .........nW.....
│ │ │ │ +  0x00a1fc90 00000000 00000000 c56e5700 00000000 .........nW.....
│ │ │ │    0x00a1fca0 3c0a7c00 00000000 04040aff 00000000 <.|.............
│ │ │ │    0x00a1fcb0 00000000 00000000 00000004 00000000 ................
│ │ │ │ -  0x00a1fcc0 00000000 00000000 55165700 00000000 ........U.W.....
│ │ │ │ +  0x00a1fcc0 00000000 00000000 5d165700 00000000 ........].W.....
│ │ │ │    0x00a1fcd0 500a7c00 00000000 04060aff 00000000 P.|.............
│ │ │ │    0x00a1fce0 00006000 00006000 00000004 00000000 ..`...`.........
│ │ │ │ -  0x00a1fcf0 00000000 00000000 8d0a5700 00000000 ..........W.....
│ │ │ │ +  0x00a1fcf0 00000000 00000000 950a5700 00000000 ..........W.....
│ │ │ │    0x00a1fd00 600a7c00 00000000 04070aff 00000000 `.|.............
│ │ │ │    0x00a1fd10 00006000 ffffffff 00000004 00000000 ..`.............
│ │ │ │ -  0x00a1fd20 00000000 00000000 f5b05700 00000000 ..........W.....
│ │ │ │ +  0x00a1fd20 00000000 00000000 fdb05700 00000000 ..........W.....
│ │ │ │    0x00a1fd30 740a7c00 00000000 04080aff 00000000 t.|.............
│ │ │ │    0x00a1fd40 00001800 00001800 00000004 00000000 ................
│ │ │ │ -  0x00a1fd50 00000000 00000000 75fd5600 00000000 ........u.V.....
│ │ │ │ +  0x00a1fd50 00000000 00000000 7dfd5600 00000000 ........}.V.....
│ │ │ │    0x00a1fd60 880a7c00 00000000 04090aff 00000000 ..|.............
│ │ │ │    0x00a1fd70 00001800 00001800 00000004 00000000 ................
│ │ │ │ -  0x00a1fd80 00000000 00000000 71fc5600 00000000 ........q.V.....
│ │ │ │ +  0x00a1fd80 00000000 00000000 79fc5600 00000000 ........y.V.....
│ │ │ │    0x00a1fd90 9c0a7c00 00000000 040a0aff 00000000 ..|.............
│ │ │ │    0x00a1fda0 00001800 00001800 00000004 00000000 ................
│ │ │ │ -  0x00a1fdb0 00000000 00000000 69fb5600 00000000 ........i.V.....
│ │ │ │ +  0x00a1fdb0 00000000 00000000 71fb5600 00000000 ........q.V.....
│ │ │ │    0x00a1fdc0 b00a7c00 00000000 040b0aff 00000000 ..|.............
│ │ │ │    0x00a1fdd0 00001800 00001800 00000004 00000000 ................
│ │ │ │ -  0x00a1fde0 00000000 00000000 61fa5600 00000000 ........a.V.....
│ │ │ │ +  0x00a1fde0 00000000 00000000 69fa5600 00000000 ........i.V.....
│ │ │ │    0x00a1fdf0 c40a7c00 00000000 040c0aff 00000000 ..|.............
│ │ │ │    0x00a1fe00 00001800 ffffffff 00000004 00000000 ................
│ │ │ │ -  0x00a1fe10 00000000 00000000 298a5700 00000000 ........).W.....
│ │ │ │ +  0x00a1fe10 00000000 00000000 318a5700 00000000 ........1.W.....
│ │ │ │    0x00a1fe20 d80a7c00 00000000 040d0aff 00000000 ..|.............
│ │ │ │    0x00a1fe30 00001800 ffffffff 00000004 00000000 ................
│ │ │ │ -  0x00a1fe40 00000000 00000000 71895700 00000000 ........q.W.....
│ │ │ │ +  0x00a1fe40 00000000 00000000 79895700 00000000 ........y.W.....
│ │ │ │    0x00a1fe50 ec0a7c00 00000000 040e0aff 00000000 ..|.............
│ │ │ │    0x00a1fe60 00006000 00006000 00000004 00000000 ..`...`.........
│ │ │ │ -  0x00a1fe70 00000000 00000000 01095700 00000000 ..........W.....
│ │ │ │ +  0x00a1fe70 00000000 00000000 09095700 00000000 ..........W.....
│ │ │ │    0x00a1fe80 000b7c00 00000000 040f0aff 00000000 ..|.............
│ │ │ │    0x00a1fe90 00006000 ffffffff 00000004 00000000 ..`.............
│ │ │ │ -  0x00a1fea0 00000000 00000000 05b05700 00000000 ..........W.....
│ │ │ │ +  0x00a1fea0 00000000 00000000 0db05700 00000000 ..........W.....
│ │ │ │    0x00a1feb0 140b7c00 00000000 04000bff 00000000 ..|.............
│ │ │ │    0x00a1fec0 00000000 00000000 00000004 00000000 ................
│ │ │ │    0x00a1fed0 00000000 00000000 ed735500 00000000 .........sU.....
│ │ │ │    0x00a1fee0 280b7c00 00000000 04020bff 00000000 (.|.............
│ │ │ │    0x00a1fef0 00f80000 00f80000 00000004 00000000 ................
│ │ │ │    0x00a1ff00 00000000 00000000 45f75500 00000000 ........E.U.....
│ │ │ │    0x00a1ff10 380b7c00 00000000 04030bff 00000000 8.|.............
│ │ │ │    0x00a1ff20 00f80000 ffffffff 00000004 00000000 ................
│ │ │ │ -  0x00a1ff30 00000000 00000000 6d475700 00000000 ........mGW.....
│ │ │ │ +  0x00a1ff30 00000000 00000000 75475700 00000000 ........uGW.....
│ │ │ │    0x00a1ff40 480b7c00 00000000 04040bff 00000000 H.|.............
│ │ │ │    0x00a1ff50 00000000 00000000 00000004 00000000 ................
│ │ │ │    0x00a1ff60 00000000 00000000 e1725500 00000000 .........rU.....
│ │ │ │    0x00a1ff70 580b7c00 00000000 04060bff 00000000 X.|.............
│ │ │ │    0x00a1ff80 00006000 00006000 00000004 00000000 ..`...`.........
│ │ │ │    0x00a1ff90 00000000 00000000 45765500 00000000 ........EvU.....
│ │ │ │    0x00a1ffa0 680b7c00 00000000 04070bff 00000000 h.|.............
│ │ │ │    0x00a1ffb0 00006000 00001800 00000004 00000000 ..`.............
│ │ │ │ -  0x00a1ffc0 00000000 00000000 b5ed5600 00000000 ..........V.....
│ │ │ │ +  0x00a1ffc0 00000000 00000000 bded5600 00000000 ..........V.....
│ │ │ │    0x00a1ffd0 7c0b7c00 00000000 04080bff 00000000 |.|.............
│ │ │ │    0x00a1ffe0 00001800 00001800 00000004 00000000 ................
│ │ │ │    0x00a1fff0 00000000 00000000 e57a5500 00000000 .........zU.....
│ │ │ │    0x00a20000 8c0b7c00 00000000 04090bff 00000000 ..|.............
│ │ │ │    0x00a20010 00001800 00001800 00000004 00000000 ................
│ │ │ │    0x00a20020 00000000 00000000 197a5500 00000000 .........zU.....
│ │ │ │    0x00a20030 9c0b7c00 00000000 040a0bff 00000000 ..|.............
│ │ │ │    0x00a20040 00001800 00001800 00000004 00000000 ................
│ │ │ │    0x00a20050 00000000 00000000 4d795500 00000000 ........MyU.....
│ │ │ │    0x00a20060 ac0b7c00 00000000 040b0bff 00000000 ..|.............
│ │ │ │    0x00a20070 00001800 00001800 00000004 00000000 ................
│ │ │ │    0x00a20080 00000000 00000000 81785500 00000000 .........xU.....
│ │ │ │    0x00a20090 bc0b7c00 00000000 040c0bff 00000000 ..|.............
│ │ │ │    0x00a200a0 00001800 ffffffff 00000004 00000000 ................
│ │ │ │ -  0x00a200b0 00000000 00000000 15635700 00000000 .........cW.....
│ │ │ │ +  0x00a200b0 00000000 00000000 1d635700 00000000 .........cW.....
│ │ │ │    0x00a200c0 cc0b7c00 00000000 040d0bff 00000000 ..|.............
│ │ │ │    0x00a200d0 00001800 ffffffff 00000004 00000000 ................
│ │ │ │ -  0x00a200e0 00000000 00000000 7d625700 00000000 ........}bW.....
│ │ │ │ +  0x00a200e0 00000000 00000000 85625700 00000000 .........bW.....
│ │ │ │    0x00a200f0 e00b7c00 00000000 040e0bff 00000000 ..|.............
│ │ │ │    0x00a20100 00006000 00006000 00000004 00000000 ..`...`.........
│ │ │ │    0x00a20110 00000000 00000000 f9745500 00000000 .........tU.....
│ │ │ │    0x00a20120 f40b7c00 00000000 040f0bff 00000000 ..|.............
│ │ │ │    0x00a20130 00006000 ffffffff 00000004 00000000 ..`.............
│ │ │ │ -  0x00a20140 00000000 00000000 dd7f5700 00000000 ..........W.....
│ │ │ │ +  0x00a20140 00000000 00000000 e57f5700 00000000 ..........W.....
│ │ │ │    0x00a20150 080c7c00 00000000 04100bff 00000000 ..|.............
│ │ │ │    0x00a20160 00000000 00000000 00000008 00000000 ................
│ │ │ │ -  0x00a20170 00000000 00000000 f5145700 00000000 ..........W.....
│ │ │ │ +  0x00a20170 00000000 00000000 fd145700 00000000 ..........W.....
│ │ │ │    0x00a20180 1c0c7c00 00000000 04110bff 00000000 ..|.............
│ │ │ │    0x00a20190 00001800 00001800 00000008 00000000 ................
│ │ │ │ -  0x00a201a0 00000000 00000000 59f95600 00000000 ........Y.V.....
│ │ │ │ +  0x00a201a0 00000000 00000000 61f95600 00000000 ........a.V.....
│ │ │ │    0x00a201b0 2c0c7c00 00000000 04120bff 00000000 ,.|.............
│ │ │ │    0x00a201c0 00f80000 00f80000 00000008 00000000 ................
│ │ │ │ -  0x00a201d0 00000000 00000000 ddfe5500 00000000 ..........U.....
│ │ │ │ +  0x00a201d0 00000000 00000000 e9fe5500 00000000 ..........U.....
│ │ │ │    0x00a201e0 400c7c00 00000000 04130bff 00000000 @.|.............
│ │ │ │    0x00a201f0 00f80000 ffffffff 00000008 00000000 ................
│ │ │ │ -  0x00a20200 00000000 00000000 456e5700 00000000 ........EnW.....
│ │ │ │ +  0x00a20200 00000000 00000000 4d6e5700 00000000 ........MnW.....
│ │ │ │    0x00a20210 500c7c00 00000000 04140bff 00000000 P.|.............
│ │ │ │    0x00a20220 00000000 00000000 00000008 00000000 ................
│ │ │ │ -  0x00a20230 00000000 00000000 95135700 00000000 ..........W.....
│ │ │ │ +  0x00a20230 00000000 00000000 9d135700 00000000 ..........W.....
│ │ │ │    0x00a20240 600c7c00 00000000 04150bff 00000000 `.|.............
│ │ │ │    0x00a20250 00001800 00001800 00000008 00000000 ................
│ │ │ │ -  0x00a20260 00000000 00000000 51f85600 00000000 ........Q.V.....
│ │ │ │ +  0x00a20260 00000000 00000000 59f85600 00000000 ........Y.V.....
│ │ │ │    0x00a20270 700c7c00 00000000 04160bff 00000000 p.|.............
│ │ │ │    0x00a20280 00006000 00006000 00000008 00000000 ..`...`.........
│ │ │ │ -  0x00a20290 00000000 00000000 75075700 00000000 ........u.W.....
│ │ │ │ +  0x00a20290 00000000 00000000 7d075700 00000000 ........}.W.....
│ │ │ │    0x00a202a0 840c7c00 00000000 04170bff 00000000 ..|.............
│ │ │ │    0x00a202b0 00006000 00001800 00000008 00000000 ..`.............
│ │ │ │ -  0x00a202c0 00000000 00000000 a1ff5600 00000000 ..........V.....
│ │ │ │ +  0x00a202c0 00000000 00000000 a9ff5600 00000000 ..........V.....
│ │ │ │    0x00a202d0 980c7c00 00000000 04180bff 00000000 ..|.............
│ │ │ │    0x00a202e0 00001800 00001800 00000008 00000000 ................
│ │ │ │ -  0x00a202f0 00000000 00000000 9d425600 00000000 .........BV.....
│ │ │ │ +  0x00a202f0 00000000 00000000 a9425600 00000000 .........BV.....
│ │ │ │    0x00a20300 a80c7c00 00000000 04190bff 00000000 ..|.............
│ │ │ │    0x00a20310 00001800 00001800 00000008 00000000 ................
│ │ │ │ -  0x00a20320 00000000 00000000 8d415600 00000000 .........AV.....
│ │ │ │ +  0x00a20320 00000000 00000000 99415600 00000000 .........AV.....
│ │ │ │    0x00a20330 b80c7c00 00000000 041a0bff 00000000 ..|.............
│ │ │ │    0x00a20340 00001800 00001800 00000008 00000000 ................
│ │ │ │ -  0x00a20350 00000000 00000000 3df75600 00000000 ........=.V.....
│ │ │ │ +  0x00a20350 00000000 00000000 45f75600 00000000 ........E.V.....
│ │ │ │    0x00a20360 c80c7c00 00000000 041b0bff 00000000 ..|.............
│ │ │ │    0x00a20370 00001800 00001800 00000008 00000000 ................
│ │ │ │ -  0x00a20380 00000000 00000000 29f65600 00000000 ........).V.....
│ │ │ │ +  0x00a20380 00000000 00000000 31f65600 00000000 ........1.V.....
│ │ │ │    0x00a20390 d80c7c00 00000000 041c0bff 00000000 ..|.............
│ │ │ │    0x00a203a0 00001800 ffffffff 00000008 00000000 ................
│ │ │ │ -  0x00a203b0 00000000 00000000 c5865700 00000000 ..........W.....
│ │ │ │ +  0x00a203b0 00000000 00000000 cd865700 00000000 ..........W.....
│ │ │ │    0x00a203c0 e80c7c00 00000000 041d0bff 00000000 ..|.............
│ │ │ │    0x00a203d0 00001800 ffffffff 00000008 00000000 ................
│ │ │ │ -  0x00a203e0 00000000 00000000 09865700 00000000 ..........W.....
│ │ │ │ +  0x00a203e0 00000000 00000000 11865700 00000000 ..........W.....
│ │ │ │    0x00a203f0 fc0c7c00 00000000 041e0bff 00000000 ..|.............
│ │ │ │    0x00a20400 00006000 00006000 00000008 00000000 ..`...`.........
│ │ │ │ -  0x00a20410 00000000 00000000 e9055700 00000000 ..........W.....
│ │ │ │ +  0x00a20410 00000000 00000000 f1055700 00000000 ..........W.....
│ │ │ │    0x00a20420 100d7c00 00000000 041f0bff 00000000 ..|.............
│ │ │ │    0x00a20430 00006000 ffffffff 00000008 00000000 ..`.............
│ │ │ │ -  0x00a20440 00000000 00000000 15af5700 00000000 ..........W.....
│ │ │ │ +  0x00a20440 00000000 00000000 1daf5700 00000000 ..........W.....
│ │ │ │    0x00a20450 240d7c00 00000000 04000cff 00000000 $.|.............
│ │ │ │    0x00a20460 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a20470 00000000 00000000 81885700 00000000 ..........W.....
│ │ │ │ +  0x00a20470 00000000 00000000 89885700 00000000 ..........W.....
│ │ │ │    0x00a20480 380d7c00 00000000 04010cff 00000000 8.|.............
│ │ │ │    0x00a20490 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a204a0 00000000 00000000 45a05700 00000000 ........E.W.....
│ │ │ │ +  0x00a204a0 00000000 00000000 4da05700 00000000 ........M.W.....
│ │ │ │    0x00a204b0 400d7c00 00000000 04020cff 00000000 @.|.............
│ │ │ │    0x00a204c0 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a204d0 00000000 00000000 8deb5600 00000000 ..........V.....
│ │ │ │ +  0x00a204d0 00000000 00000000 95eb5600 00000000 ..........V.....
│ │ │ │    0x00a204e0 480d7c00 00000000 04040cff 00000000 H.|.............
│ │ │ │    0x00a204f0 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a20500 00000000 00000000 fd935700 00000000 ..........W.....
│ │ │ │ +  0x00a20500 00000000 00000000 05945700 00000000 ..........W.....
│ │ │ │    0x00a20510 500d7c00 00000000 04060cff 00000000 P.|.............
│ │ │ │    0x00a20520 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a20530 00000000 00000000 f58f5700 00000000 ..........W.....
│ │ │ │ +  0x00a20530 00000000 00000000 fd8f5700 00000000 ..........W.....
│ │ │ │    0x00a20540 5c0d7c00 00000000 04070cff 00000000 \.|.............
│ │ │ │    0x00a20550 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a20560 00000000 00000000 ed915700 00000000 ..........W.....
│ │ │ │ +  0x00a20560 00000000 00000000 f5915700 00000000 ..........W.....
│ │ │ │    0x00a20570 6c0d7c00 00000000 04080cff 00000000 l.|.............
│ │ │ │    0x00a20580 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a20590 00000000 00000000 95ba5700 00000000 ..........W.....
│ │ │ │ +  0x00a20590 00000000 00000000 9dba5700 00000000 ..........W.....
│ │ │ │    0x00a205a0 7c0d7c00 00000000 040a0cff 00000000 |.|.............
│ │ │ │    0x00a205b0 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a205c0 00000000 00000000 219f5700 00000000 ........!.W.....
│ │ │ │ +  0x00a205c0 00000000 00000000 299f5700 00000000 ........).W.....
│ │ │ │    0x00a205d0 840d7c00 00000000 040b0cff 00000000 ..|.............
│ │ │ │    0x00a205e0 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a205f0 00000000 00000000 69a15700 00000000 ........i.W.....
│ │ │ │ +  0x00a205f0 00000000 00000000 71a15700 00000000 ........q.W.....
│ │ │ │    0x00a20600 8c0d7c00 00000000 040c0cff 00000000 ..|.............
│ │ │ │    0x00a20610 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a20620 00000000 00000000 f1905700 00000000 ..........W.....
│ │ │ │ +  0x00a20620 00000000 00000000 f9905700 00000000 ..........W.....
│ │ │ │    0x00a20630 940d7c00 00000000 040e0cff 00000000 ..|.............
│ │ │ │    0x00a20640 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a20650 00000000 00000000 ddc35700 00000000 ..........W.....
│ │ │ │ +  0x00a20650 00000000 00000000 e5c35700 00000000 ..........W.....
│ │ │ │    0x00a20660 a00d7c00 00000000 04100cff 00000000 ..|.............
│ │ │ │    0x00a20670 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a20680 00000000 00000000 81875700 00000000 ..........W.....
│ │ │ │ +  0x00a20680 00000000 00000000 89875700 00000000 ..........W.....
│ │ │ │    0x00a20690 ac0d7c00 00000000 04110cff 00000000 ..|.............
│ │ │ │    0x00a206a0 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a206b0 00000000 00000000 d99c5700 00000000 ..........W.....
│ │ │ │ +  0x00a206b0 00000000 00000000 e19c5700 00000000 ..........W.....
│ │ │ │    0x00a206c0 b40d7c00 00000000 04120cff 00000000 ..|.............
│ │ │ │    0x00a206d0 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a206e0 00000000 00000000 2dd85700 00000000 ........-.W.....
│ │ │ │ +  0x00a206e0 00000000 00000000 35d85700 00000000 ........5.W.....
│ │ │ │    0x00a206f0 bc0d7c00 00000000 04180cff 00000000 ..|.............
│ │ │ │    0x00a20700 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a20710 00000000 00000000 55b95700 00000000 ........U.W.....
│ │ │ │ +  0x00a20710 00000000 00000000 5db95700 00000000 ........].W.....
│ │ │ │    0x00a20720 c40d7c00 00000000 041a0cff 00000000 ..|.............
│ │ │ │    0x00a20730 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a20740 00000000 00000000 fd9d5700 00000000 ..........W.....
│ │ │ │ +  0x00a20740 00000000 00000000 059e5700 00000000 ..........W.....
│ │ │ │    0x00a20750 cc0d7c00 00000000 041c0cff 00000000 ..|.............
│ │ │ │    0x00a20760 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a20770 00000000 00000000 ed7e5700 00000000 .........~W.....
│ │ │ │ +  0x00a20770 00000000 00000000 f57e5700 00000000 .........~W.....
│ │ │ │    0x00a20780 d40d7c00 00000000 041e0cff 00000000 ..|.............
│ │ │ │    0x00a20790 00000000 00000000 00000002 00000000 ................
│ │ │ │ -  0x00a207a0 00000000 00000000 017e5700 00000000 .........~W.....
│ │ │ │ +  0x00a207a0 00000000 00000000 097e5700 00000000 .........~W.....
│ │ │ │    0x00a207b0 dc0d7c00 00000000 01000000 01000000 ..|.............
│ │ │ │    0x00a207c0 14000000 718e5a00 00000000 6d5b5a00 ....q.Z.....m[Z.
│ │ │ │    0x00a207d0 00000000 00000000 00000000 00000000 ................
│ │ │ │    0x00a207e0 f1715a00 a5685a00 00000000 00000000 .qZ..hZ.........
│ │ │ │    0x00a207f0 00000000 00000000 00000000 00000000 ................
│ │ │ │    0x00a20800 00000000 00000000 00000000 00000000 ................
│ │ │ │    0x00a20810 00000000 f9575a00 00000000 00000000 .....WZ.........
│ │ │ ├── readelf --wide --decompress --hex-dump=.gnu_debuglink {}
│ │ │ │ @@ -1,7 +1,7 @@
│ │ │ │  
│ │ │ │  Hex dump of section '.gnu_debuglink':
│ │ │ │ -  0x00000000 38656434 61653336 32333632 31336161 8ed4ae36236213aa
│ │ │ │ -  0x00000010 30363663 64313935 61326431 32306466 066cd195a2d120df
│ │ │ │ -  0x00000020 34333331 39312e64 65627567 00000000 433191.debug....
│ │ │ │ -  0x00000030 f2542f80                            .T/.
│ │ │ │ +  0x00000000 65643631 39376164 38646363 65356335 ed6197ad8dcce5c5
│ │ │ │ +  0x00000010 32623162 65393339 31633162 35616430 2b1be9391c1b5ad0
│ │ │ │ +  0x00000020 39626564 30362e64 65627567 00000000 9bed06.debug....
│ │ │ │ +  0x00000030 2476c6ac                            $v..